intel FPGA Programmierbare Acceleration Card N3000 User Guide

Ynlieding

Eftergrûn

De Intel FPGA Programmable Acceleration Card N3000 yn in virtualisearre radio tagongsnetwurk (vRAN) fereasket stipe foar de IEEE1588v2 as Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) om softwaretaken passend te plannen. De Intel Ethernet Controller XL710 yn Intel® FPGA PAC N3000 biedt de IEEE1588v2-stipe. It FPGA-gegevenspaad yntroduseart lykwols jitter dy't de PTP-prestaasjes beynfloedet. It tafoegjen fan in transparante klok (T-TC) sirkwy stelt de Intel FPGA PAC N3000 yn steat om syn FPGA ynterne latency te kompensearjen en ferminderet de effekten fan 'e jitter, wêrtroch't de T-TSC de Grandmaster's Time of Day (ToD) effisjint benaderje kin.

Objektyf

Dizze tests falidearje it gebrûk fan Intel FPGA PAC N3000 as de IEEE1588v2-slave yn Open Radio Access Network (O-RAN). Dit dokumint beskriuwt:

• Test opset
• Ferifikaasje proses
• Prestaasjeevaluaasje fan transparant klokmeganisme yn it FPGA-paad fan Intel FPGA PAC N3000
• PTP-prestaasjes fan 'e Intel FPGA PAC N3000 De prestaasjes fan' e Intel FPGA PAC N3000 dy't de transparante klok stypje is
  fergelike mei de Intel FPGA PAC N3000 sûnder transparante klok en ek mei in oare Ethernet-kaart XXV710 ûnder ferskate ferkearsomstannichheden en PTP-konfiguraasjes.

Funksjes en beheinings

De funksjes en validaasjebeperkingen foar de Intel FPGA PAC N3000 IEEE1588v2-stipe binne as folgjend:

• Softwarestap brûkt: Linux PTP Project (PTP4l)
• Unterstützt de folgjende telecom profiles:
  •  1588v2 (standert)
  • D.8265.1
  • D.8275.1
• Unterstützt twa-stap PTP slave klok.

Intel Corporation. Alle rjochten foarbehâlden. Intel, it Intel-logo en oare Intel-merken binne hannelsmerken fan Intel Corporation of har dochterûndernimmingen. Intel garandearret prestaasjes fan har FPGA- en semiconductor-produkten oan hjoeddeistige spesifikaasjes yn oerienstimming mei Intel's standert garânsje, mar behâldt it rjocht foar om op elk momint feroarings te meitsjen oan produkten en tsjinsten sûnder notice. Intel nimt gjin ferantwurdlikens of oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan ynformaasje, produkt of tsjinst beskreaun hjiryn, útsein as útdruklik skriftlik ôfpraat troch Intel. Intel-klanten wurde advisearre om de lêste ferzje fan apparaatspesifikaasjes te krijen foardat se fertrouwe op alle publisearre ynformaasje en foardat se oarders pleatse foar produkten of tsjinsten. * Oare nammen en merken kinne wurde opeaske as eigendom fan oaren.

• Unterstützt ein-oan-ein multicast-modus.
• Unterstützt de útwikselfrekwinsje fan PTP-berjochten oant 128 Hz.
  • Dit is in beheining fan de falidaasje plan en yn tsjinst Grandmaster. PTP-konfiguraasjes heger dan 128 pakketten per sekonde foar PTP-berjochten kinne mooglik wêze.
• Troch beheinings fan de Cisco * Nexus * 93180YC-FX switch brûkt yn de falidaasje opset, de prestaasje resultaten ûnder iperf3 ferkear betingsten ferwize nei PTP berjocht wikselkoers fan 8 Hz.
• Encapsulation stipe:
  • Ferfier oer L2 (raw Ethernet) en L3 (UDP/IPv4/IPv6)
    Noat: Yn dit dokumint brûke alle resultaten in inkele 25Gbps Ethernet-keppeling.

Ark en stjoerprogramma ferzjes

Tools	Ferzje
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Data Plane Development Kit (DPDK)	18.08
Intel C-kompiler	19.0.3
Intel XL710-bestjoerder (i40e-bestjoerder)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lpf3	3.0.11
trafgen	Netsniff-ng 0.6.6 Toolkit

 IXIA Ferkear Test

De earste set fan benchmarks foar PTP-prestaasjes foar Intel FPGA PAC N3000 brûkt in IXIA * -oplossing foar testen fan netwurk- en PTP-konformiteit. De IXIA XGS2-chassisfak omfettet in IXIA 40 PORT NOVUS-R100GE8Q28-kaart en IxExplorer dy't in grafyske interface leveret foar it ynstellen fan in firtuele PTP Grandmaster nei de DUT (Intel FPGA PAC N3000) oer in inkele 25 Gbps direkte Ethernet-ferbining. It blokdiagram hjirûnder yllustrearret de doelgerichte testtopology foar de IXIA-basearre benchmarks. Alle resultaten brûke IXIA-generearre ferkear foar de yngongsferkeartests en brûke it trafgen-ark op 'e Intel FPGA PAC N3000-host foar de útgongsferkeartests, wêr't de yngongs- of útgongsrjochting altyd is fanút it perspektyf fan' e DUT (Intel FPGA PAC N3000) ) host. Yn beide gefallen is it gemiddelde ferkearsnivo 24 Gbps. Dizze testopstelling leveret in baseline-karakterisaasje fan 'e PTP-prestaasjes fan Intel FPGA PAC N3000 mei it T-TC-meganisme ynskeakele, en fergelykje it mei it net-TC Intel FPGA PAC N3000 fabrykôfbylding ûnder de ITU-T G.8275.1 PTP profile.

Topology foar Intel FPGA PAC N3000 Traffic Tests ûnder IXIA Virtual Grandmaster

IXIA Ferkear Test Resultaat

De folgjende analyze vangt de PTP-prestaasjes fan 'e TC-ynskeakele Intel FPGA PAC N3000 ûnder yn- en útgongsferkearbetingsten. Yn dizze seksje, de PTP profile G.8275.1 is oannommen foar alle ferkear tests en gegevens kolleksje.

Grutte fan Master Offset

De folgjende figuer toant de omfang fan master-offset waarnommen troch de PTP4l-slave-kliïnt fan 'e Intel FPGA PAC N3000-host as funksje fan ferrûne tiid ûnder yngong, útgong en bidirectioneel ferkear (gemiddelde trochfier fan 24.4Gbps).

Mean Path Delay (MPD)

De folgjende figuer lit de gemiddelde paadfertraging sjen, lykas berekkene troch de PTP4-slave dy't de Intel FPGA PAC N3000 brûkt as in netwurkynterfacekaart, foar deselde test as de boppesteande figuer. De totale doer fan elk fan 'e trije ferkearstests is op syn minst 16 oeren.

De folgjende tabel jout statistyske analyze fan de trije ferkear tests. Under in ferkearsbelesting tichtby de kanaalkapasiteit, behâldt de PTP4l-slave dy't de Intel FPGA PAC N3000 brûkt syn faze-offset nei de firtuele grutmaster fan IXIA binnen 53 ns foar alle ferkearstests. Derneist is de standertdeviaasje fan 'e master-offsetgrutte ûnder 5 ns.

Statistyske details oer de PTP Performance

G.8275.1 PTP Profile	Ingress Traffic (24Gbps)	Utgongsferkear (24Gbps)	Bidirectioneel ferkear (24Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (of abs(max) offset)	3.68 ns	3.78 ns	4.5 ns
StdDev (of MPD)	1.78 ns	2.1 ns	2.38 ns
Max offset	36 ns	33 ns	53 ns

 

De folgjende sifers fertsjintwurdigje de omfang fan 'e master-offset en de gemiddelde paadfertraging (MPD), ûnder in 16-oere lang 24 Gbps bidirectionele ferkearstest foar ferskate PTP-ynkapsulaasjes. De loftergrafiken yn dizze sifers ferwize nei PTP-benchmarks ûnder IPv4 / UDP-ynkapseling, wylst de PTP-berjochtenkapsulaasje fan 'e rjochtergrafiken is yn L2 (raw Ethernet). De PTP4l-slaveprestaasjes binne frij ferlykber, de master-offsetgrutte yn it slimste gefal is respektivelik 53 ns en 45 ns foar IPv4 / UDP- en L2-ynkapseling. De standertdeviaasje fan 'e grutte offset is 4.49 ns en 4.55 ns foar respektivelik IPv4 / UDP en L2 ynkapseling.

Grutte fan Master Offset

De folgjende figuer toant de omfang fan master offset ûnder 24 Gbps bidireksjoneel ferkear, IPv4 (lofts) en L2 (rjochts) ynkapseling, G8275.1 Profile.

Mean Path Delay (MPD)

De folgjende figuer toant de gemiddelde paadfertraging fan Intel FPGA PAC N3000-host PTP4l-slave ûnder 24 Gbps bidireksjoneel ferkear, IPv4 (lofts) en L2 (rjochts) ynkapseling, G8275.1 Profile.

De absolute wearden fan 'e MPD is gjin dúdlike yndikaasje fan PTP-konsistinsje, om't it hinget fan lingtekabels, gegevenspaadlatens ensafuorthinne; lykwols, sjocht nei de lege MPD fariaasjes (2.381 ns en 2.377 ns foar respektivelik IPv4 en L2 gefal) makket it dúdlik dat de PTP MPD berekkening is konsekwint akkuraat oer beide ynkapselings. It ferifiearret de konsistinsje fan 'e PTP-prestaasjes oer beide ynkapselingsmodi. De nivoferoaring yn 'e berekkene MPD yn' e L2-grafyk (yn 'e boppesteande figuer, rjochtsgrafyk) komt troch it ynkrementele effekt fan it tapaste ferkear. As earste is it kanaal idle (MPD rms is 55.3 ns), dan wurdt yngongsferkear tapast (twadde inkrementele stap, MPD rms is 85.44 ns), folge troch simultane útgongsferkear, wat resulteart yn in berekkene MPD fan 108.98 ns. De folgjende sifers oerlizze de grutte fan 'e master-offset en de berekkene MPD fan' e bidireksjoneel ferkearstest tapast op sawol in PTP4l-slave mei de Intel FPGA PAC N3000 mei T-TC-meganisme, lykas ek op in oare dy't de Intel FPGA PACN3000 brûkt sûnder TC funksjonaliteit. De T-TC Intel FPGA PAC N3000-tests (oranje) begjinne fan tiid nul, wylst de PTP-test dy't de net-TC Intel FPGA PAC N3000 (blau) brûkt, begjint om T = 2300 sekonden.

Grutte fan Master Offset

De folgjende figuer toant de omfang fan master offset ûnder Ingress ferkear (24 Gbps), mei en sûnder TTC stipe, G.8275.1 Profile.

Yn 'e boppesteande figuer is de PTP-prestaasje fan' e TC-ynskeakele Intel FPGA PAC N3000 ûnder ferkear fergelykber mei de net-TC Intel FPGA PAC N3000 foar de earste 2300 sekonden. De effektiviteit fan it T-TC-meganisme yn Intel FPGA PAC N3000 wurdt markearre yn it segmint fan test (nei de 2300ste sekonde) dêr't gelikense ferkearslast wurdt tapast op de ynterfaces fan beide kaarten. Lykas yn 'e ûndersteande figuer wurde de MPD-berekkeningen waarnommen foar en nei it tapassen fan it ferkear op it kanaal. De effektiviteit fan it T-TC-meganisme wurdt markearre yn it kompensearjen fan de ferbliuwstiid fan 'e pakketten, dat is de pakketlatinsje fia it FPGA-paad tusken de 25G en de 40G MAC's.

Mean Path Delay (MPD)

De folgjende figuer toant de gemiddelde paadfertraging fan Intel FPGA PAC N3000 host PTP4l slave ûnder Ingress ferkear (24 Gbps), mei en sûnder T-TC stipe, G.8275.1 Profile.

Dizze sifers litte de servoalgoritme fan 'e PTP4l-slave sjen, troch de ferbliuwstiidkorreksje fan' e TC, sjogge wy lytse ferskillen yn 'e gemiddelde berekkeningen fan paadfertraging. Dêrom, de ynfloed fan de fertraging fluktuaasjes op de master offset approximation wurdt fermindere. De folgjende tabel listet statistyske analyse oer de PTP-prestaasjes, dy't de RMS en standertdeviaasje fan 'e masteroffset omfettet, standertdeviaasje fan' e gemiddelde paadfertraging, en ek slimste-gefal-masteroffset foar de Intel FPGA PAC N3000 mei en sûnder T- TC stipe.

Statistyske details oer de PTP Performance Under Ingress Traffic

Ingress ferkear (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 mei T-TC	Intel FPGA PAC N3000 sûnder T-TC
RMS	6.34 ns	40.5 ns
StdDev (of abs(max) offset)	3.65 ns	15.5 ns
StdDev (of MPD)	1.79 ns	18.1 ns
Max offset	34 ns	143 ns

In direkte ferliking de TC-stipe Intel FPGA PAC N3000 mei de net-TC ferzje
Toant dat de PTP-prestaasje 4x oant 6x leger is mei respekt foar ien fan 'e statistyske
metrics (worst-case, RMS of standert ôfwiking fan master offset). It slimste gefal
master offset foar de G.8275.1 PTP-konfiguraasje fan T-TC Intel FPGA PAC N3000 is 34
ns ûnder ingress ferkear betingsten oan de limyt fan it kanaal bânbreedte (24.4Gbps).

lperf3 Ferkear Test

Dizze seksje beskriuwt de iperf3-ferkearbenchmarking-test om de PTP-prestaasjes fan 'e Intel FPGA PAC N3000 fierder te evaluearjen. It iperf3-ark is brûkt om aktive ferkearsomstannichheden te emulearjen. It netwurk topology fan de iperf3 ferkear benchmarks, werjûn yn de figuer hjirûnder, giet it om ferbining fan twa tsjinners, elk mei help fan in DUT card (Intel FPGA PAC N3000 en XXV710), nei Cisco Nexus 93180YC FX switch. De Cisco switch fungearret as in grinsklok (T-BC) tusken de twa DUT PTP slaven en de Calnex Paragon-NEO Grandmaster.

Netwurk Topology foar Intel FPGA PAC N3000 lperf3 Traffic Test

De PTP4l-útfier op elk fan 'e DUT-hosts leveret gegevensmjittingen fan' e PTP-prestaasjes foar elk slave-apparaat yn 'e opset (Intel FPGA PAC N3000 en XXV710). Foar iperf3 ferkearstest jilde de folgjende betingsten en konfiguraasjes foar alle grafiken en prestaasjesanalyse:

• 17 Gbps aggregearre bânbreedte fan ferkear (sawol TCP as UDP), of útgong of yngong of bidirectioneel nei Intel FPGA PAC N3000.
• IPv4 ynkapseling fan PTP pakketten, fanwege konfiguraasje beheining op Cisco Nexus 93180YC-FX switch.
• PTP berjocht wikselkoers beheind ta 8 pakketten / sekonde, fanwege konfiguraasje beheining op Cisco Nexus 93180YC-FX switch.

perf3 Ferkear Test Resultaat

De folgjende analyze vangt de prestaasjes fan Intel FPGA PAC N3000 en XXV710 card, beide tagelyk fungearret as in netwurk ynterface kaart fan PTP slaven (T-TSC) de Calnex Paragon NEO Grandmaster troch de T-BC Cisco switch.

De folgjende sifers litte de omfang fan master offset en MPD oer de tiid foar trije ferskillende ferkear testen mei help fan de Intel FPGA PAC N3000 mei T-TC en XXV710 card. Yn beide kaarten hat bidireksjoneel ferkear it grutste effekt op de PTP4l-prestaasjes. De doer fan 'e ferkearstest is 10 oeren lang. Yn 'e folgjende sifers markearret de sturt fan' e grafyk in punt op 'e tiid dêr't it ferkear ophâldt en de omfang fan PTP-masteroffset giet omleech nei syn lege nivo's, fanwege it idle kanaal.

Magnitude fan Master Offset foar Intel FPGA PAC N3000

De folgjende figuer toant de gemiddelde paad fertraging foar Intel FPGA PAC N3000 mei T TC, under ingress, egress en bidirectional iperf3 ferkear.

Mean Path Delay (MPD) foar Intel FPGA PAC N3000

De folgjende figuer toant de gemiddelde paad fertraging foar Intel FPGA PAC N3000 mei T TC, under ingress, egress en bidirectional iperf3 ferkear.

Magnitude fan Master Offset foar XXV710

De folgjende figuer toant de omfang fan master offset foar XXV710, ûnder ingress, egress en bidirectional iperf3 ferkear.

Mean Path Delay (MPD) foar XXV710

De folgjende figuer toant de gemiddelde paad fertraging foar foar XXV710, under ingress, egress en bidirectional iperf3 ferkear.

Oangeande de Intel FPGA PAC N3000 PTP-prestaasjes, is de master-offset yn it slimste gefal ûnder elke ferkearsbetingst binnen 90 ns. Wylst ûnder deselde bidirectionele ferkearsbetingsten, is de RMS fan 'e Intel FPGA PAC N3000 master-offset 5.6x better as dy fan XXV710-kaart.

	Intel FPGA PAC N3000			XXV710 Kaart
	Ingress Ferkear10G	Egress Ferkear 18G	Bidirectional Ferkear18G	Ingress Ferkear18G	Egress Ferkear 10G	Bidirectional Ferkear18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(of abs(max) offset)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (of MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Max offset	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Opmerklik hat de master-offset fan 'e Intel FPGA PAC N3000 legere standertdeviaasje,
op syn minst 5x minder as de XXV710-kaart, betsjut dat de PTP-approximaasje fan de
Grandmaster klok is minder gefoelich foar latency of lûd fariaasjes ûnder ferkear yn 'e
Intel FPGA PAC N3000.
As fergelike mei it IXIA Traffic Test Resultaat op side 5, is it slimste gefal fan
de master offset mei in T-TC ynskeakele Intel FPGA PAC N3000 ferskynt heger. Neist
de ferskillen yn netwurk topology en kanaal bânbreedte, dit komt troch de Intel
FPGA PAC N3000 wurdt fongen ûnder in G.8275.1 PTP profile (16 Hz syngronisaasje rate), wylst
de taryf fan syngronisaasjeberjochten yn dit gefal is beheind op 8 pakketten per sekonde.

Grutte fan Master Offset Comparison

De folgjende figuer toant de omfang fan master offset ferliking ûnder bidirectionele iperf3 ferkear.

Mean Path Delay (MPD) Fergeliking

De folgjende figuer toant de gemiddelde paad fertraging ferliking ûnder bidirectionele iperf3 ferkear.

De superieure PTP-prestaasjes fan 'e Intel FPGA PAC N3000, yn fergeliking mei XXV710-kaart, wurdt ek stipe troch de blykber hegere ôfwiking fan' e berekkene gemiddelde paadfertraging (MPD) foar XXV710 en Intel FPGA PAC N3000 yn elk fan 'e rjochte ferkearstest, foar bglample bidirectionele iperf3 ferkear. Negearje de gemiddelde wearde yn elk MPD gefal, dat kin wêze oars fanwege in oantal redenen, lykas ferskillende Ethernet kabels en ferskillende kearn latency. De waarnommen disparity en spike yn wearden foar XXV710 card binne net oanwêzich yn de Intel FPGA PAC N3000.

RMS fan 8 Opfolgjende Master Offset Comparison

Konklúzje

It FPGA-gegevenspaad tusken QSFP28 (25G MAC) en Intel XL710 (40G MAC) foeget in fariabele pakketlatinsje ta dy't ynfloed hat op de approximaasje-krektens fan 'e PTP-slave. It tafoegjen fan de Transparent Clock (T-TC)-stipe yn 'e FPGA-sêfte logika fan Intel FPGA PAC N3000 jout kompensaasje fan dizze pakketlatinsje troch syn ferbliuwstiid ta te foegjen yn it korreksjefjild fan ynkapsele PTP-berjochten. De resultaten befêstigje dat it T-TC-meganisme de krektensprestaasjes fan 'e PTP4l-slave ferbettert.

Ek de IXIA Traffic Test Resultaat op side 5 lit sjen dat de T-TC-stipe yn it FPGA-gegevenspaad de PTP-prestaasjes ferbettert mei op syn minst 4x, yn ferliking mei de Intel FPGA PAC N3000 sûnder T-TC-stipe. De Intel FPGA PAC N3000 mei T-TC presintearret in worst-case master offset fan 53 ns ûnder ingress, egress of bidirectionele ferkearsladen op 'e limyt fan kanaalkapasiteit (25 Gbps). Hjirtroch, mei T-TC-stipe, is de Intel FPGA PAC N3000 PTP-prestaasje sawol krekter as minder gefoelich foar lûdsfariaasjes.

Yn lperf3 Traffic Test op side 10 wurdt de PTP-prestaasjes fan 'e Intel FPGA PAC N3000 mei T-TC ynskeakele fergelike mei in XXV710-kaart. Dizze test fange de PTP4l-gegevens foar beide slaveklokken ûnder yn- of útgongsferkear dat wurdt útwiksele tusken de twa hosts fan Intel FPGA PAC N3000 en XXV710-kaart. De worst-case master offset waarnommen yn 'e Intel FPGA PAC N3000 is op syn minst 5x leger as de XXV710 kaart. Ek bewiist de standertdeviaasje fan 'e finzene offsets ek dat de T-TC-stipe fan Intel FPGA PAC N3000 soepeler benaderjen fan' e klok fan 'e Grandmaster mooglik makket.

Om de PTP-prestaasjes fan Intel FPGA PAC N3000 fierder te validearjen, omfetsje de potinsjele testopsjes:

• Validaasje ûnder ferskate PTP profiles en berjocht tariven foar mear as ien Ethernet keppelings.
• Evaluaasje fan lperf3 Traffic Test op side 10 mei in mear avansearre switch dat makket it mooglik hegere PTP berjocht tariven.
• Evaluaasje fan de T-SC funksjonaliteit en syn PTP timing krektens ûnder G.8273.2 Conformance Testing.

Document Revision Skiednis foar IEEE 1588 V2 Test

 

Dokumint Ferzje	Feroarings
2020.05.30	Inisjele release.

 

Dokuminten / Resources

intel FPGA Programmierbare Acceleration Card N3000 [pdf] Brûkersgids FPGA Programmierbare Acceleration Card, N3000, Programmierbare Acceleration Card N3000, FPGA Programmierbere Acceleration Card N3000, FPGA, IEEE 1588 V2 Test

Referinsjes

• User Manual