intel FPGA ፕሮግራም ማጣደፍ ካርድ N3000 የተጠቃሚ መመሪያ

መግቢያ

ዳራ

የIntel FPGA Programmable Acceleration Card N3000 በምናባዊ የሬድዮ መዳረሻ አውታረመረብ (vRAN) ውስጥ የሶፍትዌር ተግባራትን በትክክል ለማስያዝ ለIEEE1588v2 እንደ ትክክለኛ የጊዜ ፕሮቶኮል (PTP) ቴሌኮም ባሪያ ሰዓቶች (T-TSC) ድጋፍ ይፈልጋል። በIntel® FPGA PAC N710 ውስጥ ያለው የኢንቴል ኢተርኔት መቆጣጠሪያ XL3000 የIEEE1588v2 ድጋፍን ይሰጣል። ነገር ግን፣ የFPGA መረጃ ዱካ የፒቲፒ አፈጻጸምን የሚጎዳ ጂተርን ያስተዋውቃል። ግልጽ የሆነ የሰዓት (T-TC) ወረዳ ማከል ኢንቴል FPGA PAC N3000 የ FPGA ውስጣዊ መዘግየትን ለማካካስ እና የጂተርን ተፅእኖ ለመቀነስ ያስችለዋል ፣ ይህም T-TSC የ Grandmaster's Time (ቶዲ)ን በብቃት ለመገመት ያስችለዋል።

ዓላማ

እነዚህ ሙከራዎች ኢንቴል FPGA PAC N3000ን እንደ IEEE1588v2 ባሪያ በክፍት ራዲዮ መዳረሻ አውታረ መረብ (O-RAN) መጠቀሙን ያረጋግጣሉ። ይህ ሰነድ የሚከተሉትን ይገልጻል፡-

• ማዋቀር ሙከራ
• የማረጋገጫ ሂደት
• በኢንቴል FPGA PAC N3000 የ FPGA መንገድ ውስጥ ግልጽ የሰዓት ዘዴ የአፈፃፀም ግምገማ
• የኢንቴል FPGA PAC N3000 የፒቲፒ አፈፃፀም የIntel FPGA PAC N3000 ግልፅ ሰዓትን የሚደግፍ አፈፃፀም ነው
  ከኢንቴል FPGA PAC N3000 ጋር ሲነጻጸር ያለ ግልጽ ሰዓት እንዲሁም ከሌላ የኤተርኔት ካርድ XXV710 በተለያዩ የትራፊክ ሁኔታዎች እና የፒቲፒ ውቅሮች።

ባህሪያት እና ገደቦች

የ Intel FPGA PAC N3000 IEEE1588v2 ድጋፍ ባህሪያት እና የማረጋገጫ ገደቦች የሚከተሉት ናቸው፡

• ጥቅም ላይ የዋለው የሶፍትዌር ቁልል፡ Linux PTP ፕሮጀክት (PTP4l)
• የሚከተሉትን የቴሌኮም ፕሮፌሽናል ይደግፋልfiles:
  •  1588v2 (ነባሪ)
  • G.8265.1
  • G.8275.1
• ባለ ሁለት ደረጃ PTP ባሪያ ሰዓትን ይደግፋል።

ኢንቴል ኮርፖሬሽን. መብቱ በህግ የተጠበቀ ነው. ኢንቴል፣ የኢንቴል አርማ እና ሌሎች የኢንቴል ምልክቶች የኢንቴል ኮርፖሬሽን ወይም የስርጭቱ የንግድ ምልክቶች ናቸው። ኢንቴል የኤፍፒጂኤ እና ሴሚኮንዳክተር ምርቶቹን በIntel መደበኛ ዋስትና መሰረት ለአሁኑ ዝርዝር መግለጫዎች ዋስትና ይሰጣል፣ነገር ግን በማናቸውም ምርቶች እና አገልግሎቶች ላይ ያለማሳወቂያ በማንኛውም ጊዜ ለውጦችን የማድረግ መብቱ የተጠበቀ ነው። ኢንቴል በዚህ ውስጥ የተገለጸውን ማንኛውንም መረጃ፣ ምርት ወይም አገልግሎት ከመተግበሩ ወይም ከመጠቀሙ የተነሳ ምንም አይነት ሃላፊነት ወይም ተጠያቂነት አይወስድም። የኢንቴል ደንበኞች በማናቸውም የታተመ መረጃ ላይ ከመታመንዎ በፊት እና ለምርቶች ወይም አገልግሎቶች ትዕዛዝ ከማቅረባቸው በፊት የቅርብ ጊዜውን የመሳሪያ ዝርዝር መግለጫዎችን እንዲያገኙ ይመከራሉ። *ሌሎች ስሞች እና የንግድ ምልክቶች እንደሌሎች ንብረት ሊጠየቁ ይችላሉ።

• ከጫፍ እስከ ጫፍ የብዝሃ-ካስት ሁነታን ይደግፋል።
• እስከ 128 Hz የሚደርስ የPTP መልእክት ልውውጥ ድግግሞሽን ይደግፋል።
  • ይህ የማረጋገጫ እቅድ እና የተቀጠረ Grandmaster ገደብ ነው። ለPTP መልዕክቶች በሰከንድ ከ128 ጥቅሎች በላይ የPTP ውቅሮች ሊኖሩ ይችላሉ።
• በማረጋገጫ ውቅረት ውስጥ ጥቅም ላይ በሚውለው የCisco* Nexus* 93180YC-FX ማብሪያ ውሱንነት የተነሳ፣ የአፈጻጸም ውጤቶቹ በ iperf3 ትራፊክ ሁኔታዎች የPTP መልዕክት ልውውጥ መጠን 8 Hz ነው።
• የማሸግ ድጋፍ;
  • በL2 (ጥሬ ኢተርኔት) እና L3 (UDP/IPv4/IPv6) ማጓጓዝ
    ማስታወሻ፡- በዚህ ሰነድ ውስጥ፣ ሁሉም ውጤቶች ነጠላ 25Gbps የኤተርኔት አገናኝ ይጠቀማሉ።

መሳሪያዎች እና የአሽከርካሪዎች ስሪቶች

መሳሪያዎች	ሥሪት
ባዮስ	ኢንቴል አገልጋይ ቦርድ S2600WF 00.01.0013
OS	CentOS 7.6
ከርነል	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
የውሂብ አውሮፕላን ልማት ኪት (DPDK)	18.08
Intel C Compiler	19.0.3
ኢንቴል XL710 ሾፌር (i40e ሾፌር)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
ትራፍገን	Netsniff-ng 0.6.6 Toolkit

 IXIA የትራፊክ ሙከራ

ለIntel FPGA PAC N3000 የመጀመሪያው የPTP አፈጻጸም መመዘኛዎች ስብስብ IXIA* ለኔትወርክ እና ለፒቲፒ የተስማሚነት ፍተሻ ይጠቀማል። የ IXIA XGS2 chassis ሳጥን የ IXIA 40 PORT NOVUS-R100GE8Q28 ካርድ እና IxExplorer ቨርቹዋል PTP Grandmaster ወደ DUT (Intel FPGA PAC N3000) በአንድ 25 Gbps ቀጥታ የኤተርኔት ግንኙነት ላይ ለማቀናበር የግራፊክ በይነገጽን ያካትታል። ከታች ያለው የማገጃ ሥዕላዊ መግለጫ በIXIA ላይ ለተመሠረቱ መለኪያዎች የታለመውን የሙከራ ቶፖሎጂ ያሳያል። ሁሉም ውጤቶች IXIA የመነጨ ትራፊክን ለመግቢያ የትራፊክ ፈተናዎች ይጠቀማሉ እና የመግቢያ ወይም የመውጣት አቅጣጫ ሁልጊዜ ከ DUT (Intel FPGA PAC N3000) እይታ አንጻር የትራፊኩን መሳሪያ በ Intel FPGA PAC N3000 አስተናጋጅ ላይ ይጠቀሙ. ) አስተናጋጅ ። በሁለቱም ሁኔታዎች አማካይ የትራፊክ ፍጥነት 24 Gbps ነው. ይህ የፍተሻ ማዋቀር የኢንቴል FPGA PAC N3000ን የPTP አፈጻጸም በቲ-ቲሲ ዘዴ ከነቃ እንዲሁም ከቲሲ ካልሆኑ ኢንቴል FPGA PAC N3000 የፋብሪካ ምስል ጋር በማነፃፀር በ ITU-T G.8275.1 PTP ፕሮ ያቀርባል።file.

ቶፖሎጂ ለኢንቴል FPGA PAC N3000 የትራፊክ ሙከራዎች በIXIA Virtual Grandmaster

የ IXIA የትራፊክ ሙከራ ውጤት

የሚከተለው ትንተና በቲሲ-የነቃ ኢንቴል FPGA PAC N3000 በመግቢያ እና በመውጣት የትራፊክ ሁኔታዎች ላይ የPTP አፈጻጸምን ይይዛል። በዚህ ክፍል, የ PTP ፕሮfile G.8275.1 ለሁሉም የትራፊክ ፍተሻዎች እና መረጃ መሰብሰብ ተቀባይነት አግኝቷል።

የማስተር ኦፍሴት መጠን

የሚከተለው ምስል የኢንቴል FPGA PAC N4 አስተናጋጅ በPTP3000l ባሪያ ደንበኛ የታየውን የማስተር ማካካሻ መጠን ያሳያል ወደ ውስጥ መግባት፣ መውጫ እና ባለሁለት አቅጣጫ ትራፊክ (አማካይ የ24.4Gbps ፍሰት)።

አማካኝ መንገድ መዘግየት (MPD)

የሚከተለው ምስል ከላይ ካለው ምስል ጋር ለተመሳሳይ ሙከራ ኢንቴል FPGA PAC N4ን እንደ ኔትወርክ በይነገጽ ካርድ በሚጠቀም PTP3000 ባሪያ ሲሰላ አማካይ የመንገዱን መዘግየት ያሳያል። የሦስቱ የትራፊክ ፍተሻዎች አጠቃላይ ቆይታ ቢያንስ 16 ሰአታት ነው።

የሚከተለው ሠንጠረዥ የሶስቱን የትራፊክ ፍተሻዎች ስታቲስቲካዊ ትንታኔ ይዘረዝራል። ለሰርጡ አቅም ቅርብ በሆነ የትራፊክ ጭነት ስር፣የIntel FPGA PAC N4 የሚጠቀመው PTP3000l ባሪያ ለሁሉም የትራፊክ ፍተሻዎች በ53 ns ውስጥ የደረጃ ማካካሻውን ወደ IXIA's virtual grandmaster ይይዛል። በተጨማሪም የዋናው ማካካሻ መጠን መደበኛ መዛባት ከ 5 ns በታች ነው።

በፒቲፒ አፈጻጸም ላይ ስታቲስቲካዊ ዝርዝሮች

G.8275.1 PTP Profile	የመግቢያ ትራፊክ (24Gbps)	Egress ትራፊክ (24Gbps)	ባለሁለት አቅጣጫ ትራፊክ (24ጂቢበሰ)
አርኤምኤስ	6.35 ns	8.4 ns	9.2 ns
StdDev (የ abs(ከፍተኛ) ማካካሻ)	3.68 ns	3.78 ns	4.5 ns
StdDev (የ MPD)	1.78 ns	2.1 ns	2.38 ns
ከፍተኛ ማካካሻ	36 ns	33 ns	53 ns

 

የሚከተሉት አኃዞች የማስተር ማካካሻውን መጠን እና የአማካይ ዱካ መዘግየትን (MPD) ይወክላሉ፣ በ16 ሰአታት ርዝማኔ 24 Gbps ባለሁለት አቅጣጫ የትራፊክ ፍተሻ ለተለያዩ የPTP ማሸጊያዎች። በነዚህ አኃዞች ውስጥ ያሉት የግራ ግራፎች በIPv4/UDP ማቀፊያ ስር የPTP መለኪያዎችን ያመለክታሉ፣ የPTP መልእክት መላላኪያ የቀኝ ግራፎች ግን በ L2 (ጥሬ ኢተርኔት) ነው። የPTP4l ባሪያ አፈጻጸም በጣም ተመሳሳይ ነው፣የከፋ ማስተር ማካካሻ መጠን 53 ns እና 45 ns ለIPv4/UDP እና L2 በቅደም ተከተል። የመጠን ማካካሻ መደበኛ መዛባት 4.49 ns እና 4.55 ns ለIPv4/UDP እና L2 ኢንካፕሌሽን በቅደም ተከተል ነው።

የማስተር ኦፍሴት መጠን

የሚከተለው ምስል በ24 Gbps ባለሁለት አቅጣጫዊ ትራፊክ፣ IPv4 (በግራ) እና L2 (በቀኝ) መሸጎጫ፣ G8275.1 Pro ስር ያለውን የማስተር ማካካሻ መጠን ያሳያል።file.

አማካኝ መንገድ መዘግየት (MPD)

የሚከተለው ምስል የኢንቴል FPGA PAC N3000 አስተናጋጅ PTP4l ባሪያ በ24 Gbps ባለሁለት አቅጣጫ ትራፊክ፣ IPv4 (በግራ) እና L2 (በቀኝ) መሸጎጫ፣ G8275.1 Pro አማካኝ መንገድ መዘግየት ያሳያል።file.

የ MPD ፍፁም እሴቶች የፒቲፒ ወጥነት ግልጽ ምልክት አይደለም, ምክንያቱም በርዝመት ኬብሎች, የውሂብ ዱካ መዘግየት እና የመሳሰሉት ላይ የተመሰረተ ነው; ነገር ግን ዝቅተኛውን የMPD ልዩነቶች መመልከት (2.381 ns እና 2.377 ns ለ IPv4 እና L2 ጉዳይ በቅደም ተከተል) የPTP MPD ስሌት በሁለቱም ኢንካፕሌሎች ላይ ያለማቋረጥ ትክክለኛ መሆኑን ግልጽ ያደርገዋል። በሁለቱም የማቀፊያ ሁነታዎች ላይ የPTP አፈጻጸምን ወጥነት ያረጋግጣል። በ L2 ግራፍ ውስጥ በተሰላው MPD ውስጥ ያለው ደረጃ ለውጥ (ከላይ ባለው ስእል, ቀኝ ግራፍ) በተተገበረው ትራፊክ መጨመር ምክንያት ነው. በመጀመሪያ፣ ቻናሉ ስራ ፈት ነው (MPD Rms 55.3 ns ነው)፣ ከዚያም የመግቢያ ትራፊክ ይተገበራል (ሁለተኛ ጭማሪ ደረጃ፣ MPD rms 85.44 ns ነው)፣ በአንድ ጊዜ የሚወጣ ትራፊክ ይከተላል፣ ይህም በ MPD 108.98 ns ይሰላል። የሚከተሉት አኃዞች የማስተር ማካካሻውን መጠን እና የተሰላው MPD በሁለት አቅጣጫዊ የትራፊክ ፍተሻ ኢንቴል FPGA PAC N4 በT-TC ዘዴ በመጠቀም በሁለቱም PTP3000l ባሪያ ላይ ይተገበራል ፣ እንዲሁም ኢንቴል FPGA PACN3000 ያለ TC ለሚጠቀም ሌላ ተግባራዊነት. የቲ-ቲሲ ኢንቴል FPGA PAC N3000 ሙከራዎች (ብርቱካናማ) የሚጀምሩት ከጊዜ ዜሮ ሲሆን የፒቲፒ ሙከራ ግን የቲሲ ያልሆነውን ኢንቴል FPGA PAC N3000 (ሰማያዊ) በ T = 2300 ሰከንድ አካባቢ ይጀምራል።

የማስተር ኦፍሴት መጠን

የሚከተለው ምስል በ Ingress ትራፊክ (24 Gbps) ስር ያለውን የማስተር ማካካሻ መጠን ከቲቲሲ ድጋፍ ጋር እና ከሌለ G.8275.1 Pro ያሳያል።file.

ከላይ ባለው ሥዕል፣ በቲሲ የነቃው ኢንቴል FPGA PAC N3000 በትራፊክ ውስጥ ያለው የፒቲፒ አፈጻጸም ለመጀመሪያዎቹ 3000 ሰኮንዶች TC ካልሆኑ ኢንቴል FPGA PAC N2300 ጋር ተመሳሳይ ነው። በ Intel FPGA PAC N3000 ውስጥ ያለው የቲ-ቲሲ ዘዴ ውጤታማነት በሙከራው ክፍል (ከ 2300 ኛው ሰከንድ በኋላ) በሁለቱም ካርዶች መገናኛዎች ላይ እኩል የትራፊክ ጭነት በሚተገበርበት ክፍል ውስጥ ጎልቶ ይታያል ። በተመሳሳይ ከታች ባለው ስእል, የ MPD ስሌቶች በሰርጡ ላይ ያለውን ትራፊክ ከመተግበሩ በፊት እና በኋላ ይታያሉ. የቲ-ቲሲ ዘዴ ውጤታማነት የፓኬቶችን የመኖሪያ ጊዜ ለማካካስ ጎልቶ ይታያል ይህም የፓኬት መዘግየት በ FPGA መንገድ በ 25 ጂ እና በ 40 ጂ ማክ መካከል.

አማካኝ መንገድ መዘግየት (MPD)

የሚከተለው ምስል የኢንቴል FPGA PAC N3000 አስተናጋጅ PTP4l ባሪያ በ Ingress ትራፊክ (24 Gbps) ፣ ከቲ-ቲሲ ድጋፍ ጋር እና ያለ G.8275.1 Pro አማካኝ መንገድ መዘግየት ያሳያል።file.

እነዚህ አኃዞች PTP4l ባሪያ ሰርቮ ስልተቀመር ያሳያሉ, ምክንያት TC ያለውን የመኖሪያ ጊዜ እርማት, እኛ በአማካይ መንገድ መዘግየት ስሌቶች ውስጥ ትንሽ ልዩነቶች እንመለከታለን. ስለዚህ, የመዘግየቱ መለዋወጥ ተጽእኖ በዋናው ማካካሻ ግምታዊ ግምት ላይ ይቀንሳል. የሚከተለው ሠንጠረዥ በፒቲፒ አፈጻጸም ላይ ስታቲስቲካዊ ትንታኔን ይዘረዝራል፣ይህም RMS እና የማስተር ኦፍሴት መደበኛ መዛባት፣የአማካይ ዱካ መዘግየት መደበኛ መዛባት፣እንዲሁም የከፋው ጉዳይ ዋና ማስተር ማካካሻ ለ Intel FPGA PAC N3000 ከ T- ጋር እና ያለ TC ድጋፍ.

በመግቢያ ትራፊክ ስር ባለው የፒቲፒ አፈጻጸም ላይ ስታቲስቲካዊ ዝርዝሮች

Ingress ትራፊክ (24Gbps) G.8275.1 PTP Profile	ኢንቴል FPGA PAC N3000 ከቲ-ቲሲ ጋር	ኢንቴል FPGA PAC N3000 ያለ T-TC
አርኤምኤስ	6.34 ns	40.5 ns
StdDev (የ abs(ከፍተኛ) ማካካሻ)	3.65 ns	15.5 ns
StdDev (የ MPD)	1.79 ns	18.1 ns
ከፍተኛ ማካካሻ	34 ns	143 ns

በቲሲ የሚደገፈው ኢንቴል FPGA PAC N3000ን ከቲሲ-ያልሆነ ስሪት ጋር በቀጥታ ማወዳደር
ከማንኛውም ስታቲስቲክስ አንጻር የPTP አፈጻጸም ከ4x እስከ 6x ዝቅተኛ መሆኑን ያሳያል
መለኪያዎች (በጣም የከፋ፣ RMS ወይም የዋና ማካካሻ መደበኛ መዛባት)። በጣም መጥፎው ጉዳይ
ዋና ማካካሻ ለ G.8275.1 ፒቲፒ ውቅር የT-TC Intel FPGA PAC N3000 34 ነው
ns በሰርጡ የመተላለፊያ ይዘት ገደብ (24.4Gbps) በመግቢያ የትራፊክ ሁኔታዎች ውስጥ።

lperf3 የትራፊክ ሙከራ

ይህ ክፍል የIntel FPGA PAC N3 PTP አፈጻጸምን የበለጠ ለመገምገም የ iperf3000 ትራፊክ መመዘኛ ፈተናን ይገልጻል። የ iperf3 መሳሪያ ንቁ የትራፊክ ሁኔታዎችን ለመኮረጅ ጥቅም ላይ ውሏል። ከታች ባለው ስእል ላይ የሚታየው የአይፐርፍ3 ትራፊክ መመዘኛዎች የኔትወርክ ቶፖሎጂ የሁለት አገልጋዮችን ግንኙነት ያካትታል እያንዳንዳቸው DUT ካርድ (ኢንቴል FPGA PAC N3000 እና XXV710) ወደ ሲስኮ ኔክሱስ 93180YC FX ማብሪያ / ማጥፊያ። የሲስኮ ማብሪያ / ማጥፊያ እንደ የድንበር ሰዓት (T-BC) በሁለቱ DUT PTP ባሪያዎች እና በካልኔክስ ፓራጎን-ኒኦ ግራንድማስተር መካከል ይሰራል።

የአውታረ መረብ ቶፖሎጂ ለኢንቴል FPGA PAC N3000 lperf3 የትራፊክ ሙከራ

በእያንዳንዱ የDUT አስተናጋጆች ላይ ያለው የPTP4l ውፅዓት ለእያንዳንዱ ባሪያ መሳሪያ በማዋቀር (Intel FPGA PAC N3000 እና XXV710) የPTP አፈጻጸም የውሂብ መለኪያዎችን ይሰጣል። ለ iperf3 የትራፊክ ሙከራ፣ የሚከተሉት ሁኔታዎች እና ውቅሮች በሁሉም ግራፎች እና የአፈጻጸም ትንተና ላይ ተፈጻሚ ይሆናሉ።

• 17 Gbps የተዋሃደ የትራፊክ የመተላለፊያ ይዘት (ሁለቱም TCP እና UDP)፣ ወደ ውጪ መውጣት ወይም መግባት ወይም ወደ ኢንቴል FPGA PAC N3000 ሁለት አቅጣጫ።
• በሲስኮ ኔክሰስ 4YC-FX ማብሪያና ማጥፊያ ላይ ባለው የውቅረት ውስንነት የተነሳ የፒቲፒ ፓኬቶችን መሸፈን IPv93180።
• በCisco Nexus 8YC-FX ማብሪያና ማጥፊያ ላይ ባለው የውቅረት ውሱንነት ምክንያት የፒቲፒ መልእክት ልውውጥ መጠን በ93180 ፓኬቶች/ሴኮንድ ተወስኗል።

perf3 የትራፊክ ሙከራ ውጤት

የሚከተለው ትንተና የ PTP ባሮች (ቲ-ቲ.ሲ.ሲ.) የ PTP ባሮች የ PTP PAPG3000 ካርድ የ PTP ፓራጌ በይነገጽ (ቲ-ቲ.ሲ.ሲ.) የፒ.ፒ.ፒ. ፓ.ሲ.ሲ.

የሚከተሉት አኃዞች ኢንቴል FPGA PAC N3000ን በT-TC እና XXV710 ካርድ በመጠቀም የማስተር ኦፍሴትን እና MPD በጊዜ ሂደት ለሦስት የተለያዩ የትራፊክ ሙከራዎች ያሳያሉ። በሁለቱም ካርዶች ውስጥ ባለ ሁለት አቅጣጫ ትራፊክ በ PTP4l አፈፃፀም ላይ ትልቁን ተፅእኖ አለው። የትራፊክ ፍተሻ ቆይታ 10 ሰአታት ነው። በሚቀጥሉት አሃዞች፣ የግራፍ ጅራት በሰዓቱ ላይ የትራፊክ መጨናነቅ የሚቆምበት እና የPTP ማስተር ኦፍሴት መጠን ወደ ዝቅተኛ ደረጃው የሚወርድበት፣ በስራ ፈት ቻናል ምክንያት ነው።

ለኢንቴል FPGA PAC N3000 የማስተር ኦፍሴት መጠን

የሚከተለው ምስል የኢንቴል FPGA PAC N3000 ከT TC ጋር፣ በመግቢያ፣ መውጫ እና ባለሁለት አቅጣጫ የ iperf3 ትራፊክ አማካኝ መንገድ መዘግየት ያሳያል።

ለኢንቴል FPGA PAC N3000 አማካኝ መንገድ መዘግየት (MPD)

የሚከተለው ምስል የኢንቴል FPGA PAC N3000 ከT TC ጋር፣ በመግቢያ፣ መውጫ እና ባለሁለት አቅጣጫ የ iperf3 ትራፊክ አማካኝ መንገድ መዘግየት ያሳያል።

የማስተር ኦፍሴት ለXXV710 መጠን

የሚከተለው ምስል ለXXV710 የማስተር ማካካሻ መጠን በመግቢያ፣ መውጫ እና ባለሁለት አቅጣጫ የ iperf3 ትራፊክ ያሳያል።

አማካኝ መንገድ መዘግየት (MPD) ለXXV710

የሚከተለው ምስል ለXXV710፣ በመግቢያ፣ መውጫ እና ባለሁለት አቅጣጫ የ iperf3 ትራፊክ አማካኝ የመንገድ መዘግየት ያሳያል።

የIntel FPGA PAC N3000 PTP አፈጻጸምን በተመለከተ በማንኛውም የትራፊክ ሁኔታ እጅግ በጣም የከፋው ማስተር ማካካሻ በ90 ns ውስጥ ነው። በተመሳሳዩ ባለሁለት አቅጣጫ የትራፊክ ሁኔታዎች ውስጥ፣የኢንቴል FPGA PAC N3000 ማስተር ኦፍሴት አርኤምኤስ ከXXV5.6 ካርድ በ710x የተሻለ ነው።

	ኢንቴል FPGA PAC N3000			XXV710 ካርድ
	የመግቢያ ትራፊክ10ጂ	Egress ትራፊክ 18ጂ	ባለሁለት አቅጣጫ ትራፊክ18ጂ	የመግቢያ ትራፊክ18ጂ	Egress ትራፊክ 10ጂ	ባለሁለት አቅጣጫ ትራፊክ18ጂ
አርኤምኤስ	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev (የ abs (ከፍተኛ) ማካካሻ)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (የ MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
ከፍተኛ ማካካሻ	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

በተለይም የኢንቴል FPGA PAC N3000 ዋና ማካካሻ ዝቅተኛ መደበኛ መዛባት አለው ፣
ከ XXV5 ካርድ ቢያንስ 710x ያነሰ፣ የ PTP ግምታዊ መሆኑን ያሳያል።
የ Grandmaster ሰዓት በትራፊክ ውስጥ ላለ መዘግየት ወይም የድምፅ ልዩነቶች ስሜታዊነት ያነሰ ነው።
ኢንቴል FPGA PAC N3000.
በገጽ 5 ላይ ካለው የIXIA የትራፊክ ፍተሻ ውጤት ጋር ሲወዳደር በጣም የከፋው
ዋናው ማካካሻ በT-TC የነቃ ኢንቴል FPGA PAC N3000 ከፍ ያለ ይመስላል። በተጨማሪ
የአውታረ መረብ ቶፖሎጂ እና የሰርጥ ባንድዊድዝ ልዩነቶች ፣ ይህ በ Intel ምክንያት ነው።
FPGA PAC N3000 በG.8275.1 PTP ፕሮ ስር እየተያዘ ነው።file (16 Hz የማመሳሰል መጠን)፣ ሳለ
በዚህ ጉዳይ ላይ ያለው የማመሳሰል መልእክት መጠን በሰከንድ 8 ጥቅሎች ላይ ተገድቧል።

የማስተር ኦፍሴት ንጽጽር መጠን

የሚከተለው ምስል በሁለት አቅጣጫ የ iperf3 ትራፊክ የማስተር ማካካሻ ንፅፅርን መጠን ያሳያል።

አማካኝ መንገድ መዘግየት (MPD) ንጽጽር

የሚከተለው ምስል በሁለት አቅጣጫ የ iperf3 ትራፊክ አማካይ የመንገዱን መዘግየት ንፅፅር ያሳያል።

የኢንቴል FPGA PAC N3000 የላቀ የፒቲፒ አፈጻጸም ከXXV710 ካርድ ጋር ሲነፃፀር በተጨማሪም በተሰላው አማካይ መንገድ መዘግየት (MPD) ለXXV710 እና Intel FPGA PAC N3000 በእያንዳንዱ በታለመው የትራፊክ ፈተና ከፍተኛ ልዩነት የተደገፈ ነው። ለምሳሌample ባለሁለት አቅጣጫ iperf3 ትራፊክ። በእያንዳንዱ የMPD መያዣ ውስጥ ያለውን አማካኝ ዋጋ ችላ ይበሉ፣ ይህም በተለያዩ ምክንያቶች የተነሳ ሊለያይ ይችላል፣ እንደ የተለያዩ የኤተርኔት ኬብሎች እና የተለያዩ ዋና መዘግየት። ለXXV710 ካርድ የሚታየው ልዩነት እና ጭማሪ በIntel FPGA PAC N3000 ውስጥ የለም።

RMS የ 8 ተከታታይ ማስተር ኦፍሴት ንጽጽር

ማጠቃለያ

በQSFP28 (25G MAC) እና በIntel XL710 (40G MAC) መካከል ያለው የFPGA መረጃ ዱካ ተለዋዋጭ የፓኬት መዘግየትን ይጨምራል ይህም የፒቲፒ ባሪያ ግምታዊ ትክክለኛነት ላይ ተጽዕኖ ያሳድራል። በ FPGA soft አመክንዮ ውስጥ የT-TC (T-TC) ድጋፍን ማከል በ FPGA soft Logic ውስጥ የዚህ ፓኬት መዘግየት ማካካሻ ጊዜውን በታሸጉ የፒቲፒ መልዕክቶች እርማት መስክ ላይ በማያያዝ ነው። ውጤቶቹ የ T-TC ዘዴ የ PTP3000l ባሪያን ትክክለኛነት እንደሚያሻሽል ያረጋግጣሉ.

እንዲሁም በገጽ 5 ላይ ያለው የ IXIA ትራፊክ ሙከራ ውጤት እንደሚያሳየው በ FPGA መረጃ ዱካ ውስጥ ያለው የቲ-ቲሲ ድጋፍ ቢያንስ በ 4x የ PTP አፈፃፀምን ከኢንቴል FPGA PAC N3000 ያለ T-TC ድጋፍ ጋር ሲወዳደር ያሳድጋል። የኢንቴል FPGA PAC N3000 ከቲ-ቲሲ ጋር በጣም የከፋ የ53 ns ማስተር ማካካሻ በመግቢያ፣ መውጫ ወይም ባለሁለት አቅጣጫ የትራፊክ ጭነቶች በቻናል አቅም (25 Gbps) ወሰን ያቀርባል። ስለዚህ፣ በቲ-ቲሲ ድጋፍ፣ የIntel FPGA PAC N3000 PTP አፈጻጸም ይበልጥ ትክክለኛ እና ለድምጽ ልዩነቶች የተጋለጠ ነው።

በገጽ 3 ላይ ባለው lperf10 የትራፊክ ሙከራ፣የኢንቴል FPGA PAC N3000 ከ T-TC የነቃ የPTP አፈጻጸም ከXXV710 ካርድ ጋር ተነጻጽሯል። ይህ ሙከራ በሁለቱ የኢንቴል FPGA PAC N4 እና XXV3000 ካርድ አስተናጋጆች መካከል የሚለዋወጠውን የመግቢያ ወይም መውጫ ትራፊክ የሁለቱም የባሪያ ሰዓቶች የPTP710l ውሂብን ተይዟል። በIntel FPGA PAC N3000 ውስጥ የሚታየው በጣም የከፋው ማስተር ማካካሻ ከXXV5 ካርድ ቢያንስ 710x ያነሰ ነው። እንዲሁም፣ የተያዙት ማካካሻዎች መደበኛ መዛባት እንዲሁም የቲ-ቲሲ ድጋፍ የኢንቴል FPGA PAC N3000 የ Grandmaster ሰዓትን ቀለል ያለ መቀራረብ የሚፈቅድ መሆኑን ያረጋግጣል።

የIntel FPGA PAC N3000ን የPTP አፈጻጸም የበለጠ ለማረጋገጥ፣ ሊሆኑ የሚችሉ የሙከራ አማራጮች የሚከተሉትን ያካትታሉ፡-

• በተለያዩ PTP ፕሮ ስር ማረጋገጫfiles እና ከአንድ በላይ የኤተርኔት አገናኞች የመልእክት መጠኖች።
• ከፍተኛ የPTP መልእክት ተመኖችን የሚፈቅደውን የlprf3 ትራፊክ ሙከራ በገጽ 10 ላይ ግምገማ።
• በG.8273.2 የተስማሚነት ሙከራ የT-SC ተግባር እና የPTP ጊዜ ትክክለኛነት ግምገማ።

የሰነድ ማሻሻያ ታሪክ ለ IEEE 1588 V2 ፈተና

 

ሰነድ ሥሪት	ለውጦች
2020.05.30	የመጀመሪያ ልቀት

 

ሰነዶች / መርጃዎች

ኢንቴል FPGA ፕሮግራም ማጣደፍ ካርድ N3000 [pdf] የተጠቃሚ መመሪያ FPGA ፕሮግራም ማጣደፍ ካርድ፣ N3000፣ በፕሮግራም ሊሰራ የሚችል የማጣደፍ ካርድ N3000፣ FPGA ፕሮግራም ማጣደፍ ካርድ N3000፣ FPGA፣ IEEE 1588 V2 ፈተና

ዋቢዎች

• የተጠቃሚ መመሪያ