intel FPGA programuojamos spartinimo kortelės N3000 vartotojo vadovas

Įvadas

Fonas

Norint tinkamai suplanuoti programinės įrangos užduotis, naudojant „Intel FPGA programuojamą pagreitinimo kortelę N3000“ virtualizuotame radijo prieigos tinkle (vRAN) reikia palaikyti IEEE1588v2 kaip tikslaus laiko protokolo (PTP) telekomunikacijų pavaldinius laikrodžius (T-TSC). Intel® eterneto valdiklis XL710, esantis Intel® FPGA PAC N3000, palaiko IEEE1588v2. Tačiau FPGA duomenų kelias sukelia drebėjimą, kuris turi įtakos PTP veikimui. Pridėjus skaidrų laikrodžio (T-TC) grandinę, „Intel FPGA PAC N3000“ gali kompensuoti vidinį FPGA delsą ir sušvelninti virpesių poveikį, todėl T-TSC efektyviai apytiksliai nustato didžiojo meistro paros laiką (ToD).

Tikslas

Šie testai patvirtina, kad Intel FPGA PAC N3000 naudojamas kaip IEEE1588v2 vergas atvirajame radijo prieigos tinkle (O-RAN). Šiame dokumente aprašoma:

• Bandymo sąranka
• Patvirtinimo procesas
• Skaidraus laikrodžio mechanizmo našumo įvertinimas Intel FPGA PAC N3000 FPGA kelyje
• Intel FPGA PAC N3000 PTP našumas Intel FPGA PAC N3000, palaikančio skaidrų laikrodį, našumas yra toks
  palyginti su Intel FPGA PAC N3000 be skaidraus laikrodžio, taip pat su kita Ethernet kortele XXV710 esant įvairioms eismo sąlygoms ir PTP konfigūracijoms.

Savybės ir apribojimai

„Intel FPGA PAC N3000 IEEE1588v2“ palaikymo funkcijos ir patvirtinimo apribojimai yra tokie:

• Naudojamas programinės įrangos paketas: Linux PTP Project (PTP4l)
• Palaiko toliau nurodytus telekomunikacijų profesionalusfiles:
  •  1588v2 (numatytasis)
  • G.8265.1
  • G.8275.1
• Palaiko dviejų pakopų PTP vergų laikrodį.

Intel korporacija. Visos teisės saugomos. „Intel“, „Intel“ logotipas ir kiti „Intel“ ženklai yra „Intel Corporation“ arba jos dukterinių įmonių prekių ženklai. „Intel“ garantuoja savo FPGA ir puslaidininkinių produktų veikimą pagal dabartines specifikacijas pagal standartinę „Intel“ garantiją, tačiau pasilieka teisę bet kuriuo metu be įspėjimo keisti bet kokius gaminius ir paslaugas. „Intel“ neprisiima jokios atsakomybės ar įsipareigojimų, kylančių dėl bet kokios čia aprašytos informacijos, produkto ar paslaugos taikymo ar naudojimo, išskyrus atvejus, kai „Intel“ aiškiai sutiko raštu. „Intel“ klientams patariama įsigyti naujausią įrenginio specifikacijų versiją prieš pasikliaujant bet kokia paskelbta informacija ir prieš užsakant produktus ar paslaugas. *Kiti pavadinimai ir prekės ženklai gali būti laikomi kitų nuosavybe.

• Palaiko daugialypės siuntimo režimą.
• Palaiko PTP pranešimų mainų dažnį iki 128 Hz.
  • Tai patvirtinimo plano ir įdarbinto didmeistrio apribojimas. Gali būti įmanomos PTP konfigūracijos, didesnės nei 128 paketai per sekundę PTP pranešimams.
• Dėl patvirtinimo sąrankoje naudojamo Cisco* Nexus* 93180YC-FX jungiklio apribojimų našumo rezultatai iperf3 eismo sąlygomis atitinka 8 Hz PTP pranešimų keitimo greitį.
• Inkapsuliavimo palaikymas:
  • Perdavimas per L2 (neapdorotas Ethernet) ir L3 (UDP / IPv4 / IPv6)
    Pastaba: Šiame dokumente visi rezultatai naudoja vieną 25 Gbps Ethernet ryšį.

Įrankiai ir tvarkyklių versijos

Įrankiai	Versija
BIOS	„Intel“ serverio plokštė S2600WF 00.01.0013
OS	CentOS 7.6
Branduolys	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Duomenų plano kūrimo rinkinys (DPDK)	18.08
Intel C kompiliatorius	19.0.3
Intel XL710 tvarkyklė (i40e tvarkyklė)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 įrankių rinkinys

 IXIA eismo testas

Pirmajame Intel FPGA PAC N3000 PTP našumo etalonų rinkinyje naudojamas IXIA* sprendimas tinklo ir PTP atitikties testavimui. IXIA XGS2 važiuoklės dėžutėje yra IXIA 40 PORT NOVUS-R100GE8Q28 kortelė ir IxExplorer, kuri suteikia grafinę sąsają virtualiam PTP Grandmaster nustatymui prie DUT (Intel FPGA PAC N3000) per vieną 25 Gbps tiesioginį Ethernet ryšį. Toliau pateiktoje blokinėje diagramoje parodyta tikslinė IXIA pagrįstų etalonų testavimo topologija. Visuose rezultatuose įėjimo srauto testams naudojamas IXIA sugeneruotas srautas, o išėjimo srauto bandymams naudojamas Intel FPGA PAC N3000 pagrindinio kompiuterio trafgen įrankis, kai įėjimo arba išėjimo kryptis visada yra DUT (Intel FPGA PAC N3000) požiūriu. ) šeimininkas. Abiem atvejais vidutinis srautas yra 24 Gbps. Šioje bandymo sąrankoje pateikiamas pradinis Intel FPGA PAC N3000 PTP našumo apibūdinimas su įjungtu T-TC mechanizmu, taip pat palyginimas su ne TC Intel FPGA PAC N3000 gamykliniu vaizdu pagal ITU-T G.8275.1 PTP profile.

„Intel FPGA PAC N3000“ srauto testų topologija pagal „IXIA Virtual Grandmaster“

IXIA eismo testo rezultatas

Toliau pateikta analizė fiksuoja TC palaikančio Intel FPGA PAC N3000 PTP našumą įėjimo ir išėjimo eismo sąlygomis. Šiame skyriuje PTP profile G.8275.1 buvo pritaikytas visiems eismo bandymams ir duomenų rinkimui.

Pagrindinio poslinkio dydis

Toliau pateiktame paveikslėlyje parodytas pagrindinio poslinkio dydis, kurį pastebėjo „Intel FPGA PAC N4“ pagrindinio kompiuterio PTP3000l pagalbinis klientas, kaip praėjusio laiko įėjimo, išėjimo ir dvikrypčio srauto funkcija (vidutinis pralaidumas 24.4 Gbps).

Vidutinė kelio delsa (MPD)

Toliau pateiktame paveikslėlyje parodyta vidutinė kelio delsa, apskaičiuota PTP4 vergo, kuris naudoja Intel FPGA PAC N3000 kaip tinklo sąsajos plokštę, atliekant tą patį testą, kaip ir aukščiau pateiktame paveikslėlyje. Bendra kiekvieno iš trijų eismo testų trukmė yra mažiausiai 16 valandų.

Šioje lentelėje pateikiama trijų eismo testų statistinė analizė. Esant srauto apkrovai, artimai kanalo talpai, PTP4l vergas, kuris naudoja Intel FPGA PAC N3000, išlaiko savo fazės poslinkį IXIA virtualiam didvyriui per 53 ns atliekant visus srauto bandymus. Be to, standartinis pagrindinio poslinkio dydžio nuokrypis yra mažesnis nei 5 ns.

Statistinė informacija apie PTP našumą

G.8275.1 PTP Profile	Įėjimo srautas (24 Gbps)	Išėjimo srautas (24 Gbps)	Dviejų krypčių srautas (24 Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(maks.) poslinkis)	3.68 ns	3.78 ns	4.5 ns
StdDev (iš MPD)	1.78 ns	2.1 ns	2.38 ns
Maksimalus poslinkis	36 ns	33 ns	53 ns

 

Toliau pateikti skaičiai rodo pagrindinio poslinkio dydį ir vidutinį kelio delsą (MPD), atliekant 16 valandų trukmės 24 Gbps dvikrypčio srauto testą skirtingoms PTP kapsulėms. Kairiosios diagramos šiuose paveiksluose nurodo PTP etalonus pagal IPv4 / UDP inkapsuliaciją, o dešiniųjų grafikų PTP pranešimų inkapsuliavimas yra L2 (neapdorotas Ethernet). PTP4l vergo našumas yra gana panašus, blogiausio atvejo pagrindinio poslinkio dydis yra atitinkamai 53 ns ir 45 ns IPv4 / UDP ir L2 inkapsuliavimui. Standartinis dydžio poslinkio nuokrypis yra atitinkamai 4.49 ns ir 4.55 ns IPv4/UDP ir L2 inkapsuliavimui.

Pagrindinio poslinkio dydis

Toliau pateiktame paveikslėlyje parodytas pagrindinio poslinkio dydis esant 24 Gbps dvikrypčiui srautui, IPv4 (kairėje) ir L2 (dešinėje) inkapsuliacija, G8275.1 Profile.

Vidutinė kelio delsa (MPD)

Toliau pateiktame paveikslėlyje parodyta vidutinė Intel FPGA PAC N3000 pagrindinio PTP4l vergo kelio delsa esant 24 Gbps dvikrypčiui srautui, IPv4 (kairėje) ir L2 (dešinėje) inkapsuliacija, G8275.1 Profile.

Absoliučios MPD reikšmės nėra aiškus PTP nuoseklumo požymis, nes tai priklauso nuo kabelių ilgio, duomenų kelio delsos ir pan.; tačiau pažvelgus į mažus MPD pokyčius (atitinkamai 2.381 ns ir 2.377 ns IPv4 ir L2 atveju), akivaizdu, kad PTP MPD skaičiavimas yra nuosekliai tikslus abiejose kapsulėse. Jis patikrina PTP našumo nuoseklumą abiejuose kapsuliavimo režimuose. Apskaičiuoto MPD lygio pokytis L2 grafike (aukščiau pateiktame paveikslėlyje dešinėje) atsiranda dėl taikomo srauto didėjančio poveikio. Pirma, kanalas yra neaktyvus (MPD rms yra 55.3 ns), tada taikomas įėjimo srautas (antras laipsniškas žingsnis, MPD rms yra 85.44 ns), o po to vienu metu vyksta išėjimo srautas, todėl apskaičiuotas MPD yra 108.98 ns. Toliau pateikti skaičiai dengia pagrindinio poslinkio dydį ir apskaičiuotą dvikrypčio srauto testo MPD, taikomą tiek PTP4l vergui, kuris naudoja Intel FPGA PAC N3000 su T-TC mechanizmu, tiek kitam, kuris naudoja Intel FPGA PACN3000 be TC. funkcionalumą. T-TC Intel FPGA PAC N3000 testai (oranžinė) prasideda nuo nulio, o PTP testas, kuriame naudojamas ne TC Intel FPGA PAC N3000 (mėlynas), prasideda maždaug T = 2300 sekundžių.

Pagrindinio poslinkio dydis

Toliau pateiktame paveikslėlyje parodytas pagrindinio poslinkio dydis esant įėjimo srautui (24 Gbps), su TTC palaikymu ir be jo, G.8275.1 Profile.

Aukščiau pateiktame paveikslėlyje TC palaikančio Intel FPGA PAC N3000 PTP našumas esant srautui yra panašus į ne TC Intel FPGA PAC N3000 pirmąsias 2300 sekundžių. T-TC mechanizmo efektyvumas Intel FPGA PAC N3000 išryškinamas testo segmente (po 2300 sekundės), kai abiejų kortelių sąsajoms taikoma vienoda srauto apkrova. Panašiai žemiau esančiame paveikslėlyje MPD skaičiavimai stebimi prieš ir po srauto pritaikymo kanale. T-TC mechanizmo efektyvumas pabrėžiamas kompensuojant paketų buvimo laiką, kuris yra paketo delsa per FPGA kelią tarp 25G ir 40G MAC.

Vidutinė kelio delsa (MPD)

Toliau pateiktame paveikslėlyje parodyta vidutinė Intel FPGA PAC N3000 pagrindinio PTP4l vergo kelio delsa esant įėjimo srautui (24 Gbps), su T-TC palaikymu ir be jo, G.8275.1 Profile.

Šie skaičiai rodo PTP4l vergo servo algoritmą, dėl TC buvimo laiko korekcijos matome nedidelius skirtumus vidutinio kelio vėlavimo skaičiavimuose. Todėl vėlavimo svyravimų įtaka pagrindinio poslinkio aproksimacijai sumažėja. Šioje lentelėje pateikiama statistinė PTP našumo analizė, kuri apima pagrindinio poslinkio RMS ir standartinį nuokrypį, vidutinės kelio delsos standartinį nuokrypį, taip pat blogiausio atvejo pagrindinį poslinkį Intel FPGA PAC N3000 su ir be T- TC palaikymas.

Statistinė informacija apie PTP našumą esant įėjimo srautui

Įėjimo srautas (24 Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 su T-TC	Intel FPGA PAC N3000 be T-TC
RMS	6.34 ns	40.5 ns
StdDev (abs(maks.) poslinkis)	3.65 ns	15.5 ns
StdDev (iš MPD)	1.79 ns	18.1 ns
Maksimalus poslinkis	34 ns	143 ns

Tiesioginis TC palaikomo Intel FPGA PAC N3000 palyginimas su ne TC versija
Rodo, kad PTP našumas yra 4–6 kartus mažesnis, palyginti su bet kuria statistika
metrika (blogiausias atvejis, RMS arba standartinis pagrindinio poslinkio nuokrypis). Blogiausiu atveju
T-TC Intel FPGA PAC N8275.1 G.3000 PTP konfigūracijos pagrindinis poslinkis yra 34
ns įėjimo srauto sąlygomis esant kanalo pralaidumo ribai (24.4 Gbps).

lperf3 eismo testas

Šiame skyriuje aprašomas iperf3 srauto palyginimo testas, skirtas toliau įvertinti Intel FPGA PAC N3000 PTP našumą. „iperf3“ įrankis buvo naudojamas aktyvioms eismo sąlygoms imituoti. iperf3 srauto etalonų tinklo topologija, parodyta toliau pateiktame paveikslėlyje, apima dviejų serverių, kurių kiekvienas naudoja DUT kortelę (Intel FPGA PAC N3000 ir XXV710), prijungimą prie Cisco Nexus 93180YC FX jungiklio. Cisco jungiklis veikia kaip ribinis laikrodis (T-BC) tarp dviejų DUT PTP vergų ir Calnex Paragon-NEO Grandmaster.

Tinklo topologija, skirta Intel FPGA PAC N3000 lperf3 srauto testui

Kiekvieno DUT pagrindinio kompiuterio PTP4l išvestis pateikia kiekvieno pagalbinio įrenginio (Intel FPGA PAC N3000 ir XXV710) PTP našumo matavimus. Atliekant iperf3 srauto testą, visoms diagramoms ir našumo analizei taikomos šios sąlygos ir konfigūracijos:

• 17 Gbps bendras srauto pralaidumas (tiek TCP, tiek UDP), arba išėjimas, arba įėjimas, arba dvikryptis į Intel FPGA PAC N3000.
• PTP paketų IPv4 inkapsuliavimas dėl konfigūracijos apribojimo Cisco Nexus 93180YC-FX jungiklyje.
• Dėl Cisco Nexus 8YC-FX jungiklio konfigūracijos apribojimo PTP pranešimų keitimo greitis ribojamas iki 93180 paketų per sekundę.

perf3 eismo testo rezultatas

Toliau pateikta analizė fiksuoja Intel FPGA PAC N3000 ir XXV710 kortelių, kurios vienu metu veikia kaip PTP vergų (T-TSC) tinklo sąsajos plokštės, Calnex Paragon NEO Grandmaster per T-BC Cisco jungiklį.

Tolesniuose paveikslėliuose parodytas pagrindinio poslinkio ir MPD dydis per tam tikrą laiką atliekant tris skirtingus srauto testus, naudojant Intel FPGA PAC N3000 su T-TC ir XXV710 kortele. Abiejose kortelėse dvikryptis srautas turi didžiausią poveikį PTP4l veikimui. Eismo testo trukmė – 10 valandų. Tolesniuose paveikslėliuose grafiko galas žymi tašką, kai srautas sustoja ir PTP pagrindinio poslinkio dydis sumažėja iki žemo lygio dėl tuščiosios eigos kanalo.

Pagrindinio poslinkio dydis Intel FPGA PAC N3000

Toliau pateiktame paveikslėlyje parodyta vidutinė „Intel FPGA PAC N3000“ su T TC kelio delsa, esant įėjimo, išėjimo ir dvikrypčio iperf3 srautui.

Vidutinė kelio delsa (MPD), skirta Intel FPGA PAC N3000

Toliau pateiktame paveikslėlyje parodyta vidutinė „Intel FPGA PAC N3000“ su T TC kelio delsa, esant įėjimo, išėjimo ir dvikrypčio iperf3 srautui.

XXV710 pagrindinio poslinkio dydis

Toliau pateiktame paveikslėlyje parodytas XXV710 pagrindinio poslinkio dydis įėjimo, išėjimo ir dvikrypčio iperf3 srauto metu.

Vidutinė kelio delsa (MPD), skirta XXV710

Toliau pateiktame paveikslėlyje parodyta vidutinė XXV710 kelio delsa įėjimo, išėjimo ir dvikrypčio iperf3 srauto metu.

Kalbant apie Intel FPGA PAC N3000 PTP našumą, blogiausio atvejo pagrindinis poslinkis bet kokiomis eismo sąlygomis yra 90 ns. Esant toms pačioms dvikrypčio eismo sąlygoms, „Intel FPGA PAC N3000“ pagrindinio poslinkio RMS yra 5.6 karto geresnis nei XXV710 kortelės.

	Intel FPGA PAC N3000			XXV710 kortelė
	Įėjimo eismas10G	Išėjimo eismas 18G	Dvikryptis eismas18G	Įėjimo eismas18G	Išėjimo eismas 10G	Dvikryptis eismas18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(abs(maks.) poslinkis)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (iš MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Maksimalus poslinkis	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Pažymėtina, kad pagrindinis Intel FPGA PAC N3000 poslinkis turi mažesnį standartinį nuokrypį,
bent 5 kartus mažiau nei XXV710 kortelė, reiškia, kad PTP apytikslis
„Grandmaster“ laikrodis yra mažiau jautrus delsai arba triukšmo svyravimams, kai vyksta eismas
Intel FPGA PAC N3000.
Palyginti su IXIA eismo testo rezultatu 5 puslapyje, blogiausias atvejis
pagrindinis poslinkis su T-TC įgalintu Intel FPGA PAC N3000 atrodo didesnis. Be to
Tinklo topologijos ir kanalų pralaidumo skirtumai atsiranda dėl „Intel“.
FPGA PAC N3000 užfiksuotas naudojant G.8275.1 PTP profile (16 Hz sinchronizavimo dažnis), o
sinchronizavimo pranešimų greitis šiuo atveju yra ribojamas 8 paketais per sekundę.

Pagrindinio poslinkio palyginimo dydis

Toliau pateiktame paveikslėlyje parodytas pagrindinio poslinkio palyginimo dydis pagal dvikryptį iperf3 srautą.

Vidutinio kelio delsos (MPD) palyginimas

Toliau pateiktame paveikslėlyje parodytas vidutinis kelio delsos palyginimas dvikrypčio iperf3 srauto atveju.

Aukščiausią Intel FPGA PAC N3000 PTP našumą, palyginti su XXV710 kortele, taip pat palaiko akivaizdžiai didesnis apskaičiuoto vidutinio kelio delsos (MPD) nuokrypis XXV710 ir Intel FPGA PAC N3000 kiekviename tiksliniame srauto bandyme. pvzampdvikryptis iperf3 srautas. Nepaisykite vidutinės vertės kiekviename MPD atveju, kuri gali skirtis dėl daugelio priežasčių, pvz., skirtingų Ethernet kabelių ir skirtingo branduolio delsos. Stebėto skirtumo ir XXV710 kortelės verčių šuolio Intel FPGA PAC N3000 nėra.

8 iš eilės pagrindinio poslinkio RMS palyginimas

Išvada

FPGA duomenų kelias tarp QSFP28 (25G MAC) ir Intel XL710 (40G MAC) prideda kintamą paketo delsą, kuri turi įtakos apytiksliui PTP Slave tikslumui. Skaidraus laikrodžio (T-TC) palaikymo pridėjimas prie Intel FPGA PAC N3000 minkštosios FPGA logikos kompensuoja šį paketo delsą, pridedant jo buvimo laiką į gaubtų PTP pranešimų korekcijos lauką. Rezultatai patvirtina, kad T-TC mechanizmas pagerina PTP4l vergo tikslumo veikimą.

Be to, IXIA eismo testo rezultatas 5 puslapyje rodo, kad T-TC palaikymas FPGA duomenų kelyje padidina PTP našumą bent 4 kartus, palyginti su Intel FPGA PAC N3000 be T-TC palaikymo. Intel FPGA PAC N3000 su T-TC pateikia blogiausią pagrindinį 53 ns poslinkį esant įėjimo, išėjimo ar dvikrypčio srauto apkrovoms esant kanalo talpos ribai (25 Gbps). Taigi, naudojant T-TC palaikymą, Intel FPGA PAC N3000 PTP veikimas yra tikslesnis ir mažiau linkęs į triukšmo pokyčius.

lperf3 eismo teste 10 puslapyje Intel FPGA PAC N3000 PTP našumas su įjungtu T-TC lyginamas su XXV710 kortele. Šis testas užfiksavo abiejų pagalbinių laikrodžių PTP4l duomenis, kai įeina arba išeina srautas, kuriuo keičiasi du Intel FPGA PAC N3000 ir XXV710 kortelių pagrindiniai įrenginiai. Blogiausio atvejo pagrindinis poslinkis, pastebėtas Intel FPGA PAC N3000, yra bent 5 kartus mažesnis nei XXV710 kortelėje. Be to, standartinis užfiksuotų poslinkių nuokrypis taip pat įrodo, kad Intel FPGA PAC N3000 T-TC palaikymas leidžia sklandžiau apytiksliai nustatyti Grandmaster's laikrodį.

Norint dar labiau patvirtinti Intel FPGA PAC N3000 PTP našumą, galimos bandymo parinktys:

• Patvirtinimas naudojant skirtingus PTP profiles ir pranešimų dažnis daugiau nei vienai Ethernet saitai.
• Lperf3 srauto testo įvertinimas 10 puslapyje su pažangesniu jungikliu, kuris leidžia gauti didesnį PTP pranešimų dažnį.
• T-SC funkcionalumo ir jo PTP laiko tikslumo įvertinimas pagal G.8273.2 Atitikties testavimas.

Dokumento peržiūros istorija, skirta IEEE 1588 V2 testui

 

dokumentas Versija	Pakeitimai
2020.05.30	Pradinis išleidimas.

 

Dokumentai / Ištekliai

Intel FPGA programuojama pagreičio kortelė N3000 [pdfVartotojo vadovas FPGA programuojama pagreičio kortelė, N3000, programuojama pagreičio kortelė N3000, FPGA programuojama spartinimo kortelė N3000, FPGA, IEEE 1588 V2 testas

Nuorodos

• Vartotojo vadovas