Microsemi SmartFusion2 FPGA Lawon DDR Controller Konfigurasi Guide pamaké

Bubuka

SmartFusion2 FPGA boga dua controllers DDR embedded - hiji diaksés via MSS (MDDR) jeung lianna dimaksudkeun pikeun aksés langsung ti FPGA Fabric (FDDR). MDDR sareng FDDR duanana ngadalikeun kenangan DDR off-chip.
Pikeun pinuh ngonpigurasikeun controller Fabric DDR anjeun kudu:

1. Paké lawon éksternal Mémori DDR controller Configurator pikeun ngonpigurasikeun controller DDR, pilih panganteur beus datapath na (AXI atanapi AHBLite), tur pilih frékuénsi jam DDR ogé frékuénsi jam datapath lawon.
2. Nyetél nilai register pikeun controller DDR register pikeun cocog ciri memori DDR éksternal Anjeun.
3. Instantiate Fabric DDR salaku bagian tina hiji aplikasi pamaké sarta nyieun sambungan datapath.
4. Sambungkeun panganteur konfigurasi APB controller DDR sakumaha didefinisikeun ku solusi Initialization periferal.

Lawon Mémori éksternal DDR Controller Configurator

Kain éksternal Mémori DDR (FDDR) Configurator dipaké pikeun ngonpigurasikeun sakabéh datapath sarta parameter memori DDR éksternal pikeun lawon DDR controller.

angka 1-1 • FDDR Configurator Leuwihview

Setélan mémori 

Anggo Setélan Mémori pikeun ngonpigurasikeun pilihan mémori anjeun dina MDDR.

• Tipe Mémori - LPDDR, DDR2, atanapi DDR3
• Lebar Data - 32-bit, 16-bit atanapi 8-bit
• Frékuénsi Jam – Nilai naon waé (Desimal/Fraksional) dina rentang 20 MHz nepi ka 333 MHz
• SECDED Diaktipkeun ECC – ON atawa OFF
• Pemetaan Alamat – {BARIS,BANK,KOLUM},{BANK,BARIS,KOLUM}

Setélan Interface lawon 

Interface lawon FPGA - Ieu mangrupikeun antarmuka data antara FDDR sareng desain FPGA. Kusabab FDDR mangrupakeun controller memori, dimaksudkeun pikeun jadi budak dina AXI atanapi AHB beus. Master of beus initiates transaksi beus, anu dina gilirannana diinterpretasi ku FDDR salaku transaksi memori sareng komunkasi kana kaluar-chip DDR Mémori. Pilihan panganteur lawon FDDR nyaéta:

• Ngagunakeun AXI-64 Interface - Hiji master ngakses FDDR ngaliwatan 64-bit \ panganteur AXI.
• Ngagunakeun Antarmuka AHB-32 Tunggal - Hiji master ngaksés FDDR ngaliwatan antarmuka AHB 32-bit tunggal.
• Ngagunakeun Dua AHB-32 Interfaces - Dua master ngakses FDDR ngagunakeun dua 32-bit AHB interfaces.

FPGA CLOCK Divisor - Nangtukeun rasio frékuénsi antara jam DDR Controller (CLK_FDDR) jeung jam ngadalikeun panganteur lawon (CLK_FIC64). Frékuénsi CLK_FIC64 kudu sarua jeung subsistem AHB / AXI nu disambungkeun ka FDDR AHB / panganteur beus AXI. Pikeun example, lamun boga DDR RAM ngajalankeun pa 200 MHz jeung lawon Anjeun / AXI Subsistem ngajalankeun pa 100 MHz, anjeun kudu milih divisor a 2 (angka 1-2).

Gambar 1-2 • Setélan Interface lawon – Interface AXI jeung pasatujuan Divisor Jam FDDR

Paké lawon PLL KUNCI - Lamun CLK_BASE ieu sourced ti lawon CCC, Anjeun bisa nyambungkeun lawon CCC LOCK kaluaran ka input FDDR FAB_PLL_LOCK. CLK_BASE henteu stabil dugi ka CCC Fabric ngonci. Ku alatan éta, Microsemi nyarankeun yén anjeun tahan FDDR di reset (ie, negeskeun input CORE_RESET_N) dugi CLK_BASE stabil. Kaluaran LOCK tina CCC Fabric nunjukkeun yén jam kaluaran Fabric CCC stabil. Ku mariksa pilihan Paké FAB_PLL_LOCK, anjeun tiasa ngalaan FAB_PLL_LOCK port input FDDR. Anjeun teras tiasa nyambungkeun kaluaran LOCK tina CCC Fabric kana input FAB_PLL_LOCK tina FDDR.

IO Drive Kakuatan 

Pilih salah sahiji kakuatan drive ieu pikeun DDR I / O anjeun:

• Kakuatan Satengah Drive
• Kakuatan Drive Pinuh

Gumantung kana jinis Memori DDR anjeun sareng Kakuatan I / O anu anjeun pilih, Libero SoC netepkeun Standar DDR I / O pikeun sistem FDDR anjeun sapertos kieu:

Tipe Mémori DDR	Kakuatan Satengah Drive	Kakuatan Drive Pinuh
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Aktipkeun Interrupts 

FDDR sanggup naékkeun interupsi nalika kaayaan anu tos ditangtukeun tangtu dicumponan. Pariksa Aktipkeun Interrupts dina FDDR configurator upami anjeun hoyong nganggo interrupts ieu dina aplikasi anjeun.
Ieu nembongkeun sinyal interupsi dina conto FDDR. Anjeun tiasa nyambungkeun sinyal interupsi ieu sakumaha anu diperyogikeun ku desain anjeun. Sinyal Interrupt di handap ieu sareng saratna sayogi:

• FIC_INT – Dihasilkeun nalika aya kasalahan dina urus antara Master na FDDR
• IO_CAL_INT – Ngidinan Anjeun pikeun recalibrate DDR I / O ku nulis ka DDR controller registers via panganteur konfigurasi APB. Nalika kalibrasi parantos réngsé, interupsi ieu diangkat. Pikeun detil ngeunaan kalibrasi ulang I/O, tingal Pituduh Pamaké Microsemi SmartFusion2.
• PLL_LOCK_INT – Nunjukkeun yén FDDR FPLL tos dikonci
• PLL_LOCKLOST_INT – Nunjukkeun yén FDDR FPLL geus leungit konci
• FDDR_ECC_INT – Nunjukkeun kasalahan tunggal atawa dua-bit geus dideteksi

Frékuénsi Jam lawon 

Itungan frékuénsi jam dumasar kana frékuénsi Jam anjeun ayeuna jeung divisor JAM, dipintonkeun dina MHz.
Frékuénsi Jam lawon (dina MHz) = Frékuénsi Jam / CLOCK divisor

Bandwidth memori 

Itungan rubakpita memori dumasar kana nilai Frékuénsi Jam anjeun ayeuna dina Mbps.
Bandwidth memori (dina Mbps) = 2 * Frékuénsi jam

Total Bandwidth

Total itungan rubakpita dumasar kana Frékuénsi Jam anjeun ayeuna, Lebar Data sareng divisor JAM, dina Mbps.
Total Bandwidth (dina Mbps) = (2 * Frékuénsi Jam * Lebar Data) / CLOCK Divisor

Konfigurasi FDDR Controller

Lamun anjeun make lawon DDR controller pikeun aksés ka hiji memori DDR éksternal, controller DDR kudu ngonpigurasi dina runtime. Hal ieu dilakukeun ku nulis data konfigurasi ka dedicated registers konfigurasi controller DDR. data konfigurasi ieu gumantung kana karakteristik memori DDR éksternal sarta aplikasi Anjeun. Bagian ieu ngajelaskeun kumaha carana ngasupkeun parameter konfigurasi ieu dina FDDR controller configurator na kumaha data konfigurasi dikokolakeun salaku bagian tina sakabéh solusi Initialization periferal. Tingali kana Pituduh Pamaké Inisialisasi Periferal kanggo inpormasi lengkep ngeunaan solusi Inisialisasi Periferal.

Lawon DDR Control ngadaptar 

Kain DDR controller boga susunan registers nu kudu ngonpigurasi di runtime. Nilai konfigurasi pikeun registers ieu ngagambarkeun parameter béda (pikeun example, modeu DDR, lebar PHY, modeu burst, ECC, jsb). Pikeun detil ngeunaan registers konfigurasi controller DDR, tingal Guide pamaké Microsemi SmartFusion2.

Lawon DDR registers Konfigurasi 

Paké Mémori Initialization (angka 2-1) sarta Mémori Timing (angka 2-2) tab pikeun ngasupkeun parameter nu pakait jeung memori DDR anjeun sarta aplikasi. Nilai anu anjeun lebetkeun dina tab ieu sacara otomatis ditarjamahkeun kana nilai register anu luyu. Lamun anjeun klik parameter husus, register na pakait digambarkeun dina Jandela Pedaran ngadaptar (Gambar 1-1 dina kaca 4).

angka 2-1 • Konfigurasi FDDR - Mémori Initialization Tab

angka 2-2 • Konfigurasi FDDR - Mémori Timing Tab

Importing Konfigurasi DDR Files

Salian nuliskeun parameter Memori DDR ngagunakeun tab Mémori Initialization na Timing, Anjeun bisa ngimpor nilai register DDR ti a file. Jang ngalampahkeun kitu, klik tombol Konfigurasi Impor tur arahkeun ka téks file ngandung DDR ngaran register sarta nilai. Gambar 2-3 nembongkeun sintaksis konfigurasi impor.

angka 2-3 • DDR Konfigurasi ngadaptar File Sintaksis

Catetan: Lamun anjeun milih ngimpor nilai register tinimbang ngasupkeun aranjeunna ngagunakeun GUI, anjeun kudu nangtukeun sagala nilai register perlu. Tingal Pituduh Pamaké SmartFusion2 pikeun detil

Exporting Konfigurasi DDR Files

Anjeun oge bisa ngekspor data konfigurasi register ayeuna kana téks a file. Ieu file bakal ngandung nilai register nu Anjeun impor (lamun aya) kitu ogé nu diitung tina parameter GUI anjeun diasupkeun dina kotak dialog ieu.
Upami anjeun hoyong ngabatalkeun parobahan anu anjeun lakukeun dina konfigurasi register DDR, anjeun tiasa ngalakukeunana sareng Mulangkeun Default. Ieu ngahapus sadaya data konfigurasi ngadaptar sareng anjeun kedah ngimpor deui atanapi ngalebetkeun deui data ieu. Data direset kana nilai reset hardware.

Data dihasilkeun 

Klik OK pikeun ngahasilkeun konfigurasi. Dumasar input anjeun dina tab Umum, Timing Mémori sareng Inisialisasi Mémori, FDDR Configurator ngitung nilai pikeun sadaya pendaptaran konfigurasi DDR sareng ngékspor nilai ieu kana proyék sareng simulasi firmware anjeun. files. Nu diékspor file sintaksis ditémbongkeun dina Gambar 2-4.

angka 2-4 • diékspor DDR Konfigurasi ngadaptar File Sintaksis

Firmware

Nalika anjeun ngahasilkeun SmartDesign, ieu di handap files dihasilkeun dina diréktori / firmware / drivers_config / sys_config. Ieu files anu diperlukeun pikeun CMSIS firmware core compile leres tur ngandung émbaran ngeunaan desain anjeun ayeuna, kaasup data konfigurasi periferal sarta informasi konfigurasi jam pikeun MSS. Ulah edit ieu files sacara manual, sabab didamel deui unggal waktos desain akar anjeun didamel deui.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – data konfigurasi MDDR.
• sys_config_fddr_define.h – data konfigurasi FDDR.
• sys_config_mss_clocks.h - Konfigurasi jam MSS

simulasi

Lamun anjeun ngahasilkeun SmartDesign pakait sareng MSS Anjeun, simulasi handap files dihasilkeun dina diréktori / simulasi:

• test.bfm - Tingkat luhur BFM file nu munggaran dieksekusi salila sagala simulasi nu latihan SmartFusion2 MSS Cortex-M3 processor. Ieu executes peripheral_init.bfm na user.bfm, dina urutan éta.
• peripheral_init.bfm - Ngandung prosedur BFM nu emulates CMSIS :: SystemInit () fungsi ngajalankeun on Cortex-M3 saméméh anjeun ngasupkeun utama () prosedur. Éta nyalin data konfigurasi pikeun périferal naon waé anu dianggo dina desain kana régistrasi konfigurasi periferal anu leres teras ngantosan sadaya périferal siap sateuacan negeskeun yén pangguna tiasa nganggo périferal ieu.
• FDDR_init.bfm - Ngandung paréntah nulis BFM nu simulate nulis data register konfigurasi lawon DDR anjeun diasupkeun (ngagunakeun kotak dialog Edit registers) kana registers DDR Controller.
• pamaké.bfm - Dimaksudkeun pikeun paréntah pamaké. Anjeun tiasa simulate datapath ku nambahkeun paréntah BFM sorangan dina ieu file. Paréntah dina ieu file bakal dieksekusi sanggeus peripheral_init.bfm geus réngsé.

Ngagunakeun éta files luhur, jalur konfigurasi ieu simulated otomatis. Anjeun ngan perlu ngédit user.bfm file pikeun simulate jalur data. Ulah ngedit test.bfm, peripheral_init.bfm, atawa MDDR_init.bfm files salaku ieu files anu recreated unggal waktu desain root anjeun regenerated.

Path Konfigurasi DDR lawon 

Solusi Initialization periferal merlukeun, sajaba ti nangtukeun nilai register konfigurasi lawon DDR, Anjeun ngonpigurasikeun jalur data konfigurasi APB di MSS (FIC_2). SystemInit () fungsi nyerat data kana konfigurasi FDDR registers via FIC_2 panganteur APB.

Catetan: Upami Anjeun keur make System Builder jalur konfigurasi diatur tur disambungkeun otomatis.

angka 2-5 • FIC_2 Configurator Leuwihview

Pikeun ngonpigurasikeun panganteur FIC_2:

1. Buka dialog FIC_2 configurator (Gambar 2-5) ti MSS configurator.
2. Pilih Initialize périferal maké pilihan Cortex-M3.
3. Pastikeun yén MSS DDR dipariksa, sakumaha ogé blok lawon DDR / SERDES mun anjeun migunakeun aranjeunna.
4. Klik OK pikeun nyimpen setelan Anjeun. Ieu nembongkeun palabuhan konfigurasi FIC_2 (Jam, Reset, sarta interfaces beus APB), ditémbongkeun saperti dina Gambar 2-6.
5. Ngahasilkeun MSS. Palabuhan FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK sareng FIC_2_APB_M_RESET_N) ayeuna kakeunaan dina antarmuka MSS sareng tiasa disambungkeun kana CoreSF2Config sareng CoreSF2Reset sakumaha per spésifikasi solusi Periferal Initialization.

angka 2-6 • FIC_2 palabuhan

Port Pedaran

FDDR Core palabuhan 

meja 3-1 • FDDR Core palabuhan

Ngaran Port	Arah	Katerangan
CORE_RESET_N	IN	FDDR Controller Reset
CLK_BASE	IN	Jam Interface lawon FDDR
FPLL_LOCK	KALUAR	FDDR PLL Konci kaluaran - luhur nalika FDDR PLL dikonci
CLK_BASE_PLL_LOCK	IN	Input Konci PLL lawon. Input ieu ngan kakeunaan nalika pilihan Paké FAB_PLL_LOCK dipilih.

Ngaganggu Ports

Grup port ieu kakeunaan nalika anjeun milih pilihan Aktipkeun Interrupts.

meja 3-2 • ngaganggu palabuhan

Ngaran Port	Arah	Katerangan
PLL_LOCK_INT	KALUAR	Negeskeun nalika FDDR PLL ngonci.
PLL_LOCKLOST_INT	KALUAR	Negeskeun nalika konci FDDR PLL leungit.
ECC_INT	KALUAR	Negeskeun nalika hiji Acara ECC lumangsung.
IO_CALIB_INT	KALUAR	Negeskeun nalika I / O calibration geus réngsé.
FIC_INT	KALUAR	Negeskeun nalika aya kasalahan dina protokol AHB / AXI dina panganteur lawon.

APB3 Konfigurasi Interface 

meja 3-3 • APB3 Konfigurasi Interface

Ngaran Port	Arah	Katerangan
APB_S_PENABLE	IN	Budak Aktipkeun
APB_S_PSEL	IN	Budak Pilih
APB_S_PWRITE	IN	Tulis Aktipkeun
APB_S_PADDR[10:2]	IN	Alamat
APB_S_PWDATA[15:0]	IN	Tulis Data
APB_S_PREADY	KALUAR	Budak Siap
APB_S_PSLVERR	KALUAR	Kasalahan budak
APB_S_PRDATA[15:0]	KALUAR	Maca Data
APB_S_PRESET_N	IN	Budak Reset
APB_S_PCLK	IN	Jam

DDR PHY panganteur 

meja 3-4 • DDR PHY Interface 

Ngaran Port	Arah	Katerangan
FDDR_CAS_N	KALUAR	DRAM CASN
FDDR_CKE	KALUAR	DRAM CKE
FDDR_CLK	KALUAR	Jam, sisi P
FDDR_CLK_N	KALUAR	Jam, sisi N
FDDR_CS_N	KALUAR	DRAM CSN
FDDR_ODT	KALUAR	DRAM ODT
FDDR_RAS_N	KALUAR	DRAM RASN
FDDR_RESET_N	KALUAR	DRAM Reset pikeun DDR3
FDDR_WE_N	KALUAR	DRAM WEN
FDDR_ADDR[15:0]	KALUAR	Dram Alamat bit
FDDR_BA[2:0]	KALUAR	Alamat Bank Dram
FDDR_DM_RDQS[4:0]	INOUT	Topeng Data Dram
FDDR_DQS[4:0]	INOUT	Dram Data Strobe Input / Kaluaran - P Sisi
FDDR_DQS_N[4:0]	INOUT	Dram Data Strobe Input / Kaluaran - N Sisi
FDDR_DQ[35:0]	INOUT	DRAM Data Input / Kaluaran
FDDR_FIFO_WE_IN[2:0]	IN	FIFO dina sinyal
FDDR_FIFO_WE_OUT[2:0]	KALUAR	sinyal kaluar FIFO
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Topeng Data Dram
FDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input / Kaluaran - P Sisi
FDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input / Kaluaran - N Sisi
FDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM Data Input / Kaluaran
FDDR_DQS_TMATCH_0_IN	IN	FIFO dina sinyal
FDDR_DQS_TMATCH_0_OUT	KALUAR	sinyal kaluar FIFO
FDDR_DQS_TMATCH_1_IN	IN	FIFO dina sinyal (32-bit wungkul)
FDDR_DQS_TMATCH_1_OUT	KALUAR	sinyal kaluar FIFO (32-bit wungkul)
FDDR_DM_RDQS_ECC	INOUT	Topeng Data Dram ECC
FDDR_DQS_ECC	INOUT	Dram ECC Data Strobe Input / Kaluaran - P Sisi
FDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe Input / Kaluaran - N Sisi
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC Data Input / Kaluaran
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO dina sinyal
FDDR_DQS_TMATCH_ECC_OUT	KALUAR	Sinyal kaluar ECC FIFO (32-bit wungkul)

Catetan: Lebar port pikeun sababaraha palabuhan robah gumantung kana pilihan lebar PHY. Notasi "[a: 0] / [b: 0] / [c: 0]" dianggo pikeun nunjukkeun palabuhan sapertos kitu, dimana "[a: 0]" nujul kana lebar port nalika lebar PHY 32-bit dipilih. , "[b:0]" pakait sareng lebar PHY 16-bit, sareng "[c:0]" pakait sareng lebar PHY 8-bit.

AXI Bus Interface 

meja 3-5 • AXI Bus Interface

Ngaran Port	Arah	Katerangan
AXI_S_AWREADY	KALUAR	Tulis alamat siap
AXI_S_WREADY	KALUAR	Tulis alamat siap
AXI_S_BID[3:0]	KALUAR	ID réspon
AXI_S_BRESP[1:0]	KALUAR	Tulis tanggapan
AXI_S_BVALID	KALUAR	Tulis réspon valid
AXI_S_READY	KALUAR	Baca alamat siap
AXI_S_RID[3:0]	KALUAR	Baca ID Tag
AXI_S_RESP[1:0]	KALUAR	Baca Tanggapan
AXI_S_RDATA[63:0]	KALUAR	Maca data
AXI_S_RLAST	KALUAR	Baca Tukang - Sinyal ieu nunjukkeun transfer terakhir dina burst dibaca.
AXI_S_RVALID	KALUAR	Baca alamat valid
AXI_S_AWID[3:0]	IN	Tulis ID Alamat
AXI_S_AWADDR[31:0]	IN	Tulis alamat
AXI_S_AWLEN[3:0]	IN	Panjang burst
AXI_S_AWSIZE[1:0]	IN	Ukuran burst
AXI_S_AWBURST[1:0]	IN	Jenis burst
AXI_S_AWLOCK[1:0]	IN	Jenis konci - Sinyal ieu nyadiakeun émbaran tambahan ngeunaan ciri atom tina mindahkeun.
AXI_S_AWVALID	IN	Tulis alamat sah
AXI_S_WID[3:0]	IN	Tulis ID Data tag
AXI_S_WDATA[63:0]	IN	Tulis data
AXI_S_WSTRB[7:0]	IN	Tulis strobe
AXI_S_WLAST	IN	Tulis panungtungan
AXI_S_WVALID	IN	Tulis sah
AXI_S_BREADY	IN	Tulis siap
AXI_S_ARID[3:0]	IN	Baca ID Alamat
AXI_S_ARADDR[31:0]	IN	Baca alamatna
AXI_S_ARLEN[3:0]	IN	Panjang burst
AXI_S_ARSIZE[1:0]	IN	Ukuran burst
AXI_S_ARBURST[1:0]	IN	Jenis burst
AXI_S_ARLOCK[1:0]	IN	Tipe Konci
AXI_S_ARVALID	IN	Baca alamat valid
AXI_S_READY	IN	Baca alamat siap
Ngaran Port	Arah	Katerangan
AXI_S_CORE_RESET_N	IN	MDDR Global Reset
AXI_S_RMW	IN	Nunjukkeun naha sadaya bait jalur 64-bit valid pikeun sadaya ketukan transfer AXI. Nunjukkeun yén sakabéh bait dina sakabéh ketukan valid dina burst jeung controller kudu dituna nulis paréntah. Nunjukkeun yén sababaraha bait henteu sah sareng controller kedah ditunakeun kana paréntah RMW. Ieu digolongkeun salaku sinyal sideband saluran alamat AXI sareng valid sareng sinyal AWVALID. Ngan dianggo nalika ECC diaktipkeun.

Antarbeungeut Beus AHB0 

meja 3-6 • AHB0 Beus Interface 

Ngaran Port	Arah	Katerangan
AHB0_S_HREADYOUT	KALUAR	AHBL budak siap - Nalika tinggi pikeun nulis nunjukkeun budak geus siap nampa data sarta lamun tinggi pikeun dibaca a nunjukkeun yén data téh valid.
AHB0_S_HRESP	KALUAR	Status respon AHBL - Nalika disetir tinggi di ahir urus a nunjukkeun yén urus geus réngsé kalawan kasalahan. Nalika disetir low di ahir transaksi nunjukkeun yén urus geus réngsé junun.
AHB0_S_HRDATA[31:0]	KALUAR	AHBL maca data - Baca data ti budak ka master
AHB0_S_HSEL	IN	Pilih budak AHBL - Nalika negeskeun, budak éta budak AHBL anu ayeuna dipilih dina beus AHB.
AHB0_S_HADDR[31:0]	IN	Alamat AHBL - alamat bait dina panganteur AHBL
AHB0_S_HBURST[2:0]	IN	AHBL Burst Panjang
AHB0_S_HSIZE[1:0]	IN	Ukuran transfer AHBL - Nunjukkeun ukuran transfer ayeuna (8/16/32 byte transaksi wungkul)
AHB0_S_HTRANS[1:0]	IN	Jenis transfer AHBL - Nunjukkeun jinis transfer tina transaksi ayeuna.
AHB0_S_HMASTLOCK	IN	Konci AHBL - Nalika negeskeun yén transfer ayeuna mangrupikeun bagian tina transaksi anu dikonci.
AHB0_S_HWRITE	IN	Tulisan AHBL - Nalika luhur nunjukkeun yén transaksi ayeuna nyaéta nyerat. Nalika low nunjukkeun yén urus ayeuna dibaca a.
AHB0_S_READY	IN	AHBL siap - Nalika tinggi, nunjukkeun yén budak geus siap pikeun nampa transaksi anyar.
AHB0_S_HWDATA[31:0]	IN	AHBL nyerat data - Tulis data ti master ka budak

Antarbeungeut Beus AHB1 

meja 3-7 • AHB1 Beus Interface

Ngaran Port	Arah	Katerangan
AHB1_S_HREADYOUT	KALUAR	budak AHBL siap - Nalika tinggi pikeun nulis, nunjukkeun budak téh siap nampa data, sarta lamun tinggi pikeun dibaca a, nunjukkeun yén data téh valid.
AHB1_S_HRESP	KALUAR	Status respon AHBL - Nalika disetir tinggi di ahir urus a nunjukkeun yén urus geus réngsé kalawan kasalahan. Nalika disetir low di ahir urus a, nunjukkeun yén urus geus réngsé junun.
AHB1_S_HRDATA[31:0]	KALUAR	AHBL maca data - Baca data ti budak ka master
AHB1_S_HSEL	IN	Pilih budak AHBL - Nalika negeskeun, budak éta budak AHBL anu ayeuna dipilih dina beus AHB.
AHB1_S_HADDR[31:0]	IN	Alamat AHBL - alamat bait dina panganteur AHBL
AHB1_S_HBURST[2:0]	IN	AHBL Burst Panjang
AHB1_S_HSIZE[1:0]	IN	Ukuran mindahkeun AHBL - Nunjukkeun ukuran mindahkeun ayeuna (8/16/32 bait transaksi wungkul).
AHB1_S_HTRANS[1:0]	IN	Jenis transfer AHBL - Nunjukkeun jinis transfer tina transaksi ayeuna.
AHB1_S_HMASTLOCK	IN	Konci AHBL - Nalika negeskeun, transfer ayeuna mangrupikeun bagian tina transaksi anu dikonci.
AHB1_S_HWRITE	IN	Tulisan AHBL - Nalika luhur, nunjukkeun yén transaksi ayeuna nyaéta nyerat. Nalika low, nunjukkeun yén urus ayeuna dibaca a.
AHB1_S_READY	IN	AHBL siap - Nalika tinggi, nunjukkeun yén budak geus siap pikeun nampa transaksi anyar.
AHB1_S_HWDATA[31:0]	IN	AHBL nyerat data - Tulis data ti master ka budak

Rojongan produk

Microsemi SoC Products Group nyokong produkna sareng sababaraha jasa dukungan, kalebet Layanan Pelanggan, Pusat Dukungan Téknis Pelanggan, a websitus, surat éléktronik, sareng kantor penjualan sadunya. Lampiran ieu ngandung inpormasi ngeunaan ngahubungan Microsemi SoC Products Group sareng nganggo jasa dukungan ieu.

Palayanan palanggan 

Kontak Service Palanggan pikeun rojongan produk non-teknis, kayaning harga produk, upgrades produk, update informasi, status pesenan, jeung otorisasina.
Ti Amérika Kalér, nelepon 800.262.1060
Ti sakuliah dunya, nelepon 650.318.4460
Fax, ti mana waé di dunya, 408.643.6913

Customer Téknis Rojongan Center 

Microsemi SoC Products Group staffs Pusat Dukungan Téknis Pelanggan sareng insinyur anu terampil anu tiasa ngabantosan ngajawab patarosan hardware, software, sareng desain anjeun ngeunaan Produk Microsemi SoC. Pusat Pangrojong Téknis Pelanggan nyéépkeun waktos anu ageung pikeun nyiptakeun catetan aplikasi, jawaban kana patarosan siklus desain umum, dokuméntasi masalah anu dipikanyaho, sareng sagala rupa FAQ. Janten, sateuacan ngahubungi kami, mangga buka sumber online kami. Sigana pisan kami parantos ngajawab patarosan anjeun.

Bantosan Téknis 

Nganjang ka Rojongan Palanggan websitus (www.microsemi.com/soc/support/search/default.aspx) kanggo inpormasi lengkep sareng dukungan. Loba jawaban sadia dina searchable web sumberdaya ngawengku diagram, ilustrasi, sarta tumbu ka sumber sejenna dina websitus.

Websitus

Anjeun tiasa ngotéktak rupa-rupa informasi teknis jeung non-teknis dina kaca imah SoC, di www.microsemi.com/soc.

Ngahubungan Pusat Rojongan Téknis Pelanggan 

Insinyur anu terampil pisan staf Pusat Rojongan Téknis. Pusat Dukungan Téknis tiasa dikontak ku email atanapi ngalangkungan Microsemi SoC Products Group websitus.

Surélék

Anjeun tiasa ngahubungkeun patarosan téknis anjeun ka alamat email kami sareng nampi jawaban deui ku email, fax, atanapi telepon. Ogé, upami anjeun gaduh masalah desain, anjeun tiasa email desain anjeun files pikeun nampa bantuan. Urang terus-terusan ngawas akun surelek sapopoe. Nalika ngirim pamundut anjeun ka kami, punten pastikeun kalebet nami lengkep anjeun, nami perusahaan, sareng inpormasi kontak anjeun pikeun ngolah pamundut anjeun sacara efisien. Alamat email dukungan téknis nyaéta soc_tech@microsemi.com.

Kasus abdi 

Palanggan Microsemi SoC Products Group tiasa ngalebetkeun sareng ngalacak kasus téknis sacara online ku jalan ka My Case

Luar AS 

Konsumén anu peryogi bantosan di luar zona waktos AS tiasa ngahubungi dukungan téknis via email (soc_tech@microsemi.com) atanapi ngahubungan kantor penjualan lokal. listings kantor jualan bisa kapanggih dina www.microsemi.com/soc/company/contact/default.aspx.

Rojongan Téknis ITAR

Kanggo dukungan téknis ngeunaan RH sareng RT FPGAs anu diatur ku International Traffic in Arms Regulations (ITAR), hubungi kami via soc_tech_itar@microsemi.com. Alternatipna, dina Kasus Kuring, pilih Sumuhun dina daptar turun-handap ITAR. Pikeun daptar lengkep ngeunaan Microsemi FPGAs ITAR-diatur, buka ITAR web kaca.

Microsemi Corporation (NASDAQ: MSCC) nawarkeun portopolio komprehensif ngeunaan solusi semikonduktor pikeun: aerospace, pertahanan jeung kaamanan; perusahaan sareng komunikasi; jeung pasar énérgi industri jeung alternatif. Produk kalebet kinerja tinggi, réliabilitas luhur alat analog sareng RF, sinyal campuran sareng sirkuit terpadu RF, SoC anu tiasa disaluyukeun, FPGA, sareng subsistem lengkep. Microsemi kantor pusatna di Aliso Viejo, California Diajar langkung di www.microsemi.com.

© 2014 Microsemi Corporation. Sadaya hak disimpen. Microsemi sareng logo Microsemi mangrupikeun mérek dagang Microsemi Corporation. Sadaya merek dagang sareng merek jasa sanés mangrupikeun hak milik nu gaduhna.

Markas Perusahaan Microsemi
Hiji perusahaan, Aliso Viejo CA 92656 AS
Di jero AS: +1 949-380-6100
Penjualan: +1 949-380-6136
Fax: +1 949-215-4996

Dokumén / Sumberdaya

Microsemi SmartFusion2 FPGA lawon DDR Konfigurasi controller [pdf] Pituduh pamaké SmartFusion2 FPGA Lawon DDR Konfigurasi Controller, SmartFusion2, FPGA Lawon DDR Konfigurasi Controller, Konfigurasi Controller

Rujukan

• Manual pamaké