Microsemi SmartFusion2 FPGA Fabric DDR-kontrolleri konfigureerimise kasutusjuhend

Sissejuhatus

SmartFusion2 FPGA-l on kaks sisseehitatud DDR-kontrollerit – üks on juurdepääsetav MSS-i (MDDR) kaudu ja teine ​​on mõeldud otseseks juurdepääsuks FPGA-kangast (FDDR). MDDR ja FDDR juhivad mõlemad kiibiväliseid DDR-mälusid.
Fabric DDR-kontrolleri täielikuks konfigureerimiseks peate:

1. Kasutage DDR-kontrolleri konfigureerimiseks Fabric välismälu DDR-kontrolleri konfiguraatorit, valige selle andmetee siini liides (AXI või AHBLite) ja valige DDR-i taktsagedus ja kanga andmetee taktsagedus.
2. Määrake DDR-kontrolleri registrite registriväärtused, et need vastaksid teie välise DDR-mälu omadustele.
3. Teostage Fabric DDR kasutajarakenduse osana ja looge andmeteeühendused.
4. Ühendage DDR-kontrolleri APB konfiguratsiooniliides, nagu on määratlenud välisseadmete lähtestamise lahendus.

Kangast välismälu DDR-kontrolleri konfiguraator

Fabric välismälu DDR-i (FDDR) konfiguraatorit kasutatakse Fabric DDR-kontrolleri üldise andmetee ja välise DDR-mälu parameetrite konfigureerimiseks.

Joonis 1-1 • FDDR Configurator Overview

Mälu sätted 

Kasutage mälusätteid MDDR-i mälusuvandite konfigureerimiseks.

• Mälu tüüp – LPDDR, DDR2 või DDR3
• Andmete laius – 32-bitine, 16-bitine või 8-bitine
• Kella sagedus – Mis tahes väärtus (kümnend/murd) vahemikus 20 MHz kuni 333 MHz
• SECDED Lubatud ECC – ON või OFF
• Aadressi kaardistamine – {RIDA,PANK,VEerg},{PANK,RIDA,VEerg}

Kanga liidese sätted 

FPGA kangasliides – See on andmeliides FDDR-i ja FPGA-disaini vahel. Kuna FDDR on mälukontroller, on see mõeldud AXI või AHB siini alamseadmena. Siini juht algatab siini tehingud, mida FDDR omakorda tõlgendab mälutehingutena ja edastab need kiibivälisele DDR-mällu. FDDR kanga liidese valikud on järgmised:

• AXI-64 liidese kasutamine – üks juht pääseb FDDR-ile juurde 64-bitise\ AXI liidese kaudu.
• Ühtse AHB-32 liidese kasutamine – üks juht pääseb FDDR-ile juurde ühe 32-bitise AHB liidese kaudu.
• Kahe AHB-32 liidese kasutamine – FDDR-ile pääseb juurde kaks ülemseadet, kasutades kahte 32-bitist AHB liidest.

FPGA CLOCK jagaja – Määrab sagedussuhte DDR-kontrolleri kella (CLK_FDDR) ja kanga liidest (CLK_FIC64) juhtiva kella vahel. CLK_FIC64 sagedus peaks olema võrdne AHB/AXI alamsüsteemi sagedusega, mis on ühendatud FDDR AHB/AXI siiniliidesega. NäiteksampKui teie DDR-mälu töötab sagedusel 200 MHz ja teie Fabric/AXI alamsüsteem töötab sagedusel 100 MHz, peate valima jagajaks 2 (joonis 1-2).

Joonis 1-2 • Kanga liidese sätted – AXI liidese ja FDDR-i kellajaoturi leping

Kasutage kangast PLL LUKKU – Kui CLK_BASE on pärit Fabric CCC-st, saate ühendada kangast CCC LOCK väljundi FDDR FAB_PLL_LOCK sisendiga. CLK_BASE ei ole stabiilne enne, kui Fabric CCC lukustub. Seetõttu soovitab Microsemi hoida FDDR-i lähtestatuna (st kinnitada CORE_RESET_N sisendit), kuni CLK_BASE on stabiilne. Fabric CCC väljund LOCK näitab, et Fabric CCC väljundkellad on stabiilsed. Märkides suvandi Kasuta FAB_PLL_LOCK, saate paljastada FDDR-i sisendpordi FAB_PLL_LOCK. Seejärel saate ühendada Fabric CCC LOCK väljundi FDDR-i FAB_PLL_LOCK sisendiga.

IO draivi tugevus 

Valige oma DDR-i I/O-de jaoks üks järgmistest draivi tugevustest.

• Poole sõidu tugevus
• Täielik ajami tugevus

Sõltuvalt teie DDR-mälu tüübist ja teie valitud I/O tugevusest määrab Libero SoC teie FDDR-süsteemi jaoks DDR-i I/O-standardi järgmiselt.

DDR-mälu tüüp	Poole sõidu tugevus	Täielik ajami tugevus
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Katkestuste lubamine 

FDDR on võimeline suurendama katkestusi, kui teatud eelmääratletud tingimused on täidetud. Märkige FDDR-i konfiguraatoris suvand Luba katkestused, kui soovite neid katkestusi oma rakenduses kasutada.
See paljastab FDDR-i eksemplari katkestussignaalid. Saate neid katkestussignaale ühendada vastavalt teie disainile. Saadaval on järgmised katkestussignaalid ja nende eeldused:

• FIC_INT – Loodud, kui ülemseadme ja FDDR-i vahelises tehingus ilmneb tõrge
• IO_CAL_INT – Võimaldab teil DDR-i sisendeid/väljundeid uuesti kalibreerida, kirjutades APB-konfiguratsiooniliidese kaudu DDR-kontrolleri registritesse. Kui kalibreerimine on lõppenud, tõstetakse seda katkestust. Lisateavet I/O ümberkalibreerimise kohta leiate Microsemi SmartFusion2 kasutusjuhendist.
• PLL_LOCK_INT – Näitab, et FDDR FPLL on lukustatud
• PLL_LOCKLOST_INT – Näitab, et FDDR FPLL on lukustuse kaotanud
• FDDR_ECC_INT – Näitab, et on tuvastatud ühe- või kahebitine viga

Kanga kella sagedus 

Kellasageduse arvutamine teie praeguse kellasageduse ja CLOCK jagaja põhjal, kuvatakse MHz.
Kanga kellasagedus (MHz) = kella sagedus / CLOCK jagaja

Mälu ribalaius 

Mälu ribalaiuse arvutamine põhineb teie praegusel kellasagedusel Mbps.
Mälu ribalaius (Mbps) = 2 * kellasagedus

Kogu ribalaius

Kogu ribalaiuse arvutamine teie praeguse kellasageduse, andmelaiuse ja CLOCK jagaja põhjal (Mbps).
Kogu ribalaius (Mbps) = (2 * kellasagedus * andmelaius) / CLOCK jagaja

FDDR-kontrolleri konfiguratsioon

Kui kasutate välisele DDR-mälule juurdepääsuks Fabric DDR-kontrollerit, tuleb DDR-kontroller käitusajal konfigureerida. Selleks kirjutatakse konfiguratsiooniandmed spetsiaalsetesse DDR-kontrolleri konfiguratsiooniregistritesse. Need konfiguratsiooniandmed sõltuvad välise DDR-mälu ja teie rakenduse omadustest. Selles jaotises kirjeldatakse, kuidas sisestada need konfiguratsiooniparameetrid FDDR-kontrolleri konfiguraatorisse ja kuidas konfiguratsiooniandmeid üldise välisseadmete initsialiseerimise lahenduse osana hallatakse. Üksikasjalikku teavet perifeerse seadmete lähtestamise lahenduse kohta leiate perifeerseadmete lähtestamise kasutusjuhendist.

Kangast DDR-i juhtimisregistrid 

Fabric DDR-kontrolleril on registrite komplekt, mis tuleb käitusajal konfigureerida. Nende registrite konfiguratsiooniväärtused esindavad erinevaid parameetreid (ntample, DDR-režiim, PHY laius, sarivõtterežiim, ECC jne). Lisateavet DDR-kontrolleri konfiguratsiooniregistrite kohta leiate Microsemi SmartFusion2 kasutusjuhendist.

Kangas DDR-registrite konfiguratsioon 

Kasutage vahekaarte Mälu lähtestamine (Joonis 2-1) ja Mälu ajastus (Joonis 2-2), et sisestada parameetrid, mis vastavad teie DDR-mälule ja rakendusele. Nendele vahekaartidele sisestatud väärtused tõlgitakse automaatselt vastavateks registriväärtusteks. Kui klõpsate konkreetsel parameetril, kirjeldatakse sellele vastavat registrit registri kirjelduse aknas (Joonis 1-1 leheküljel 4).

Joonis 2-1 • FDDR-i konfiguratsioon – vahekaart Mälu lähtestamine

Joonis 2-2 • FDDR-i konfiguratsioon – vahekaart Mälu ajastus

DDR-i konfiguratsiooni importimine Files

Lisaks DDR-mälu parameetrite sisestamisele vahekaartide Mälu lähtestamine ja Ajastus abil saate importida DDR-i registriväärtusi file. Selleks klõpsake nuppu Impordi konfiguratsioon ja navigeerige tekstini file sisaldab DDR-registri nimesid ja väärtusi. Joonis 2-3 näitab impordi konfiguratsiooni süntaksit.

Joonis 2-3 • DDR-registri konfiguratsioon File Süntaks

Märkus. Kui valite GUI abil sisestamise asemel registriväärtuste importimise, peate määrama kõik vajalikud registriväärtused. Lisateavet leiate SmartFusion2 kasutusjuhendist

DDR-i konfiguratsiooni eksportimine Files

Samuti saate eksportida praegused registri konfiguratsiooniandmed tekstina file. See file sisaldab nii imporditud registriväärtusi (kui neid on) kui ka neid, mis arvutati sellesse dialoogiboksi sisestatud GUI parameetrite põhjal.
Kui soovite DDR-registri konfiguratsioonis tehtud muudatusi tagasi võtta, saate seda teha käsuga Restore Default. See kustutab kõik registri konfiguratsiooniandmed ja peate need andmed uuesti importima või uuesti sisestama. Andmed lähtestatakse riistvara lähtestamise väärtustele.

Loodud andmed 

Konfiguratsiooni loomiseks klõpsake nuppu OK. Põhinedes teie sisestatud andmetele vahekaartidel Üldine, Mälu ajastus ja Mälu lähtestamine, arvutab FDDR-i konfiguraator kõigi DDR-i konfiguratsiooniregistrite väärtused ja ekspordib need väärtused teie püsivara projekti ja simulatsiooni. files. Eksporditud file süntaks on näidatud joonisel 2-4.

Joonis 2-4 • Eksporditud DDR-registri konfiguratsioon File Süntaks

Püsivara

SmartDesigni loomisel toimige järgmiselt files genereeritakse kataloogis /firmware/drivers_config/sys_config. Need fileNeed on vajalikud selleks, et CMSIS-i püsivara tuum saaks korralikult kompileerida ja sisaldaks teavet teie praeguse kujunduse kohta, sealhulgas välisseadmete konfiguratsiooniandmeid ja MSS-i kella konfiguratsiooniteavet. Ärge muutke neid files käsitsi, kuna need luuakse uuesti iga kord, kui teie juurkujundus uuesti luuakse.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR-i konfiguratsiooniandmed.
• sys_config_fddr_define.h – FDDR-i konfiguratsiooniandmed.
• sys_config_mss_clocks.h – MSS-kellade konfiguratsioon

Simulatsioon

Kui loote oma MSS-iga seotud SmartDesigni, siis järgmine simulatsioon files genereeritakse kataloogis /simulation:

• test.bfm - tipptasemel BFM file mis käivitatakse esmakordselt mis tahes simulatsiooni ajal, mis kasutab SmartFusion2 MSS Cortex-M3 protsessorit. See käivitab faili peripheral_init.bfm ja user.bfm selles järjekorras.
• peripheral_init.bfm – Sisaldab BFM-protseduuri, mis emuleerib funktsiooni CMSIS::SystemInit(), mida käitatakse Cortex-M3-s enne protseduuri main() sisenemist. See kopeerib disainis kasutatud välisseadmete konfiguratsiooniandmed õigetesse välisseadmete konfiguratsiooniregistritesse ja ootab seejärel, kuni kõik välisseadmed on valmis, enne kui kinnitab, et kasutaja saab neid välisseadmeid kasutada.
• FDDR_init.bfm – Sisaldab BFM-i kirjutuskäske, mis simuleerivad kanga DDR-i konfiguratsiooniregistri andmete kirjutamist (kasutades dialoogiboksi Redigeeri registreid) DDR-kontrolleri registritesse.
• user.bfm – Mõeldud kasutaja käskude jaoks. Saate simuleerida andmeteed, lisades sellesse oma BFM-käsud file. Käsud selles file käivitatakse pärast faili peripheral_init.bfm valmimist.

Kasutades files ülal, simuleeritakse konfiguratsiooniteed automaatselt. Peate redigeerima ainult faili user.bfm file andmetee simuleerimiseks. Ärge muutke faile test.bfm, peripheral_init.bfm või MDDR_init.bfm files nagu need files luuakse uuesti iga kord, kui teie juurkujundus taastatakse.

Kanga DDR-i konfiguratsioonitee 

Välisseadmete initsialiseerimise lahendus nõuab, et lisaks Fabric DDR-i konfiguratsiooniregistri väärtuste määramisele konfigureeriksite MSS-is (FIC_2) APB konfiguratsiooniandmete tee. Funktsioon SystemInit() kirjutab andmed FDDR-i konfiguratsiooniregistritesse FIC_2 APB liidese kaudu.

Märkus. Kui kasutate System Builderit, määratakse konfiguratsioonitee ja ühendatakse see automaatselt.

Joonis 2-5 • FIC_2 Configurator Overview

FIC_2 liidese konfigureerimiseks tehke järgmist.

1. Avage MSS-i konfiguraatorist FIC_2 konfiguraatori dialoog (Joonis 2-5).
2. Valige suvand Initsialiseeri välisseadmed Cortex-M3 abil.
3. Veenduge, et MSS DDR on märgitud, nagu ka Fabric DDR/SERDES plokid, kui neid kasutate.
4. Seadete salvestamiseks klõpsake nuppu OK. See paljastab FIC_2 konfiguratsioonipordid (Clock, Reset ja APB siiniliidesed), nagu on näidatud joonisel 2-6.
5. Loo MSS. FIC_2 pordid (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ja FIC_2_APB_M_RESET_N) on nüüd MSS-liideses avatud ja neid saab ühendada CoreSF2Configi ja CoreSF2Resetiga vastavalt perifeerse initsialiseerimise lahenduse spetsifikatsioonile

Joonis 2-6 • FIC_2 Portid

Pordi kirjeldus

FDDR põhipordid 

Tabel 3-1 • FDDR-tuumpordid

Pordi nimi	Suund	Kirjeldus
CORE_RESET_N	IN	FDDR-kontrolleri lähtestamine
CLK_BASE	IN	FDDR kangast liidese kell
FPLL_LOCK	VÄLJAS	FDDR PLL lukustuse väljund – kõrge, kui FDDR PLL on lukus
CLK_BASE_PLL_LOCK	IN	Kangast PLL-luku sisend. See sisend kuvatakse ainult siis, kui on valitud suvand Kasuta FAB_PLL_LOCK.

Katkesta pordid

See portide rühm kuvatakse, kui valite suvandi Luba katkestused.

Tabel 3-2 • Katkestuspordid

Pordi nimi	Suund	Kirjeldus
PLL_LOCK_INT	VÄLJAS	Kinnitab, kui FDDR PLL lukustub.
PLL_LOCKLOST_INT	VÄLJAS	Kinnitab, kui FDDR PLL-lukk on kadunud.
ECC_INT	VÄLJAS	Kinnitab, kui toimub ECC sündmus.
IO_CALIB_INT	VÄLJAS	Kinnitab, kui I/O kalibreerimine on lõppenud.
FIC_INT	VÄLJAS	Kinnitab, kui Fabrici liideses on AHB/AXI protokollis tõrge.

APB3 konfiguratsiooniliides 

Tabel 3-3 • APB3 konfiguratsiooniliides

Pordi nimi	Suund	Kirjeldus
APB_S_PENABLE	IN	Slave lubamine
APB_S_PSEL	IN	Slave valimine
APB_S_PWRITE	IN	Kirjutamise lubamine
APB_S_PADDR[10:2]	IN	Aadress
APB_S_PWDATA[15:0]	IN	Kirjuta andmed
APB_S_PREADY	VÄLJAS	Slave valmis
APB_S_PSLVERR	VÄLJAS	Orja viga
APB_S_PRDATA[15:0]	VÄLJAS	Lugege andmeid
APB_S_PRESET_N	IN	Orja lähtestamine
APB_S_PCLK	IN	Kell

DDR PHY liides 

Tabel 3-4 • DDR PHY liides 

Pordi nimi	Suund	Kirjeldus
FDDR_CAS_N	VÄLJAS	DRAM CASN
FDDR_CKE	VÄLJAS	DRAM CKE
FDDR_CLK	VÄLJAS	Kell, P pool
FDDR_CLK_N	VÄLJAS	Kell, N pool
FDDR_CS_N	VÄLJAS	DRAM CSN
FDDR_ODT	VÄLJAS	DRAM ODT
FDDR_RAS_N	VÄLJAS	DRAM RASN
FDDR_RESET_N	VÄLJAS	DRAM-i lähtestamine DDR3 jaoks
FDDR_WE_N	VÄLJAS	DRAM WEN
FDDR_ADDR[15:0]	VÄLJAS	Dram Aadressi bitid
FDDR_BA[2:0]	VÄLJAS	Dram panga aadress
FDDR_DM_RDQS[4:0]	SEES VÄLJAS	Dram Data Mask
FDDR_DQS[4:0]	SEES VÄLJAS	Dram Data Strobe sisend/väljund – P pool
FDDR_DQS_N[4:0]	SEES VÄLJAS	Dram Data Strobe sisend/väljund – N pool
FDDR_DQ[35:0]	SEES VÄLJAS	DRAM-i andmete sisend/väljund
FDDR_FIFO_WE_IN[2:0]	IN	FIFO signaalis
FDDR_FIFO_WE_OUT[2:0]	VÄLJAS	FIFO väljundsignaal
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	SEES VÄLJAS	Dram Data Mask
FDDR_DQS ([3:0]/[1:0]/[0])	SEES VÄLJAS	Dram Data Strobe sisend/väljund – P pool
FDDR_DQS_N ([3:0]/[1:0]/[0])	SEES VÄLJAS	Dram Data Strobe sisend/väljund – N pool
FDDR_DQ ([31:0]/[15:0]/[7:0])	SEES VÄLJAS	DRAM-i andmete sisend/väljund
FDDR_DQS_TMATCH_0_IN	IN	FIFO signaalis
FDDR_DQS_TMATCH_0_OUT	VÄLJAS	FIFO väljundsignaal
FDDR_DQS_TMATCH_1_IN	IN	FIFO signaalis (ainult 32-bitine)
FDDR_DQS_TMATCH_1_OUT	VÄLJAS	FIFO väljundsignaal (ainult 32-bitine)
FDDR_DM_RDQS_ECC	SEES VÄLJAS	Dram ECC andmemask
FDDR_DQS_ECC	SEES VÄLJAS	Dram ECC Data Strobe sisend/väljund – P pool
FDDR_DQS_ECC_N	SEES VÄLJAS	Dram ECC Data Strobe sisend/väljund – N pool
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	SEES VÄLJAS	DRAM ECC andmete sisend/väljund
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO signaalis
FDDR_DQS_TMATCH_ECC_OUT	VÄLJAS	ECC FIFO väljundsignaal (ainult 32-bitine)

Märkus. Mõne pordi pordi laiused muutuvad sõltuvalt PHY laiuse valikust. Selliste portide tähistamiseks kasutatakse tähist “[a:0]/ [b:0]/[c:0]”, kus “[a:0]” viitab pordi laiusele, kui on valitud 32-bitine PHY laius. , “[b:0]” vastab 16-bitisele PHY laiusele ja “[c:0]” 8-bitisele PHY laiusele.

AXI bussiliides 

Tabel 3-5 • AXI siini liides

Pordi nimi	Suund	Kirjeldus
AXI_S_AWREADY	VÄLJAS	Kirjutage aadress valmis
AXI_S_WREADY	VÄLJAS	Kirjutage aadress valmis
AXI_S_BID[3:0]	VÄLJAS	Vastuse ID
AXI_S_BRESP[1:0]	VÄLJAS	Kirjuta vastus
AXI_S_BVALID	VÄLJAS	Kirjutage õige vastus
AXI_S_VALMIS	VÄLJAS	Aadressi lugemine on valmis
AXI_S_RID[3:0]	VÄLJAS	Loe ID Tag
AXI_S_RRESP[1:0]	VÄLJAS	Lugege vastust
AXI_S_RDATA[63:0]	VÄLJAS	Lugege andmeid
AXI_S_RLAST	VÄLJAS	Read Last – see signaal näitab lugemissari viimast edastust.
AXI_S_RVALID	VÄLJAS	Lugemisaadress on kehtiv
AXI_S_AWID[3:0]	IN	Kirjutage aadressi ID
AXI_S_AWADDR[31:0]	IN	Kirjutage aadress
AXI_S_AWLEN[3:0]	IN	Purske pikkus
AXI_S_AWSIZE[1:0]	IN	Purske suurus
AXI_S_AWBURST[1:0]	IN	Purske tüüp
AXI_S_AWLOCK[1:0]	IN	Luku tüüp – see signaal annab lisateavet ülekande aatomiomaduste kohta.
AXI_S_AWVALID	IN	Kirjuta õige aadress
AXI_S_WID[3:0]	IN	Kirjutage andmete ID tag
AXI_S_WDATA[63:0]	IN	Kirjuta andmed
AXI_S_WSTRB[7:0]	IN	Kirjutage strobe
AXI_S_WLAST	IN	Kirjuta viimasena
AXI_S_WVALID	IN	Kirjutage kehtiv
AXI_S_LEIB	IN	Kirjutage valmis
AXI_S_ARID[3:0]	IN	Lugege aadressi ID-d
AXI_S_ARADDR[31:0]	IN	Lugege aadressi
AXI_S_ARLEN[3:0]	IN	Purske pikkus
AXI_S_ARSIZE[1:0]	IN	Purske suurus
AXI_S_ARBURST[1:0]	IN	Purske tüüp
AXI_S_ARLOCK[1:0]	IN	Luku tüüp
AXI_S_ARVALID	IN	Lugemisaadress on kehtiv
AXI_S_RREADY	IN	Aadressi lugemine on valmis
Pordi nimi	Suund	Kirjeldus
AXI_S_CORE_RESET_N	IN	MDDR globaalne lähtestamine
AXI_S_RMW	IN	Näitab, kas 64-bitise raja kõik baidid kehtivad AXI ülekande kõigi löökide jaoks. Näitab, et kõik baidid kõigis taktides kehtivad sarivõttes ja kontroller peaks vaikimisi kirjutama käske. Näitab, et mõned baidid on kehtetud ja kontroller peaks vaikimisi kasutama RMW-käske. See on klassifitseeritud AXI kirjutusaadressi kanali külgriba signaaliks ja kehtib AWVALID signaaliga. Kasutatakse ainult siis, kui ECC on lubatud.

AHB0 bussiliides 

Tabel 3-6 • AHB0 siiniliides 

Pordi nimi	Suund	Kirjeldus
AHB0_S_HREADYOUT	VÄLJAS	AHBL-i alam valmis – kui kirjutamise jaoks on kõrge, siis alamseade on valmis andmeid vastu võtma ja kui kõrge lugemise jaoks, näitab andmete kehtivust.
AHB0_S_HRESP	VÄLJAS	AHBL-i vastuse olek – tehingu lõpus kõrgeks sõitmine näitab, et tehing on lõpule viidud vigadega. Tehingu lõpus madalaks langemine näitab, et tehing on edukalt lõpule viidud.
AHB0_S_HRDATA[31:0]	VÄLJAS	AHBL read data – loe andmeid alamseadmest ülemseadmesse
AHB0_S_HSEL	IN	AHBL alluva valimine – kui see on kinnitatud, on alam AHB siinil praegu valitud AHBL alam.
AHB0_S_HADDR[31:0]	IN	AHBL-aadress – bait-aadress AHBL-i liidesel
AHB0_S_HBURST[2:0]	IN	AHBL-i sarivõtte pikkus
AHB0_S_HSIZE[1:0]	IN	AHBL-i ülekande suurus – näitab jooksva ülekande suurust (ainult 8/16/32-baidised tehingud)
AHB0_S_HTRANS[1:0]	IN	AHBL ülekande tüüp – näitab jooksva tehingu ülekande tüüpi.
AHB0_S_HMASTLOCK	IN	AHBL-lukk – kui see on kinnitatud, on jooksev ülekanne osa lukustatud tehingust.
AHB0_S_HWRITE	IN	AHBL-i kirjutamine – kui kõrge, näitab, et praegune tehing on kirjutamine. Kui madal näitab, et praegune tehing on lugemine.
AHB0_S_HREADY	IN	AHBL valmis – kui kõrge, näitab, et alamseade on valmis uue tehingu vastu võtma.
AHB0_S_HWDATA[31:0]	IN	AHBL kirjuta andmed – kirjutage andmed ülemseadmest alamseadmesse

AHB1 bussiliides 

Tabel 3-7 • AHB1 siiniliides

Pordi nimi	Suund	Kirjeldus
AHB1_S_HREADYOUT	VÄLJAS	AHBL-i alam valmis – kui kirjutamise jaoks kõrge, siis näitab, et alam on valmis andmeid vastu võtma, ja kui kõrge lugemise jaoks, näitab andmete kehtivust.
AHB1_S_HRESP	VÄLJAS	AHBL-i vastuse olek – tehingu lõpus kõrgeks sõitmine näitab, et tehing on lõpule viidud vigadega. Tehingu lõpus madalaks langemine näitab, et tehing on edukalt lõpule viidud.
AHB1_S_HRDATA[31:0]	VÄLJAS	AHBL read data – loe andmeid alamseadmest ülemseadmesse
AHB1_S_HSEL	IN	AHBL alluva valimine – kui see on kinnitatud, on alam AHB siinil praegu valitud AHBL alam.
AHB1_S_HADDR[31:0]	IN	AHBL-aadress – bait-aadress AHBL-i liidesel
AHB1_S_HBURST[2:0]	IN	AHBL-i sarivõtte pikkus
AHB1_S_HSIZE[1:0]	IN	AHBL-i ülekande suurus – näitab jooksva ülekande suurust (ainult 8/16/32-baidised tehingud).
AHB1_S_HTRANS[1:0]	IN	AHBL ülekande tüüp – näitab jooksva tehingu ülekande tüüpi.
AHB1_S_HMASTLOCK	IN	AHBL-lukk – kui see on kinnitatud, on jooksev ülekanne osa lukustatud tehingust.
AHB1_S_HWRITE	IN	AHBL-i kirjutamine – kui kõrge, näitab, et praegune tehing on kirjutamine. Kui see on madal, näitab, et praegune tehing on loetud.
AHB1_S_HREADY	IN	AHBL valmis – kui kõrge, näitab, et alamseade on valmis uue tehingu vastu võtma.
AHB1_S_HWDATA[31:0]	IN	AHBL kirjuta andmed – kirjutage andmed ülemseadmest alamseadmesse

Tootetugi

Microsemi SoC Products Group toetab oma tooteid erinevate tugiteenustega, sealhulgas klienditeenindusega, kliendi tehnilise toe keskusega jne websait, e-post ja ülemaailmsed müügiesindused. See lisa sisaldab teavet Microsemi SoC Products Groupiga ühenduse võtmise ja nende tugiteenuste kasutamise kohta.

Klienditeenindus 

Võtke ühendust klienditeenindusega mittetehnilise tootetoe saamiseks, nagu toote hind, tooteuuendused, värskendusteave, tellimuse olek ja autoriseerimine.
Põhja-Ameerikast helistage numbril 800.262.1060 XNUMX XNUMX
Ülejäänud maailmast helistage numbril 650.318.4460 XNUMX XNUMX
Faks kõikjalt maailmast, 408.643.6913 XNUMX XNUMX

Kliendi tehnilise toe keskus 

Microsemi SoC Products Group töötab kliendi tehnilise toe keskuses kõrgelt kvalifitseeritud inseneridega, kes aitavad vastata teie riistvara-, tarkvara- ja disainiküsimustele Microsemi SoC toodete kohta. Kliendi tehniline tugikeskus kulutab palju aega rakenduste märkuste, vastuste leidmisele projekteerimistsükli levinud küsimustele, teadaolevate probleemide dokumenteerimisele ja erinevatele KKK-dele. Seega, enne kui võtate meiega ühendust, külastage meie veebiressursse. Tõenäoliselt oleme teie küsimustele juba vastanud.

Tehniline tugi 

Külastage kliendituge websait (www.microsemi.com/soc/support/search/default.aspx) lisateabe ja toe saamiseks. Paljud vastused on saadaval otsingus web ressurss sisaldab diagramme, illustratsioone ja linke muudele ressurssidele websaidile.

Websaidile

SoC avalehel saate sirvida mitmesugust tehnilist ja mittetehnilist teavet www.microsemi.com/soc.

Võtke ühendust kliendi tehnilise toe keskusega 

Tehnilise toe keskuses töötavad kõrgelt kvalifitseeritud insenerid. Tehnilise toe keskusega saab ühendust võtta e-posti teel või Microsemi SoC tooterühma kaudu websaidile.

Meil

Saate edastada oma tehnilised küsimused meie e-posti aadressile ja saada vastused e-posti, faksi või telefoni teel. Samuti, kui teil on disainiprobleeme, saate oma kujunduse meili teel saata files abi saada. Jälgime e-posti kontot pidevalt kogu päeva jooksul. Kui saadate meile päringu, lisage kindlasti oma täisnimi, ettevõtte nimi ja kontaktandmed, et teie päringut tõhusalt menetleda. Tehnilise toe e-posti aadress on soc_tech@microsemi.com.

Minu juhtumid 

Microsemi SoC Products Groupi kliendid saavad esitada ja jälgida tehnilisi juhtumeid veebis, minnes lehele My Case

Väljaspool USA-d 

Kliendid, kes vajavad abi väljaspool USA ajavööndeid, võivad võtta ühendust tehnilise toega e-posti teel (soc_tech@microsemi.com) või võtke ühendust kohaliku müügiesindusega. Müügibüroode nimekirjad leiate aadressilt www.microsemi.com/soc/company/contact/default.aspx.

ITARi tehniline tugi

Tehnilise toe saamiseks RH ja RT FPGA-de kohta, mida reguleerivad rahvusvahelised relvaliikluse eeskirjad (ITAR), võtke meiega ühendust aadressil soc_tech_itar@microsemi.com. Teise võimalusena valige jaotises Minu juhtumid ITAR-i ripploendist Jah. ITAR-i reguleeritud Microsemi FPGA-de täieliku loendi saamiseks külastage ITAR-i web lehel.

Microsemi Corporation (NASDAQ: MSCC) pakub laiaulatuslikku pooljuhtlahenduste portfelli: lennundus-, kaitse- ja turvalisus; ettevõte ja side; ning tööstus- ja alternatiivenergia turgudel. Tooted hõlmavad suure jõudlusega, suure töökindlusega analoog- ja RF-seadmeid, segasignaali ja RF-integraallülitusi, kohandatavaid SoC-sid, FPGA-sid ja terviklikke alamsüsteeme. Microsemi peakorter asub Californias Aliso Viejos. Lisateavet leiate aadressilt www.microsemi.com.

© 2014 Microsemi Corporation. Kõik õigused kaitstud. Microsemi ja Microsemi logo on Microsemi Corporationi kaubamärgid. Kõik muud kaubamärgid ja teenindusmärgid on nende vastavate omanike omand.

Microsemi ettevõtte peakorter
One Enterprise, Aliso Viejo CA 92656 USA
USA piires: +1 949-380-6100
Müük: +1 949-380-6136
Faks: +1 949-215-4996

Dokumendid / Ressursid

Microsemi SmartFusion2 FPGA Fabric DDR-kontrolleri konfiguratsioon [pdfKasutusjuhend SmartFusion2 FPGA Fabric DDR-kontrolleri konfiguratsioon, SmartFusion2, FPGA Fabric DDR-kontrolleri konfiguratsioon, kontrolleri konfiguratsioon

Viited

• Kasutusjuhend