Microsemi SmartFusion2 FPGA Fabric DDR ڪنٽرولر ڪنفيگريشن استعمال ڪندڙ ھدايت

تعارف

SmartFusion2 FPGA وٽ ٻه ايمبيڊڊ ڊي ڊي آر ڪنٽرولرز آهن - هڪ MSS (MDDR) ذريعي رسائي لائق ۽ ٻيو مقصد FPGA Fabric (FDDR) کان سڌو رسائي لاءِ. MDDR ۽ FDDR ٻئي ڪنٽرول آف چپ ڊي ڊي آر ياداشتن کي.
فيبرڪ ڊي ڊي آر ڪنٽرولر کي مڪمل طور تي ترتيب ڏيڻ لاءِ توھان کي لازمي آھي:

1. DDR ڪنٽرولر کي ترتيب ڏيڻ لاءِ Fabric External Memory DDR ڪنٽرولر ڪنفيگريٽر استعمال ڪريو، ان جو ڊيٽا پاٿ بس انٽرفيس (AXI يا AHBLite) چونڊيو، ۽ DDR ڪلاڪ فريڪوئنسي سان گڏوگڏ فيبرڪ ڊيٽاپاٿ ڪلاڪ فريڪوئنسي چونڊيو.
2. DDR ڪنٽرولر رجسٽر لاءِ رجسٽر ويلز سيٽ ڪريو پنھنجي خارجي DDR ياداشت جي خصوصيتن سان ملائڻ لاءِ.
3. فيبرڪ ڊي ڊي آر کي صارف جي ايپليڪيشن جي حصي جي طور تي انسٽال ڪريو ۽ ڊيٽا پيٿ ڪنيڪشن ٺاهيو.
4. DDR ڪنٽرولر جي APB ترتيب واري انٽرفيس کي ڳنڍيو جيئن بيان ڪيل پردي جي شروعات حل ذريعي.

ڪپڙو خارجي ياداشت DDR ڪنٽرولر ترتيب ڏيڻ وارو

Fabric External Memory DDR (FDDR) Configurator کي استعمال ڪيو ويندو آھي مجموعي ڊيٽا پاٿ کي ترتيب ڏيڻ لاءِ ۽ خارجي DDR ميموري پيٽرس کي فيبرڪ DDR ڪنٽرولر لاءِ.

شڪل 1-1 • FDDR ترتيب ڏيڻ وارو اوورview

ميموري سيٽنگون 

MDDR ۾ توهان جي ياداشت جي اختيارن کي ترتيب ڏيڻ لاء ميموري سيٽنگون استعمال ڪريو.

• ميموري جو قسم - LPDDR، DDR2، يا DDR3
• ڊيٽا جي چوٽي - 32-bit، 16-bit يا 8-bit
• گھڙي جي فريڪوئنسي - 20 MHz کان 333 MHz جي حد ۾ ڪا به قيمت (ڊيسيمل/فرڪشنل)
• SECDED فعال ECC - آن يا آف
• ايڊريس ميپنگ - {رو، بئنڪ، ڪالم}، {بينڪ، قطار، ڪالم}

فيبرڪ انٽرفيس سيٽنگون 

FPGA ڪپڙو انٽرفيس - هي ڊيٽا انٽرفيس آهي FDDR ۽ FPGA ڊيزائن جي وچ ۾. ڇو ته FDDR هڪ ميموري ڪنٽرولر آهي، اهو هڪ AXI يا AHB بس تي غلام ٿيڻ جو ارادو آهي. بس جو ماسٽر بس ٽرانزيڪشن کي شروع ڪري ٿو، جنهن جي بدلي ۾ FDDR پاران ميموري ٽرانزيڪشن جي طور تي تعبير ڪيو ويو آهي ۽ آف چپ ڊي ڊي آر ميموري سان رابطو ڪيو ويو آهي. FDDR ڪپڙو انٽرفيس جا اختيار آهن:

• AXI-64 انٽرفيس استعمال ڪندي - هڪ ماسٽر 64-bit\ AXI انٽرفيس ذريعي FDDR تائين رسائي ڪري ٿو.
• هڪ واحد AHB-32 انٽرفيس استعمال ڪندي - هڪ ماسٽر هڪ واحد 32-bit AHB انٽرفيس ذريعي FDDR تائين رسائي ڪري ٿو.
• ٻه AHB-32 انٽرفيس استعمال ڪندي - ٻه ماسٽر ٻه 32-bit AHB انٽرفيس استعمال ڪندي FDDR تائين رسائي ڪن ٿا.

FPGA CLOCK تقسيم ڪندڙ - ڊي ڊي آر ڪنٽرولر ڪلاڪ (CLK_FDDR) ۽ فيبرڪ انٽرفيس کي ڪنٽرول ڪرڻ واري ڪلاڪ (CLK_FIC64) جي وچ ۾ تعدد جو تناسب بيان ڪري ٿو. CLK_FIC64 تعدد AHB/AXI سب سسٽم جي برابر هجڻ گهرجي جيڪو FDDR AHB/AXI بس انٽرفيس سان ڳنڍيل آهي. مثال طورampلي، جيڪڏهن توهان وٽ 200 MHz تي هلندڙ DDR رام آهي ۽ توهان جو Fabric/AXI سبسسٽم 100 MHz تي هلندو آهي، توهان کي 2 جو تقسيم ڪندڙ چونڊڻ گهرجي (شڪل 1-2).

شڪل 1-2 • فيبرڪ انٽرفيس سيٽنگون – AXI انٽرفيس ۽ FDDR ڪلاڪ ڊيوائيزر معاهدو

ڪپڙو استعمال ڪريو پي ايل ايل لاڪ - جيڪڏھن CLK_BASE ھڪڙي Fabric CCC مان حاصل ڪيو ويو آھي، توھان ٺاھي سگھو ٿا ڪپڙو CCC LOCK آئوٽ پٽ FDDR FAB_PLL_LOCK ان پٽ سان. CLK_BASE مستحڪم نه آهي جيستائين فيبرڪ سي سي سي لاڪ نه ٿئي. تنهن ڪري، Microsemi سفارش ڪري ٿو ته توهان FDDR کي ري سيٽ ۾ رکو (يعني، CORE_RESET_N ان پٽ تي زور ڏيو) جيستائين CLK_BASE مستحڪم نه آهي. فيبرڪ سي سي سي جو LOCK ٻاھر اشارو ڪري ٿو ته ڪپڙو سي سي سي ٻاھرين گھڙيون مستحڪم آھن. چيڪ ڪرڻ سان استعمال ڪريو FAB_PLL_LOCK آپشن، توھان بي نقاب ڪري سگھو ٿا FAB_PLL_LOCK ان پٽ پورٽ FDDR جي. توھان وري ڳنڍي سگھوٿا LOCK آئوٽ پُٽ فيبرڪ سي سي سي کي FDDR جي FAB_PLL_LOCK ان پٽ سان.

IO ڊرائيو طاقت 

پنھنجي DDR I/O لاء ھيٺ ڏنل ڊرائيو طاقتن مان ھڪڙو چونڊيو:

• اڌ ڊرائيو طاقت
• مڪمل ڊرائيو طاقت

توهان جي ڊي ڊي آر ميموري جي قسم ۽ توهان جي چونڊيل I/O طاقت تي منحصر آهي، Libero SoC توهان جي FDDR سسٽم لاءِ DDR I/O معيار هن ريت ترتيب ڏئي ٿو:

DDR ميموري جو قسم	اڌ ڊرائيو طاقت	مڪمل ڊرائيو طاقت
ڊي ڊي آر 3	SSTL15I	SSTL15II
ڊي ڊي آر 2	SSTL18I	SSTL18II
ايل پي ڊي ڊي آر	ايل پي ڊي آر آئي	LPDRI

مداخلت کي فعال ڪريو 

ايف ڊي ڊي آر مداخلت وڌائڻ جي قابل آهي جڏهن ڪجهه اڳواٽ بيان ڪيل حالتون مطمئن آهن. چيڪ ڪريو Enable Interrupts in FDDR configurator جيڪڏھن توھان چاھيو ٿا ته اھي interrupts استعمال ڪرڻ پنھنجي ايپليڪيشن ۾.
هي FDDR مثال تي مداخلت سگنل کي ظاهر ڪري ٿو. توھان انھن مداخلت سگنلن کي ڳنڍي سگھو ٿا جيئن توھان جي ڊيزائن جي ضرورت آھي. هيٺيون مداخلت جا سگنل ۽ انهن جون شرطون موجود آهن:

• FIC_INT - ٺاهي وئي جڏهن ماسٽر ۽ ايف ڊي ڊي آر جي وچ ۾ ٽرانزيڪشن ۾ غلطي آهي
• IO_CAL_INT - APB ترتيب واري انٽرفيس ذريعي DDR ڪنٽرولر رجسٽرز تي لکڻ سان توهان کي DDR I/O جي ٻيهر ترتيب ڏيڻ جي قابل بڻائي ٿو. جڏهن حساب ڪتاب مڪمل ٿي ويندو آهي، اهو مداخلت وڌايو ويندو آهي. I/O recalibration بابت تفصيلن لاءِ، ڏسو Microsemi SmartFusion2 صارفين جي گائيڊ.
• PLL_LOCK_INT - اشارو ڪري ٿو ته FDDR FPLL لاڪ ڪيو ويو آهي
• PLL_LOCKLOST_INT - ظاهر ڪري ٿو ته ايف ڊي ڊي آر ايف پي ايل ايل کي تالا وڃائي ڇڏيو آهي
• FDDR_ECC_INT - ظاھر ڪري ٿو ھڪڙي يا ٻه-بٽ غلطي معلوم ڪئي وئي آھي

ڪپڙي جي گھڙي جي تعدد 

گھڙي جي تعدد جي حساب سان توهان جي موجوده گھڙي جي فريڪوئنسي ۽ CLOCK ڊويزن جي بنياد تي، ڏيکاريل MHz ۾.
Fabric Clock Frequency (MHz ۾) = گھڙي جي فريڪوئنسي / گھڙي ورهائيندڙ

ميموري بينڊوڊٿ 

ميموري بينڊوڊٿ جي حساب سان توهان جي موجوده ڪلاڪ فريڪوئنسي ويليو جي بنياد تي Mbps ۾.
ميموري بينڊوڊٿ (Mbps ۾) = 2 * ڪلاڪ فريڪوئنسي

ڪل بينڊوڊٿ

ڪل بينڊوڊٿ جي حساب سان توهان جي موجوده گھڙي جي فريڪئنسي، ڊيٽا جي ويڪر ۽ ڪل ڊيوائيزر جي بنياد تي، Mbps ۾.
ڪل بينڊوڊٿ (ايم بي پي ايس ۾) = (2 * گھڙي جي فريڪئنسي * ڊيٽا ويٿ) / ڪلو ڊيوائيزر

FDDR ڪنٽرولر ترتيب

جڏهن توهان ٻاهرين DDR ميموري تائين رسائي حاصل ڪرڻ لاءِ فيبرڪ DDR ڪنٽرولر استعمال ڪريو ٿا، DDR ڪنٽرولر کي رن ٽائم تي ترتيب ڏيڻ لازمي آهي. اهو ڪيو ويو آهي ترتيب ڏيڻ واري ڊيٽا لکڻ سان وقف ٿيل ڊي ڊي آر ڪنٽرولر ترتيبن جي رجسٽرن ڏانهن. هي ترتيب واري ڊيٽا خارجي DDR ياداشت ۽ توهان جي ايپليڪيشن جي خاصيتن تي منحصر آهي. هي سيڪشن بيان ڪري ٿو ته انهن ترتيبن جي پيٽرولن کي ڪيئن داخل ڪجي FDDR ڪنٽرولر ڪنفيگريٽر ۾ ۽ ڪئين ترتيب واري ڊيٽا کي منظم ڪيو وڃي ٿو مجموعي پردي جي شروعات حل جي حصي جي طور تي. پردي جي شروعات جي حل جي باري ۾ تفصيلي ڄاڻ لاءِ پردي جي شروعات ڪندڙ صارف گائيڊ ڏانھن وڃو.

ڪپڙو DDR ڪنٽرول رجسٽر 

فيبرڪ ڊي ڊي آر ڪنٽرولر وٽ رجسٽر جو هڪ سيٽ آهي جنهن کي رن ٽائم تي ترتيب ڏيڻ جي ضرورت آهي. انهن رجسٽرن لاءِ ٺاھ جوڙ جا قدر مختلف پيٽرولر جي نمائندگي ڪن ٿا (مثال طورampلي، ڊي ڊي آر موڊ، پي ايڇ وي ويٿ، برسٽ موڊ، اي سي سي، وغيره). DDR ڪنٽرولر ترتيبن جي رجسٽرن بابت تفصيلن لاءِ، ڏسو Microsemi SmartFusion2 استعمال ڪندڙ جي گائيڊ.

Fabric DDR رجسٽري ترتيب 

استعمال ڪريو ياداشت جي شروعات (شڪل 2-1) ۽ ميموري ٽائمنگ (شڪل 2-2) ٽيب پيرا ميٽرز داخل ڪرڻ لاءِ جيڪي توهان جي DDR ميموري ۽ ايپليڪيشن سان ملن ٿا. اهي قدر جيڪي توهان انهن ٽئب ۾ داخل ڪندا آهيو خودڪار طور تي مناسب رجسٽر ويلز ۾ ترجمو ڪيا ويندا آهن. جڏهن توهان هڪ مخصوص پيراميٽر تي ڪلڪ ڪندا آهيو، ان سان لاڳاپيل رجسٽر کي رجسٽر ڊڪشنري ونڊو ۾ بيان ڪيو ويندو آهي (صفحو 1 تي شڪل 1-4).

شڪل 2-1 • FDDR ترتيب - ميموري شروعاتي ٽئب

شڪل 2-2 • FDDR ترتيب - ميموري ٽائمنگ ٽيب

درآمد ڪرڻ DDR ترتيب Files

ميموري شروعاتي ۽ ٽائمنگ ٽيب استعمال ڪندي ڊي ڊي آر ميموري پيٽرولر داخل ڪرڻ کان علاوه، توهان ڊي ڊي آر رجسٽر ويلز درآمد ڪري سگهو ٿا. file. ائين ڪرڻ لاءِ، ڪلڪ ڪريو Import Configuration بٽڻ ۽ نيويگيٽ ڪريو متن ڏانھن file جنهن ۾ DDR رجسٽر جا نالا ۽ قدر شامل آهن. شڪل 2-3 ڏيکاري ٿو درآمد جي ترتيب واري نحو.

شڪل 2-3 • DDR رجسٽر جي ترتيب File نحو

نوٽ: جيڪڏهن توهان GUI استعمال ڪندي انهن کي داخل ڪرڻ بجاءِ رجسٽر ويلز درآمد ڪرڻ جو انتخاب ڪيو ٿا، توهان کي لازمي طور تي سڀني ضروري رجسٽر ويلن کي بيان ڪرڻ گهرجي. حوالي ڪريو SmartFusion2 استعمال ڪندڙ ھدايت تفصيل لاءِ

ايڪسپورٽ DDR ترتيب Files

توھان پڻ برآمد ڪري سگھوٿا موجوده رجسٽري ترتيب واري ڊيٽا کي متن ۾ file. هي file رجسٽر ويلز تي مشتمل هوندو جيڪي توهان درآمد ڪيا آهن (جيڪڏهن ڪو به هجي) ۽ انهي سان گڏ اهي جيڪي توهان جي هن ڊائلاگ باڪس ۾ داخل ڪيل GUI پيرا ميٽرز مان گڏ ڪيا ويا آهن.
جيڪڏهن توهان تبديلين کي واپس ڪرڻ چاهيو ٿا جيڪي توهان DDR رجسٽري جي ترتيب ۾ ڪيون آهن، توهان ائين ڪري سگهو ٿا ڊفالٽ بحال ڪريو. اهو سڀ رجسٽرڊ ترتيب واري ڊيٽا کي ختم ڪري ٿو ۽ توهان کي يا ته ٻيهر درآمد ڪرڻ گهرجي يا هن ڊيٽا کي ٻيهر داخل ڪرڻ گهرجي. ڊيٽا هارڊويئر ري سيٽ ويلز تي ريٽ ڪيو ويو آهي.

ٺاهيل ڊيٽا 

ٺاھ جوڙ پيدا ڪرڻ لاء ٺيڪ تي ڪلڪ ڪريو. جنرل، ميموري ٽائمنگ ۽ ياداشت جي شروعات واري ٽيب ۾ توهان جي ان پٽ جي بنياد تي، ايف ڊي ڊي آر ترتيب ڏيندڙ سڀني ڊي ڊي آر ترتيبن جي رجسٽرن جي قيمتن کي گڏ ڪري ٿو ۽ انهن قدرن کي توهان جي فرم ویئر پروجيڪٽ ۽ تخليق ۾ برآمد ڪري ٿو. fileايس. برآمد ٿيل file نحو شڪل 2-4 ۾ ڏيکاريل آهي.

شڪل 2-4 • برآمد ٿيل ڊي ڊي آر رجسٽر جي ترتيب File نحو

فرم ویئر

جڏهن توهان ٺاهيندا آهيو SmartDesign، هيٺ ڏنل files ٺاهيل آهن /firmware/drivers_config/sys_config ڊاريڪٽري ۾. هنن files ضروري آهي CMSIS فرم ویئر ڪور لاءِ صحيح طرح سان گڏ ڪرڻ ۽ توهان جي موجوده ڊيزائن جي حوالي سان معلومات تي مشتمل آهي، بشمول پردي جي ترتيب واري ڊيٽا ۽ MSS لاءِ ڪلاڪ جي ترتيب جي معلومات. ان ۾ ترميم نه ڪريو files دستي طور تي، جيئن اهي هر وقت ٻيهر ٺاهيا ويندا آهن جڏهن توهان جي روٽ ڊيزائن کي ٻيهر ٺاهيو ويندو آهي.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h - MDDR ترتيب واري ڊيٽا.
• sys_config_fddr_define.h - FDDR ترتيب واري ڊيٽا.
• sys_config_mss_clocks.h - MSS گھڙين جي ٺاھ جوڙ

سمجهاڻي

جڏهن توهان ٺاهيندا آهيو SmartDesign توهان جي MSS سان لاڳاپيل، هيٺ ڏنل تخليق files ٺاهيل آهن /simulation ڊاريڪٽري ۾:

• test.bfm - اعلي سطحي BFM file جيڪو پهريون ڀيرو ڪنهن به تخليق دوران عمل ڪيو ويو آهي جيڪو مشق ڪري ٿو SmartFusion2 MSS Cortex-M3 پروسيسر. اهو peripheral_init.bfm ۽ user.bfm تي عمل ڪري ٿو، انهي ترتيب ۾.
• peripheral_init.bfm - BFM جي طريقيڪار تي مشتمل آھي جيڪو CMSIS::SystemInit() فنڪشن کي نقل ڪري ٿو Cortex-M3 تي ھلڻ کان اڳ توھان مکيه() پروسيس ۾ داخل ٿيو. اهو ڊزائن ۾ استعمال ٿيل ڪنهن به پردي لاءِ ترتيب واري ڊيٽا کي نقل ڪري ٿو صحيح پردي جي ترتيب واري رجسٽر ۾ ۽ پوءِ انتظار ڪري ٿو سڀني پرديئرز جي تيار ٿيڻ کان پهريان انهي ڳالهه تي يقين ڪرڻ ته صارف انهن پردي کي استعمال ڪري سگهي ٿو.
• FDDR_init.bfm - BFM لکڻ جي حڪمن تي مشتمل آهي جيڪي لکن کي نقل ڪري ٿو Fabric DDR ترتيب واري رجسٽر ڊيٽا جيڪو توهان داخل ڪيو (استعمال ڪندڙ رجسٽرڊ ڊائلاگ باڪس استعمال ڪندي) DDR ڪنٽرولر رجسٽرز ۾.
• user.bfm - استعمال ڪندڙ حڪمن لاء ارادو. توھان ھن ۾ پنھنجي BFM حڪمن کي شامل ڪندي ڊيٽا پيٿ کي ٺاھي سگھو ٿا file. هن ۾ حڪم file peripheral_init.bfm مڪمل ٿيڻ کان پوءِ عمل ڪيو ويندو.

استعمال ڪندي files مٿي، ٺاھ جوڙ جو رستو خودڪار طريقي سان ٺهيل آھي. توھان کي صرف user.bfm کي تبديل ڪرڻ جي ضرورت آھي file ڊيٽا پاٿ کي نقل ڪرڻ لاء. test.bfm، peripheral_init.bfm، يا MDDR_init.bfm کي تبديل نه ڪريو files انهن وانگر files هر دفعي ٻيهر ٺاهيا ويندا آهن جڏهن توهان جي روٽ ڊيزائن ٻيهر ٺاهي ويندي آهي.

ڪپڙو DDR ٺاھ جوڙ جو رستو 

پردي جي شروعاتي حل جي ضرورت آهي ته، فيبرڪ ڊي ڊي آر ترتيبن جي رجسٽري قدرن کي بيان ڪرڻ کان علاوه، توهان MSS (FIC_2) ۾ APB ترتيب واري ڊيٽا جي رستي کي ترتيب ڏيو. SystemInit() فنڪشن ڊيٽا لکي ٿو FDDR ترتيبن جي رجسٽرن کي FIC_2 APB انٽرفيس ذريعي.

نوٽ: جيڪڏھن توھان استعمال ڪري رھيا آھيو سسٽم بلڊر، ٺاھ جوڙ جو رستو سيٽ ٿيل آھي ۽ پاڻمرادو ڳنڍيل آھي.

شڪل 2-5 • FIC_2 ترتيب ڏيڻ وارو اوورview

FIC_2 انٽرفيس کي ترتيب ڏيڻ لاءِ:

1. کوليو FIC_2 ڪنفيگريٽر ڊائلاگ (Figure 2-5) MSS configurator کان.
2. Cortex-M3 آپشن استعمال ڪندي پردي جي شروعات کي منتخب ڪريو.
3. پڪ ڪريو ته MSS DDR چيڪ ڪيو ويو آهي، جيئن ته Fabric DDR/SERDES بلاڪ آهن جيڪڏهن توهان انهن کي استعمال ڪري رهيا آهيو.
4. ڪلڪ ڪريو OK پنھنجي سيٽنگن کي بچائڻ لاء. هي FIC_2 ترتيب واري بندرگاهن کي ظاهر ڪري ٿو (ڪلاڪ، ري سيٽ، ۽ APB بس انٽرفيس)، جيئن تصوير 2-6 ۾ ڏيکاريل آهي.
5. MSS ٺاهيو. FIC_2 بندرگاهن (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK ۽ FIC_2_APB_M_RESET_N) ھاڻي ايم ايس ايس انٽرفيس تي بي نقاب ٿي چڪا آھن ۽ CoreSF2Config ۽ CoreSF2Reset سان ڳنڍجي سگھجن ٿا پرديري حل جي شروعاتي حل جي مطابق.

شڪل 2-6 • FIC_2 بندرگاهن

پورٽ جي وضاحت

FDDR ڪور بندرگاهن 

ٽيبل 3-1 • FDDR ڪور پورٽس

پورٽ جو نالو	ھدايت	وصف
CORE_RESET_N	IN	FDDR ڪنٽرولر ري سيٽ
CLK_BASE	IN	FDDR ڪپڙو انٽرفيس گھڙي
FPLL_LOCK	ٻاهر	FDDR PLL لاڪ آئوٽ - اعلي جڏھن FDDR PLL بند ٿيل آھي
CLK_BASE_PLL_LOCK	IN	ڪپڙو PLL لاک ان پٽ. هي ان پٽ تڏهن ظاهر ٿيندو آهي جڏهن استعمال ڪريو FAB_PLL_LOCK آپشن چونڊيو ويندو آهي.

مداخلت بندرگاهن

بندرگاهن جو هي گروپ بي نقاب ٿئي ٿو جڏهن توهان چونڊيو مداخلت اختيار کي فعال ڪريو.

ٽيبل 3-2 • مداخلت بندرگاهن

پورٽ جو نالو	ھدايت	وصف
PLL_LOCK_INT	ٻاهر	اصرار ڪري ٿو جڏهن FDDR PLL لاڪ.
PLL_LOCKLOST_INT	ٻاهر	اصرار ڪري ٿو جڏهن FDDR PLL تالا گم ٿي ويو آهي.
ECC_INT	ٻاهر	زور ڏئي ٿو جڏهن هڪ ECC واقعو ٿئي ٿو.
IO_CALIB_INT	ٻاهر	زور ڏئي ٿو جڏهن I/O حساب ڪتاب مڪمل ٿئي ٿو.
FIC_INT	ٻاهر	اصرار ڪري ٿو جڏهن فيبرڪ انٽرفيس تي AHB/AXI پروٽوڪول ۾ ڪو نقص آهي.

APB3 ڪنفيگريشن انٽرفيس 

ٽيبل 3-3 • APB3 ڪنفيگريشن انٽرفيس

پورٽ جو نالو	ھدايت	وصف
APB_S_PENABLE	IN	غلام چالو
APB_S_PSEL	IN	غلام چونڊيو
APB_S_PWRITE	IN	Enable لکو
APB_S_PADDR[10:2]	IN	پتو
APB_S_PWDATA[15:0]	IN	ڊيٽا لکو
APB_S_PREADY	ٻاهر	غلام تيار
APB_S_PSLVERR	ٻاهر	غلامي جي غلطي
APB_S_PRDATA[15:0]	ٻاهر	ڊيٽا پڙهو
APB_S_PRESET_N	IN	غلام ري سيٽ
APB_S_PCLK	IN	گھڙي

DDR PHY انٽرفيس 

ٽيبل 3-4 • DDR PHY انٽرفيس 

پورٽ جو نالو	ھدايت	وصف
FDDR_CAS_N	ٻاهر	DRAM CASN
FDDR_CKE	ٻاهر	DRAM CKE
FDDR_CLK	ٻاهر	گھڙي، پي پاسي
FDDR_CLK_N	ٻاهر	گھڙي، ن طرف
FDDR_CS_N	ٻاهر	DRAM CSN
FDDR_ODT	ٻاهر	DRAM ODT
FDDR_RAS_N	ٻاهر	ڊرام RASN
FDDR_RESET_N	ٻاهر	DDR3 لاءِ DRAM ري سيٽ
FDDR_WE_N	ٻاهر	ڊرام وين
FDDR_ADDR[15:0]	ٻاهر	ڊرام ايڊريس بٽس
FDDR_BA[2:0]	ٻاهر	ڊرم بئنڪ ايڊريس
FDDR_DM_RDQS[4:0]	اندر ٻاهر	ڊرم ڊيٽا ماسڪ
FDDR_DQS[4:0]	اندر ٻاهر	ڊرام ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - پي سائڊ
FDDR_DQS_N[4:0]	اندر ٻاهر	ڊرام ڊيٽا اسٽروب انپٽ/آئوٽ پٽ - اين سائڊ
FDDR_DQ[35:0]	اندر ٻاهر	DRAM ڊيٽا ان پٽ/آئوٽ پٽ
FDDR_FIFO_WE_IN[2:0]	IN	FIFO سگنل ۾
FDDR_FIFO_WE_OUT[2:0]	ٻاهر	FIFO آئوٽ سگنل
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	اندر ٻاهر	ڊرم ڊيٽا ماسڪ
FDDR_DQS ([3:0]/[1:0]/[0])	اندر ٻاهر	ڊرام ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - پي سائڊ
FDDR_DQS_N ([3:0]/[1:0]/[0])	اندر ٻاهر	ڊرام ڊيٽا اسٽروب انپٽ/آئوٽ پٽ - اين سائڊ
FDDR_DQ ([31:0]/[15:0]/[7:0])	اندر ٻاهر	DRAM ڊيٽا ان پٽ/آئوٽ پٽ
FDDR_DQS_TMATCH_0_IN	IN	FIFO سگنل ۾
FDDR_DQS_TMATCH_0_OUT	ٻاهر	FIFO آئوٽ سگنل
FDDR_DQS_TMATCH_1_IN	IN	FIFO سگنل ۾ (صرف 32-bit)
FDDR_DQS_TMATCH_1_OUT	ٻاهر	FIFO آئوٽ سگنل (صرف 32-bit)
FDDR_DM_RDQS_ECC	اندر ٻاهر	ڊرام اي سي سي ڊيٽا ماسڪ
FDDR_DQS_ECC	اندر ٻاهر	ڊرام اي سي سي ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - پي سائڊ
FDDR_DQS_ECC_N	اندر ٻاهر	ڊرام اي سي سي ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - اين سائڊ
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	اندر ٻاهر	DRAM ECC ڊيٽا ان پٽ/آئوٽ پٽ
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO سگنل ۾
FDDR_DQS_TMATCH_ECC_OUT	ٻاهر	ECC FIFO آئوٽ سگنل (صرف 32-bit)

نوٽ: ڪجھ بندرگاهن لاءِ بندرگاھ جي چوٽي تبديل ٿيندي آھي PHY چوٽي جي چونڊ تي منحصر آھي. اشارو "[a:0]/ [b:0]/[c:0]" اهڙين بندرگاهن کي ظاهر ڪرڻ لاءِ استعمال ڪيو ويندو آهي، جتي "[a:0]" بندرگاهه جي چوٽي ڏانهن اشارو ڪري ٿو جڏهن هڪ 32-bit PHY ويڊٿ چونڊيو وڃي ٿو. , "[b:0]" هڪ 16-bit PHY ويڪر سان ملندڙ جلندڙ آهي، ۽ "[c:0]" هڪ 8-bit PHY ويڪر سان ملندڙ جلندڙ آهي.

AXI بس انٽرفيس 

ٽيبل 3-5 • AXI بس انٽرفيس

پورٽ جو نالو	ھدايت	وصف
AXI_S_AWREADY	ٻاهر	ائڊريس تيار آهي
AXI_S_WREADY	ٻاهر	ائڊريس تيار آهي
AXI_S_BID[3:0]	ٻاهر	جوابي ID
AXI_S_BRESP[1:0]	ٻاهر	جواب لکو
AXI_S_BVALID	ٻاهر	صحيح جواب لکو
AXI_S_ARREADY	ٻاهر	ائڊريس تيار
AXI_S_RID[3:0]	ٻاهر	ID پڙهو Tag
AXI_S_RRESP[1:0]	ٻاهر	جواب پڙهو
AXI_S_RDATA[63:0]	ٻاهر	ڊيٽا پڙهو
AXI_S_RLAST	ٻاهر	آخري پڙهو - هي سگنل اشارو ڪري ٿو آخري منتقلي پڙهڻ واري فٽ ۾.
AXI_S_RVALID	ٻاهر	صحيح پتو پڙهو
AXI_S_AWID[3:0]	IN	ايڊريس ID لکو
AXI_S_AWADDR[31:0]	IN	ايڊريس لکو
AXI_S_AWLEN[3:0]	IN	ڦاٽ جي ڊگھائي
AXI_S_AWSIZE[1:0]	IN	ڦاٽ جي ماپ
AXI_S_AWBURST[1:0]	IN	ڦاٽ جو قسم
AXI_S_AWLOCK[1:0]	IN	تالا جو قسم - هي سگنل منتقلي جي ايٽمي خاصيتن بابت اضافي معلومات مهيا ڪري ٿو.
AXI_S_AWVALID	IN	صحيح پتو لکو
AXI_S_WID[3:0]	IN	ڊيٽا ID لکو tag
AXI_S_WDATA[63:0]	IN	ڊيٽا لکو
AXI_S_WSTRB[7:0]	IN	اسٽروبس لکو
AXI_S_WLAST	IN	آخري لکو
AXI_S_WVALID	IN	صحيح لکو
AXI_S_BREADY	IN	تيار لکو
AXI_S_ARID[3:0]	IN	ايڊريس ID پڙهو
AXI_S_ARADDR[31:0]	IN	ايڊريس پڙهو
AXI_S_ARLEN[3:0]	IN	ڦاٽ جي ڊگھائي
AXI_S_ARSIZE[1:0]	IN	ڦاٽ جي ماپ
AXI_S_ARBURST[1:0]	IN	ڦاٽ جو قسم
AXI_S_ARLOCK[1:0]	IN	تالا جو قسم
AXI_S_ARVALID	IN	صحيح پتو پڙهو
AXI_S_RREADY	IN	ائڊريس تيار
پورٽ جو نالو	ھدايت	وصف
AXI_S_CORE_RESET_N	IN	MDDR گلوبل ري سيٽ
AXI_S_RMW	IN	ظاهر ڪري ٿو ته ڇا 64-bit لين جا سڀئي بائيٽ AXI منتقلي جي سڀني بيٽس لاءِ صحيح آهن. اشارو ڪري ٿو ته سڀني بيٽس ۾ سڀ بائيٽ برسٽ ۾ صحيح آهن ۽ ڪنٽرولر کي حڪم لکڻ لاءِ ڊفالٽ ٿيڻ گهرجي. اشارو ڪري ٿو ته ڪجهه بائيٽ غلط آهن ۽ ڪنٽرولر کي RMW حڪمن تي ڊفالٽ ڪرڻ گهرجي. هي AXI لکندڙ ايڊريس چينل سائڊ بينڊ سگنل جي طور تي درجه بندي ڪيو ويو آهي ۽ AWVALID سگنل سان صحيح آهي. صرف استعمال ڪيو ويندو آهي جڏهن ECC فعال هجي.

AHB0 بس انٽرفيس 

ٽيبل 3-6 • AHB0 بس انٽرفيس 

پورٽ جو نالو	ھدايت	وصف
AHB0_S_HREADYOUT	ٻاهر	AHBL غلام تيار - جڏهن لکڻ لاءِ اعليٰ ظاهر ٿئي ٿو ته غلام ڊيٽا کي قبول ڪرڻ لاءِ تيار آهي ۽ جڏهن پڙهڻ لاءِ اعليٰ ظاهر ٿئي ٿو ته ڊيٽا صحيح آهي.
AHB0_S_HRESP	ٻاهر	AHBL جي جواب جي حيثيت - جڏهن ٽرانزيڪشن جي آخر ۾ تيز رفتار سان اشارو ڪيو ويو آهي ته ٽرانزيڪشن غلطي سان مڪمل ٿي چڪو آهي. جڏهن ٽرانزيڪشن جي آخر ۾ گهٽ وڌو ويو ته اهو ظاهر ٿئي ٿو ته ٽرانزيڪشن ڪاميابي سان مڪمل ٿي چڪي آهي.
AHB0_S_HRDATA[31:0]	ٻاهر	AHBL ڊيٽا پڙهو - غلام کان ماسٽر تائين ڊيٽا پڙهو
AHB0_S_HSEL	IN	AHBL غلام چونڊيو - جڏهن زور ڀريو ويو، غلام هن وقت AHB بس تي منتخب ٿيل AHBL غلام آهي.
AHB0_S_HADDR[31:0]	IN	AHBL ايڊريس - بائيٽ ايڊريس AHBL انٽرفيس تي
AHB0_S_HBURST[2:0]	IN	AHBL برسٽ ڊگھائي
AHB0_S_HSIZE[1:0]	IN	AHBL منتقلي جي سائيز - موجوده منتقلي جي ماپ کي اشارو ڪري ٿو (صرف 8/16/32 بائيٽ ٽرانزيڪشن)
AHB0_S_HTRANS[1:0]	IN	AHBL منتقلي جو قسم - موجوده ٽرانزيڪشن جي منتقلي جي قسم کي اشارو ڪري ٿو.
AHB0_S_HMASTLOCK	IN	AHBL لاڪ - جڏهن زور ڀريو ويو ته موجوده منتقلي هڪ بند ٿيل ٽرانزيڪشن جو حصو آهي.
AHB0_S_HWRITE	IN	AHBL لکو - جڏهن اعلي اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ لکڻ آهي. جڏهن گهٽ اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ پڙهيل آهي.
AHB0_S_HREADY	IN	AHBL تيار - جڏهن اعلي، اشارو ڪري ٿو ته غلام هڪ نئين ٽرانزيڪشن کي قبول ڪرڻ لاء تيار آهي.
AHB0_S_HWDATA[31:0]	IN	AHBL ڊيٽا لکو - ماسٽر کان غلام تائين ڊيٽا لکو

AHB1 بس انٽرفيس 

ٽيبل 3-7 • AHB1 بس انٽرفيس

پورٽ جو نالو	ھدايت	وصف
AHB1_S_HREADYOUT	ٻاهر	AHBL غلام تيار - جڏهن لکڻ لاءِ اعليٰ هجي، ظاهر ڪري ٿو ته غلام ڊيٽا کي قبول ڪرڻ لاءِ تيار آهي، ۽ جڏهن پڙهڻ لاءِ اعليٰ آهي، ظاهر ڪري ٿو ته ڊيٽا صحيح آهي.
AHB1_S_HRESP	ٻاهر	AHBL جوابي صورتحال - جڏهن ٽرانزيڪشن جي آخر ۾ اعلي سطح تي ھلايو وڃي ٿو اشارو ڪري ٿو ته ٽرانزيڪشن غلطين سان مڪمل ٿي چڪو آھي. جڏهن ٽرانزيڪشن جي آخر ۾ گهٽ وڌو ويو، اشارو ڪري ٿو ته ٽرانزيڪشن ڪاميابي سان مڪمل ٿي چڪو آهي.
AHB1_S_HRDATA[31:0]	ٻاهر	AHBL ڊيٽا پڙهو - غلام کان ماسٽر تائين ڊيٽا پڙهو
AHB1_S_HSEL	IN	AHBL غلام چونڊيو - جڏهن زور ڀريو ويو، غلام هن وقت AHB بس تي منتخب ٿيل AHBL غلام آهي.
AHB1_S_HADDR[31:0]	IN	AHBL ايڊريس - بائيٽ ايڊريس AHBL انٽرفيس تي
AHB1_S_HBURST[2:0]	IN	AHBL برسٽ ڊگھائي
AHB1_S_HSIZE[1:0]	IN	AHBL منتقلي جي سائيز - موجوده منتقلي جي ماپ کي اشارو ڪري ٿو (صرف 8/16/32 بائيٽ ٽرانزيڪشن).
AHB1_S_HTRANS[1:0]	IN	AHBL منتقلي جو قسم - موجوده ٽرانزيڪشن جي منتقلي جي قسم کي اشارو ڪري ٿو.
AHB1_S_HMASTLOCK	IN	AHBL تالا - جڏهن زور ڀريو ويو، موجوده منتقلي هڪ بند ٿيل ٽرانزيڪشن جو حصو آهي.
AHB1_S_HWRITE	IN	AHBL لکو - جڏهن اعلي، اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ لکڻ آهي. جڏهن گهٽ، اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ پڙهيل آهي.
AHB1_S_HREADY	IN	AHBL تيار - جڏهن اعلي، اشارو ڪري ٿو ته غلام هڪ نئين ٽرانزيڪشن کي قبول ڪرڻ لاء تيار آهي.
AHB1_S_HWDATA[31:0]	IN	AHBL ڊيٽا لکو - ماسٽر کان غلام تائين ڊيٽا لکو

پيداوار جي حمايت

Microsemi SoC پراڊڪٽس گروپ پنهنجي پروڊڪٽس جي پٺڀرائي ڪري ٿو مختلف سپورٽ سروسز، بشمول ڪسٽمر سروس، ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر، اي. webسائيٽ، اليڪٽرانڪ ميل، ۽ سڄي دنيا ۾ سيلز آفيسون. هن ضميمي ۾ Microsemi SoC پروڊڪٽس گروپ سان رابطو ڪرڻ ۽ انهن سپورٽ سروسز کي استعمال ڪرڻ بابت معلومات شامل آهي.

ڪسٽمر سروس 

غير ٽيڪنيڪل پراڊڪٽ سپورٽ لاءِ ڪسٽمر سروس سان رابطو ڪريو، جيئن پراڊڪٽ جي قيمت، پراڊڪٽ اپ گريڊ، تازه ڪاري معلومات، آرڊر جي حالت، ۽ اختيار ڏيڻ.
اتر آمريڪا کان، ڪال ڪريو 800.262.1060
باقي دنيا مان، ڪال ڪريو 650.318.4460
فيڪس، دنيا ۾ ڪٿي به، 408.643.6913

ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر 

Microsemi SoC پراڊڪٽس گروپ پنهنجي ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر کي انتهائي ماهر انجنيئرن سان گڏ اسٽاف ڪري ٿو جيڪي توهان جي هارڊويئر، سافٽ ويئر، ۽ ڊيزائين سوالن جا جواب ڏيڻ ۾ مدد ڪري سگهن ٿا Microsemi SoC پروڊڪٽس بابت. ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر ايپليڪيشن نوٽس ٺاهڻ، عام ڊيزائن جي چڪر جي سوالن جا جواب، ڄاڻايل مسئلن جي دستاويزن، ۽ مختلف سوالن جا جواب ٺاهڻ ۾ وڏو وقت خرچ ڪري ٿو. تنهن ڪري، توهان اسان سان رابطو ڪرڻ کان اڳ، مهرباني ڪري اسان جي آن لائن وسيلن جو دورو ڪريو. اهو تمام گهڻو امڪان آهي ته اسان پهريان ئي توهان جي سوالن جا جواب ڏئي چڪا آهيون.

ٽيڪنيڪل سپورٽ 

ڪسٽمر سپورٽ جو دورو ڪريو webسائيٽ (www.microsemi.com/soc/support/search/default.aspx) وڌيڪ معلومات ۽ حمايت لاء. ڪيترائي جواب ڳولي سگهجن ٿا web وسيلن ۾ ڊاگرام، عڪس، ۽ ٻين وسيلن جي لنڪ شامل آهن webسائيٽ.

Webسائيٽ

توھان مختلف قسم جي ٽيڪنيڪل ۽ غير ٽيڪنيڪل معلومات براؤز ڪري سگھو ٿا SoC ھوم پيج تي www.microsemi.com/soc.

ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر سان رابطو ڪريو 

ٽيڪنيڪل سپورٽ سينٽر جو اعليٰ ماهر انجنيئر اسٽاف. ٽيڪنيڪل سپورٽ سينٽر سان رابطو ڪري سگھجي ٿو اي ميل ذريعي يا Microsemi SoC پروڊڪٽس گروپ ذريعي webسائيٽ.

اي ميل

توھان پنھنجي ٽيڪنيڪل سوالن کي اسان جي اي ميل پتي تي پھچائي سگھو ٿا ۽ واپس اي ميل، فيڪس، يا فون ذريعي جواب حاصل ڪري سگھو ٿا. انهي سان گڏ، جيڪڏهن توهان وٽ ڊزائن جا مسئلا آهن، توهان پنهنجي ڊزائن کي اي ميل ڪري سگهو ٿا fileمدد حاصل ڪرڻ لاء. اسان سڄو ڏينهن مسلسل اي ميل اڪائونٽ جي نگراني ڪندا آهيون. جڏهن توهان جي درخواست اسان ڏانهن موڪليو، مهرباني ڪري توهان جي درخواست جي موثر پروسيسنگ لاء توهان جو پورو نالو، ڪمپني جو نالو، ۽ توهان جي رابطي جي معلومات شامل ڪرڻ جي پڪ ڪريو. ٽيڪنيڪل سپورٽ اي ميل پتو آهي soc_tech@microsemi.com.

منهنجا ڪيس 

Microsemi SoC پراڊڪٽس گروپ جا گراهڪ منهنجي ڪيس ڏانهن وڃڻ سان ٽيڪنيڪل ڪيس آن لائن جمع ۽ ٽريڪ ڪري سگھن ٿا

آمريڪا کان ٻاهر 

گراهڪ جن کي آمريڪا جي ٽائم زونن کان ٻاهر مدد جي ضرورت آهي يا ته اي ميل ذريعي ٽيڪنيڪل سپورٽ سان رابطو ڪري سگهن ٿا (soc_tech@microsemi.comيا مقامي سيلز آفيس سان رابطو ڪريو. سيلز آفيس جون لسٽون ڳولي سگهجن ٿيون www.microsemi.com/soc/company/contact/default.aspx.

ITAR ٽيڪنيڪل سپورٽ

RH ۽ RT FPGAs تي ٽيڪنيڪل سپورٽ لاءِ جيڪي بين الاقوامي ٽريفڪ ان آرمز ريگيوليشنز (ITAR) پاران ضابطا ڪيا ويندا آهن، اسان سان رابطو ڪريو ذريعي soc_tech_itar@microsemi.com. متبادل طور تي، منهنجي ڪيسن ۾، ITAR ڊراپ-ڊائون لسٽ ۾ ها چونڊيو. ITAR-regulated Microsemi FPGAs جي مڪمل فهرست لاءِ، دورو ڪريو ITAR web صفحو.

Microsemi Corporation (NASDAQ: MSCC) پيش ڪري ٿو هڪ جامع پورٽ فوليو سيمي ڪنڊڪٽر حلن لاءِ: ايرو اسپيس، دفاع ۽ سيڪيورٽي؛ ڪاروبار ۽ مواصلات؛ ۽ صنعتي ۽ متبادل توانائي مارڪيٽ. پراڊڪٽس ۾ اعليٰ ڪارڪردگي، اعليٰ اعتبار واري اينالاگ ۽ آر ايف ڊيوائسز، مخلوط سگنل ۽ آر ايف انٽيگريٽڊ سرڪٽس، ڪسٽمائيزبل SoCs، FPGAs، ۽ مڪمل سب سسٽم شامل آهن. Microsemi جو هيڊ ڪوارٽر Aliso Viejo، Calif ۾ آهي. وڌيڪ سکو تي www.microsemi.com.

© 2014 Microsemi Corporation. سڀ حق محفوظ آهن. Microsemi ۽ Microsemi لوگو Microsemi Corporation جا ٽريڊ مارڪ آھن. ٻيا سڀئي ٽريڊ مارڪ ۽ سروس جا نشان انهن جي لاڳاپيل مالڪن جي ملڪيت آهن.

Microsemi ڪارپوريٽ هيڊ ڪوارٽر
هڪ انٽرپرائز، Aliso Viejo CA 92656 USA
آمريڪا اندر: +1 949-380-6100
وڪرو: +1 949-380-6136
فيڪس: +1 949-215-4996

دستاويز / وسيلا

Microsemi SmartFusion2 FPGA ڪپڙو DDR ڪنٽرولر ترتيب [pdf] استعمال ڪندڙ ھدايت SmartFusion2 FPGA ڪپڙو DDR ڪنٽرولر ترتيب، SmartFusion2، FPGA ڪپڙو DDR ڪنٽرولر ترتيب، ڪنٽرولر ترتيب

حوالو

• استعمال ڪندڙ دستي