Microsemi SmartFusion2 FPGA Fabric DDR Controller ဖွဲ့စည်းမှုအသုံးပြုသူလမ်းညွှန်

နိဒါန်း

SmartFusion2 FPGA တွင် ထည့်သွင်းထားသော DDR ထိန်းချုပ်ကိရိယာ နှစ်ခုပါရှိသည် - တစ်ခုမှာ MSS (MDDR) မှတစ်ဆင့် ဝင်ရောက်အသုံးပြုနိုင်ပြီး အခြားတစ်ခုသည် FPGA Fabric (FDDR) မှ တိုက်ရိုက်ဝင်ရောက်နိုင်ရန် ရည်ရွယ်ပါသည်။ MDDR နှင့် FDDR နှစ်ခုစလုံးသည် off-chip DDR မှတ်ဉာဏ်များကို ထိန်းချုပ်သည်။
Fabric DDR ထိန်းချုပ်ကိရိယာကို အပြည့်အဝ configure လုပ်ရန် သင်သည်-

1. DDR Controller ကို configure ရန် Fabric External Memory DDR Controller Configurator ကိုသုံးပါ၊ ၎င်း၏ datapath bus interface (AXI သို့မဟုတ် AHBLite) ကိုရွေးချယ်ပြီး DDR နာရီကြိမ်နှုန်းအပြင် fabric datapath clock frequency ကိုရွေးချယ်ပါ။
2. သင်၏ပြင်ပ DDR မှတ်ဉာဏ်လက္ခဏာများနှင့် ကိုက်ညီစေရန် DDR ထိန်းချုပ်ကိရိယာ မှတ်ပုံတင်ခြင်းများအတွက် မှတ်ပုံတင်တန်ဖိုးများကို သတ်မှတ်ပါ။
3. အသုံးပြုသူအပလီကေးရှင်း၏တစ်စိတ်တစ်ပိုင်းအနေဖြင့် Fabric DDR ကိုချက်ချင်းလုပ်ဆောင်ပြီး datapath ချိတ်ဆက်မှုများပြုလုပ်ပါ။
4. Peripheral Initialization solution မှ သတ်မှတ်ထားသည့်အတိုင်း DDR controller ၏ APB configuration interface ကို ချိတ်ဆက်ပါ။

Fabric External Memory DDR Controller Configurator

Fabric External Memory DDR (FDDR) Configurator ကို Fabric DDR Controller အတွက် ဒေတာလမ်းကြောင်းနှင့် ပြင်ပ DDR မှတ်ဉာဏ် ဘောင်များကို ပြင်ဆင်သတ်မှတ်ရန်အတွက် အသုံးပြုပါသည်။

ပုံ 1-1 • FDDR Configurator ပြီးသွားပါပြီ။view

Memory ဆက်တင်များ 

MDDR တွင် သင့်မမ်မိုရီရွေးချယ်စရာများကို စီစဉ်သတ်မှတ်ရန် Memory ဆက်တင်များကို အသုံးပြုပါ။

• Memory အမျိုးအစား - LPDDR၊ DDR2 သို့မဟုတ် DDR3
• ဒေတာအကျယ် - 32-bit၊ 16-bit သို့မဟုတ် 8-bit
• နာရီကြိမ်နှုန်း - 20 MHz မှ 333 MHz အကွာအဝေးရှိ မည်သည့်တန်ဖိုး (Decimal/Fractional)
• SECDED ဖွင့်ထားသည့် ECC - ဖွင့်ပါ သို့မဟုတ် ပိတ်ပါ။
• လိပ်စာမြေပုံဆွဲခြင်း။ – {ROW၊BANK၊COLUMN}၊{BANK၊ROW၊COLUMN}

Fabric Interface ဆက်တင်များ 

FPGA Fabric Interface - ဤသည်မှာ FDDR နှင့် FPGA ဒီဇိုင်းကြားရှိ ဒေတာကြားခံဖြစ်သည်။ FDDR သည် မမ်မိုရီထိန်းချုပ်ကိရိယာဖြစ်သောကြောင့်၊ ၎င်းသည် AXI သို့မဟုတ် AHB ဘတ်စ်ကားပေါ်တွင် ကျွန်တစ်ဦးဖြစ်ရန် ရည်ရွယ်ပါသည်။ ဘတ်စ်ကား၏ Master သည် FDDR မှ မှတ်ဉာဏ်လွှဲပြောင်းမှုများအဖြစ် FDDR မှအဓိပ္ပာယ်ပြန်ဆိုကာ off-chip DDR Memory သို့ ဆက်သွယ်ပေးသည့် ဘတ်စ်ကားအရောင်းအ၀ယ်များကို စတင်လုပ်ဆောင်သည်။ FDDR fabric interface ရွေးချယ်မှုများမှာ-

• AXI-64 အင်တာဖေ့စ်ကို အသုံးပြုခြင်း – မာစတာတစ်ဉီးသည် 64-bit\ AXI အင်တာဖေ့စ်မှတစ်ဆင့် FDDR ကို ဝင်ရောက်ကြည့်ရှုသည်။
• တစ်ခုတည်းသော AHB-32 အင်တာဖေ့စ်ကိုအသုံးပြုခြင်း - မာစတာတစ်ဦးသည် 32-bit AHB မျက်နှာပြင်တစ်ခုမှတစ်ဆင့် FDDR ကို ဝင်ရောက်ကြည့်ရှုသည်။
• AHB-32 အင်တာဖေ့စ်နှစ်ခုကို အသုံးပြုခြင်း – မာစတာနှစ်ဦးသည် 32-bit AHB အင်တာဖေ့စ်နှစ်ခုကို အသုံးပြု၍ FDDR ကို ဝင်ရောက်ကြည့်ရှုသည်။

FPGA Clock Divisor - DDR Controller နာရီ (CLK_FDDR) နှင့် ထည်မျက်နှာပြင်ကို ထိန်းချုပ်သည့် နာရီ (CLK_FIC64) အကြား ကြိမ်နှုန်းအချိုးကို သတ်မှတ်ပေးသည်။ CLK_FIC64 ကြိမ်နှုန်းသည် FDDR AHB/AXI ဘတ်စ်ကား အင်တာဖေ့စ်သို့ ချိတ်ဆက်ထားသည့် AHB/AXI စနစ်ခွဲ၏ တူညီသင့်သည်။ ဟောင်းအတွက်ampအကယ်၍ သင့်တွင် DDR RAM သည် 200 MHz ရှိပြီး သင်၏ Fabric/AXI Subsystem သည် 100 MHz တွင် အလုပ်လုပ်မည်ဆိုပါက၊ သင်သည် 2 ၏ ပိုင်းခြားမှုကို ရွေးချယ်ရပါမည်။

ပုံ 1-2 • Fabric Interface ဆက်တင်များ – AXI Interface နှင့် FDDR Clock Divisor Agreement

Fabric ကိုသုံးပါ။ PLL လော့ခ်ချပါ။ – CLK_BASE သည် Fabric CCC မှ အရင်းအမြစ်ဖြစ်ပါက၊ သင်သည် fabric CCC LOCK output ကို FDDR FAB_PLL_LOCK input သို့ ချိတ်ဆက်နိုင်ပါသည်။ Fabric CCC သော့ခတ်သည်အထိ CLK_BASE သည် မတည်ငြိမ်ပါ။ ထို့ကြောင့်၊ Microsemi သည် CLK_BASE တည်ငြိမ်သွားသည်အထိ FDDR ကို ပြန်လည်သတ်မှတ်ရန် (ဆိုလိုသည်မှာ CORE_RESET_N ထည့်သွင်းမှုကို အခိုင်အမာ) ကိုင်ထားရန် အကြံပြုထားသည်။ Fabric CCC ၏ လော့ခ်အထွက်သည် Fabric CCC အထွက်နာရီများ တည်ငြိမ်ကြောင်း ညွှန်ပြသည်။ အသုံးပြုရန် FAB_PLL_LOCK ရွေးချယ်မှုကို စစ်ဆေးခြင်းဖြင့်၊ သင်သည် FDDR ၏ FAB_PLL_LOCK အဝင်ပေါက်ကို ဖော်ထုတ်နိုင်ပါသည်။ ထို့နောက် သင်သည် Fabric CCC ၏ lock output ကို FAB_PLL_LOCK input သို့ FDDR နှင့် ချိတ်ဆက်နိုင်သည်။

IO Drive Strength 

သင်၏ DDR I/O များအတွက် အောက်ပါ drive အားသာချက်များထဲမှ တစ်ခုကို ရွေးပါ-

• မောင်းနှင်အားတစ်ဝက်
• မောင်းနှင်အားအပြည့်

သင်၏ DDR Memory အမျိုးအစားနှင့် သင်ရွေးချယ်ထားသော I/O Strength ပေါ်မူတည်၍ Libero SoC သည် သင့် FDDR စနစ်အတွက် DDR I/O စံနှုန်းကို အောက်ပါအတိုင်း သတ်မှတ်သည်-

DDR Memory အမျိုးအစား	မောင်းနှင်အားတစ်ဝက်	မောင်းနှင်အားအပြည့်
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

အနှောင့်အယှက်များကို ဖွင့်ပါ။ 

အချို့သော ကြိုတင်သတ်မှတ်ထားသော အခြေအနေများ ကျေနပ်သောအခါတွင် FDDR သည် အနှောင့်အယှက်များကို ပြုစုပျိုးထောင်ပေးနိုင်သည်။ သင့်အပလီကေးရှင်းတွင် ဤကြားဖြတ်မှုများကို သင်အသုံးပြုလိုပါက FDDR ဖွဲ့စည်းမှုစနစ်အတွင်း အနှောင့်အယှက်များကို စစ်ဆေးပါ။
၎င်းသည် FDDR ဖြစ်ရပ်တွင် ကြားဖြတ်အချက်ပြမှုများကို ဖော်ထုတ်ပေးသည်။ သင်၏ ဒီဇိုင်း လိုအပ်ချက်အရ ဤကြားဖြတ်အချက်ပြမှုများကို ချိတ်ဆက်နိုင်သည်။ အောက်ပါ Interrupt အချက်ပြမှုများနှင့် ၎င်းတို့၏ ကြိုတင်အခြေအနေများကို ရရှိနိုင်ပါသည်။

• FIC_INT – Master နှင့် FDDR အကြား အရောင်းအ၀ယ်တွင် အမှားအယွင်းတစ်ခုရှိလာသောအခါ ထုတ်ပေးသည်။
• IO_CAL_INT – APB configuration interface မှတဆင့် DDR controller registers များသို့ စာရေးခြင်းဖြင့် DDR I/O များကို ပြန်လည်ချိန်ညှိရန် သင့်အား ခွင့်ပြုပေးပါသည်။ ချိန်ညှိခြင်း ပြီးသွားသောအခါ၊ ဤအနှောက်အယှက် ပေါ်လာသည်။ I/O ပြန်လည်ချိန်ညှိခြင်းဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက် Microsemi SmartFusion2 အသုံးပြုသူများ လမ်းညွှန်ကို ကိုးကားပါ။
• PLL_LOCK_INT – FDDR FPLL လော့ခ်ချထားကြောင်း ဖော်ပြသည်။
• PLL_LOCKLOST_INT – FDDR FPLL သည် လော့ခ်ကျသွားကြောင်း ညွှန်ပြသည်။
• FDDR_ECC_INT – တစ်ခုတည်း သို့မဟုတ် နှစ်ဘစ် အမှားကို တွေ့ရှိထားကြောင်း ညွှန်ပြသည်။

Fabric Clock Frequency 

MHz တွင်ပြသထားသော သင်၏လက်ရှိနာရီကြိမ်နှုန်းနှင့် CLOCK divisor အပေါ်အခြေခံ၍ နာရီကြိမ်နှုန်းတွက်ချက်ခြင်း။
Fabric Clock Frequency (MHz in) = Clock Frequency / CLOCK divisor

Memory Bandwidth 

Mbps ရှိ သင်၏လက်ရှိ Clock Frequency တန်ဖိုးအပေါ်အခြေခံ၍ Memory bandwidth တွက်ချက်ခြင်း။
Memory Bandwidth (in Mbps) = 2 * Clock Frequency

စုစုပေါင်း Bandwidth

Mbps ဖြင့် သင့်လက်ရှိ နာရီကြိမ်နှုန်း၊ ဒေတာ အကျယ်နှင့် နာရီပိုင်းခြားမှုအပေါ် အခြေခံ၍ စုစုပေါင်း bandwidth တွက်ချက်ခြင်း။
စုစုပေါင်း Bandwidth (Mbps) = (2 * Clock Frequency * Data Width) / CLOCK Divisor

FDDR Controller ဖွဲ့စည်းမှု

ပြင်ပ DDR Memory ကိုဝင်ရောက်ရန် Fabric DDR Controller ကိုအသုံးပြုသောအခါ၊ DDR Controller ကို runtime တွင် configure လုပ်ရပါမည်။ ၎င်းသည် သီးခြား DDR ထိန်းချုပ်သူ ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းများသို့ စီမံဖွဲ့စည်းမှုဒေတာကို ရေးသားခြင်းဖြင့် လုပ်ဆောင်သည်။ ဤဖွဲ့စည်းပုံဒေတာသည် ပြင်ပ DDR မှတ်ဉာဏ်နှင့် သင့်အက်ပ်လီကေးရှင်း၏ ဝိသေသလက္ခဏာများပေါ်တွင် မူတည်သည်။ ဤကဏ္ဍသည် FDDR ထိန်းချုပ်ကိရိယာ စီစဉ်ဖွဲ့စည်းမှုစနစ်တွင် ဤဖွဲ့စည်းပုံသတ်မှတ်ချက်ဘောင်များကို မည်သို့ထည့်သွင်းရပုံနှင့် အလုံးစုံသော Peripheral Initialization ဖြေရှင်းချက်၏ တစ်စိတ်တစ်ပိုင်းအနေဖြင့် ဖွဲ့စည်းမှုဒေတာကို စီမံခန့်ခွဲပုံတို့ကို ဖော်ပြထားပါသည်။ Peripheral Initialization ဖြေရှင်းချက်ဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက် Peripheral Initialization အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။

Fabric DDR ထိန်းချုပ်မှု မှတ်ပုံတင်ခြင်း 

Fabric DDR Controller တွင် runtime တွင် configure လုပ်ရန် လိုအပ်သည့် မှတ်ပုံတင်အစုတစ်ခု ရှိသည်။ ဤစာရင်းအင်းများအတွက် ဖွဲ့စည်းမှုတန်ဖိုးများသည် မတူညီသော ဘောင်များကို ကိုယ်စားပြုသည် (ဥပမာample၊ DDR မုဒ်၊ PHY အကျယ်၊ ပေါက်ကွဲမုဒ်၊ ECC စသည်ဖြင့်)။ DDR ထိန်းချုပ်မှုပုံစံဖွဲ့စည်းပုံ မှတ်ပုံတင်မှုများအကြောင်း အသေးစိတ်အတွက် Microsemi SmartFusion2 အသုံးပြုသူ၏လမ်းညွှန်ကို ကိုးကားပါ။

Fabric DDR Registers Configuration 

သင်၏ DDR Memory နှင့် အပလီကေးရှင်းနှင့် ကိုက်ညီသော ဘောင်များကို ထည့်သွင်းရန် Memory Initialization (ပုံ 2-1) နှင့် Memory Timing (ပုံ 2-2) တဘ်များကို အသုံးပြုပါ။ ဤတက်ဘ်များတွင် သင်ထည့်သွင်းထားသော တန်ဖိုးများကို သင့်လျော်သော မှတ်ပုံတင်တန်ဖိုးများထံ အလိုအလျောက် ဘာသာပြန်ပါသည်။ သတ်မှတ်ထားသော ကန့်သတ်ဘောင်တစ်ခုကို သင်နှိပ်လိုက်သောအခါ၊ ၎င်း၏ သက်ဆိုင်ရာ မှတ်ပုံတင်ခြင်းကို မှတ်ပုံတင်ခြင်းဖော်ပြချက် Window (စာမျက်နှာ 1 တွင် ပုံ 1-4) တွင် ဖော်ပြထားပါသည်။

ပုံ 2-1 • FDDR ဖွဲ့စည်းမှု – Memory Initialization Tab

ပုံ 2-2 • FDDR ဖွဲ့စည်းမှု – Memory Timing Tab

DDR ဖွဲ့စည်းမှုပုံစံကို ထည့်သွင်းခြင်း။ Files

Memory Initialization and Timing tabs ကို အသုံးပြု၍ DDR Memory parameters များကို ထည့်သွင်းခြင်းအပြင်၊ သင်သည် DDR register values ​​များကို တစ်ခုမှ တင်သွင်းနိုင်သည်။ file. ထိုသို့ပြုလုပ်ရန်၊ တင်သွင်းဖွဲ့စည်းမှုပုံစံခလုတ်ကို နှိပ်ပြီး စာသားသို့သွားပါ။ file DDR မှတ်ပုံတင်အမည်များနှင့် တန်ဖိုးများ ပါဝင်သည်။ ပုံ 2-3 သည် သွင်းကုန်ဖွဲ့စည်းပုံဆိုင်ရာ အထားအသိုကို ပြသည်။

ပုံ 2-3 • DDR Register Configuration File အထားအသို

မှတ်ချက် - GUI ကို အသုံးပြု၍ ၎င်းတို့ကို ထည့်သွင်းမည့်အစား မှတ်ပုံတင်တန်ဖိုးများကို တင်သွင်းရန် ရွေးချယ်ပါက၊ လိုအပ်သော မှတ်ပုံတင်တန်ဖိုးများအားလုံးကို သတ်မှတ်ရပါမည်။ အသေးစိတ်အချက်အလက်များအတွက် SmartFusion2 အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။

DDR ဖွဲ့စည်းမှုပုံစံကို ထုတ်ယူနေပါသည်။ Files

လက်ရှိစာရင်းသွင်းဖွဲ့စည်းမှုဒေတာကို စာသားတစ်ခုသို့လည်း တင်ပို့နိုင်သည်။ file. ဒီ file သင်တင်သွင်းခဲ့သော မှတ်ပုံတင်တန်ဖိုးများအပြင် ဤဒိုင်ယာလော့ခ်ဘောက်စ်တွင် သင်ထည့်သွင်းခဲ့သည့် GUI ကန့်သတ်ချက်များမှ တွက်ချက်ထားသည့် တန်ဖိုးများပါရှိသည်။
DDR မှတ်ပုံတင်ဖွဲ့စည်းမှုတွင် သင်ပြုလုပ်ထားသော အပြောင်းအလဲများကို ပြန်ဖျက်လိုပါက၊ Restore Default ဖြင့် သင်ပြုလုပ်နိုင်ပါသည်။ ၎င်းသည် မှတ်ပုံတင်ခြင်းဖွဲ့စည်းမှုဒေတာအားလုံးကို ဖျက်ပစ်ပြီး သင်သည် ဤဒေတာကို ပြန်လည်တင်သွင်းရမည် သို့မဟုတ် ပြန်လည်ထည့်သွင်းရပါမည်။ ဒေတာကို ဟာ့ဒ်ဝဲ ပြန်လည်သတ်မှတ်မှုတန်ဖိုးများအဖြစ် ပြန်လည်သတ်မှတ်သည်။

ဒေတာထုတ်ပေးသည်။ 

ဖွဲ့စည်းမှုပုံစံကိုထုတ်လုပ်ရန် OK ကိုနှိပ်ပါ။ General၊ Memory Timing နှင့် Memory Initialization tabs များတွင် သင်၏ထည့်သွင်းမှုအပေါ် အခြေခံ၍ FDDR Configurator သည် DDR configuration registers များအားလုံးအတွက် တန်ဖိုးများကိုတွက်ချက်ပြီး ဤတန်ဖိုးများကို သင်၏ firmware ပရောဂျက်နှင့် simulation သို့ တင်ပို့ပါသည်။ file၎။ တင်ပို့သည်။ file အထားအသိုကို ပုံ ၂-၄ တွင် ပြထားသည်။

ပုံ 2-4 • Exported DDR Register Configuration File အထားအသို

Firmware

SmartDesign ကို သင်ထုတ်လုပ်လိုက်သောအခါ အောက်ပါအတိုင်းဖြစ်သည်။ files ကို /firmware/ drivers_config/sys_config directory တွင် ထုတ်ပေးပါသည်။ ဒါတွေ fileMSS အတွက် အရံဖွဲ့စည်းမှုဒေတာနှင့် MSS အတွက် နာရီပုံစံဖွဲ့စည်းမှုအချက်အလက်အပါအဝင် သင်၏လက်ရှိဒီဇိုင်းနှင့်ပတ်သက်သည့် အချက်အလက်များကို ကောင်းစွာစုစည်းရန် CMSIS firmware core အတွက် လိုအပ်ပါသည်။ ဒါတွေကို မပြင်ပါနဲ့။ fileသင်၏ root ဒီဇိုင်းကို ပြန်လည်ထုတ်ပေးသည့်အခါတိုင်း ၎င်းတို့ကို ပြန်လည်ဖန်တီးထားသောကြောင့် ၎င်းကို ကိုယ်တိုင်ပြုလုပ်ပါ။

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR ဖွဲ့စည်းမှုဒေတာ။
• sys_config_fddr_define.h – FDDR ဖွဲ့စည်းမှုဒေတာ။
• sys_config_mss_clocks.h – MSS နာရီများ ဖွဲ့စည်းမှု

သရုပ်သကန်

သင်၏ MSS နှင့်ဆက်စပ်သော SmartDesign ကို ထုတ်လုပ်သောအခါ၊ အောက်ပါ သရုပ်သကန် files ကို /simulation directory တွင်ထုတ်ပေးသည်-

• test.bfm - ထိပ်တန်းအဆင့် BFM file SmartFusion2 MSS Cortex-M3 ပရိုဆက်ဆာကို အသုံးပြုသည့် မည်သည့် simulation တွင်မဆို ပထမဆုံးလုပ်ဆောင်သည်။ ၎င်းသည် ထိုအမိန့်အရ peripheral_init.bfm နှင့် user.bfm ကို လုပ်ဆောင်သည်။
• peripheral_init.bfm - CMSIS ကိုအတုယူသည့် BFM လုပ်ငန်းစဉ်ပါရှိသည်-:SystemInit() လုပ်ဆောင်ချက်ကို သင် main() မဝင်မီ Cortex-M3 တွင် လုပ်ဆောင်သည်။ ၎င်းသည် ဒီဇိုင်းတွင်အသုံးပြုသည့် မည်သည့်အစွန်အဖျားများအတွက် ဖွဲ့စည်းမှုဒေတာကို မှန်ကန်သော အရံဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းသို့ မိတ္တူကူးပြီး အသုံးပြုသူသည် ဤအရံပစ္စည်းများကို အသုံးပြုနိုင်ကြောင်း အခိုင်အမာမပြောကြားမီ အရံအရံများအားလုံးကို အဆင်သင့်ဖြစ်နေစေရန် စောင့်ဆိုင်းသည်။
• FDDR_init.bfm - သင်ထည့်သွင်းခဲ့သည့် Fabric DDR ဖွဲ့စည်းမှုပုံစံမှတ်ပုံတင်ခြင်းဒေတာကို (တည်းဖြတ်မှတ်ပုံတင်ခြင်းဒိုင်ယာလော့ဂ်ဘောက်စ်ကိုအသုံးပြု၍) DDR Controller မှတ်ပုံတင်ခြင်းများတွင် ရေးထားသည့် BFM ရေးခိုင်းစေသည့်အမိန့်များပါရှိသည်။
• user.bfm - အသုံးပြုသူအမိန့်များအတွက်ရည်ရွယ်သည်။ ဤတွင် သင့်ကိုယ်ပိုင် BFM command များကို ထည့်သွင်းခြင်းဖြင့် datapath ကို တုပနိုင်သည်။ file. ဤ၌ အမိန့်တော်များ file peripheral_init.bfm ပြီးဆုံးပြီးနောက် လုပ်ဆောင်သွားပါမည်။

ကိုအသုံးပြုခြင်း။ files အပေါ်က configuration လမ်းကြောင်းကို အလိုအလျောက် simulated ဖြစ်ပါတယ်။ user.bfm ကို တည်းဖြတ်ရန်သာ လိုအပ်ပါသည်။ file datapath ကို အတုယူရန်။ test.bfm၊ peripheral_init.bfm သို့မဟုတ် MDDR_init.bfm ကို မတည်းဖြတ်ပါနှင့် files ဤကဲ့သို့ fileသင်၏ root ဒီဇိုင်းကို ပြန်လည်ဖန်တီးသည့်အခါတိုင်း s ကို ပြန်လည်ဖန်တီးပါသည်။

Fabric DDR ဖွဲ့စည်းမှုလမ်းကြောင်း 

Peripheral Initialization solution သည် Fabric DDR configuration register values ​​များကို သတ်မှတ်ခြင်းအပြင် MSS (FIC_2) ရှိ APB configuration data path ကို သင် configure ပြုလုပ်ရန်လိုအပ်ပါသည်။ SystemInit() လုပ်ဆောင်ချက်သည် FIC_2 APB အင်တာဖေ့စ်မှတစ်ဆင့် FDDR ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းသို့ ဒေတာများကို ရေးပေးသည်။

မှတ်ချက် - အကယ်၍ သင်သည် System Builder ကိုအသုံးပြုနေပါက ဖွဲ့စည်းမှုလမ်းကြောင်းကို သတ်မှတ်ပြီး အလိုအလျောက်ချိတ်ဆက်ပါ။

ပုံ 2-5 • FIC_2 Configurator ပြီးသွားပါပြီ။view

FIC_2 အင်တာဖေ့စ်ကို ပြင်ဆင်သတ်မှတ်ရန်-

1. MSS configurator မှ FIC_2 configurator dialog (ပုံ 2-5) ကိုဖွင့်ပါ။
2. Cortex-M3 ရွေးချယ်မှုကို အသုံးပြု၍ အရံပစ္စည်းများကို စတင်လုပ်ဆောင်ရန် ရွေးချယ်ပါ။
3. ၎င်းတို့ကို သင်အသုံးပြုနေပါက Fabric DDR/SERDES ဘလောက်များကဲ့သို့ MSS DDR ကို အမှန်ခြစ်ထားကြောင်း သေချာပါစေ။
4. သင်၏ဆက်တင်များကိုသိမ်းဆည်းရန် OK ကိုနှိပ်ပါ။ ၎င်းသည် ပုံ 2-2 တွင်ပြထားသည့်အတိုင်း FIC_6 ဖွဲ့စည်းမှုဆိပ်ကမ်းများ (နာရီ၊ ပြန်လည်သတ်မှတ်ခြင်းနှင့် APB ဘတ်စ်ကားအင်တာဖေ့စ်များ) ကို ဖော်ထုတ်သည်။
5. MSS ကိုထုတ်လုပ်ပါ။ FIC_2 ပေါက်များ (FIC_2_APB_MASTER၊ FIC_2_APB_M_PCLK နှင့် FIC_2_APB_M_RESET_N) များကို ယခုအခါ MSS မျက်နှာပြင်တွင် ဖော်ထုတ်ထားပြီး CoreSF2Config နှင့် CoreSF2Reset တို့ကို Peripheral Initialization solution specification အရ ချိတ်ဆက်နိုင်သည်

ပုံ 2-6 • FIC_2 ဆိပ်ကမ်းများ

ဆိပ်ကမ်းဖော်ပြချက်

FDDR Core Ports များ 

ဇယား 3-1 • FDDR Core Ports

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
CORE_RESET_N	IN	FDDR Controller ကို ပြန်လည်သတ်မှတ်ပါ။
CLK_BASE	IN	FDDR Fabric Interface နာရီ
FPLL_LOCK	ထုတ်လိုက်	FDDR PLL လော့ခ်ချခြင်း - FDDR PLL လော့ခ်ချသောအခါ မြင့်မားသည်။
CLK_BASE_PLL_LOCK	IN	Fabric PLL လော့ခ်ထည့်သွင်းခြင်း။ အသုံးပြုရန် FAB_PLL_LOCK ရွေးချယ်မှုကို ရွေးချယ်သောအခါမှသာ ဤထည့်သွင်းမှုကို ထင်ရှားစေသည်။

Interrupt Ports များ

Enable Interrupts ရွေးချယ်မှုကို သင်ရွေးချယ်သောအခါတွင် ဤဆိပ်ကမ်းများအုပ်စုကို ထင်ရှားစေသည်။

Table 3-2 • Interrupt Ports များ

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
PLL_LOCK_INT	ထုတ်လိုက်	FDDR PLL သော့ခတ်သည့်အခါ အခိုင်အမာ။
PLL_LOCKLOST_INT	ထုတ်လိုက်	FDDR PLL လော့ခ် ပျောက်ဆုံးသွားသည့်အခါ အခိုင်အမာ။
ECC_INT	ထုတ်လိုက်	ECC ဖြစ်ရပ်တစ်ခု ဖြစ်ပေါ်သည့်အခါ အခိုင်အမာ။
IO_CALIB_INT	ထုတ်လိုက်	I/O ချိန်ညှိမှု ပြီးမြောက်သောအခါတွင် အတည်ပြုသည်။
FIC_INT	ထုတ်လိုက်	Fabric မျက်နှာပြင်ပေါ်ရှိ AHB/AXI ပရိုတိုကောတွင် အမှားအယွင်းတစ်ခုရှိလာသောအခါတွင် အတည်ပြုသည်။

APB3 ပြင်ဆင်မှု အင်တာဖေ့စ် 

ဇယား 3-3 • APB3 ဖွဲ့စည်းမှုဆိုင်ရာ အင်တာဖေ့စ်

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
APB_S_PENABLE	IN	Slave ကို ဖွင့်ပါ။
APB_S_PSEL	IN	ကျွန်ရွေးချယ်ပါ။
APB_S_PWRITE	IN	Enable လို့ရေးပါ။
APB_S_PADDR[10:2]	IN	လိပ်စာ
APB_S_PWDATA[15:0]	IN	Data ရေးပါ။
APB_S_PREADY	ထုတ်လိုက်	ကျွန်အဆင်သင့်
APB_S_PSLVERR	ထုတ်လိုက်	ကျွန်အမှား
APB_S_PRDATA[15:0]	ထုတ်လိုက်	Data ဖတ်ပါ။
APB_S_PRESET_N	IN	Slave ကို ပြန်လည်သတ်မှတ်ပါ။
APB_S_PCLK	IN	နာရီ

DDR PHY အင်တာဖေ့စ် 

ဇယား 3-4 • DDR PHY အင်တာဖေ့စ် 

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
FDDR_CAS_N	ထုတ်လိုက်	DRAM CASN
FDDR_CKE	ထုတ်လိုက်	DRAM CKE
FDDR_CLK	ထုတ်လိုက်	နာရီ၊ P ဘက်
FDDR_CLK_N	ထုတ်လိုက်	နာရီ၊ N ခြမ်း
FDDR_CS_N	ထုတ်လိုက်	DRAM CSN
FDDR_ODT	ထုတ်လိုက်	DRAM ODT
FDDR_RAS_N	ထုတ်လိုက်	DRAM RASN
FDDR_RESET_N	ထုတ်လိုက်	DDR3 အတွက် DRAM ပြန်လည်သတ်မှတ်ခြင်း။
FDDR_WE_N	ထုတ်လိုက်	DRAM WEN
FDDR_ADDR[15:0]	ထုတ်လိုက်	ဒရမ်လိပ်စာများ
FDDR_BA[2:0]	ထုတ်လိုက်	ဒရမ်ဘဏ်လိပ်စာ
FDDR_DM_RDQS[4:0]	INOUT	Dram Data Mask
FDDR_DQS[4:0]	INOUT	ဒရမ်ဒေတာ Strobe အဝင်/အထွက် – P ဘေးထွက်
FDDR_DQS_N[4:0]	INOUT	ဒရမ်ဒေတာ Strobe အဝင်/အထွက် – N ခြမ်း
FDDR_DQ[35:0]	INOUT	DRAM ဒေတာ အဝင်/အထွက်
FDDR_FIFO_WE_IN[2:0]	IN	အချက်ပြမှုတွင် FIFO
FDDR_FIFO_WE_OUT[2:0]	ထုတ်လိုက်	FIFO out signal
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Mask
FDDR_DQS ([3:0]/[1:0]/[0])	INOUT	ဒရမ်ဒေတာ Strobe အဝင်/အထွက် – P ဘေးထွက်
FDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	ဒရမ်ဒေတာ Strobe အဝင်/အထွက် – N ခြမ်း
FDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM ဒေတာ အဝင်/အထွက်
FDDR_DQS_TMATCH_0_IN	IN	အချက်ပြမှုတွင် FIFO
FDDR_DQS_TMATCH_0_OUT	ထုတ်လိုက်	FIFO out signal
FDDR_DQS_TMATCH_1_IN	IN	အချက်ပြတွင် FIFO (32-ဘစ်သာ)
FDDR_DQS_TMATCH_1_OUT	ထုတ်လိုက်	FIFO out signal (32-bit သာ)
FDDR_DM_RDQS_ECC	INOUT	Dram ECC Data Mask
FDDR_DQS_ECC	INOUT	ဒရမ် ECC ဒေတာ Strobe အဝင်/အထွက် – P ခြမ်း
FDDR_DQS_ECC_N	INOUT	ဒရမ် ECC ဒေတာ Strobe အဝင်/အထွက် – N ခြမ်း
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC ဒေတာ အဝင်/အထွက်
FDDR_DQS_TMATCH_ECC_IN	IN	အချက်ပြမှုတွင် ECC FIFO
FDDR_DQS_TMATCH_ECC_OUT	ထုတ်လိုက်	ECC FIFO out signal (32-bit သာ)

မှတ်ချက် - PHY အကျယ်ကို ရွေးချယ်မှုပေါ်မူတည်၍ အချို့သော ဆိပ်ကမ်းများအတွက် ဆိပ်ကမ်း width သည် ပြောင်းလဲပါသည်။ “[a:0]/ [b:0]/[c:0]” ဟူသော ဆိပ်ကမ်းများကို ရည်ညွှန်းရာတွင် “[a:0]” သည် 32-bit PHY အကျယ်ကို ရွေးချယ်သောအခါ ဆိပ်ကမ်းအကျယ်ကို ရည်ညွှန်းသည်။ , “[b:0]” သည် 16-bit PHY အကျယ်နှင့် သက်ဆိုင်ပြီး “[c:0]” သည် 8-bit PHY အကျယ်နှင့် သက်ဆိုင်သည်။

AXI Bus Interface 

ဇယား 3-5 • AXI Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
AXI_S_AWREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ရေးပါ။
AXI_S_WREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ရေးပါ။
AXI_S_BID[3:0]	ထုတ်လိုက်	တုံ့ပြန်မှု ID
AXI_S_BRESP[1:0]	ထုတ်လိုက်	တုံ့ပြန်ရေးသားပါ။
AXI_S_BVALID	ထုတ်လိုက်	တုံ့ပြန်ချက်ကို မှန်ကန်ကြောင်း ရေးပါ။
AXI_S_ARREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ဖတ်ပါ။
AXI_S_RID[3:0]	ထုတ်လိုက်	ID ကိုဖတ်ပါ။ Tag
AXI_S_RRESP[1:0]	ထုတ်လိုက်	တုံ့ပြန်ချက်ကိုဖတ်ပါ။
AXI_S_RDATA[63:0]	ထုတ်လိုက်	အချက်အလက်ဖတ်ပါ။
AXI_S_RLAST	ထုတ်လိုက်	နောက်ဆုံးဖတ်ပါ - ဤအချက်ပြမှုသည် ဖတ်ရှုမှုတစ်ခုအတွင်း နောက်ဆုံးလွှဲပြောင်းမှုကို ညွှန်ပြသည်။
AXI_S_RVALID	ထုတ်လိုက်	လိပ်စာ မှန်ကန်ကြောင်း ဖတ်ပါ။
AXI_S_AWID[3:0]	IN	လိပ်စာ ID ရေးပါ။
AXI_S_AWADDR[31:0]	IN	လိပ်စာရေးပါ။
AXI_S_AWLEN[3:0]	IN	အလျား
AXI_S_AWSIZE[1:0]	IN	ပေါက်ကွဲအရွယ်အစား
AXI_S_AWBURST[1:0]	IN	Burst အမျိုးအစား
AXI_S_AWLOCK[1:0]	IN	လော့ခ်အမျိုးအစား - ဤအချက်ပြမှုသည် လွှဲပြောင်းခြင်း၏ အက်တမ်ဝိသေသလက္ခဏာများအကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးပါသည်။
AXI_S_AWVALID	IN	လိပ်စာမှန်ကန်ကြောင်းရေးပါ။
AXI_S_WID[3:0]	IN	Data ID ကိုရေးပါ။ tag
AXI_S_WDATA[63:0]	IN	အချက်အလက်ရေးပါ။
AXI_S_WSTRB[7:0]	IN	ဓားရေးထိုးပါ။
AXI_S_WLAST	IN	နောက်ဆုံးရေးပါ။
AXI_S_WVALID	IN	တရားဝင်အောင်ရေးပါ။
AXI_S_BREADY	IN	အဆင်သင့်ရေးပါ။
AXI_S_ARID[3:0]	IN	လိပ်စာ ID ကိုဖတ်ပါ။
AXI_S_ARADDR[31:0]	IN	လိပ်စာဖတ်ပါ။
AXI_S_ARLEN[3:0]	IN	အလျား
AXI_S_ARSIZE[1:0]	IN	ပေါက်ကွဲအရွယ်အစား
AXI_S_ARBUST[1:0]	IN	Burst အမျိုးအစား
AXI_S_ARLOCK[1:0]	IN	လော့ခ်အမျိုးအစား
AXI_S_ARVALID	IN	လိပ်စာ မှန်ကန်ကြောင်း ဖတ်ပါ။
AXI_S_RREADY	IN	လိပ်စာအဆင်သင့်ဖတ်ပါ။
ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
AXI_S_CORE_RESET_N	IN	MDDR Global Reset
AXI_S_RMW	IN	64-ဘစ်လမ်းကြော၏ ဘိုက်အားလုံးသည် AXI လွှဲပြောင်းမှု၏ စည်းချက်အားလုံးအတွက် မှန်ကန်မှုရှိမရှိ ဖော်ပြသည်။ ဆက်တိုက်ရိုက်ချက်အားလုံးရှိ ဘိုက်အားလုံးသည် အကျုံးဝင်ကြောင်း ညွှန်ပြပြီး ထိန်းချုပ်သူသည် အမိန့်များကို ရေးသားရန် ပုံသေဖြစ်သင့်သည်။ အချို့သောဘိုက်များသည် မမှန်ကန်ကြောင်း ညွှန်ပြပြီး ထိန်းချုပ်ကိရိယာသည် RMW ညွှန်ကြားချက်များအဖြစ် ပုံသေဖြစ်သင့်သည်။ ၎င်းကို AXI လိပ်စာရေးရန် ချန်နယ်ဘေးဘန်းအချက်ပြမှုအဖြစ် ခွဲခြားသတ်မှတ်ထားပြီး AWVALID အချက်ပြစနစ်ဖြင့် အကျုံးဝင်ပါသည်။ ECC ကို ဖွင့်ထားသည့်အခါတွင်သာ အသုံးပြုပါသည်။

AHB0 Bus Interface 

ဇယား 3-6 • AHB0 Bus Interface 

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
AHB0_S_HREADYOUT	ထုတ်လိုက်	AHBL slave အဆင်သင့်ဖြစ်သည်- စာရေးရန် မြင့်မားသောအခါ ကျွန်သည် ဒေတာလက်ခံရန် အဆင်သင့်ဖြစ်နေပြီဟု ညွှန်ပြပြီး ဖတ်ရန် မြင့်မားသောအခါ ဒေတာသည် တရားဝင်ကြောင်း ညွှန်ပြသည်။
AHB0_S_HRESP	ထုတ်လိုက်	AHBL တုံ့ပြန်မှုအခြေအနေ - ငွေပေးငွေယူတစ်ခု၏အဆုံးတွင် မြင့်မားစွာမောင်းနှင်သောအခါ ငွေပေးငွေယူသည် အမှားအယွင်းများဖြင့် ပြီးဆုံးသွားကြောင်း ညွှန်ပြသည်။ အရောင်းအ၀ယ်တစ်ခု၏အဆုံးတွင် နိမ့်ကျသွားသောအခါ ငွေလွှဲမှုအောင်မြင်စွာပြီးမြောက်ကြောင်း ညွှန်ပြသည်။
AHB0_S_HRDATA[31:0]	ထုတ်လိုက်	AHBL ဒေတာဖတ်ခြင်း - ကျွန်မှသခင်ထံဒေတာကိုဖတ်ပါ။
AHB0_S_HSEL	IN	AHBL slave ကိုရွေးချယ်ပါ - အခိုင်အမာဆိုသောအခါ၊ ကျွန်သည် AHB ဘတ်စ်ကားပေါ်တွင် လက်ရှိရွေးချယ်ထားသော AHBL ကျွန်ဖြစ်သည်။
AHB0_S_HADDR[31:0]	IN	AHBL လိပ်စာ – AHBL မျက်နှာပြင်ပေါ်ရှိ ဘိုက်လိပ်စာ
AHB0_S_HBURST[2:0]	IN	AHBL Burst Length
AHB0_S_HSIZE[1:0]	IN	AHBL လွှဲပြောင်းမှုအရွယ်အစား - လက်ရှိလွှဲပြောင်းမှုအရွယ်အစားကို ညွှန်ပြသည် (8/16/32 byte လွှဲပြောင်းမှုများသာ)
AHB0_S_HTRANS[1:0]	IN	AHBL လွှဲပြောင်းမှုအမျိုးအစား - လက်ရှိငွေလွှဲမှုအမျိုးအစားကို ညွှန်ပြသည်။
AHB0_S_HMASTLOCK	IN	AHBL လော့ခ်ချခြင်း - လက်ရှိလွှဲပြောင်းမှုသည် သော့ခတ်ထားသော အရောင်းအဝယ်၏ တစ်စိတ်တစ်ပိုင်းဖြစ်ကြောင်း အခိုင်အမာဆိုသည့်အခါ။
AHB0_S_HWRITE	IN	AHBL ရေးသည် - မြင့်မားလာသောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာရေးခြင်းဖြစ်သည် ။ နိမ့်သောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာဖတ်ခြင်းဖြစ်သည်ဟု ဖော်ပြသည်။
AHB0_S_HREADY	IN	AHBL အဆင်သင့် - မြင့်မားလာသောအခါ၊ ကျွန်သည် ငွေပေးငွေယူအသစ်တစ်ခုကို လက်ခံရန် အသင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။
AHB0_S_HWDATA[31:0]	IN	AHBL ဒေတာရေးသားခြင်း - သခင်မှကျွန်ထံဒေတာရေးပါ။

AHB1 Bus Interface 

ဇယား 3-7 • AHB1 Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
AHB1_S_HREADYOUT	ထုတ်လိုက်	AHBL ကျွန်အဆင်သင့် - စာရေးရန် မြင့်မားသောအခါ ကျွန်သည် ဒေတာကို လက်ခံရန် အဆင်သင့်ဖြစ်ကြောင်း ညွှန်ပြပြီး ဖတ်ရန် မြင့်မားသောအခါ ဒေတာသည် မှန်ကန်ကြောင်း ညွှန်ပြသည်။
AHB1_S_HRESP	ထုတ်လိုက်	AHBL တုံ့ပြန်မှုအခြေအနေ - ငွေပေးငွေယူတစ်ခု၏အဆုံးတွင် မြင့်မားစွာမောင်းနှင်သောအခါ ငွေပေးငွေယူသည် အမှားအယွင်းများဖြင့် ပြီးဆုံးသွားကြောင်း ညွှန်ပြသည်။ အရောင်းအ၀ယ်တစ်ခု၏အဆုံးတွင် အားနည်းသွားသောအခါ၊ ငွေလွှဲမှုအောင်မြင်စွာပြီးမြောက်ကြောင်းကိုဖော်ပြသည်။
AHB1_S_HRDATA[31:0]	ထုတ်လိုက်	AHBL ဒေတာဖတ်ခြင်း - ကျွန်မှသခင်ထံဒေတာကိုဖတ်ပါ။
AHB1_S_HSEL	IN	AHBL slave ကိုရွေးချယ်ပါ - အခိုင်အမာဆိုသောအခါ၊ ကျွန်သည် AHB ဘတ်စ်ကားပေါ်တွင် လက်ရှိရွေးချယ်ထားသော AHBL ကျွန်ဖြစ်သည်။
AHB1_S_HADDR[31:0]	IN	AHBL လိပ်စာ – AHBL မျက်နှာပြင်ပေါ်ရှိ ဘိုက်လိပ်စာ
AHB1_S_HBURST[2:0]	IN	AHBL Burst Length
AHB1_S_HSIZE[1:0]	IN	AHBL လွှဲပြောင်းမှုအရွယ်အစား - လက်ရှိလွှဲပြောင်းမှုအရွယ်အစားကို ညွှန်ပြသည် (8/16/32 byte လွှဲပြောင်းမှုများသာ)။
AHB1_S_HTRANS[1:0]	IN	AHBL လွှဲပြောင်းမှုအမျိုးအစား - လက်ရှိငွေလွှဲမှုအမျိုးအစားကို ညွှန်ပြသည်။
AHB1_S_HMASTLOCK	IN	AHBL လော့ခ်ချခြင်း - အခိုင်အမာပြောဆိုသောအခါ၊ လက်ရှိလွှဲပြောင်းမှုသည် လော့ခ်ချထားသော ငွေပေးငွေယူ၏တစ်စိတ်တစ်ပိုင်းဖြစ်သည်။
AHB1_S_HWRITE	IN	AHBL ရေးသည် - မြင့်မားသောအခါ၊ လက်ရှိ ငွေပေးငွေယူသည် စာရေးခြင်းဖြစ်သည်ဟု ညွှန်ပြသည်။ နိမ့်သောအခါတွင်၊ လက်ရှိ ငွေပေးငွေယူသည် စာဖတ်ခြင်းဖြစ်သည်ကို ညွှန်ပြသည်။
AHB1_S_HREADY	IN	AHBL အဆင်သင့် - မြင့်မားလာသောအခါ၊ ကျွန်သည် ငွေပေးငွေယူအသစ်တစ်ခုကို လက်ခံရန် အသင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။
AHB1_S_HWDATA[31:0]	IN	AHBL ဒေတာရေးသားခြင်း - သခင်မှကျွန်ထံဒေတာရေးပါ။

ထုတ်ကုန်ပံ့ပိုးမှု

Microsemi SoC Products Group သည် ဖောက်သည်ဝန်ဆောင်မှု၊ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ၊ a webဆိုက်၊ အီလက်ထရွန်နစ်မေးလ်နှင့် ကမ္ဘာတစ်ဝှမ်းရှိ အရောင်းရုံးများ။ ဤနောက်ဆက်တွဲတွင် Microsemi SoC Products Group သို့ ဆက်သွယ်ခြင်းနှင့် ဤပံ့ပိုးကူညီမှုဝန်ဆောင်မှုများကို အသုံးပြုခြင်းဆိုင်ရာ အချက်အလက်များပါရှိသည်။

ဧည့်ဝန်ဆောင်မှု 

ထုတ်ကုန်စျေးနှုန်း၊ ထုတ်ကုန်အဆင့်မြှင့်တင်မှု၊ အပ်ဒိတ်အချက်အလက်၊ မှာယူမှုအခြေအနေနှင့် ခွင့်ပြုချက်ကဲ့သို့သော နည်းပညာမဟုတ်သော ထုတ်ကုန်ပံ့ပိုးမှုအတွက် ဖောက်သည်ဝန်ဆောင်မှုကို ဆက်သွယ်ပါ။
မြောက်အမေရိကမှ 800.262.1060 ကိုခေါ်ဆိုပါ။
ကမ္ဘာတစ်ဝှမ်းမှ 650.318.4460 ကိုခေါ်ဆိုပါ။
Fax၊ ကမ္ဘာပေါ်ရှိ မည်သည့်နေရာမှမဆို၊ 408.643.6913

ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ 

Microsemi SoC Products Group မှ ဝန်ထမ်းများသည် Microsemi SoC Products များနှင့်ပတ်သက်သော သင်၏ hardware၊ software နှင့် ဒီဇိုင်းမေးခွန်းများကို ဖြေဆိုပေးနိုင်သော ကျွမ်းကျင်သော အင်ဂျင်နီယာများဖြင့် ၎င်း၏ Customer Technical Support Center ကို ဆောင်ရွက်ပေးပါသည်။ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာသည် လျှောက်လွှာမှတ်စုများဖန်တီးခြင်း၊ ဘုံဒီဇိုင်းစက်ဝန်းမေးခွန်းများအတွက် အဖြေများ၊ သိပြီးသားပြဿနာများကို မှတ်တမ်းပြုစုခြင်းနှင့် FAQs အမျိုးမျိုးတို့ကို ဖန်တီးရာတွင် အချိန်များစွာပေးပါသည်။ ထို့ကြောင့် ကျွန်ုပ်တို့ကို မဆက်သွယ်မီ ကျွန်ုပ်တို့၏ အွန်လိုင်းအရင်းအမြစ်များကို ဝင်ရောက်ကြည့်ရှုပါ။ သင့်မေးခွန်းများကို ကျွန်ုပ်တို့ဖြေပြီးဖြစ်ဖွယ်ရှိသည်။

နည်းပညာနှင့်ပတ်သက်သောအထောက်အပံ့ 

ဖောက်သည်ပံ့ပိုးကူညီမှုထံ သွားရောက်ပါ။ webဆိုဒ် (www.microsemi.com/soc/support/search/default.aspx) သတင်းအချက်အလက်နှင့် ပံ့ပိုးမှု ပိုမိုရရှိရန်။ ရှာဖွေနိုင်သော အဖြေများစွာရှိသည်။ web အရင်းအမြစ်တွင် ပုံများ၊ ပုံများ၊ နှင့် အခြားအရင်းအမြစ်များသို့ လင့်ခ်များ ပါဝင်သည်။ website.

Website

SoC ပင်မစာမျက်နှာတွင် နည်းပညာနှင့် နည်းပညာမဟုတ်သော အချက်အလက်မျိုးစုံကို သင်ရှာဖွေနိုင်ပါသည်။ www.microsemi.com/soc

ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာကို ဆက်သွယ်ခြင်း။ 

နည်းပညာပံ့ပိုးမှုစင်တာမှ ကျွမ်းကျင်သော အင်ဂျင်နီယာများ ဝန်ထမ်းများ။ နည်းပညာပံ့ပိုးမှုစင်တာကို အီးမေးလ်ဖြင့် သို့မဟုတ် Microsemi SoC ထုတ်ကုန်အုပ်စုမှတစ်ဆင့် ဆက်သွယ်နိုင်သည်။ website.

အီးမေးလ်

သင်၏နည်းပညာဆိုင်ရာမေးခွန်းများကို ကျွန်ုပ်တို့၏အီးမေးလ်လိပ်စာသို့ ဆက်သွယ်နိုင်ပြီး အီးမေးလ်၊ ဖက်စ် သို့မဟုတ် ဖုန်းဖြင့် ပြန်လည်ဖြေကြားနိုင်သည်။ ထို့အပြင် သင့်တွင် ဒီဇိုင်းပြဿနာများရှိပါက သင့်ဒီဇိုင်းကို အီးမေးလ်ပို့နိုင်ပါသည်။ files အကူအညီရယူရန်။ ကျွန်ုပ်တို့သည် တစ်နေ့တာလုံး အီးမေးလ်အကောင့်ကို အဆက်မပြတ် စောင့်ကြည့်နေပါသည်။ သင့်တောင်းဆိုချက်ကို ကျွန်ုပ်တို့ထံ ပေးပို့သည့်အခါ၊ သင့်တောင်းဆိုချက်ကို ထိရောက်စွာလုပ်ဆောင်ရန်အတွက် သင့်အမည်အပြည့်အစုံ၊ ကုမ္ပဏီအမည်နှင့် သင်၏ဆက်သွယ်ရန်အချက်အလက်များကို ထည့်သွင်းရန်သေချာပါစေ။ နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှု အီးမေးလ်လိပ်စာ ဖြစ်ပါ သည်။ soc_tech@microsemi.com.

ငါ့ကိစ္စများ 

Microsemi SoC Products Group သုံးစွဲသူများသည် My Case သို့သွားခြင်းဖြင့် နည်းပညာဆိုင်ရာကိစ္စရပ်များကို အွန်လိုင်းတွင် တင်သွင်းနိုင်ပြီး ခြေရာခံနိုင်ပါသည်။

အမေရိကန်ပြင်ပ 

US စံတော်ချိန်ပြင်ပတွင် အကူအညီလိုအပ်သော ဝယ်ယူသူများသည် အီးမေးလ်မှတဆင့် နည်းပညာဆိုင်ရာ အကူအညီကို ဆက်သွယ်နိုင်သည် (soc_tech@microsemi.com) သို့မဟုတ် ဒေသတွင်း အရောင်းရုံးသို့ ဆက်သွယ်ပါ။ အရောင်းရုံးစာရင်းများကို ကြည့်ရှုနိုင်ပါသည်။ www.microsemi.com/soc/company/contact/default.aspx။

ITAR နည်းပညာပံ့ပိုးမှု

International Traffic in Arms Regulations (ITAR) မှ ထိန်းချုပ်ထားသော RH နှင့် RT FPGA ဆိုင်ရာ နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှုအတွက် ကျွန်ုပ်တို့ထံ ဆက်သွယ်ပါ။ soc_tech_itar@microsemi.com. တနည်းအားဖြင့် My Cases အတွင်း ITAR drop-down list တွင် Yes ကိုရွေးပါ။ ITAR-ထိန်းညှိထားသော Microsemi FPGAs အပြည့်အစုံအတွက်၊ ITAR သို့ သွားပါ။ web စာမျက်နှာ။

Microsemi ကော်ပိုရေးရှင်း (NASDAQ: MSCC) သည် အာကာသ၊ ကာကွယ်ရေးနှင့် လုံခြုံရေးအတွက် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းဖြေရှင်းချက်များအတွက် ပြည့်စုံသောအစုစုကို ပေးဆောင်ပါသည်။ လုပ်ငန်းနှင့် ဆက်သွယ်ရေး၊ စက်မှုနှင့် အစားထိုးစွမ်းအင်ဈေးကွက်များ။ ထုတ်ကုန်များတွင် စွမ်းဆောင်ရည်မြင့်မားသော၊ ယုံကြည်စိတ်ချရမှုမြင့်မားသော analog နှင့် RF စက်များ၊ ရောနှောထားသော အချက်ပြမှုနှင့် RF ပေါင်းစည်းထားသော ဆားကစ်များ၊ စိတ်ကြိုက်ပြင်ဆင်နိုင်သော SoCs၊ FPGAs နှင့် ပြီးပြည့်စုံသော စနစ်ခွဲများ ပါဝင်သည်။ Microsemi သည် ကယ်လီဖိုးနီးယားပြည်နယ် Aliso Viejo တွင် ရုံးချုပ်ရှိသည်။ တွင်ပိုမိုလေ့လာပါ။ www.microsemi.com.

© 2014 Microsemi ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Microsemi နှင့် Microsemi လိုဂိုများသည် Microsemi Corporation ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ အခြားကုန်အမှတ်တံဆိပ်များနှင့် ဝန်ဆောင်မှုအမှတ်အသားများအားလုံးသည် သက်ဆိုင်ရာပိုင်ရှင်များ၏ ပိုင်ဆိုင်မှုဖြစ်သည်။

Microsemi Corporate ရုံးချုပ်
One Enterprise၊ Aliso Viejo CA 92656 USA
USA အတွင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
အရောင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
ဖက်စ်- +1 ၇၃၆-၇၈၄-၆၀၉၄

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Microsemi SmartFusion2 FPGA Fabric DDR Controller ဖွဲ့စည်းမှု [pdf] အသုံးပြုသူလမ်းညွှန် SmartFusion2 FPGA Fabric DDR Controller ဖွဲ့စည်းမှုပုံစံ၊ SmartFusion2၊ FPGA Fabric DDR ထိန်းချုပ်မှုပုံစံ၊ ကွန်ထရိုးပုံစံဖွဲ့စည်းမှု

ကိုးကား

• အသုံးပြုသူလက်စွဲ