Uporabniški priročnik za konfiguracijo krmilnika DDR Microsemi SmartFusion2 FPGA Fabric
Uvod
SmartFusion2 FPGA ima dva vgrajena krmilnika DDR – eden je dostopen prek MSS (MDDR), drugi pa je namenjen neposrednemu dostopu iz FPGA Fabric (FDDR). MDDR in FDDR nadzorujeta pomnilnike DDR zunaj čipa.
Za popolno konfiguracijo krmilnika Fabric DDR morate:
- Uporabite konfigurator krmilnika zunanjega pomnilnika DDR Fabric, da konfigurirate krmilnik DDR, izberete njegov vmesnik vodila podatkovne poti (AXI ali AHBLite) in izberete frekvenco ure DDR ter frekvenco ure podatkovne poti strukture.
- Nastavite vrednosti registrov za registre krmilnika DDR, da se ujemajo z značilnostmi vašega zunanjega pomnilnika DDR.
- Instanciirajte Fabric DDR kot del uporabniške aplikacije in vzpostavite povezave podatkovnih poti.
- Povežite konfiguracijski vmesnik APB krmilnika DDR, kot je določeno z rešitvijo za inicializacijo perifernih naprav.
Konfigurator krmilnika zunanjega pomnilnika DDR Fabric
Konfigurator Fabric External Memory DDR (FDDR) se uporablja za konfiguracijo celotne podatkovne poti in parametrov zunanjega pomnilnika DDR za krmilnik Fabric DDR.
Slika 1-1 • FDDR Configurator Overview
Nastavitve pomnilnika
Uporabite nastavitve pomnilnika za konfiguracijo možnosti pomnilnika v MDDR.
- Vrsta pomnilnika – LPDDR, DDR2 ali DDR3
- Podatkovna širina – 32-bitni, 16-bitni ali 8-bitni
- Ura Frekvenca – Katera koli vrednost (decimalna/frakcijska) v območju od 20 MHz do 333 MHz
- SECDED Omogočen ECC – VKLOP ali IZKLOP
- Preslikava naslovov – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}
Nastavitve vmesnika Fabric
Vmesnik FPGA Fabric – To je podatkovni vmesnik med FDDR in zasnovo FPGA. Ker je FDDR pomnilniški krmilnik, je predviden kot podrejeni na vodilu AXI ali AHB. Glavni vodila sproži transakcije vodila, ki jih FDDR interpretira kot pomnilniške transakcije in jih sporoči pomnilniku DDR zunaj čipa. Možnosti vmesnika tkanine FDDR so:
- Uporaba vmesnika AXI-64 – En glavni dostop do FDDR prek 64-bitnega vmesnika AXI.
- Uporaba enega vmesnika AHB-32 – En glavni dostop do FDDR prek enega samega 32-bitnega vmesnika AHB.
- Uporaba dveh vmesnikov AHB-32 – dva glavna dostopa do FDDR z uporabo dveh 32-bitnih vmesnikov AHB.
Delitelj ure FPGA – Določa frekvenčno razmerje med uro krmilnika DDR (CLK_FDDR) in uro, ki krmili vmesnik tkanine (CLK_FIC64). Frekvenca CLK_FIC64 mora biti enaka frekvenci podsistema AHB/AXI, ki je povezan z vmesnikom vodila FDDR AHB/AXI. Na primerample, če imate DDR RAM, ki deluje pri 200 MHz in vaš podsistem Fabric/AXI deluje pri 100 MHz, morate izbrati delitelj 2 (slika 1-2).
Slika 1-2 • Nastavitve vmesnika Fabric – vmesnik AXI in sporazum o delilniku ure FDDR
Uporabi tkanino PLL KLJUČAVNICA – Če CLK_BASE izvira iz Fabric CCC, lahko povežete izhod Fabric CCC LOCK z vhodom FDDR FAB_PLL_LOCK. CLK_BASE ni stabilen, dokler se Fabric CCC ne zaklene. Zato Microsemi priporoča, da držite FDDR v ponastavljenem stanju (tj. uveljavite vhod CORE_RESET_N), dokler CLK_BASE ni stabilen. Izhod LOCK Fabric CCC kaže, da so izhodne ure Fabric CCC stabilne. Če označite možnost Uporabi FAB_PLL_LOCK, lahko izpostavite vhodna vrata FAB_PLL_LOCK FDDR. Nato lahko povežete izhod LOCK Fabric CCC z vhodom FAB_PLL_LOCK FDDR.
Moč pogona IO
Izberite eno od naslednjih moči pogona za vaše V/I DDR:
- Polovična pogonska moč
- Moč polnega pogona
Glede na vrsto pomnilnika DDR in V/I moč, ki jo izberete, Libero SoC nastavi V/I standard DDR za vaš sistem FDDR, kot sledi:
| Vrsta pomnilnika DDR | Polovična pogonska moč | Moč polnega pogona |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
Omogoči prekinitve
FDDR je sposoben sprožiti prekinitve, ko so izpolnjeni določeni vnaprej določeni pogoji. Označite Omogoči prekinitve v konfiguratorju FDDR, če želite uporabiti te prekinitve v svoji aplikaciji.
To razkrije prekinitvene signale na primerku FDDR. Te prekinitvene signale lahko povežete, kot zahteva vaša zasnova. Na voljo so naslednji prekinitveni signali in njihovi predpogoji:
- FIC_INT – Ustvari se, ko pride do napake v transakciji med glavnim in FDDR
- IO_CAL_INT – Omogoča ponovno umerjanje V/I DDR z zapisovanjem v registre krmilnika DDR prek konfiguracijskega vmesnika APB. Ko je kalibracija končana, se sproži ta prekinitev. Za podrobnosti o ponovni kalibraciji V/I glejte Uporabniški priročnik Microsemi SmartFusion2.
- PLL_LOCK_INT – Označuje, da je FDDR FPLL zaklenjen
- PLL_LOCKLOST_INT – Označuje, da je FDDR FPLL izgubil zaklepanje
- FDDR_ECC_INT – Označuje, da je bila zaznana eno- ali dvobitna napaka
Urna frekvenca tkanine
Izračun taktne frekvence na podlagi vaše trenutne taktne frekvence in delitelja CLOCK, prikazanega v MHz.
Urna frekvenca tkanine (v MHz) = urna frekvenca / URNI delitelj
Pasovna širina pomnilnika
Izračun pasovne širine pomnilnika na podlagi vaše trenutne vrednosti taktne frekvence v Mbps.
Pasovna širina pomnilnika (v Mbps) = 2 * taktna frekvenca
Skupna pasovna širina
Izračun skupne pasovne širine na podlagi vaše trenutne taktne frekvence, podatkovne širine in delitelja CLOCK v Mbps.
Skupna pasovna širina (v Mbps) = (2 * taktna frekvenca * podatkovna širina) / URNI delitelj
Konfiguracija krmilnika FDDR
Ko za dostop do zunanjega pomnilnika DDR uporabljate krmilnik DDR Fabric, mora biti krmilnik DDR konfiguriran med izvajanjem. To se izvede s pisanjem konfiguracijskih podatkov v namenske konfiguracijske registre krmilnika DDR. Ti konfiguracijski podatki so odvisni od značilnosti zunanjega pomnilnika DDR in vaše aplikacije. Ta razdelek opisuje, kako vnesti te konfiguracijske parametre v konfigurator krmilnika FDDR in kako se konfiguracijski podatki upravljajo kot del splošne rešitve za inicializacijo perifernih naprav. Glejte uporabniški priročnik za inicializacijo perifernih naprav za podrobne informacije o rešitvi za inicializacijo perifernih naprav.
Nadzorni registri Fabric DDR
Krmilnik Fabric DDR ima niz registrov, ki jih je treba konfigurirati med izvajanjem. Konfiguracijske vrednosti za te registre predstavljajo različne parametre (nprample, način DDR, širina PHY, rafalni način, ECC itd.). Za podrobnosti o konfiguracijskih registrih krmilnika DDR glejte Uporabniški priročnik Microsemi SmartFusion2.
Konfiguracija registrov Fabric DDR
Za vnos parametrov, ki ustrezajo vašemu pomnilniku DDR in aplikaciji, uporabite zavihka Memory Initialization (slika 2-1) in Memory Timing (slika 2-2). Vrednosti, ki jih vnesete v te zavihke, se samodejno prevedejo v ustrezne vrednosti registra. Ko kliknete določen parameter, je njegov ustrezni register opisan v oknu z opisom registra (slika 1-1 na strani 4).
Slika 2-1 • Konfiguracija FDDR – zavihek Inicializacija pomnilnika
Slika 2-2 • Konfiguracija FDDR – zavihek Čas pomnilnika
Uvažanje konfiguracije DDR Files
Poleg vnosa parametrov pomnilnika DDR z zavihkoma Memory Initialization in Timing lahko uvozite vrednosti registra DDR iz file. To storite tako, da kliknete gumb Uvozi konfiguracijo in se pomaknete do besedila file ki vsebuje imena in vrednosti registrov DDR. Slika 2-3 prikazuje sintakso konfiguracije uvoza.
Slika 2-3 • Konfiguracija registra DDR File Sintaksa
Opomba: Če se odločite za uvoz vrednosti registra, namesto da bi jih vnesli z GUI, morate podati vse potrebne vrednosti registra. Za podrobnosti glejte uporabniški priročnik SmartFusion2
Izvažanje konfiguracije DDR Files
Podatke o trenutni konfiguraciji registra lahko izvozite tudi v besedilo file. to file bo vseboval vrednosti registra, ki ste jih uvozili (če obstajajo), kot tudi tiste, ki so bile izračunane iz parametrov GUI, ki ste jih vnesli v to pogovorno okno.
Če želite razveljaviti spremembe, ki ste jih naredili v konfiguraciji registra DDR, lahko to storite z Obnovi privzeto. S tem izbrišete vse konfiguracijske podatke registra in te podatke morate ponovno uvoziti ali znova vnesti. Podatki se ponastavijo na vrednosti ponastavitve strojne opreme.
Ustvarjeni podatki
Kliknite V redu, da ustvarite konfiguracijo. Konfigurator FDDR na podlagi vašega vnosa na zavihkih General, Memory Timing in Memory Initialization izračuna vrednosti za vse konfiguracijske registre DDR in te vrednosti izvozi v vaš projekt vdelane programske opreme in simulacijo. files. Izvoženo file sintaksa je prikazana na sliki 2-4.
Slika 2-4 • Izvožena konfiguracija registra DDR File Sintaksa
Vdelana programska oprema
Ko ustvarite SmartDesign, sledi naslednje filese ustvarijo v imeniku /firmware/drivers_config/sys_config. te fileso potrebni, da se jedro vdelane programske opreme CMSIS pravilno prevede in vsebuje informacije o vaši trenutni zasnovi, vključno s podatki o periferni konfiguraciji in informacijami o konfiguraciji ure za MSS. Teh ne urejajte files ročno, saj se znova ustvarijo vsakič, ko se obnovi vaš korenski dizajn.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – konfiguracijski podatki MDDR.
- sys_config_fddr_define.h – konfiguracijski podatki FDDR.
- sys_config_mss_clocks.h – konfiguracija ur MSS
Simulacija
Ko ustvarite SmartDesign, povezan z vašim MSS, se prikaže naslednja simulacija filese generirajo v imeniku /simulation:
- test.bfm – BFM na najvišji ravni file ki se prvič izvede med katero koli simulacijo, ki izvaja procesor SmartFusion2 MSS Cortex-M3. Izvede peripheral_init.bfm in user.bfm v tem vrstnem redu.
- peripheral_init.bfm – Vsebuje postopek BFM, ki posnema funkcijo CMSIS::SystemInit(), ki se izvaja na Cortex-M3, preden vstopite v postopek main(). Kopira konfiguracijske podatke za katero koli periferno napravo, uporabljeno pri načrtovanju, v pravilne registre periferne konfiguracije in nato počaka, da so vse zunanje naprave pripravljene, preden potrdi, da lahko uporabnik uporablja te zunanje naprave.
- FDDR_init.bfm – Vsebuje ukaze za pisanje BFM, ki simulirajo zapise podatkov registra konfiguracije DDR Fabric, ki ste jih vnesli (z uporabo pogovornega okna Urejanje registrov) v registre krmilnika DDR.
- uporabnik.bfm – Namenjeno uporabniškim ukazom. Podatkovno pot lahko simulirate tako, da v to dodate lastne ukaze BFM file. Ukazi v tem file bo izveden po zaključku peripheral_init.bfm.
Uporaba filezgoraj, se konfiguracijska pot samodejno simulira. Urediti morate le user.bfm file za simulacijo podatkovne poti. Ne urejajte test.bfm, peripheral_init.bfm ali MDDR_init.bfm files kot te filese ponovno ustvarijo vsakič, ko se obnovi vaš korenski dizajn.
Konfiguracijska pot Fabric DDR
Rešitev za inicializacijo periferije zahteva, da poleg podajanja vrednosti registra konfiguracije Fabric DDR konfigurirate pot podatkov o konfiguraciji APB v MSS (FIC_2). Funkcija SystemInit() zapiše podatke v konfiguracijske registre FDDR prek vmesnika FIC_2 APB.
Opomba: Če uporabljate System Builder, se konfiguracijska pot samodejno nastavi in poveže.
Slika 2-5 • Konfigurator FIC_2view
Če želite konfigurirati vmesnik FIC_2:
- Odprite pogovorno okno konfiguratorja FIC_2 (slika 2-5) iz konfiguratorja MSS.
- Izberite možnost Inicializiraj zunanje naprave z uporabo Cortex-M3.
- Prepričajte se, da je označen MSS DDR, prav tako bloki Fabric DDR/SERDES, če jih uporabljate.
- Kliknite OK, da shranite nastavitve. To razkrije konfiguracijska vrata FIC_2 (vmesniki vodila Clock, Reset in APB), kot je prikazano na sliki 2-6.
- Ustvari MSS. Vrata FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK in FIC_2_APB_M_RESET_N) so zdaj izpostavljena na vmesniku MSS in jih je mogoče povezati s CoreSF2Config in CoreSF2Reset v skladu s specifikacijo rešitve za inicializacijo perifernih naprav
Slika 2-6 • Vrata FIC_2
Opis vrat
Jedrna vrata FDDR
Tabela 3-1 • Jedrna vrata FDDR
| Ime vrat | Smer | Opis |
| CORE_RESET_N | IN | Ponastavitev krmilnika FDDR |
| CLK_BASE | IN | FDDR Fabric Interface Clock |
| FPLL_LOCK | VEN | Izhod za zaklepanje FDDR PLL – visok, ko je FDDR PLL zaklenjen |
| CLK_BASE_PLL_LOCK | IN | Fabric PLL Lock Input. Ta vnos je izpostavljen le, če je izbrana možnost Uporabi FAB_PLL_LOCK. |
Prekinitvena vrata
Ta skupina vrat je izpostavljena, ko izberete možnost Omogoči prekinitve.
Tabela 3-2 • Prekinitvena vrata
| Ime vrat | Smer | Opis |
| PLL_LOCK_INT | VEN | Potrdi, ko se FDDR PLL zaklene. |
| PLL_LOCKLOST_INT | VEN | Potrdi, ko je zaklepanje FDDR PLL izgubljeno. |
| ECC_INT | VEN | Uveljavi, ko pride do dogodka ECC. |
| IO_CALIB_INT | VEN | Potrdi, ko je kalibracija V/I končana. |
| FIC_INT | VEN | Opozori, ko pride do napake v protokolu AHB/AXI na vmesniku Fabric. |
Konfiguracijski vmesnik APB3
Tabela 3-3 • Konfiguracijski vmesnik APB3
| Ime vrat | Smer | Opis |
| APB_S_KAZEN | IN | Slave Enable |
| APB_S_PSEL | IN | Slave Select |
| APB_S_PWRITE | IN | Napišite Omogoči |
| APB_S_PADDR[10:2] | IN | Naslov |
| APB_S_PWDATA[15:0] | IN | Zapišite podatke |
| APB_S_PREADY | VEN | Pripravljen za sužnja |
| APB_S_PSLVERR | VEN | Napaka podrejenega |
| APB_S_PRDATA[15:0] | VEN | Branje podatkov |
| APB_S_PRESET_N | IN | Slave Reset |
| APB_S_PCLK | IN | Ura |
DDR PHY vmesnik
Tabela 3-4 • Vmesnik DDR PHY
| Ime vrat | Smer | Opis |
| FDDR_CAS_N | VEN | DRAM CASN |
| FDDR_CKE | VEN | DRAM CKE |
| FDDR_CLK | VEN | Ura, stran P |
| FDDR_CLK_N | VEN | Ura, N stran |
| FDDR_CS_N | VEN | DRAM CSN |
| FDDR_ODT | VEN | DRAM ODT |
| FDDR_RAS_N | VEN | DRAM RASN |
| FDDR_RESET_N | VEN | Ponastavitev DRAM-a za DDR3 |
| FDDR_WE_N | VEN | DRAM WEN |
| FDDR_ADDR[15:0] | VEN | Dram naslovni biti |
| FDDR_BA[2:0] | VEN | Naslov banke Dram |
| FDDR_DM_RDQS[4:0] | INOUT | Podatkovna maska Dram |
| FDDR_DQS[4:0] | INOUT | Dram Data Strobe Input/Output – stran P |
| FDDR_DQS_N[4:0] | INOUT | Dram Data Strobe Input/Output – stran N |
| FDDR_DQ[35:0] | INOUT | Vhod/izhod podatkov DRAM |
| FDDR_FIFO_WE_IN[2:0] | IN | FIFO v signalu |
| FDDR_FIFO_WE_OUT[2:0] | VEN | FIFO izhodni signal |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INOUT | Podatkovna maska Dram |
| FDDR_DQS ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input/Output – stran P |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | INOUT | Dram Data Strobe Input/Output – stran N |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | INOUT | Vhod/izhod podatkov DRAM |
| FDDR_DQS_TMATCH_0_IN | IN | FIFO v signalu |
| FDDR_DQS_TMATCH_0_OUT | VEN | FIFO izhodni signal |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO v signalu (samo 32-bitni) |
| FDDR_DQS_TMATCH_1_OUT | VEN | Izhodni signal FIFO (samo 32-bitni) |
| FDDR_DM_RDQS_ECC | INOUT | Podatkovna maska Dram ECC |
| FDDR_DQS_ECC | INOUT | Dram ECC Data Strobe Input/Output – stran P |
| FDDR_DQS_ECC_N | INOUT | Dram ECC Data Strobe Input/Output – stran N |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INOUT | Vhod/izhod podatkov DRAM ECC |
| FDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO v signalu |
| FDDR_DQS_TMATCH_ECC_OUT | VEN | Izhodni signal ECC FIFO (samo 32-bitni) |
Opomba: Širina vrat za nekatera vrata se spreminja glede na izbiro širine PHY. Za označevanje takih vrat se uporablja zapis »[a:0]/ [b:0]/[c:0]«, kjer se »[a:0]« nanaša na širino vrat, ko je izbrana 32-bitna širina PHY , “[b:0]” ustreza 16-bitni širini PHY in “[c:0]” ustreza 8-bitni širini PHY.
AXI Bus vmesnik
Tabela 3-5 • Vmesnik vodila AXI
| Ime vrat | Smer | Opis |
| AXI_S_AWREADY | VEN | Napišite naslov pripravljen |
| AXI_S_WREADY | VEN | Napišite naslov pripravljen |
| AXI_S_BID[3:0] | VEN | ID odgovora |
| AXI_S_BRESP[1:0] | VEN | Napišite odgovor |
| AXI_S_BVALID | VEN | Napiši veljaven odgovor |
| AXI_S_ARREADY | VEN | Preberite naslov pripravljen |
| AXI_S_RID[3:0] | VEN | Preberi ID Tag |
| AXI_S_RRESP[1:0] | VEN | Preberite odgovor |
| AXI_S_RDATA[63:0] | VEN | Branje podatkov |
| AXI_S_RLAST | VEN | Zadnje branje – Ta signal označuje zadnji prenos v nizu branja. |
| AXI_S_RVALID | VEN | Preberi naslov veljaven |
| AXI_S_AWID[3:0] | IN | Napišite ID naslova |
| AXI_S_AWADDR[31:0] | IN | Napišite naslov |
| AXI_S_AWLEN[3:0] | IN | Razpočna dolžina |
| AXI_S_AWSIZE[1:0] | IN | Velikost izbruha |
| AXI_S_AWBURST[1:0] | IN | Razpočni tip |
| AXI_S_AWLOCK[1:0] | IN | Vrsta zaklepanja – ta signal zagotavlja dodatne informacije o atomskih značilnostih prenosa. |
| AXI_S_AWVALID | IN | Napišite veljaven naslov |
| AXI_S_WID[3:0] | IN | Zapišite ID podatkov tag |
| AXI_S_WDATA[63:0] | IN | Zapišite podatke |
| AXI_S_WSTRB[7:0] | IN | Pišite strobe |
| AXI_S_WLAST | IN | Piši zadnje |
| AXI_S_WVALID | IN | Pišite veljavno |
| AXI_S_BREADY | IN | Pišite pripravljeno |
| AXI_S_ARID[3:0] | IN | Preberi ID naslova |
| AXI_S_ARADDR[31:0] | IN | Preberi naslov |
| AXI_S_ARLEN[3:0] | IN | Razpočna dolžina |
| AXI_S_ARSIZE[1:0] | IN | Velikost izbruha |
| AXI_S_ARBURST[1:0] | IN | Razpočni tip |
| AXI_S_ARLOCK[1:0] | IN | Vrsta ključavnice |
| AXI_S_ARVALID | IN | Preberi naslov veljaven |
| AXI_S_RREADY | IN | Preberite naslov pripravljen |
| Ime vrat | Smer | Opis |
| AXI_S_CORE_RESET_N | IN | Globalna ponastavitev MDDR |
| AXI_S_RMW | IN | Označuje, ali so vsi bajti 64-bitnega pasu veljavni za vse takte prenosa AXI.
|
Vmesnik vodila AHB0
Tabela 3-6 • Vmesnik vodila AHB0
| Ime vrat | Smer | Opis |
| AHB0_S_HREADYOUT | VEN | Podrejena enota AHBL pripravljena – Ko je visoka za pisanje, pomeni, da je podrejena naprava pripravljena sprejeti podatke, in ko je visoka za branje, pomeni, da so podatki veljavni. |
| AHB0_S_HRESP | VEN | Stanje odziva AHBL – Če je na koncu transakcije visoko, pomeni, da se je transakcija zaključila z napakami. Ko je na koncu transakcije nizek, pomeni, da je bila transakcija uspešno zaključena. |
| AHB0_S_HRDATA[31:0] | VEN | AHBL branje podatkov – branje podatkov iz podrejene v nadrejeno |
| AHB0_S_HSEL | IN | Izbira podrejene naprave AHBL – Ko je potrjena, je podrejena naprava trenutno izbrana podrejena naprava AHBL na vodilu AHB. |
| AHB0_S_HADDR[31:0] | IN | Naslov AHBL – bajtni naslov na vmesniku AHBL |
| AHB0_S_HBURST[2:0] | IN | AHBL Burst Length |
| AHB0_S_HSIZE[1:0] | IN | Velikost prenosa AHBL – Označuje velikost trenutnega prenosa (samo transakcije 8/16/32 bajtov) |
| AHB0_S_HTRANS[1:0] | IN | Vrsta prenosa AHBL – Označuje vrsto prenosa trenutne transakcije. |
| AHB0_S_HMASTLOCK | IN | Zaklepanje AHBL – Ko je uveljavljen, je trenutni prenos del zaklenjene transakcije. |
| AHB0_S_HWRITE | IN | AHBL pisanje – Ko je visoko, pomeni, da je trenutna transakcija pisanje. Če je nizka, pomeni, da je trenutna transakcija branje. |
| AHB0_S_HREADY | IN | AHBL pripravljen – Ko je visoko, pomeni, da je podrejena naprava pripravljena sprejeti novo transakcijo. |
| AHB0_S_HWDATA[31:0] | IN | AHBL pisanje podatkov – zapisovanje podatkov iz nadrejene v podrejeno |
Vmesnik vodila AHB1
Tabela 3-7 • Vmesnik vodila AHB1
| Ime vrat | Smer | Opis |
| AHB1_S_HREADYOUT | VEN | Podrejena enota AHBL pripravljena – Ko je visoka za pisanje, pomeni, da je podrejena naprava pripravljena sprejeti podatke, in ko je visoka za branje, pomeni, da so podatki veljavni. |
| AHB1_S_HRESP | VEN | Stanje odziva AHBL – Če je na koncu transakcije visoko, pomeni, da se je transakcija zaključila z napakami. Ko je na koncu transakcije nizko, pomeni, da je bila transakcija uspešno zaključena. |
| AHB1_S_HRDATA[31:0] | VEN | AHBL branje podatkov – branje podatkov iz podrejene v nadrejeno |
| AHB1_S_HSEL | IN | Izbira podrejene naprave AHBL – Ko je potrjena, je podrejena naprava trenutno izbrana podrejena naprava AHBL na vodilu AHB. |
| AHB1_S_HADDR[31:0] | IN | Naslov AHBL – bajtni naslov na vmesniku AHBL |
| AHB1_S_HBURST[2:0] | IN | AHBL Burst Length |
| AHB1_S_HSIZE[1:0] | IN | Velikost prenosa AHBL – označuje velikost trenutnega prenosa (samo transakcije 8/16/32 bajtov). |
| AHB1_S_HTRANS[1:0] | IN | Vrsta prenosa AHBL – Označuje vrsto prenosa trenutne transakcije. |
| AHB1_S_HMASTLOCK | IN | Zaklepanje AHBL – Ko je uveljavljeno, je trenutni prenos del zaklenjene transakcije. |
| AHB1_S_HWRITE | IN | AHBL pisanje – Ko je visoko, pomeni, da je trenutna transakcija pisanje. Ko je nizek, pomeni, da je trenutna transakcija branje. |
| AHB1_S_HREADY | IN | AHBL pripravljen – Ko je visoko, pomeni, da je podrejena naprava pripravljena sprejeti novo transakcijo. |
| AHB1_S_HWDATA[31:0] | IN | AHBL pisanje podatkov – zapisovanje podatkov iz nadrejene v podrejeno |
Podpora za izdelke
Microsemi SoC Products Group svoje izdelke podpira z različnimi podpornimi storitvami, vključno s storitvami za stranke, centrom za tehnično podporo strankam, webspletno mesto, elektronska pošta in prodajne pisarne po vsem svetu. Ta dodatek vsebuje informacije o stiku s skupino izdelkov Microsemi SoC in uporabi teh podpornih storitev.
Storitev za stranke
Obrnite se na službo za stranke za netehnično podporo za izdelke, kot so cene izdelkov, nadgradnje izdelkov, informacije o posodobitvah, status naročila in avtorizacija.
Iz Severne Amerike pokličite 800.262.1060
Iz preostalega sveta pokličite 650.318.4460
Faks, od koder koli na svetu, 408.643.6913
Center za tehnično podporo strankam
Microsemi SoC Products Group zaposluje svoj center za tehnično podporo strankam z visoko usposobljenimi inženirji, ki vam lahko pomagajo odgovoriti na vaša vprašanja o strojni opremi, programski opremi in dizajnu o izdelkih Microsemi SoC. Center za tehnično podporo strankam porabi veliko časa za ustvarjanje opomb o aplikacijah, odgovorov na pogosta vprašanja cikla načrtovanja, dokumentacije o znanih težavah in različnih pogostih vprašanj. Torej, preden stopite v stik z nami, obiščite naše spletne vire. Zelo verjetno smo že odgovorili na vaša vprašanja.
Tehnična podpora
Obiščite podporo strankam webspletno mesto (www.microsemi.com/soc/support/search/default.aspx) za več informacij in podporo. Številni odgovori so na voljo na iskanju web vir vključuje diagrame, ilustracije in povezave do drugih virov na webmesto.
Webmesto
Na domači strani SoC lahko brskate po različnih tehničnih in netehničnih informacijah na www.microsemi.com/soc.
Obrnite se na center za tehnično podporo strankam
Center za tehnično podporo zaposlujejo visoko usposobljeni inženirji. Na center za tehnično podporo lahko stopite v stik po e-pošti ali prek skupine izdelkov Microsemi SoC webmesto.
E-pošta
Svoja tehnična vprašanja lahko pošljete na naš elektronski naslov in prejmete odgovore po elektronski pošti, faksu ali telefonu. Če imate težave z oblikovanjem, lahko svoj dizajn pošljete po e-pošti fileda prejme pomoč. E-poštni račun ves dan spremljamo. Ko nam pošljete svojo zahtevo, obvezno vključite svoje polno ime, ime podjetja in kontaktne podatke za učinkovito obdelavo vaše zahteve. E-poštni naslov tehnične podpore je soc_tech@microsemi.com.
Moji primeri
Stranke skupine Microsemi SoC Products Group lahko predložijo in spremljajo tehnične primere na spletu, tako da odprejo Moj primer
Zunaj ZDA
Stranke, ki potrebujejo pomoč zunaj časovnih pasov ZDA, se lahko obrnejo na tehnično podporo po e-pošti (soc_tech@microsemi.com) ali se obrnite na lokalno prodajno pisarno. Seznam prodajnih pisarn najdete na www.microsemi.com/soc/company/contact/default.aspx.
Tehnična podpora ITAR
Za tehnično podporo za RH in RT FPGA, ki jih urejajo mednarodni predpisi o prometu z orožjem (ITAR), nas kontaktirajte prek soc_tech_itar@microsemi.com. Druga možnost je, da v Mojih primerih izberete Da na spustnem seznamu ITAR. Za popoln seznam FPGA Microsemi, ki jih ureja ITAR, obiščite ITAR web strani.
Microsemi Corporation (NASDAQ: MSCC) ponuja obsežen portfelj polprevodniških rešitev za: letalstvo, obrambo in varnost; podjetja in komunikacije; ter industrijske in alternativne energetske trge. Izdelki vključujejo visoko zmogljive, visoko zanesljive analogne in RF naprave, mešana signalna in RF integrirana vezja, prilagodljive SoC, FPGA in celotne podsisteme. Microsemi ima sedež v Aliso Viejo v Kaliforniji. Več o tem na www.microsemi.com.
© 2014 Microsemi Corporation. Vse pravice pridržane. Microsemi in logotip Microsemi sta blagovni znamki Microsemi Corporation. Vse druge blagovne in storitvene znamke so last njihovih lastnikov.
Sedež podjetja Microsemi
One Enterprise, Aliso Viejo CA 92656 ZDA
Znotraj ZDA: +1 949-380-6100
Prodaja: +1 949-380-6136
faks: +1 949-215-4996
Dokumenti / Viri
 |
Konfiguracija krmilnika Microsemi SmartFusion2 FPGA Fabric DDR [pdf] Uporabniški priročnik SmartFusion2 FPGA Fabric DDR Controller Configuration, SmartFusion2, FPGA Fabric DDR Controller Configuration, Controller Configuration |
