Microsemi SmartFusion2 FPGA Fabric DDR Controller Configuration User Guide
Ynlieding
De SmartFusion2 FPGA hat twa ynbêde DDR-controllers - ien tagonklik fia de MSS (MDDR) en de oare bedoeld foar direkte tagong fan 'e FPGA Fabric (FDDR). De MDDR en FDDR kontrolearje beide off-chip DDR oantinkens.
Om de Fabric DDR-controller folslein te konfigurearjen moatte jo:
- Brûk de Fabric External Memory DDR Controller Configurator om de DDR Controller te konfigurearjen, selektearje syn datapath-bus-ynterface (AXI of AHBLite), en selektearje de DDR-klokfrekwinsje en ek de stof-datapath-klokfrekwinsje.
- Stel de registerwearden foar de DDR-controllerregisters yn om oerien te kommen mei jo eksterne DDR-ûnthâldkenmerken.
- Instantiearje de Fabric DDR as ûnderdiel fan in brûkersapplikaasje en meitsje datapathferbiningen.
- Ferbine de APB-konfiguraasje-ynterface fan 'e DDR-controller lykas definieare troch de oplossing foar perifeare initialisaasje.
Fabric Eksterne Unthâld DDR Controller Configurator
De Fabric External Memory DDR (FDDR) Configurator wurdt brûkt om it algemiene datapaad en de eksterne DDR-ûnthâldparameters foar de Fabric DDR Controller te konfigurearjen.
figuer 1-1 • FDDR Configurator Overview
Unthâld ynstellings
Brûk Unthâldynstellingen om jo ûnthâldopsjes yn 'e MDDR te konfigurearjen.
- Memory Type - LPDDR, DDR2, of DDR3
- Data Breedte - 32-bit, 16-bit of 8-bit
- Klokfrekwinsje - Elke wearde (desimaal / fraksje) yn it berik fan 20 MHz oant 333 MHz
- SECDED ynskeakele ECC - ON of OFF
- Adres Mapping – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}
Fabric Interface Ynstellings
FPGA Fabric Interface - Dit is de gegevensynterface tusken de FDDR en it FPGA-ûntwerp. Om't de FDDR in ûnthâldkontrôler is, is it bedoeld om in slaaf te wêzen op in AXI- as AHB-bus. De Master fan de bus inisjearret bus transaksjes, dy't op syn beurt ynterpretearre troch de FDDR as ûnthâld transaksjes en kommunisearre nei de off-chip DDR Unthâld. Opsjes foar FDDR-stofynterface binne:
- In AXI-64-ynterface brûke - Ien master hat tagong ta de FDDR fia in 64-bit \ AXI-ynterface.
- Mei in inkele AHB-32-ynterface - Ien master hat tagong ta de FDDR fia in inkele 32-bit AHB-ynterface.
- Twa AHB-32-ynterfaces brûke - Twa masters krije tagong ta de FDDR mei twa 32-bit AHB-ynterfaces.
FPGA CLOCK Divisor - Spesifisearret de frekwinsjeferhâlding tusken de DDR Controller-klok (CLK_FDDR) en de klok dy't de stofynterface kontrolearret (CLK_FIC64). De CLK_FIC64-frekwinsje moat gelyk wêze oan dy fan it AHB/AXI-subsysteem dat ferbûn is mei de FDDR AHB/AXI-busynterface. Bygelyksample, as jo in DDR RAM rint op 200 MHz en jo Fabric / AXI Subsystem rint op 100 MHz, Jo moatte selektearje in divisor fan 2 (figuer 1-2).
figuer 1-2 • Fabric Interface Ynstellings - AXI Interface en FDDR Clock Divisor Oerienkomst
Brûk Fabric PLL SLÛS - As CLK_BASE komt fan in Fabric CCC, kinne jo de stof CCC LOCK-útfier ferbine mei de FDDR FAB_PLL_LOCK-ynfier. CLK_BASE is net stabyl oant de Fabric CCC slot. Dêrom advisearret Microsemi dat jo de FDDR yn reset hâlde (dat wol sizze, de CORE_RESET_N-ynfier befestigje) oant CLK_BASE stabyl is. De LOCK-útfier fan 'e Fabric CCC jout oan dat de Fabric CCC-útfierklokken stabyl binne. Troch de opsje Brûk FAB_PLL_LOCK te kontrolearjen, kinne jo de FAB_PLL_LOCK ynfierpoarte fan 'e FDDR bleatstelle. Jo kinne dan de LOCK-útfier fan 'e Fabric CCC ferbine mei de FAB_PLL_LOCK-ynfier fan 'e FDDR.
IO Drive Strength
Selektearje ien fan 'e folgjende stasjonsterkten foar jo DDR I/O's:
- Heal Drive Strength
- Folsleine Drive Strength
Ofhinklik fan jo DDR-ûnthâldtype en de I/O-sterkte dy't jo selektearje, stelt Libero SoC de DDR I/O-standert yn foar jo FDDR-systeem as folget:
| DDR Unthâld Type | Heal Drive Strength | Folsleine Drive Strength |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
Ynskeakelje Interrupts
De FDDR is yn steat om interrupts te ferheegjen as oan bepaalde foarôf definieare betingsten foldien wurdt. Selektearje Ynskeakelje ûnderbrekkingen yn 'e FDDR-konfigurator as jo dizze ûnderbrekkings brûke wolle yn jo applikaasje.
Dit bleatret de ûnderbrekkingssinjalen op 'e FDDR-eksimplaar. Jo kinne dizze ûnderbrekkingssinjalen ferbine as jo ûntwerp fereasket. De folgjende ûnderbrekkingssinjalen en har betingsten binne beskikber:
- FIC_INT – Generearre as der in flater is yn 'e transaksje tusken de Master en de FDDR
- IO_CAL_INT – Stelt jo yn steat om DDR I / O's opnij te kalibrearjen troch te skriuwen nei DDR-controllerregisters fia de APB-konfiguraasje-ynterface. As de kalibraasje foltôge is, wurdt dizze ûnderbrekking ferhege. Foar details oer I/O-herkalibraasje, ferwize nei de Microsemi SmartFusion2 User Guide.
- PLL_LOCK_INT – Jout oan dat de FDDR FPLL is beskoattele
- PLL_LOCKLOST_INT – Jout oan dat de FDDR FPLL hat ferlern slot
- FDDR_ECC_INT – Jout oan dat in inkele of twa-bit flater is ûntdutsen
Fabric Clock Frequency
Klokfrekwinsjeberekkening basearre op jo hjoeddeistige klokfrekwinsje en CLOCK divisor, werjûn yn MHz.
Fabric Clock Frequency (yn MHz) = Clock Frequency / CLOCK divisor
Unthâld bânbreedte
Berekkening fan ûnthâldbânbreedte basearre op jo hjoeddeistige klokfrekwinsjewearde yn Mbps.
Unthâld Bânbreedte (yn Mbps) = 2 * Clock Frequency
Totale bânbreedte
Totale bânbreedteberekkening basearre op jo hjoeddeistige klokfrekwinsje, gegevensbreedte en klokdivisor, yn Mbps.
Totale bânbreedte (yn Mbps) = (2 * Klokfrekwinsje * Gegevensbreedte) / CLOCK Divisor
FDDR Controller konfiguraasje
As jo de Fabric DDR Controller brûke om tagong te krijen ta in ekstern DDR-ûnthâld, moat de DDR-controller wurde konfigureare by runtime. Dit wurdt dien troch it skriuwen fan konfiguraasjegegevens nei tawijd DDR-konfiguraasjeregisters. Dizze konfiguraasjegegevens binne ôfhinklik fan 'e skaaimerken fan it eksterne DDR-ûnthâld en jo applikaasje. Dizze seksje beskriuwt hoe't jo dizze konfiguraasjeparameters ynfiere yn 'e FDDR-controllerkonfigurator en hoe't de konfiguraasjegegevens wurde beheard as ûnderdiel fan' e algemiene Peripheral Initialization-oplossing. Ferwize nei de Perifeare inisjalisaasje-brûkersgids foar detaillearre ynformaasje oer de oplossing foar perifeare inisjalisaasje.
Fabric DDR Control Registers
De Fabric DDR Controller hat in set registers dy't moatte wurde konfigureare by runtime. De konfiguraasjewearden foar dizze registers fertsjintwurdigje ferskate parameters (bglample, DDR-modus, PHY-breedte, burstmodus, ECC, ensfh.). Foar details oer de konfiguraasjeregisters fan DDR-controller, ferwize nei de Microsemi SmartFusion2 User's Guide.
Fabric DDR Registers Konfiguraasje
Brûk de ljeppers Memory Initialization (figuer 2-1) en Memory Timing (figuer 2-2) om parameters yn te fieren dy't oerienkomme mei jo DDR Unthâld en applikaasje. Wearden dy't jo ynfiere yn dizze ljeppers wurde automatysk oerset nei de passende registerwearden. As jo op in spesifike parameter klikke, wurdt it oerienkommende register beskreaun yn it Registraasjebeskriuwingsfinster (figuer 1-1 op side 4).
figuer 2-1 • FDDR Konfiguraasje - Unthâld inisjalisaasje Tab
figuer 2-2 • FDDR Konfiguraasje - Unthâld Timing Tab
Ymportearje DDR konfiguraasje Files
Neist it ynfieren fan DDR-ûnthâldparameters mei de ljepblêden Memory Initialization en Timing, kinne jo DDR-registerwearden ymportearje fan in file. Om dit te dwaan, klikje jo op de knop Konfiguraasje ymportearje en navigearje nei de tekst file befettet DDR register nammen en wearden. Figuer 2-3 lit de ymportkonfiguraasjesyntaksis sjen.
figuer 2-3 • DDR Register Konfiguraasje File Syntaksis
Noat: As jo kieze om registerwearden te ymportearjen ynstee fan se yn te fieren mei de GUI, moatte jo alle nedige registerwearden opjaan. Ferwize nei de SmartFusion2 User Guide foar details
It eksportearjen fan DDR-konfiguraasje Files
Jo kinne ek de hjoeddeistige registerkonfiguraasjegegevens eksportearje nei in tekst file. Dit file sil registerwearden befetsje dy't jo ymportearre hawwe (as ien) lykas dyjingen dy't binne berekkene út GUI-parameters dy't jo ynfierd hawwe yn dit dialoochfinster.
As jo wizigingen ûngedien meitsje wolle dy't jo makke hawwe oan 'e DDR-registerkonfiguraasje, kinne jo dit dwaan mei Standert weromsette. Dit wisket alle registerkonfiguraasjegegevens en jo moatte dizze gegevens opnij ymportearje of opnij ynfiere. De gegevens wurde weromset nei de hardware reset wearden.
Generearre gegevens
Klik op OK om de konfiguraasje te generearjen. Op grûn fan jo ynfier yn 'e ljeppers Algemien, Unthâldtiming en Memory Initialization, berekkenet de FDDR-konfigurator wearden foar alle DDR-konfiguraasjeregisters en eksportearret dizze wearden nei jo firmwareprojekt en simulaasje files. De eksportearre file syntaksis wurdt werjûn yn figuer 2-4.
figuer 2-4 • Eksportearre DDR Register Konfiguraasje File Syntaksis
Firmware
As jo de SmartDesign generearje, de folgjende files wurde oanmakke yn de map /firmware/ drivers_config/sys_config. Dizze files binne nedich foar de CMSIS firmware kearn te kompilearjen goed en befetsje ynformaasje oangeande jo hjoeddeiske design, ynklusyf perifeare konfiguraasje gegevens en klok konfiguraasje ynformaasje foar de MSS. Bewurkje dizze net files mei de hân, om't se wurde opnij oanmakke elke kear as jo root-ûntwerp wurdt regenerearre.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h - MDDR konfiguraasje gegevens.
- sys_config_fddr_define.h - FDDR konfiguraasje gegevens.
- sys_config_mss_clocks.h - MSS klokken konfiguraasje
Simulaasje
As jo generearje de SmartDesign assosjearre mei jo MSS, de folgjende simulaasje files wurde oanmakke yn 'e /simulaasjemap:
- test.bfm - BFM op it heechste nivo file dat wurdt earst útfierd tidens elke simulaasje dy't de SmartFusion2 MSS Cortex-M3-prosessor oefenet. It útfiert peripheral_init.bfm en user.bfm, yn dy folchoarder.
- peripheral_init.bfm - Befettet de BFM-proseduere dy't de funksje CMSIS :: SystemInit () emulearret op 'e Cortex-M3 foardat jo de haad () proseduere ynfiere. It kopiearret de konfiguraasjegegevens foar alle perifeare apparaten dy't brûkt wurde yn it ûntwerp nei de juste perifeare konfiguraasjeregisters en wachtet dan op alle perifeare apparaten klear foardat se beweare dat de brûker dizze perifeare apparaten kin brûke.
- FDDR_init.bfm - Befettet BFM-skriuwkommando's dy't skriuwingen simulearje fan 'e Fabric DDR-konfiguraasjeregistergegevens dy't jo ynfierd hawwe (mei it dialoochfinster bewurkje Registers) yn' e DDR Controller-registers.
- brûker.bfm - Bedoeld foar brûkerskommando's. Jo kinne it datapaad simulearje troch jo eigen BFM-kommando's yn te foegjen file. Kommando yn dizze file sil útfierd wurde neidat peripheral_init.bfm is foltôge.
It brûken fan de files boppe, de konfiguraasje paad wurdt simulearre automatysk. Jo moatte allinich de user.bfm bewurkje file om it datapaad te simulearjen. Net bewurkje de test.bfm, peripheral_init.bfm, of MDDR_init.bfm files as dizze files wurde opnij oanmakke elke kear as jo root-ûntwerp wurdt regenerearre.
Fabric DDR Konfiguraasje Paad
De oplossing foar perifeare inisjalisaasje fereasket dat jo, neist it opjaan fan Fabric DDR-konfiguraasjeregisterwearden, it APB-konfiguraasjegegevenspaad yn 'e MSS (FIC_2) ynstelle. De funksje SystemInit () skriuwt de gegevens nei de FDDR-konfiguraasjeregisters fia de FIC_2 APB-ynterface.
Noat: As jo Systeembouwer brûke, wurdt it konfiguraasjepaad automatysk ynsteld en ferbûn.
figuer 2-5 • FIC_2 Configurator Overview
Om de FIC_2-ynterface te konfigurearjen:
- Iepenje it dialoochfinster FIC_2-konfigurator (figuer 2-5) fan 'e MSS-konfigurator.
- Selektearje de opsje Inisjalisearje perifeare apparaten mei Cortex-M3.
- Soargje derfoar dat de MSS DDR kontrolearre is, lykas de Fabric DDR / SERDES-blokken as jo se brûke.
- Klikje op OK om jo ynstellings op te slaan. Dit bleatsteld de FIC_2 konfiguraasje havens (klok, weromsette, en APB bus ynterfaces), lykas werjûn yn figuer 2-6.
- Generearje de MSS. De FIC_2-poarten (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK en FIC_2_APB_M_RESET_N) wurde no bleatsteld oan de MSS-ynterface en kinne wurde ferbûn mei CoreSF2Config en CoreSF2Reset neffens de spesifikaasje fan Peripheral Initialization-oplossing
figuer 2-6 • FIC_2 Ports
Port Beskriuwing
FDDR Core Ports
Tabel 3-1 • FDDR Core Ports
| Port Namme | Rjochting | Beskriuwing |
| CORE_RESET_N | IN | FDDR Controller weromsette |
| CLK_BASE | IN | FDDR Fabric Interface Clock |
| FPLL_LOCK | ÚT | FDDR PLL Lock útfier - heech as FDDR PLL is beskoattele |
| CLK_BASE_PLL_LOCK | IN | Fabric PLL Lock Ynfier. Dizze ynfier wurdt allinich bleatsteld as de opsje FAB_PLL_LOCK brûke is selektearre. |
Underbrekke Ports
Dizze groep havens wurdt bleatsteld as jo de opsje Ynskeakelje ûnderbrekkingen selektearje.
Tabel 3-2 • Interrupt Ports
| Port Namme | Rjochting | Beskriuwing |
| PLL_LOCK_INT | ÚT | Asserts doe't FDDR PLL slot. |
| PLL_LOCKLOST_INT | ÚT | Asserts doe't FDDR PLL slot is ferlern. |
| ECC_INT | ÚT | Beweart as in ECC-evenemint bart. |
| IO_CALIB_INT | ÚT | Beweart as I/O-kalibraasje foltôge is. |
| FIC_INT | ÚT | Beweart as d'r in flater is yn it AHB / AXI-protokol op 'e Fabric-ynterface. |
APB3 konfiguraasje ynterface
Tabel 3-3 • APB3 konfiguraasje ynterface
| Port Namme | Rjochting | Beskriuwing |
| APB_S_PENABLE | IN | Slave ynskeakelje |
| APB_S_PSEL | IN | Slave Selektearje |
| APB_S_PWRITE | IN | Skriuw ynskeakelje |
| APB_S_PADDR[10:2] | IN | Adres |
| APB_S_PWDATA[15:0] | IN | Skriuw Gegevens |
| APB_S_PREADY | ÚT | Slave Ready |
| APB_S_PSLVERR | ÚT | Slave flater |
| APB_S_PRDATA[15:0] | ÚT | Lês Data |
| APB_S_PRESET_N | IN | Slave weromsette |
| APB_S_PCLK | IN | Klok |
DDR PHY ynterface
Tabel 3-4 • DDR PHY Interface
| Port Namme | Rjochting | Beskriuwing |
| FDDR_CAS_N | ÚT | DRAM CASN |
| FDDR_CKE | ÚT | DRAM CKE |
| FDDR_CLK | ÚT | Klok, P side |
| FDDR_CLK_N | ÚT | Klok, N side |
| FDDR_CS_N | ÚT | DRAM CSN |
| FDDR_ODT | ÚT | DRAM ODT |
| FDDR_RAS_N | ÚT | DRAM RASN |
| FDDR_RESET_N | ÚT | DRAM weromsette foar DDR3 |
| FDDR_WE_N | ÚT | DRAM WEN |
| FDDR_ADDR[15:0] | ÚT | Dram Adres bits |
| FDDR_BA[2:0] | ÚT | Dram Bank Adres |
| FDDR_DM_RDQS[4:0] | YN ÚT | Dram Data Mask |
| FDDR_DQS[4:0] | YN ÚT | Dram Data Strobe Ynput / Utfier - P Side |
| FDDR_DQS_N[4:0] | YN ÚT | Dram Data Strobe Ynput / Utfier - N Side |
| FDDR_DQ[35:0] | YN ÚT | DRAM Data Ynfier / Utfier |
| FDDR_FIFO_WE_IN[2:0] | IN | FIFO yn sinjaal |
| FDDR_FIFO_WE_OUT[2:0] | ÚT | FIFO út sinjaal |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | YN ÚT | Dram Data Mask |
| FDDR_DQS ([3:0]/[1:0]/[0]) | YN ÚT | Dram Data Strobe Ynput / Utfier - P Side |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | YN ÚT | Dram Data Strobe Ynput / Utfier - N Side |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | YN ÚT | DRAM Data Ynfier / Utfier |
| FDDR_DQS_TMATCH_0_IN | IN | FIFO yn sinjaal |
| FDDR_DQS_TMATCH_0_OUT | ÚT | FIFO út sinjaal |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO yn sinjaal (allinich 32-bit) |
| FDDR_DQS_TMATCH_1_OUT | ÚT | FIFO-útsignal (allinich 32-bit) |
| FDDR_DM_RDQS_ECC | YN ÚT | Dram ECC Data Mask |
| FDDR_DQS_ECC | YN ÚT | Dram ECC Data Strobe Ynfier / Utfier - P Side |
| FDDR_DQS_ECC_N | YN ÚT | Dram ECC Data Strobe Ynput / Utfier - N Side |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | YN ÚT | DRAM ECC Data Ynfier / Utfier |
| FDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO yn sinjaal |
| FDDR_DQS_TMATCH_ECC_OUT | ÚT | ECC FIFO út sinjaal (allinich 32-bit) |
Noat: Port widths foar guon havens feroarje ôfhinklik fan de seleksje fan de PHY breedte. De notaasje "[a:0]/ [b:0]/[c:0]" wurdt brûkt om sokke poarten oan te jaan, wêrby't "[a:0]" ferwiist nei de poartebreedte as in 32-bit PHY-breedte selektearre is , "[b:0]" komt oerien mei in 16-bit PHY-breedte, en "[c:0]" komt oerien mei in 8-bit PHY-breedte.
AXI Bus Ynterface
Tabel 3-5 • AXI Bus Interface
| Port Namme | Rjochting | Beskriuwing |
| AXI_S_AWREADY | ÚT | Skriuw adres klear |
| AXI_S_WREADY | ÚT | Skriuw adres klear |
| AXI_S_BID[3:0] | ÚT | Antwurd ID |
| AXI_S_BRESP[1:0] | ÚT | Skriuw antwurd |
| AXI_S_BVALID | ÚT | Skriuw antwurd jildich |
| AXI_S_ARREADY | ÚT | Lês adres klear |
| AXI_S_RID[3:0] | ÚT | Lês ID Tag |
| AXI_S_RRESP[1:0] | ÚT | Lês antwurd |
| AXI_S_RDATA[63:0] | ÚT | Lês gegevens |
| AXI_S_RLAST | ÚT | Lês Lêste - Dit sinjaal jout de lêste oerdracht yn in lêzen burst. |
| AXI_S_RVALID | ÚT | Lês adres jildich |
| AXI_S_AWID[3:0] | IN | Skriuw adres ID |
| AXI_S_AWADDR[31:0] | IN | Skriuw adres |
| AXI_S_AWLEN[3:0] | IN | Burst lingte |
| AXI_S_AWSIZE[1:0] | IN | Burst grutte |
| AXI_S_AWBURST[1:0] | IN | Burst type |
| AXI_S_AWLOCK[1:0] | IN | Slottype - Dit sinjaal jout oanfoljende ynformaasje oer de atomêre skaaimerken fan 'e oerdracht. |
| AXI_S_AWVALID | IN | Skriuw adres jildich |
| AXI_S_WID[3:0] | IN | Skriuw Data ID tag |
| AXI_S_WDATA[63:0] | IN | Skriuw gegevens |
| AXI_S_WSTRB[7:0] | IN | Skriuw strobes |
| AXI_S_WLAST | IN | Skriuw lêste |
| AXI_S_WVALID | IN | Skriuw jildich |
| AXI_S_BREADY | IN | Skriuw klear |
| AXI_S_ARID[3:0] | IN | Lês adres ID |
| AXI_S_ARADDR[31:0] | IN | Lês adres |
| AXI_S_ARLEN[3:0] | IN | Burst lingte |
| AXI_S_ARSIZE[1:0] | IN | Burst grutte |
| AXI_S_ARBURST[1:0] | IN | Burst type |
| AXI_S_ARLOCK[1:0] | IN | Slot Type |
| AXI_S_ARVALID | IN | Lês adres jildich |
| AXI_S_RREADY | IN | Lês adres klear |
| Port Namme | Rjochting | Beskriuwing |
| AXI_S_CORE_RESET_N | IN | MDDR Global Reset |
| AXI_S_RMW | IN | Jout oan oft alle bytes fan in 64-bit baan binne jildich foar alle beats fan in AXI oerdracht.
|
AHB0 Bus Ynterface
Tabel 3-6 • AHB0 Bus Interface
| Port Namme | Rjochting | Beskriuwing |
| AHB0_S_HREADYOUT | ÚT | AHBL slaaf klear - As heech foar in skriuwe jout oan dat de slaaf is ree om te akseptearjen gegevens en as heech foar in lêzen jout oan dat gegevens jildich. |
| AHB0_S_HRESP | ÚT | AHBL antwurd status - Wannear't riden heech oan 'e ein fan in transaksje jout oan dat de transaksje is foltôge mei flaters. Wannear't oan 'e ein fan in transaksje leech riden wurdt, jout oan dat de transaksje mei súkses foltôge is. |
| AHB0_S_HRDATA[31:0] | ÚT | AHBL lêsgegevens - Lês gegevens fan 'e slaaf nei de master |
| AHB0_S_HSEL | IN | AHBL-slave selektearje - As beweard is, is de slaaf de op it stuit selekteare AHBL-slave op 'e AHB-bus. |
| AHB0_S_HADDR[31:0] | IN | AHBL adres - byte adres op de AHBL ynterface |
| AHB0_S_HBURST[2:0] | IN | AHBL Burst Length |
| AHB0_S_HSIZE[1:0] | IN | AHBL-oerdrachtgrutte - Jout de grutte fan 'e hjoeddeistige oerdracht oan (allinich transaksjes 8/16/32 byte) |
| AHB0_S_HTRANS[1:0] | IN | AHBL oerdracht type - Jout it oerdracht type fan de hjoeddeiske transaksje. |
| AHB0_S_HMASTLOCK | IN | AHBL-slot - As beweard is de hjoeddeistige oerdracht diel fan in beskoattele transaksje. |
| AHB0_S_HWRITE | IN | AHBL skriuwe - As heech jout oan dat de hjoeddeistige transaksje in skriuw is. Wannear't leech jout oan dat de hjoeddeiske transaksje is in lêzen. |
| AHB0_S_HREADY | IN | AHBL klear - As heech, jout oan dat de slaaf ree is om in nije transaksje te akseptearjen. |
| AHB0_S_HWDATA[31:0] | IN | AHBL skriuwgegevens - Skriuw gegevens fan 'e master nei de slaaf |
AHB1 Bus Ynterface
Tabel 3-7 • AHB1 Bus Interface
| Port Namme | Rjochting | Beskriuwing |
| AHB1_S_HREADYOUT | ÚT | AHBL slaaf klear - As heech foar in skriuwe, jout oan dat de slaaf is ree om te akseptearjen gegevens, en as heech foar in lêzen, jout oan dat gegevens jildich is. |
| AHB1_S_HRESP | ÚT | AHBL antwurd status - Wannear't riden heech oan 'e ein fan in transaksje jout oan dat de transaksje is foltôge mei flaters. Wannear't oan 'e ein fan in transaksje leech dreaun wurdt, jout oan dat de transaksje mei súkses foltôge is. |
| AHB1_S_HRDATA[31:0] | ÚT | AHBL lêsgegevens - Lês gegevens fan 'e slaaf nei de master |
| AHB1_S_HSEL | IN | AHBL-slave selektearje - As beweard is, is de slaaf de op it stuit selekteare AHBL-slave op 'e AHB-bus. |
| AHB1_S_HADDR[31:0] | IN | AHBL adres - byte adres op de AHBL ynterface |
| AHB1_S_HBURST[2:0] | IN | AHBL Burst Length |
| AHB1_S_HSIZE[1:0] | IN | AHBL oerdracht grutte - Jout de grutte fan de hjoeddeiske oerdracht (allinich 8/16/32 byte transaksjes). |
| AHB1_S_HTRANS[1:0] | IN | AHBL oerdracht type - Jout it oerdracht type fan de hjoeddeiske transaksje. |
| AHB1_S_HMASTLOCK | IN | AHBL-slot - As beweard is, is de hjoeddeistige oerdracht diel fan in beskoattele transaksje. |
| AHB1_S_HWRITE | IN | AHBL skriuwe - As heech, jout oan dat de hjoeddeistige transaksje in skriuw is. As leech, jout oan dat de hjoeddeiske transaksje is in lêzen. |
| AHB1_S_HREADY | IN | AHBL klear - As heech, jout oan dat de slaaf ree is om in nije transaksje te akseptearjen. |
| AHB1_S_HWDATA[31:0] | IN | AHBL skriuwgegevens - Skriuw gegevens fan 'e master nei de slaaf |
Produkt Support
Microsemi SoC Products Group stipet har produkten mei ferskate stipe tsjinsten, ynklusyf Customer Service, Customer Technical Support Center, in webside, elektroanyske post, en wrâldwide ferkeapkantoaren. Dizze taheaksel befettet ynformaasje oer kontakt opnimme mei Microsemi SoC Products Group en it brûken fan dizze stipe tsjinsten.
Klant Service
Nim kontakt op mei Customer Service foar net-technyske produktstipe, lykas produktprizen, produktupgrades, update-ynformaasje, bestelstatus en autorisaasje.
Ut Noard-Amearika, skilje 800.262.1060
Fan 'e rest fan' e wrâld, ring 650.318.4460
Fax, fan oeral yn 'e wrâld, 408.643.6913
Customer Technical Support Center
Microsemi SoC Products Group bemannet har Customer Technical Support Center mei heechoplate yngenieurs dy't kinne helpe beantwurdzjen fan jo fragen oer hardware, software en ûntwerp oer Microsemi SoC Products. It Customer Technical Support Center besteget in protte tiid oan it meitsjen fan applikaasjenotysjes, antwurden op mienskiplike fragen oer ûntwerpsyklus, dokumintaasje fan bekende problemen, en ferskate FAQ's. Dat, foardat jo kontakt mei ús opnimme, besykje asjebleaft ús online boarnen. It is heul wierskynlik dat wy jo fragen al beantwurde hawwe.
Technyske stipe
Besykje de Customer Support webside (www.microsemi.com/soc/support/search/default.aspx) foar mear ynformaasje en stipe. In protte antwurden beskikber op it sykjen web boarne befetsje diagrammen, yllustraasjes en keppelings nei oare boarnen op 'e website.
Website
Jo kinne blêdzje in ferskaat oan technyske en net-technyske ynformaasje op de SoC thússide, at www.microsemi.com/soc.
Kontakt opnimme mei de Customer Technical Support Center
Heech betûfte yngenieurs personiel it Technical Support Center. It Technical Support Center kin kontakt opnommen wurde mei fia e-post of fia de Microsemi SoC Products Group website.
Jo kinne jo technyske fragen oan ús e-mailadres kommunisearje en antwurden werom krije fia e-post, faks of tillefoan. Ek as jo ûntwerpproblemen hawwe, kinne jo jo ûntwerp e-post stjoere files om help te krijen. Wy kontrolearje it e-postakkount konstant de hiele dei. As jo jo fersyk nei ús ferstjoere, wês dan wis dat jo jo folsleine namme, bedriuwsnamme en jo kontaktynformaasje opnimme foar effisjinte ferwurking fan jo oanfraach. It e-postadres foar technyske stipe is soc_tech@microsemi.com.
Myn gefallen
Klanten fan Microsemi SoC Products Group kinne technyske gefallen online yntsjinje en folgje troch nei My Case te gean
Bûten de FS
Klanten dy't bystân nedich binne bûten de Amerikaanske tiidsônes kinne kontakt opnimme mei technyske stipe fia e-post (soc_tech@microsemi.com) of nim kontakt op mei in pleatslik ferkeapkantoar. Ferkeap kantoar listings kinne fûn wurde op www.microsemi.com/soc/company/contact/default.aspx.
ITAR Technyske stipe
Foar technyske stipe op RH- en RT FPGA's dy't wurde regele troch International Traffic in Arms Regulations (ITAR), nim dan kontakt mei ús op fia soc_tech_itar@microsemi.com. As alternatyf, yn My Cases, selektearje Ja yn 'e útklaplist ITAR. Foar in folsleine list fan ITAR-regulearre Microsemi FPGA's, besykje de ITAR web side.
Microsemi Corporation (NASDAQ: MSCC) biedt in wiidweidich portefúlje fan semiconductor oplossings foar: aerospace, definsje en feiligens; bedriuw en kommunikaasje; en yndustriële en alternative enerzjymerken. Produkten omfetsje hege prestaasjes, hege betrouberens analoge en RF-apparaten, mingde sinjaal- en RF-yntegreare circuits, oanpasbere SoC's, FPGA's, en folsleine subsystemen. Microsemi hat it haadkantoar yn Aliso Viejo, Calif. Mear ynformaasje op www.microsemi.com.
© 2014 Microsemi Corporation. Alle rjochten foarbehâlden. Microsemi en it Microsemi-logo binne hannelsmerken fan Microsemi Corporation. Alle oare hannelsmerken en tsjinstmerken binne it eigendom fan har respektive eigners.
Microsemi Corporate Headquarters
Ien Enterprise, Aliso Viejo CA 92656 Feriene Steaten
Binnen de FS: +1 949-380-6100
Ferkeap: +1 949-380-6136
Fax: +1 949-215-4996
Dokuminten / Resources
 |
Microsemi SmartFusion2 FPGA Fabric DDR Controller konfiguraasje [pdf] Brûkersgids SmartFusion2 FPGA Fabric DDR Controller konfiguraasje, SmartFusion2, FPGA Fabric DDR Controller konfiguraasje, Controller konfiguraasje |
