دليل مستخدم تكوين وحدة التحكم Microsemi SmartFusion2 FPGA Fabric DDR

مقدمة

يحتوي SmartFusion2 FPGA على جهازي تحكم DDR مضمنين - أحدهما يمكن الوصول إليه عبر MSS (MDDR) والآخر مخصص للوصول المباشر من FPGA Fabric (FDDR). يتحكم كل من MDDR و FDDR في ذاكرة DDR خارج الشريحة.
لتكوين وحدة التحكم Fabric DDR بالكامل ، يجب عليك:

1. استخدم مُكوِّن وحدة تحكم DDR للذاكرة الخارجية القماشية لتكوين وحدة التحكم DDR ، وحدد واجهة ناقل مسار البيانات (AXI أو AHBLite) ، وحدد تردد ساعة DDR بالإضافة إلى تردد ساعة مسار بيانات النسيج.
2. قم بتعيين قيم التسجيل لسجلات وحدة التحكم DDR لتطابق خصائص ذاكرة DDR الخارجية.
3. قم بإنشاء نموذج DDR القماش كجزء من تطبيق المستخدم وقم بإجراء اتصالات مسار البيانات.
4. قم بتوصيل واجهة تكوين APB لوحدة التحكم DDR على النحو المحدد بواسطة حل تهيئة الأجهزة الطرفية.

وحدة تحكم DDR للذاكرة الخارجية المصنوعة من القماش

يُستخدم مكون DDR للذاكرة الخارجية القماشية (FDDR) لتكوين مسار البيانات الإجمالي ومعلمات ذاكرة DDR الخارجية لوحدة التحكم Fabric DDR.

الشكل 1-1 • مُكوِّن FDDR انتهىview

إعدادات الذاكرة 

استخدم إعدادات الذاكرة لتهيئة خيارات الذاكرة في MDDR.

• نوع الذاكرة - LPDDR أو DDR2 أو DDR3
• عرض البيانات - 32 بت أو 16 بت أو 8 بت
• تردد على مدار الساعة - أي قيمة (عشري / كسري) في حدود 20 ميجاهرتز إلى 333 ميجاهرتز
• SECDED تمكين ECC - تشغيل أو إيقاف
• تعيين العنوان - {ROW، BANK، COLUMN}، {BANK، ROW، COLUMN}

إعدادات واجهة النسيج 

واجهة نسيج FPGA - هذه هي واجهة البيانات بين تصميم FDDR وتصميم FPGA. نظرًا لأن FDDR عبارة عن وحدة تحكم في الذاكرة ، فمن المفترض أن يكون تابعًا على ناقل AXI أو AHB. يبدأ Master of the bus معاملات الناقل ، والتي يتم تفسيرها بدورها بواسطة FDDR على أنها معاملات ذاكرة ويتم توصيلها بذاكرة DDR خارج الشريحة. خيارات واجهة النسيج FDDR هي:

• باستخدام واجهة AXI-64 - يصل أحدهم الرئيسي إلى FDDR من خلال واجهة 64 بت \ AXI.
• باستخدام واجهة AHB-32 المفردة - يصل سيد واحد إلى FDDR من خلال واجهة AHB مفردة 32 بت.
• باستخدام واجهتين AHB-32 - يصل سيدان إلى FDDR باستخدام واجهتين AHB 32 بت.

مقسوم الساعة FPGA - تحدد نسبة التردد بين ساعة تحكم DDR (CLK_FDDR) والساعة التي تتحكم في السطح البيني النسيج (CLK_FIC64). يجب أن يكون تردد CLK_FIC64 مساويًا لتردد النظام الفرعي AHB / AXI المتصل بواجهة ناقل FDDR AHB / AXI. على سبيل المثالampلو ، إذا كان لديك ذاكرة وصول عشوائي DDR تعمل بسرعة 200 ميجاهرتز ونظامك الفرعي Fabric / AXI يعمل بتردد 100 ميجاهرتز ، فيجب عليك تحديد مقسوم على 2 (الشكل 1-2).

الشكل 1-2 • إعدادات واجهة النسيج - واجهة AXI واتفاقية مقسم ساعة FDDR

استخدم القماش ب ل ل قفل - إذا تم الحصول على CLK_BASE من Fabric CCC ، فيمكنك توصيل إخراج CCC LOCK القماش بمدخل FDDR FAB_PLL_LOCK. CLK_BASE غير مستقر حتى يتم تأمين Fabric CCC. لذلك ، توصي Microsemi بالاحتفاظ بـ FDDR في إعادة التعيين (أي تأكيد إدخال CORE_RESET_N) حتى يصبح CLK_BASE مستقرًا. يشير إخراج LOCK الخاص بـ Fabric CCC إلى أن ساعات إخراج Fabric CCC مستقرة. بتحديد خيار استخدام FAB_PLL_LOCK ، يمكنك كشف منفذ الإدخال FAB_PLL_LOCK الخاص بـ FDDR. يمكنك بعد ذلك توصيل إخراج LOCK الخاص بـ Fabric CCC بإدخال FAB_PLL_LOCK الخاص بـ FDDR.

قوة محرك IO 

حدد إحدى نقاط القوة التالية لمحرك أقراص DDR I / O:

• قوة نصف محرك
• قوة القيادة الكاملة

اعتمادًا على نوع ذاكرة DDR وقوة الإدخال / الإخراج التي تحددها ، تحدد Libero SoC معيار DDR I / O لنظام FDDR الخاص بك على النحو التالي:

نوع ذاكرة DDR	قوة نصف محرك	قوة القيادة الكاملة
دي دي ار 3	SSTL15I	SSTL15II
دي دي ار 2	SSTL18I	SSTL18II
ل ب د د	LPDRI	LPDRII

تمكين المقاطعات 

إن FDDR قادر على رفع المقاطعات عند استيفاء شروط محددة مسبقًا. تحقق من تمكين المقاطعات في مكون FDDR إذا كنت ترغب في استخدام هذه المقاطعات في التطبيق الخاص بك.
هذا يكشف إشارات المقاطعة على مثيل FDDR. يمكنك توصيل إشارات المقاطعة هذه حسب ما يتطلبه التصميم الخاص بك. تتوفر إشارات المقاطعة التالية وشروطها المسبقة:

• FIC_INT - يتم إنشاؤه عندما يكون هناك خطأ في المعاملة بين السيد و FDDR
• IO_CAL_INT - يمكّنك من إعادة معايرة DDR I / O من خلال الكتابة إلى سجلات وحدة التحكم DDR عبر واجهة تكوين APB. عند اكتمال المعايرة ، يتم رفع هذه المقاطعة. للحصول على تفاصيل حول إعادة معايرة الإدخال / الإخراج ، راجع دليل مستخدم Microsemi SmartFusion2.
• PLL_LOCK_INT - يشير إلى أن FDDR FPLL قد تم قفله
• PLL_LOCKLOST_INT - يشير إلى أن FDDR FPLL قد فقد قفله
• FDDR_ECC_INT - يشير إلى اكتشاف خطأ فردي أو بتتين

تردد ساعة النسيج 

يعتمد حساب تردد الساعة على تردد الساعة الحالي ومقسوم الساعة ، معروضًا بالميغاهرتز.
تردد ساعة النسيج (بالميجاهرتز) = تردد الساعة / قاسم الساعة

عرض النطاق الترددي للذاكرة 

حساب عرض النطاق الترددي للذاكرة بناءً على قيمة تردد الساعة الحالية بالميجابت في الثانية.
عرض النطاق الترددي للذاكرة (بالميجابت في الثانية) = 2 * تردد الساعة

إجمالي النطاق الترددي

إجمالي حساب النطاق الترددي بناءً على تردد الساعة الحالي وعرض البيانات ومقسوم الساعة بالميغابت في الثانية.
إجمالي النطاق الترددي (بالميجابت في الثانية) = (2 * تردد الساعة * عرض البيانات) / مقسوم الساعة

تكوين تحكم FDDR

عند استخدام وحدة التحكم Fabric DDR للوصول إلى ذاكرة DDR خارجية ، يجب تكوين وحدة التحكم DDR في وقت التشغيل. يتم ذلك عن طريق كتابة بيانات التكوين في سجلات تكوين وحدة تحكم DDR المخصصة. تعتمد بيانات التكوين هذه على خصائص ذاكرة DDR الخارجية والتطبيق الخاص بك. يصف هذا القسم كيفية إدخال معلمات التكوين هذه في مُكوِّن وحدة تحكم FDDR وكيفية إدارة بيانات التكوين كجزء من حل تهيئة الأجهزة الطرفية الشامل. راجع دليل مستخدم تهيئة الأجهزة الطرفية للحصول على معلومات مفصلة حول حل تهيئة الأجهزة الطرفية.

سجلات التحكم DDR النسيج 

تحتوي وحدة التحكم Fabric DDR على مجموعة من السجلات التي يجب تهيئتها في وقت التشغيل. تمثل قيم التكوين لهذه السجلات معلمات مختلفة (على سبيل المثالample ، وضع DDR ، عرض PHY ، وضع الاندفاع ، ECC ، إلخ). للحصول على تفاصيل حول سجلات تكوين وحدة تحكم DDR ، راجع دليل مستخدم Microsemi SmartFusion2.

تكوين سجلات DDR النسيج 

استخدم علامتي التبويب تهيئة الذاكرة (الشكل 2-1) وتوقيت الذاكرة (الشكل 2-2) لإدخال المعلمات التي تتوافق مع ذاكرة DDR والتطبيق. القيم التي تدخلها في علامات التبويب هذه يتم ترجمتها تلقائيًا إلى قيم التسجيل المناسبة. عند النقر فوق معلمة معينة ، يتم وصف السجل المطابق لها في نافذة وصف التسجيل (الشكل 1-1 في الصفحة 4).

الشكل 2-1 • تكوين FDDR - علامة التبويب "تهيئة الذاكرة"

الشكل 2-2 • تكوين FDDR - علامة التبويب "توقيت الذاكرة"

استيراد تكوين DDR Files

بالإضافة إلى إدخال معلمات ذاكرة DDR باستخدام علامتي التبويب "تهيئة الذاكرة" و "التوقيت" ، يمكنك استيراد قيم سجل DDR من file. للقيام بذلك ، انقر فوق الزر Import Configuration وانتقل إلى النص file تحتوي على أسماء وقيم تسجيل DDR. يوضح الشكل 2-3 بناء جملة تكوين الاستيراد.

الشكل 2-3 • تكوين سجل DDR File بناء الجملة

ملحوظة: إذا اخترت استيراد قيم السجل بدلاً من إدخالها باستخدام واجهة المستخدم الرسومية ، فيجب عليك تحديد جميع قيم التسجيل الضرورية. راجع دليل مستخدم SmartFusion2 للحصول على التفاصيل

تصدير تكوين DDR Files

يمكنك أيضًا تصدير بيانات تكوين السجل الحالية إلى نص file. هذا file سوف تحتوي على قيم التسجيل التي قمت باستيرادها (إن وجدت) بالإضافة إلى تلك التي تم حسابها من معلمات واجهة المستخدم الرسومية التي أدخلتها في مربع الحوار هذا.
إذا كنت تريد التراجع عن التغييرات التي أجريتها على تكوين سجل DDR ، فيمكنك القيام بذلك باستخدام Restore Default. يؤدي هذا إلى حذف جميع بيانات تكوين السجل ويجب عليك إما إعادة استيراد هذه البيانات أو إعادة إدخالها. يتم إعادة تعيين البيانات إلى قيم إعادة تعيين الأجهزة.

البيانات المولدة 

انقر فوق "موافق" لإنشاء التكوين. استنادًا إلى إدخالك في علامات التبويب عام وتوقيت الذاكرة وتهيئة الذاكرة ، يحسب FDDR Configurator القيم لجميع سجلات تكوين DDR ويصدر هذه القيم إلى مشروع البرنامج الثابت والمحاكاة fileس. المصدر file يظهر بناء الجملة في الشكل 2-4.

الشكل 2-4 • تكوين سجل DDR المُصدَّر File بناء الجملة

البرامج الثابتة

عندما تقوم بإنشاء SmartDesign ، فإن ما يلي fileيتم إنشاء s في الدليل / firmware / drivers_config / sys_config. هؤلاء files مطلوبة لنواة البرامج الثابتة CMSIS لتجميع المعلومات بشكل صحيح وتحتوي على معلومات تتعلق بتصميمك الحالي ، بما في ذلك بيانات التكوين الطرفية ومعلومات تكوين الساعة لـ MSS. لا تقم بتحرير هذه fileيدويًا ، حيث يتم إعادة إنشائها في كل مرة يتم فيها إعادة إنشاء تصميم الجذر.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h - بيانات تكوين MDDR.
• sys_config_fddr_define.h - بيانات تكوين FDDR.
• sys_config_mss_clocks.h - تكوين ساعات MSS

محاكاة

عندما تقوم بإنشاء SmartDesign المرتبط بـ MSS الخاص بك ، فإن المحاكاة التالية fileتم إنشاء s في دليل / simulation:

• اختبار - أعلى مستوى BFM file يتم تنفيذها لأول مرة أثناء أي محاكاة تستخدم معالج SmartFusion2 MSS Cortex-M3. يقوم بتنفيذ peripheral_init.bfm و user.bfm ، بهذا الترتيب.
• الطرفية_init.bfm - يحتوي على إجراء BFM الذي يحاكي وظيفة CMSIS :: SystemInit () التي تعمل على Cortex-M3 قبل إدخال الإجراء الرئيسي (). يقوم بنسخ بيانات التكوين لأي جهاز طرفي مستخدم في التصميم إلى سجلات التكوين المحيطي الصحيحة ثم ينتظر حتى تكون جميع الأجهزة الطرفية جاهزة قبل التأكيد على أن المستخدم يمكنه استخدام هذه الأجهزة الطرفية.
• FDDR_init.bfm - يحتوي على أوامر كتابة BFM تحاكي عمليات الكتابة لبيانات تسجيل تكوين Fabric DDR التي أدخلتها (باستخدام مربع الحوار تحرير السجلات) في سجلات DDR Controller.
• user.bfm - مخصص لأوامر المستخدم. يمكنك محاكاة مسار البيانات عن طريق إضافة أوامر BFM الخاصة بك في هذا file. أوامر في هذا file سيتم تنفيذه بعد اكتمال peripheral_init.bfm.

استخدام files أعلاه ، يتم محاكاة مسار التكوين تلقائيًا. ما عليك سوى تحرير ملف user.bfm file لمحاكاة مسار البيانات. لا تقم بتحرير test.bfm أو peripheral_init.bfm أو MDDR_init.bfm fileق مثل هذه fileيتم إعادة إنشاء s في كل مرة يتم فيها تجديد تصميم الجذر الخاص بك.

مسار تكوين DDR النسيج 

يتطلب حل التهيئة الطرفية ، بالإضافة إلى تحديد قيم تسجيل تكوين Fabric DDR ، أن تقوم بتكوين مسار بيانات تكوين APB في MSS (FIC_2). تقوم وظيفة SystemInit () بكتابة البيانات إلى سجلات تكوين FDDR عبر واجهة FIC_2 APB.

ملحوظة: إذا كنت تستخدم System Builder ، فسيتم تعيين مسار التكوين وتوصيله تلقائيًا.

الشكل 2-5 • مكوّن FIC_2 انتهىview

لتكوين واجهة FIC_2:

1. افتح مربع حوار مُكوِّن FIC_2 (الشكل 2-5) من مُكوِّن MSS.
2. حدد خيار تهيئة الأجهزة الطرفية باستخدام Cortex-M3.
3. تأكد من فحص MSS DDR ، وكذلك كتل Fabric DDR / SERDES إذا كنت تستخدمها.
4. انقر فوق "موافق" لحفظ الإعدادات الخاصة بك. يؤدي ذلك إلى كشف منافذ التكوين FIC_2 (واجهات ناقل الساعة وإعادة التعيين و APB) ، كما هو موضح في الشكل 2-6.
5. توليد MSS. يتم الآن عرض منافذ FIC_2 (FIC_2_APB_MASTER و FIC_2_APB_M_PCLK و FIC_2_APB_M_RESET_N) في واجهة MSS ويمكن توصيلها بـ CoreSF2Config و CoreSF2Reset وفقًا لمواصفات حل التهيئة الطرفية

الشكل 2-6 • منافذ FIC_2

وصف الميناء

منافذ FDDR الأساسية 

الجدول 3-1 • منافذ FDDR الأساسية

اسم المنفذ	اتجاه	وصف
CORE_RESET_N	IN	إعادة تعيين وحدة تحكم FDDR
CLK_BASE	IN	ساعة واجهة نسيج FDDR
FPLL_LOCK	خارج	خرج قفل FDDR PLL - مرتفع عند قفل FDDR PLL
CLK_BASE_PLL_LOCK	IN	إدخال قفل PLL النسيج. يتم عرض هذا الإدخال فقط عند تحديد خيار استخدام FAB_PLL_LOCK.

الموانئ المقاطعة

يتم كشف مجموعة المنافذ هذه عند تحديد خيار تمكين المقاطعات.

الجدول 3-2 • منافذ المقاطعة

اسم المنفذ	اتجاه	وصف
PLL_LOCK_INT	خارج	يؤكد عند أقفال FDDR PLL.
PLL_LOCKLOST_INT	خارج	يؤكد عند فقد قفل FDDR PLL.
ECC_INT	خارج	يؤكد عند حدوث حدث ECC.
IO_CALIB_INT	خارج	يؤكّد عند اكتمال معايرة الإدخال / الإخراج.
FIC_INT	خارج	للتأكيد عند وجود خطأ في بروتوكول AHB / AXI على واجهة Fabric.

واجهة تكوين APB3 

الجدول 3-3 • واجهة تكوين APB3

اسم المنفذ	اتجاه	وصف
APB_S_PENABLE	IN	الرقيق تمكين
APB_S_PSEL	IN	تحديد الرقيق
APB_S_PWRITE	IN	تمكين الكتابة
APB_S_PADDR [10: 2]	IN	عنوان
APB_S_PWDATA [15: 0]	IN	كتابة البيانات
APB_S_PRADY	خارج	الرقيق جاهز
APB_S_PSLVERR	خارج	خطأ تابع
APB_S_PRDATA [15: 0]	خارج	قراءة البيانات
APB_S_PRESET_N	IN	الرقيق إعادة
APB_S_PCLK	IN	ساعة

واجهة DDR PHY 

الجدول 3-4 • واجهة DDR PHY 

اسم المنفذ	اتجاه	وصف
FDDR_CAS_N	خارج	علبة الذاكرة الديناميكية
FDDR_CKE	خارج	درام كيك
FDDR_CLK	خارج	الساعة ، الجانب P
FDDR_CLK_N	خارج	الساعة ، الجانب N
FDDR_CS_N	خارج	درام سي إس إن
FDDR_ODT	خارج	درام ODT
FDDR_RAS_N	خارج	درام راسن
FDDR_RESET_N	خارج	إعادة تعيين DRAM لـ DDR3
FDDR_WE_N	خارج	درام ون
FDDR_ADDR [15: 0]	خارج	بت عنوان درام
FDDR_BA [2: 0]	خارج	عنوان بنك درام
FDDR_DM_RDQS [4: 0]	في خارج	قناع بيانات الدراما
FDDR_DQS [4: 0]	في خارج	إدخال / إخراج بيانات درام ستروب - جانب P
FDDR_DQS_N [4: 0]	في خارج	إدخال / إخراج ستروب لبيانات الدراما - جانب N
FDDR_DQ [35: 0]	في خارج	إدخال / إخراج بيانات DRAM
FDDR_FIFO_WE_IN [2: 0]	IN	FIFO في الإشارة
FDDR_FIFO_WE_OUT [2: 0]	خارج	إشارة خروج FIFO
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	في خارج	قناع بيانات الدراما
FDDR_DQS ([3:0]/[1:0]/[0])	في خارج	إدخال / إخراج بيانات درام ستروب - جانب P
FDDR_DQS_N ([3:0]/[1:0]/[0])	في خارج	إدخال / إخراج ستروب لبيانات الدراما - جانب N
FDDR_DQ ([31:0]/[15:0]/[7:0])	في خارج	إدخال / إخراج بيانات DRAM
FDDR_DQS_TMATCH_0_IN	IN	FIFO في الإشارة
FDDR_DQS_TMATCH_0_OUT	خارج	إشارة خروج FIFO
FDDR_DQS_TMATCH_1_IN	IN	إشارة دخل FIFO (32 بت فقط)
FDDR_DQS_TMATCH_1_OUT	خارج	إشارة خرج FIFO (32 بت فقط)
FDDR_DM_RDQS_ECC	في خارج	قناع بيانات Dram ECC
FDDR_DQS_ECC	في خارج	Dram ECC Data Strobe Input / Output - جانب P
FDDR_DQS_ECC_N	في خارج	Dram ECC Data Strobe Input / Output - جانب N
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	في خارج	إدخال / إخراج بيانات DRAM ECC
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO في الإشارة
FDDR_DQS_TMATCH_ECC_OUT	خارج	إشارة خرج ECC FIFO (32 بت فقط)

ملحوظة: تتغير عروض المنافذ لبعض المنافذ اعتمادًا على اختيار عرض الطبقة المادية. يتم استخدام الترميز "[a: 0] / [b: 0] / [c: 0]" للإشارة إلى هذه المنافذ ، حيث يشير "[a: 0]" إلى عرض المنفذ عند تحديد عرض PHY 32 بت ، "[b: 0]" يتوافق مع عرض PHY 16 بت ، و "[c: 0]" يتوافق مع عرض PHY 8 بت.

واجهة ناقل AXI 

الجدول 3-5 • واجهة ناقل AXI

اسم المنفذ	اتجاه	وصف
AXI_S_AWREADY	خارج	اكتب العنوان جاهزًا
AXI_S_WREADY	خارج	اكتب العنوان جاهزًا
AXI_S_BID [3: 0]	خارج	معرف الاستجابة
AXI_S_BRESP [1: 0]	خارج	اكتب ردًا
AXI_S_BVALID	خارج	كتابة إجابة صالحة
AXI_S_ARREADY	خارج	قراءة العنوان جاهز
AXI_S_RID [3: 0]	خارج	معرف القراءة Tag
AXI_S_RRESP [1: 0]	خارج	قراءة الرد
AXI_S_RDATA [63: 0]	خارج	إقرأ البيانات
AXI_S_RLAST	خارج	القراءة الأخيرة - تشير هذه الإشارة إلى آخر نقل في رشقة قراءة.
AXI_S_RVALID	خارج	قراءة العنوان صحيح
AXI_S_AWID [3: 0]	IN	اكتب معرف العنوان
AXI_S_AWADDR [31: 0]	IN	اكتب العنوان
AXI_S_AWLEN [3: 0]	IN	طول الانفجار
AXI_S_AWSIZE [1: 0]	IN	حجم الاندفاع
AXI_S_AWBURST [1: 0]	IN	نوع الانفجار
AXI_S_AWLOCK [1: 0]	IN	نوع القفل - توفر هذه الإشارة معلومات إضافية حول الخصائص الذرية لعملية النقل.
AXI_S_AWVALID	IN	اكتب عنوان صالح
AXI_S_WID [3: 0]	IN	اكتب معرف البيانات tag
AXI_S_WDATA [63: 0]	IN	اكتب البيانات
AXI_S_WSTRB [7: 0]	IN	اكتب الومضات
AXI_S_WLAST	IN	اكتب أخيرًا
AXI_S_WVALID	IN	أكتب صالحة
AXI_S_BREADY	IN	اكتب جاهزًا
AXI_S_ARID [3: 0]	IN	قراءة معرف العنوان
AXI_S_ARADDR [31: 0]	IN	اقرأ العنوان
AXI_S_ARLEN [3: 0]	IN	طول الانفجار
AXI_S_ARSIZE [1: 0]	IN	حجم الاندفاع
AXI_S_ARBURST [1: 0]	IN	نوع الانفجار
AXI_S_ARLOCK [1: 0]	IN	نوع القفل
AXI_S_ARVALID	IN	قراءة العنوان صحيح
AXI_S_RREADY	IN	قراءة العنوان جاهز
اسم المنفذ	اتجاه	وصف
AXI_S_CORE_RESET_N	IN	إعادة تعيين MDDR العالمية
AXI_S_RMW	IN	يشير إلى ما إذا كانت جميع وحدات البايت الخاصة بحارة 64 بت صالحة لجميع إيقاعات نقل AXI. يشير إلى أن جميع البايتات في جميع النبضات صالحة في الاندفاع ويجب أن تقوم وحدة التحكم افتراضيًا بكتابة الأوامر. يشير إلى أن بعض البايتات غير صالحة وأن وحدة التحكم يجب أن تكون افتراضيًا لأوامر RMW. يُصنف هذا على أنه إشارة النطاق الجانبي لقناة عنوان الكتابة AXI وهو صالح مع إشارة AWVALID. يُستخدم فقط عند تمكين ECC.

واجهة ناقل AHB0 

الجدول 3-6 • واجهة ناقل AHB0 

اسم المنفذ	اتجاه	وصف
AHB0_S_HREADYOUT	خارج	AHBL slave ready - عندما يشير ارتفاع الكتابة إلى أن العبد جاهز لقبول البيانات وعندما يكون مرتفعًا للقراءة يشير إلى أن البيانات صالحة.
AHB0_S_HRESP	خارج	حالة استجابة AHBL - عند ارتفاعها في نهاية المعاملة ، تشير إلى أن المعاملة قد اكتملت مع وجود أخطاء. عند الانخفاض في نهاية المعاملة ، يشير ذلك إلى أن المعاملة قد اكتملت بنجاح.
AHB0_S_HRDATA [31: 0]	خارج	AHBL قراءة البيانات - قراءة البيانات من العبد إلى السيد
AHB0_S_HSEL	IN	اختيار التابع لـ AHBL - عند التأكيد ، يكون التابع هو عبد AHBL المحدد حاليًا على ناقل AHB.
AHB0_S_HADDR [31: 0]	IN	عنوان AHBL - عنوان البايت على واجهة AHBL
AHB0_S_HBURST [2: 0]	IN	طول انفجار AHBL
AHB0_S_HSIZE [1: 0]	IN	حجم نقل AHBL - يشير إلى حجم التحويل الحالي (8/16/32 بايت المعاملات فقط)
AHB0_S_HTRANS [1: 0]	IN	نوع التحويل AHBL - يشير إلى نوع التحويل للمعاملة الحالية.
AHB0_S_HMASTLOCK	IN	قفل AHBL - عند التأكيد على أن التحويل الحالي جزء من معاملة مقفلة.
AHB0_S_HWRITE	IN	AHBL write - عندما يشير الارتفاع إلى أن المعاملة الحالية هي كتابة. عندما تشير القيمة المنخفضة إلى أن المعاملة الحالية تمت قراءتها.
AHB0_S_HREADY	IN	AHBL جاهز - عندما يكون مرتفعًا ، يشير إلى أن العبد جاهز لقبول معاملة جديدة.
AHB0_S_HWDATA [31: 0]	IN	AHBL write data - اكتب البيانات من السيد إلى التابع

واجهة ناقل AHB1 

الجدول 3-7 • واجهة ناقل AHB1

اسم المنفذ	اتجاه	وصف
AHB1_S_HREADYOUT	خارج	AHBL slave ready - عندما يكون مرتفعًا للكتابة ، يشير إلى أن العبد جاهز لقبول البيانات ، وعندما يكون مرتفعًا للقراءة ، يشير إلى أن البيانات صالحة.
AHB1_S_HRESP	خارج	حالة استجابة AHBL - عند ارتفاعها في نهاية المعاملة ، تشير إلى أن المعاملة قد اكتملت مع وجود أخطاء. عند الانخفاض في نهاية المعاملة ، يشير ذلك إلى أن المعاملة قد اكتملت بنجاح.
AHB1_S_HRDATA [31: 0]	خارج	AHBL قراءة البيانات - قراءة البيانات من العبد إلى السيد
AHB1_S_HSEL	IN	اختيار التابع لـ AHBL - عند التأكيد ، يكون التابع هو عبد AHBL المحدد حاليًا على ناقل AHB.
AHB1_S_HADDR [31: 0]	IN	عنوان AHBL - عنوان البايت على واجهة AHBL
AHB1_S_HBURST [2: 0]	IN	طول انفجار AHBL
AHB1_S_HSIZE [1: 0]	IN	حجم نقل AHBL - يشير إلى حجم النقل الحالي (8/16/32 بايت المعاملات فقط).
AHB1_S_HTRANS [1: 0]	IN	نوع التحويل AHBL - يشير إلى نوع التحويل للمعاملة الحالية.
AHB1_S_HMASTLOCK	IN	قفل AHBL - عند التأكيد ، يكون النقل الحالي جزءًا من معاملة مقفلة.
AHB1_S_HWRITE	IN	AHBL write - عندما تكون عالية ، تشير إلى أن المعاملة الحالية هي كتابة. عندما تكون منخفضة ، يشير ذلك إلى أن المعاملة الحالية تمت قراءتها.
AHB1_S_HREADY	IN	AHBL جاهز - عندما يكون مرتفعًا ، يشير إلى أن العبد جاهز لقبول معاملة جديدة.
AHB1_S_HWDATA [31: 0]	IN	AHBL write data - اكتب البيانات من السيد إلى التابع

دعم المنتج

تدعم مجموعة منتجات Microsemi SoC منتجاتها بخدمات دعم متنوعة ، بما في ذلك خدمة العملاء ، ومركز الدعم الفني للعملاء ، أ webالموقع والبريد الإلكتروني ومكاتب المبيعات في جميع أنحاء العالم. يحتوي هذا الملحق على معلومات حول الاتصال بـ Microsemi SoC Products Group واستخدام خدمات الدعم هذه.

خدمة العملاء 

اتصل بخدمة العملاء للحصول على دعم غير تقني للمنتجات ، مثل تسعير المنتج وترقيات المنتج ومعلومات التحديث وحالة الطلب والتفويض.
من أمريكا الشمالية، اتصل على 800.262.1060
من بقية العالم، اتصل على 650.318.4460
فاكس من أي مكان في العالم 408.643.6913

مركز الدعم الفني للعملاء 

تعمل مجموعة منتجات Microsemi SoC على تزويد مركز الدعم الفني للعملاء بمهندسين ذوي مهارات عالية يمكنهم المساعدة في الإجابة على أسئلة الأجهزة والبرامج والتصميمات الخاصة بمنتجات Microsemi SoC. يقضي مركز الدعم الفني للعملاء قدرًا كبيرًا من الوقت في إنشاء ملاحظات التطبيق ، والإجابات على أسئلة دورة التصميم الشائعة ، وتوثيق المشكلات المعروفة ، والأسئلة الشائعة المتنوعة. لذا ، قبل الاتصال بنا ، يرجى زيارة مواردنا عبر الإنترنت. من المحتمل جدًا أننا قد أجبنا بالفعل على أسئلتك.

الدعم الفني 

قم بزيارة دعم العملاء webموقع (www.microsemi.com/soc/support/search/default.aspx) لمزيد من المعلومات والدعم. العديد من الإجابات المتاحة على البحث web تتضمن الموارد الرسوم البيانية والرسوم التوضيحية وروابط لمصادر أخرى على webموقع.

Webموقع

يمكنك تصفح مجموعة متنوعة من المعلومات الفنية وغير الفنية على الصفحة الرئيسية لشركة نفط الجنوب ، على www.microsemi.com/soc.

الاتصال بمركز الدعم الفني للعملاء 

يعمل في مركز الدعم الفني مهندسون ذوو مهارات عالية. يمكن الاتصال بمركز الدعم الفني عن طريق البريد الإلكتروني أو من خلال Microsemi SoC Products Group webموقع.

بريد إلكتروني

يمكنك توصيل أسئلتك الفنية إلى عنوان البريد الإلكتروني الخاص بنا وتلقي الإجابات عن طريق البريد الإلكتروني أو الفاكس أو الهاتف. أيضًا ، إذا كانت لديك مشكلات في التصميم ، يمكنك إرسال تصميمك بالبريد الإلكتروني fileلتلقي المساعدة. نحن نراقب حساب البريد الإلكتروني باستمرار على مدار اليوم. عند إرسال طلبك إلينا ، يرجى التأكد من تضمين اسمك الكامل واسم الشركة ومعلومات الاتصال الخاصة بك لمعالجة طلبك بكفاءة. عنوان البريد الإلكتروني للدعم الفني هو soc_tech@microsemi.com.

حالاتي 

يمكن لعملاء Microsemi SoC Products Group إرسال الحالات الفنية وتتبعها عبر الإنترنت من خلال الانتقال إلى My Case

خارج الولايات المتحدة 

يمكن للعملاء الذين يحتاجون إلى مساعدة خارج المناطق الزمنية للولايات المتحدة إما الاتصال بالدعم الفني عبر البريد الإلكتروني (soc_tech@microsemi.com) أو اتصل بمكتب مبيعات محلي. يمكن العثور على قوائم مكتب المبيعات في www.microsemi.com/soc/company/contact/default.aspx.

ITAR الدعم الفني

للحصول على الدعم الفني بشأن RH و RT FPGAs التي تنظمها لوائح التجارة الدولية في الأسلحة (ITAR) ، اتصل بنا عبر soc_tech_itar@microsemi.com. بدلاً من ذلك ، ضمن حالاتي ، حدد نعم في القائمة المنسدلة إيتار. للحصول على قائمة كاملة من Microsemi FPGAs الخاضعة لتنظيم ITAR ، قم بزيارة ITAR web صفحة.

تقدم شركة Microsemi Corporation (NASDAQ: MSCC) مجموعة شاملة من حلول أشباه الموصلات في مجالات: الطيران والدفاع والأمن. المؤسسة والاتصالات ؛ وأسواق الطاقة الصناعية والبديلة. تشتمل المنتجات على أجهزة تناظرية و RF عالية الأداء وعالية الموثوقية وإشارات مختلطة ودوائر متكاملة للترددات الراديوية و SoCs قابلة للتخصيص و FPGAs وأنظمة فرعية كاملة. يقع المقر الرئيسي لشركة Microsemi في أليسو فيجو ، كاليفورنيا. تعرف على المزيد على www.microsemi.com.

© 2014 شركة Microsemi. كل الحقوق محفوظة. Microsemi وشعار Microsemi هما علامتان تجاريتان لشركة Microsemi Corporation. جميع العلامات التجارية وعلامات الخدمة الأخرى مملوكة لأصحابها المعنيين.

المقر الرئيسي لشركة Microsemi
One Enterprise، Aliso Viejo CA 92656 USA
داخل الولايات المتحدة الأمريكية: +1 949-380-6100
مبيعات: +1 949-380-6136
الفاكس: +1 949-215-4996

المستندات / الموارد

تكوين وحدة التحكم Microsemi SmartFusion2 FPGA Fabric DDR [بي دي اف] دليل المستخدم تكوين وحدة التحكم SmartFusion2 FPGA Fabric DDR ، SmartFusion2 ، FPGA Fabric DDR Controller ، تكوين وحدة التحكم

مراجع

• دليل المستخدم