د مایکروسي سمارټ فیوژن 2 FPGA فیبریک DDR کنټرولر تنظیم کونکي لارښود

پیژندنه

د SmartFusion2 FPGA دوه سرایت شوي DDR کنټرولرونه لري - یو د MSS (MDDR) له لارې د لاسرسي وړ او بل یې د FPGA فیبرک (FDDR) څخه مستقیم لاسرسي لپاره ټاکل شوی. MDDR او FDDR دواړه د چپ چپ DDR حافظې کنټرولوي.
د فیبرک DDR کنټرولر په بشپړ ډول تنظیم کولو لپاره تاسو باید:

1. د DDR کنټرولر تنظیم کولو لپاره د فابریک خارجي حافظې DDR کنټرولر تنظیم کونکي وکاروئ ، د دې ډیټاپاټ بس انٹرفیس (AXI یا AHBLite) غوره کړئ ، او د DDR ساعت فریکونسۍ او همدارنګه د فیبرک ډیټاپاټ ساعت فریکوینسي غوره کړئ.
2. د DDR کنټرولر راجسترونو لپاره د راجستر ارزښتونه تنظیم کړئ ترڅو ستاسو د بهرني DDR حافظې ځانګړتیاو سره سمون ولري.
3. د فابریک DDR د کارونکي غوښتنلیک برخې په توګه انسټیټ کړئ او د ډیټاپاټ اړیکې رامینځته کړئ.
4. د DDR کنټرولر د APB ترتیب کولو انٹرفیس سره وصل کړئ لکه څنګه چې د پریفیریل ابتکار حل لخوا تعریف شوی.

د فابریک بهرنۍ حافظې DDR کنټرولر ترتیب کوونکی

د فیبریک خارجي حافظې DDR (FDDR) ترتیب کوونکی د ټول ډیټاپاټ تنظیم کولو لپاره کارول کیږي او د فیبرک DDR کنټرولر لپاره د بهرني DDR حافظې پیرامیټرې.

شکل 1-1 • د FDDR ترتیب کوونکی اوورview

د حافظې ترتیبات 

په MDDR کې ستاسو د حافظې اختیارونو تنظیم کولو لپاره د حافظې ترتیبات وکاروئ.

• د حافظې ډول - LPDDR، DDR2، یا DDR3
• د معلوماتو پراخوالی - 32-bit، 16-bit یا 8-bit
• د ساعت فریکونسۍ - هر ارزښت (عشاریه/فرق) د 20 MHz څخه تر 333 MHz پورې
• SECDED فعال شوی ECC - آن یا بند
• د پته نقشه کول – {لاره، بانګ، کالم}، {بانک، قطار، کالم}

د فیبرک انٹرفیس تنظیمات 

د FPGA پارچه انٹرفیس - دا د FDDR او FPGA ډیزاین تر مینځ د ډیټا انٹرفیس دی. ځکه چې FDDR د حافظې کنټرولر دی، دا موخه ده چې په AXI یا AHB بس کې غلام وي. د بس ماسټر د بس لیږد پیل کوي، کوم چې په بدل کې د FDDR لخوا د حافظې لیږد په توګه تشریح کیږي او د آف چپ DDR حافظې ته لیږل کیږي. د FDDR پارچه انٹرفیس اختیارونه دي:

• د AXI-64 انٹرفیس کارول – یو ماسټر د 64-bit\ AXI انٹرفیس له لارې FDDR ته لاسرسی لري.
• د واحد AHB-32 انٹرفیس کارول – یو ماسټر د واحد 32-bit AHB انٹرفیس له لارې FDDR ته لاسرسی لري.
• د دوه AHB-32 انٹرفیسونو کارول – دوه ماسټران د دوه 32-bit AHB انٹرفیسونو په کارولو سره FDDR ته لاسرسی لري.

د FPGA ساعت ویشونکی - د DDR کنټرولر ساعت (CLK_FDDR) او د فیبرک انٹرفیس کنټرول ساعت (CLK_FIC64) ترمینځ د فریکونسۍ تناسب مشخص کوي. د CLK_FIC64 فریکونسۍ باید د AHB/AXI فرعي سیسټم سره مساوي وي چې د FDDR AHB/AXI بس انٹرفیس سره وصل وي. د مثال لپارهampکه تاسو د DDR RAM په 200 MHz کې پرمخ وړئ او ستاسو د فیبرک/AXI فرعي سیسټم په 100 MHz کې پرمخ ځي، تاسو باید د 2 ویشونکی وټاکئ (شکل 1-2).

شکل 1-2 • د فیبریک انٹرفیس ترتیبات – د AXI انٹرفیس او د FDDR ساعت ویشونکي تړون

ټوکر وکاروئ PLL لایک - که چیرې CLK_BASE د فیبریک CCC څخه سرچینه اخیستل کیږي، تاسو کولی شئ د فیبرک CCC LOCK محصول د FDDR FAB_PLL_LOCK ان پټ سره وصل کړئ. CLK_BASE ثبات نلري تر هغه چې د فیبرک CCC لاک نه وي. نو ځکه، مایکروسمي وړاندیز کوي چې تاسو FDDR په ری سیٹ کې وساتئ (د بیلګې په توګه د CORE_RESET_N انپټ ټینګار وکړئ) تر هغه چې CLK_BASE مستحکم وي. د فابریک CCC LOCK محصول په ګوته کوي چې د فابریک CCC تولید ساعتونه مستحکم دي. د FAB_PLL_LOCK استعمال انتخاب په چک کولو سره، تاسو کولی شئ د FDDR د FAB_PLL_LOCK ان پټ پورټ افشا کړئ. بیا تاسو کولی شئ د فابریک CCC LOCK محصول د FDDR FAB_PLL_LOCK ان پټ سره وصل کړئ.

د IO ډرایو ځواک 

د خپل DDR I/O لپاره د لاندې ډرایو ځواک څخه یو غوره کړئ:

• د نیم چلولو ځواک
• د بشپړ ډرایو ځواک

ستاسو د DDR حافظې ډول او د I/O ځواک پورې اړه لري چې تاسو یې غوره کوئ، Libero SoC ستاسو د FDDR سیسټم لپاره د DDR I/O معیار په لاندې ډول ټاکي:

د DDR حافظې ډول	د نیم چلولو ځواک	د بشپړ ډرایو ځواک
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRI

مداخلې فعال کړئ 

FDDR د دې وړتیا لري چې مداخلې راپورته کړي کله چې ځانګړي ټاکل شوي شرایط راضي وي. په FDDR ترتیب کونکي کې مداخلې فعال کړئ چیک کړئ که تاسو غواړئ دا مداخلې په خپل غوښتنلیک کې وکاروئ.
دا د FDDR مثال کې د مداخلې سیګنالونه افشا کوي. تاسو کولی شئ دا مداخلې سیګنالونه وصل کړئ لکه څنګه چې ستاسو ډیزاین اړتیا لري. لاندې د مداخلې نښې او د دوی مخکیني شرایط شتون لري:

• FIC_INT – رامینځته کیږي کله چې د ماسټر او FDDR ترمینځ معامله کې کومه تېروتنه شتون ولري
• IO_CAL_INT – تاسو ته وړتیا درکوي د APB ترتیب کولو انٹرفیس له لارې د DDR کنټرولر راجسترونو ته د لیکلو له لارې د DDR I/O بیا تنظیم کړئ. کله چې کیلیبریشن بشپړ شي، دا مداخله پورته کیږي. د I/O بیاکتنې په اړه د جزیاتو لپاره، د مایکروسیمي سمارټ فیوژن 2 کاروونکو لارښود ته مراجعه وکړئ.
• PLL_LOCK_INT – په ګوته کوي چې FDDR FPLL تړل شوی
• PLL_LOCKLOST_INT – په ګوته کوي چې د FDDR FPLL تالا له لاسه ورکړی
• FDDR_ECC_INT – ښیي چې یو یا دوه بټ خطا کشف شوې

د فیبرک کلاک فریکونسی 

د ساعت فریکوینسي محاسبه ستاسو د اوسني ساعت فریکونسۍ او د CLOCK ویشونکي پراساس ، په MHz کې ښودل شوي.
د فیبرک کلاک فریکونسی (په MHz کې) = د ساعت فریکونسی / د ساعت ویشونکی

د حافظې بانډ ویت 

په Mbps کې ستاسو د اوسني ساعت فریکوینسي ارزښت پراساس د حافظې بینډ ویت محاسبه.
د حافظې بانډ ویت (په Mbps کې) = 2 * د ساعت فریکونسی

ټول بانډ ویت

په Mbps کې ستاسو د اوسني ساعت فریکونسۍ ، ډیټا پلنوالي او د کلاک ویشونکي پراساس د ټول بینډ ویت محاسبه.
ټول بانډ ویت (په Mbps کې) = (2 * د ساعت فریکونسی * د ډیټا عرض) / د ساعت ویشونکی

د FDDR کنټرولر ترتیب

کله چې تاسو بهرنۍ DDR حافظې ته د لاسرسي لپاره د فیبرک DDR کنټرولر کاروئ ، د DDR کنټرولر باید د چلولو وخت کې تنظیم شي. دا د وقف شوي DDR کنټرولر ترتیب کولو راجسترونو ته د ترتیب کولو ډیټا لیکلو سره ترسره کیږي. د دې ترتیب کولو ډاټا د بهرني DDR حافظې او ستاسو غوښتنلیک ځانګړتیاو پورې اړه لري. دا برخه تشریح کوي چې څنګه د FDDR کنټرولر ترتیب کونکي کې د دې ترتیب کولو پیرامیټرو ته ننوځي او څنګه د ترتیب کولو ډیټا د عمومي پریفیریل ابتکار حل برخې په توګه اداره کیږي. د پریفیرال ابتکار حل په اړه د مفصلو معلوماتو لپاره د پیریفیرل پیل کولو کارونکي لارښود ته مراجعه وکړئ.

د فابریک DDR کنټرول راجستر 

د فیبرک DDR کنټرولر د راجسترونو سیټ لري چې د چلولو په وخت کې تنظیم کولو ته اړتیا لري. د دې راجسترونو لپاره د ترتیب کولو ارزښت مختلف پیرامیټونه څرګندوي (د مثال لپارهample، DDR حالت، PHY عرض، د برټ حالت، ECC، او داسې نور). د DDR کنټرولر ترتیب کولو راجسترونو په اړه د جزیاتو لپاره، د مایکروسیمي سمارټ فیوژن 2 کارونکي لارښود ته مراجعه وکړئ.

د فابریک DDR د راجستر کولو ترتیب 

د حافظې ابتکار (شکل 2-1) او د حافظې وخت (شکل 2-2) ټبونه وکاروئ ترڅو پیرامیټرونه دننه کړئ چې ستاسو د DDR حافظې او غوښتنلیک سره مطابقت لري. هغه ارزښتونه چې تاسو په دې ټبونو کې دننه کوئ په اتوماتيک ډول د راجستر مناسب ارزښتونو ته ژباړل کیږي. کله چې تاسو یو مشخص پیرامیټر کلیک کړئ، د هغې اړوند راجستر د راجستر توضیحاتو کړکۍ کې تشریح کیږي (شکل 1-1 په 4 مخ کې).

شکل 2-1 • د FDDR ترتیب - د یادښت پیل کولو ټب

شکل 2-2 • د FDDR ترتیب - د یادښت وخت ټب

د DDR ترتیب واردول Files

د حافظې ابتکار او د وخت ټبونو په کارولو سره د DDR حافظې پیرامیټونو ته د ننوتلو سربیره ، تاسو کولی شئ د DDR راجستر ارزښتونه له یو څخه وارد کړئ. file. د دې کولو لپاره، د وارداتو ترتیب تڼۍ کلیک وکړئ او متن ته لاړ شئ file د DDR راجستر نومونه او ارزښتونه لري. شکل 2-3 د وارداتو ترتیب ترکیب ښیي.

شکل 2-3 • د DDR راجستر ترتیب File نحو

یادونه: که تاسو د GUI په کارولو سره د ننوتلو پرځای د راجستر ارزښتونو واردول غوره کړئ، تاسو باید ټول اړین راجستر ارزښتونه مشخص کړئ. د توضیحاتو لپاره د SmartFusion2 کارن لارښود ته مراجعه وکړئ

د DDR ترتیب صادرول Files

تاسو کولی شئ د اوسني راجستر تنظیم کولو ډاټا په متن کې صادر کړئ file. دا file د راجستر ارزښتونه به ولري چې تاسو وارد کړي (که کوم وي) او همدارنګه هغه چې د GUI پیرامیټونو څخه محاسبه شوي چې تاسو پدې ډیالوګ بکس کې داخل کړي.
که تاسو غواړئ هغه بدلونونه چې تاسو د DDR راجستر ترتیب کې کړي دي بیرته راګرځول غواړئ، تاسو کولی شئ دا د ډیفالټ بیا رغولو سره ترسره کړئ. دا ټول د راجستر ترتیبات ډیټا حذف کوي او تاسو باید دا ډاټا بیا وارد کړئ یا بیا دننه کړئ. ډاټا د هارډویر ری سیٹ ارزښتونو ته بیا تنظیم شوي.

تولید شوي ډاټا 

د تشکیلاتو د جوړولو لپاره په OK کلیک وکړئ. په عمومي، د حافظې وخت او د حافظې د پیل کولو ټبونو کې ستاسو د ننوتلو پراساس، د FDDR ترتیب کوونکی د ټولو DDR تشکیلاتو راجسترونو لپاره ارزښتونه محاسبه کوي او دا ارزښتونه ستاسو د فرم ویئر پروژې او سمولیشن ته صادروي. files. صادر شوي دي file ترکیب په 2-4 شکل کې ښودل شوی.

شکل 2-4 • صادر شوی DDR راجستر ترتیب File نحو

فرم ویئر

کله چې تاسو سمارټ ډیزاین تولید کړئ، لاندې files په /firmware/drivers_config/sys_config ډایرکټر کې رامینځته کیږي. دا files د CMSIS فرم ویئر کور لپاره اړین دي چې په سمه توګه تالیف کړي او ستاسو د اوسني ډیزاین په اړه معلومات ولري، پشمول د MSS لپاره د پردې ترتیب کولو ډاټا او د ساعت ترتیب کولو معلومات. دا ترمیم مه کوئ fileپه لاسي ډول، لکه څنګه چې دوی هرکله چې ستاسو د روټ ډیزاین بیا رغول کیږي بیا جوړیږي.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h - د MDDR ترتیب کولو ډاټا.
• sys_config_fddr_define.h - د FDDR ترتیب ډاټا.
• sys_config_mss_clocks.h – د MSS ساعتونو ترتیب

سمول

کله چې تاسو د خپل MSS سره تړلې سمارټ ډیزاین تولید کړئ، لاندې سمول files په /سیمولیشن لارښود کې رامینځته کیږي:

• test.bfm - د لوړې کچې BFM file دا لومړی ځل د هرې سمولیشن په جریان کې اجرا کیږي چې د SmartFusion2 MSS Cortex-M3 پروسیسر تمرین کوي. دا په دې ترتیب کې peripheral_init.bfm او user.bfm اجرا کوي.
• peripheral_init.bfm - د BFM طرزالعمل لري چې د CMSIS::SystemInit() فعالیت تقلید کوي مخکې له دې چې تاسو اصلي() طرزالعمل ته ننوځئ. دا د ډیزاین کې کارول شوي هر پریفیرال لپاره د تنظیم کولو ډیټا کاپي کوي د سم پرفیریل تشکیلاتو راجسترونو ته او بیا انتظار کوي چې ټول پریفیرالونه چمتو شي مخکې لدې چې ادعا وکړي چې کارونکي کولی شي دا پریفیرونه وکاروي.
• FDDR_init.bfm - د BFM لیکلو کمانډونه لري چې د DDR کنټرولر راجسترونو کې د فیبرک DDR ترتیب کولو راجسټر ډیټا لیکلو سره چې تاسو داخل کړی (د ایډیټ راجسترونو ډیالوګ بکس په کارولو سره) لیکل کوي.
• user.bfm - د کارونکي امرونو لپاره ټاکل شوی. تاسو کولی شئ پدې کې د خپل BFM کمانډونو اضافه کولو سره ډیټاپاټ سمولیټ کړئ file. په دې کې امرونه file د peripheral_init.bfm بشپړولو وروسته به اجرا شي.

په کارولو سره files پورته ، د ترتیب کولو لاره په اوتومات ډول سمول شوې. تاسو یوازې د user.bfm ترمیم ته اړتیا لرئ file د ډیټاپاټ سمولو لپاره. test.bfm، peripheral_init.bfm، یا MDDR_init.bfm مه ایډیټ کړئ fileد دې په څیر files هرکله چې ستاسو د ریښې ډیزاین له سره رامینځته کیږي بیا جوړیږي.

د فیبرک DDR ترتیب کولو لاره 

د پریفیریل ابتکار حل ته اړتیا لري چې د فیبرک DDR ترتیب کولو راجسټر ارزښتونو مشخص کولو سربیره ، تاسو په MSS (FIC_2) کې د APB ترتیب کولو ډیټا لاره تنظیم کړئ. د SystemInit() فنکشن د FIC_2 APB انٹرفیس له لارې د FDDR تشکیلاتو راجسترونو ته ډاټا لیکي.

یادونه: که تاسو د سیسټم جوړونکي کاروئ نو د ترتیب کولو لاره په اوتومات ډول تنظیم شوې او وصل کیږي.

شکل 2-5 • FIC_2 ترتیب کوونکی اوورview

د FIC_2 انٹرفیس تنظیم کولو لپاره:

1. د MSS ترتیب کونکي څخه د FIC_2 ترتیب کونکي ډیالوګ (شکل 2-5) خلاص کړئ.
2. د Cortex-M3 اختیار په کارولو سره د پیل کولو پیریفیریل غوره کړئ.
3. ډاډ ترلاسه کړئ چې د MSS DDR چک شوی، لکه څنګه چې د فابریک DDR/SERDES بلاکونه دي که تاسو یې کاروئ.
4. د خپل تنظیماتو خوندي کولو لپاره په OK کلیک وکړئ. دا د FIC_2 ترتیب کولو بندرونه ښکاره کوي (کلاک، ری سیٹ، او د APB بس انٹرفیس)، لکه څنګه چې په 2-6 شکل کې ښودل شوي.
5. MSS تولید کړئ. د FIC_2 بندرونه (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK او FIC_2_APB_M_RESET_N) اوس په MSS انٹرفیس کې افشا شوي او د پریفیرال ابتدايي حل حل سره سم د CoreSF2Config او CoreSF2Reset سره وصل کیدی شي.

شکل 2-6 • FIC_2 بندرونه

د بندر توضیحات

د FDDR اصلي بندرونه 

جدول 3-1 • د FDDR اصلي بندرونه

د بندر نوم	هدایت	تفصیل
CORE_RESET_N	IN	د FDDR کنټرولر بیا تنظیم کول
CLK_BASE	IN	د FDDR پارچه انٹرفیس ساعت
FPLL_LOCK	بهر	د FDDR PLL لاک محصول - لوړ کله چې FDDR PLL لاک وي
CLK_BASE_PLL_LOCK	IN	د فیبرک PLL لاک ان پټ. دا آخذه یوازې هغه وخت ښکاره کیږي کله چې د FAB_PLL_LOCK استعمال انتخاب غوره شوی وي.

د بندرونو مداخله

د بندرونو دا ډله افشا کیږي کله چې تاسو د مداخلې فعالولو اختیار غوره کړئ.

جدول 3-2 • د بندرونو مداخله

د بندر نوم	هدایت	تفصیل
PLL_LOCK_INT	بهر	ادعا کوي کله چې FDDR PLL لاک شي.
PLL_LOCKLOST_INT	بهر	ادعا کوي کله چې د FDDR PLL لاک ورک شوی وي.
ECC_INT	بهر	ادعا کوي کله چې د ECC پیښه پیښیږي.
IO_CALIB_INT	بهر	ادعا کوي کله چې I/O کیلیبریشن بشپړ شي.
FIC_INT	بهر	ادعا کوي کله چې د فیبریک انٹرفیس کې د AHB/AXI پروتوکول کې تېروتنه شتون ولري.

د APB3 ترتیب کولو انٹرفیس 

جدول 3-3 • د APB3 ترتیب کولو انٹرفیس

د بندر نوم	هدایت	تفصیل
APB_S_PENABLE	IN	غلام فعال کړئ
APB_S_PSEL	IN	غلام انتخاب
APB_S_PWRITE	IN	Enable ولیکئ
APB_S_PADDR[10:2]	IN	پته
APB_S_PWDATA[15:0]	IN	ډاټا ولیکئ
APB_S_PREADY	بهر	غلام چمتو دی
APB_S_PSLVERR	بهر	د غلام تېروتنه
APB_S_PRDATA[15:0]	بهر	ډاټا ولولئ
APB_S_PRESET_N	IN	د غلام بیا تنظیم
APB_S_PCLK	IN	ساعت

د DDR PHY انٹرفیس 

جدول 3-4 • د DDR PHY انٹرفیس 

د بندر نوم	هدایت	تفصیل
FDDR_CAS_N	بهر	DRAM CASN
FDDR_CKE	بهر	DRAM CKE
FDDR_CLK	بهر	ساعت، P اړخ
FDDR_CLK_N	بهر	ساعت، N اړخ
FDDR_CS_N	بهر	DRAM CSN
FDDR_ODT	بهر	DRAM ODT
FDDR_RAS_N	بهر	DRAM RASN
FDDR_RESET_N	بهر	د DDR3 لپاره DRAM بیا تنظیم کړئ
FDDR_WE_N	بهر	DRAM WEN
FDDR_ADDR[15:0]	بهر	د ډرام پته بټونه
FDDR_BA[2:0]	بهر	د ډرام بانک پته
FDDR_DM_RDQS[4:0]	INOUT	د ډرام ډیټا ماسک
FDDR_DQS[4:0]	INOUT	د ډرام ډیټا سټروب ان پټ/آؤټ پوټ - P اړخ
FDDR_DQS_N[4:0]	INOUT	د ډرام ډیټا سټروب ان پټ/آؤټ پوټ – N اړخ
FDDR_DQ[35:0]	INOUT	د DRAM ډیټا ان پټ/آؤټ پټ
FDDR_FIFO_WE_IN[2:0]	IN	FIFO په سیګنال کې
FDDR_FIFO_WE_OUT[2:0]	بهر	د FIFO بهر سیګنال
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	د ډرام ډیټا ماسک
FDDR_DQS ([3:0]/[1:0]/[0])	INOUT	د ډرام ډیټا سټروب ان پټ/آؤټ پوټ - P اړخ
FDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	د ډرام ډیټا سټروب ان پټ/آؤټ پوټ – N اړخ
FDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	د DRAM ډیټا ان پټ/آؤټ پټ
FDDR_DQS_TMATCH_0_IN	IN	FIFO په سیګنال کې
FDDR_DQS_TMATCH_0_OUT	بهر	د FIFO بهر سیګنال
FDDR_DQS_TMATCH_1_IN	IN	FIFO په سیګنال کې (یوازې 32-bit)
FDDR_DQS_TMATCH_1_OUT	بهر	د FIFO بهر سیګنال (یوازې 32-bit)
FDDR_DM_RDQS_ECC	INOUT	د ډرام ECC ډیټا ماسک
FDDR_DQS_ECC	INOUT	د ډرام ECC ډیټا سټروب ان پټ/آؤټ پټ - P اړخ
FDDR_DQS_ECC_N	INOUT	د ډرام ECC ډیټا سټروب ان پټ/آؤټ پوټ – N اړخ
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC ډیټا ان پټ/آؤټ پټ
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO په سیګنال کې
FDDR_DQS_TMATCH_ECC_OUT	بهر	د ECC FIFO بهر سیګنال (یوازې 32-bit)

یادونه: د ځینې بندرونو لپاره د پورټ پلنوالی د PHY چوکۍ انتخاب پورې اړه لري. نوټیشن "[a:0]/ [b:0]/[c:0]" د داسې بندرونو د ښودلو لپاره کارول کیږي، چیرته چې "[a:0]" د پورټ عرض ته اشاره کوي کله چې د 32-bit PHY عرض وټاکل شي , "[b:0]" د 16-bit PHY عرض سره مطابقت لري، او "[c:0]" د 8-bit PHY عرض سره مطابقت لري.

د AXI بس انٹرفیس 

جدول 3-5 • د AXI بس انٹرفیس

د بندر نوم	هدایت	تفصیل
AXI_S_AWREADY	بهر	چمتو پته ولیکئ
AXI_S_WREADY	بهر	چمتو پته ولیکئ
AXI_S_BID[3:0]	بهر	د ځواب ID
AXI_S_BRESP[1:0]	بهر	ځواب ولیکئ
AXI_S_BVALID	بهر	ځواب ولیکئ معتبر
AXI_S_ARREADY	بهر	د لوستلو پته چمتو ده
AXI_S_RID[3:0]	بهر	ID ولولئ Tag
AXI_S_RRESP[1:0]	بهر	ځواب ولولئ
AXI_S_RDATA[63:0]	بهر	ډاټا ولولئ
AXI_S_RLAST	بهر	وروستی ولولئ - دا سیګنال په لوستلو کې وروستی لیږد په ګوته کوي.
AXI_S_RVALID	بهر	د اعتبار وړ پته ولولئ
AXI_S_AWID[3:0]	IN	د ادرس ID ولیکئ
AXI_S_AWADDR[31:0]	IN	ادرس ولیکئ
AXI_S_AWLEN[3:0]	IN	د سوځیدنې اوږدوالی
AXI_S_AWSIZE[1:0]	IN	د ټوټې اندازه
AXI_S_AWBURST[1:0]	IN	د چاودنې ډول
AXI_S_AWLOCK[1:0]	IN	د بند ډول - دا سیګنال د لیږد اټومي ځانګړتیاو په اړه اضافي معلومات چمتو کوي.
AXI_S_AWVALID	IN	د اعتبار وړ پته ولیکئ
AXI_S_WID[3:0]	IN	د معلوماتو ID ولیکئ tag
AXI_S_WDATA[63:0]	IN	ډاټا ولیکئ
AXI_S_WSTRB[7:0]	IN	سټروبونه ولیکئ
AXI_S_WLAST	IN	وروستی ولیکئ
AXI_S_WVALID	IN	د اعتبار وړ ولیکئ
AXI_S_BREADY	IN	چمتو ولیکئ
AXI_S_ARID[3:0]	IN	د ادرس ID ولولئ
AXI_S_ARADDR[31:0]	IN	ادرس ولولئ
AXI_S_ARLEN[3:0]	IN	د سوځیدنې اوږدوالی
AXI_S_ARSIZE[1:0]	IN	د ټوټې اندازه
AXI_S_ARBURST[1:0]	IN	د چاودنې ډول
AXI_S_ARLOCK[1:0]	IN	د بند ډول
AXI_S_ARVALID	IN	د اعتبار وړ پته ولولئ
AXI_S_RREADY	IN	د لوستلو پته چمتو ده
د بندر نوم	هدایت	تفصیل
AXI_S_CORE_RESET_N	IN	د MDDR ګلوبل ری سیٹ
AXI_S_RMW	IN	دا په ګوته کوي چې ایا د 64-bit لین ټول بایټونه د AXI لیږد ټولو بیټونو لپاره د اعتبار وړ دي. په ګوته کوي چې په ټولو بیټونو کې ټول بایټونه په برسټ کې اعتبار لري او کنټرولر باید د کمانډ لیکلو لپاره ډیفالټ وي. په ګوته کوي چې ځینې بایټونه ناسم دي او کنټرولر باید د RMW کمانډونو ته ډیفالټ کړي. دا د AXI لیکلو پته چینل سایډ بانډ سیګنل په توګه طبقه بندي شوی او د AWVALID سیګنال سره اعتبار لري. یوازې هغه وخت کارول کیږي کله چې ECC فعال وي.

د AHB0 بس انٹرفیس 

جدول 3-6 • AHB0 بس انٹرفیس 

د بندر نوم	هدایت	تفصیل
AHB0_S_HREADYOUT	بهر	د AHBL غلام چمتو دی - کله چې د لیکلو لپاره لوړ وي دا په ګوته کوي چې غلام د معلوماتو منلو ته چمتو دی او کله چې د لوستلو لپاره لوړ وي دا په ګوته کوي چې ډاټا اعتبار لري.
AHB0_S_HRESP	بهر	د AHBL غبرګون حالت - کله چې د لیږد په پای کې لوړ چلول ښیي چې معامله د غلطیو سره بشپړه شوې. کله چې د راکړې ورکړې په پای کې ټیټ چلول ښیي چې معامله په بریالیتوب سره بشپړه شوې.
AHB0_S_HRDATA[31:0]	بهر	AHBL ډاټا لوستل - د غلام څخه ماسټر ته ډاټا ولولئ
AHB0_S_HSEL	IN	د AHBL غلام انتخاب - کله چې ادعا کیږي، غلام اوس مهال د AHB بس کې غوره شوی AHBL غلام دی.
AHB0_S_HADDR[31:0]	IN	د AHBL پته - د AHBL انٹرفیس کې د بایټ پته
AHB0_S_HBURST[2:0]	IN	د AHBL برسټ اوږدوالی
AHB0_S_HSIZE[1:0]	IN	د AHBL لیږد اندازه - د اوسني لیږد اندازه په ګوته کوي (یوازې 8/16/32 بایټ لیږدونه)
AHB0_S_HTRANS[1:0]	IN	د AHBL لیږد ډول - د اوسني لیږد لیږد ډول په ګوته کوي.
AHB0_S_HMASTLOCK	IN	د AHBL قفل - کله چې ادعا کیږي اوسنی لیږد د تړل شوي لیږد برخه ده.
AHB0_S_HWRITE	IN	د AHBL لیکل - کله چې لوړ ښیي چې اوسنی معامله یو لیکل دی. کله چې ټیټ ښیي چې اوسنی معامله لوستل کیږي.
AHB0_S_HREADY	IN	AHBL چمتو دی - کله چې لوړ وي، دا په ګوته کوي چې غلام د نوي لیږد منلو ته چمتو دی.
AHB0_S_HWDATA[31:0]	IN	AHBL ډاټا لیکي - د ماسټر څخه غلام ته ډاټا ولیکئ

د AHB1 بس انٹرفیس 

جدول 3-7 • AHB1 بس انٹرفیس

د بندر نوم	هدایت	تفصیل
AHB1_S_HREADYOUT	بهر	د AHBL غلام چمتو دی - کله چې د لیکلو لپاره لوړ وي، دا په ګوته کوي چې غلام د معلوماتو منلو ته چمتو دی، او کله چې د لوستلو لپاره لوړ وي، دا په ګوته کوي چې ډاټا اعتبار لري.
AHB1_S_HRESP	بهر	د AHBL غبرګون حالت - کله چې د لیږد په پای کې لوړ چلول ښیي چې معامله د غلطیو سره بشپړه شوې. کله چې د راکړې ورکړې په پای کې ټیټ وي، دا په ګوته کوي چې معامله په بریالیتوب سره بشپړه شوې.
AHB1_S_HRDATA[31:0]	بهر	AHBL ډاټا لوستل - د غلام څخه ماسټر ته ډاټا ولولئ
AHB1_S_HSEL	IN	د AHBL غلام انتخاب - کله چې ادعا کیږي، غلام اوس مهال د AHB بس کې غوره شوی AHBL غلام دی.
AHB1_S_HADDR[31:0]	IN	د AHBL پته - د AHBL انٹرفیس کې د بایټ پته
AHB1_S_HBURST[2:0]	IN	د AHBL برسټ اوږدوالی
AHB1_S_HSIZE[1:0]	IN	د AHBL لیږد اندازه - د اوسني لیږد اندازه په ګوته کوي (یوازې 8/16/32 بایټ لیږدونه).
AHB1_S_HTRANS[1:0]	IN	د AHBL لیږد ډول - د اوسني لیږد لیږد ډول په ګوته کوي.
AHB1_S_HMASTLOCK	IN	د AHBL تالا - کله چې ادعا کیږي، اوسنی لیږد د تړل شوي لیږد برخه ده.
AHB1_S_HWRITE	IN	د AHBL لیکل - کله چې لوړ وي، دا په ګوته کوي چې اوسنی معامله یو لیک دی. کله چې ټیټ وي، دا په ګوته کوي چې اوسنی لیږد لوستل کیږي.
AHB1_S_HREADY	IN	AHBL چمتو دی - کله چې لوړ وي، دا په ګوته کوي چې غلام د نوي لیږد منلو ته چمتو دی.
AHB1_S_HWDATA[31:0]	IN	AHBL ډاټا لیکي - د ماسټر څخه غلام ته ډاټا ولیکئ

د محصول ملاتړ

د مایکروسیمي SoC محصولاتو ګروپ خپل محصولات د مختلف ملاتړ خدماتو سره ملاتړ کوي ، پشمول د پیرودونکي خدمت ، د پیرودونکي تخنیکي ملاتړ مرکز ، webسایټ، بریښنایی میل، او په ټوله نړۍ کې د پلور دفترونه. دا ضمیمه د مایکروسیمي SoC محصولاتو ګروپ سره اړیکه نیولو او د دې ملاتړ خدماتو کارولو په اړه معلومات لري.

د پیرودونکو خدمت 

د غیر تخنیکي محصول مالتړ لپاره د پیرودونکي خدماتو سره اړیکه ونیسئ، لکه د محصول قیمت، د محصول لوړول، تازه معلومات، د امر حالت، او واک ورکول.
د شمالي امریکا څخه، 800.262.1060 ته زنګ ووهئ
د نورې نړۍ څخه، 650.318.4460 ته زنګ ووهئ
فکس، د نړۍ له هر ځای څخه، 408.643.6913

د پیرودونکي تخنیکي ملاتړ مرکز 

د مایکروسيمي SoC محصولاتو ګروپ خپل د پیرودونکي تخنیکي ملاتړ مرکز د لوړ مهارت لرونکي انجینرانو سره کار کوي چې کولی شي ستاسو د هارډویر ، سافټویر او ډیزاین پوښتنو ته د مایکروسمي SoC محصولاتو په اړه ځواب ویلو کې مرسته وکړي. د پیرودونکي تخنیکي ملاتړ مرکز د غوښتنلیک یادښتونو رامینځته کولو ، د ډیزاین دورې عمومي پوښتنو ته ځوابونه ، د پیژندل شوي مسلو اسنادو او مختلف پوښتنو ته ځواب ویلو کې ډیر وخت مصرفوي. نو، مخکې له دې چې تاسو موږ سره اړیکه ونیسئ، مهرباني وکړئ زموږ آنلاین سرچینو ته مراجعه وکړئ. دا ډیر احتمال لري چې موږ دمخه ستاسو پوښتنو ته ځواب ورکړ.

تخنیکي ملاتړ 

د پیرودونکي ملاتړ څخه لیدنه وکړئ webسایټ (www.microsemi.com/soc/support/search/default.aspx) د نورو معلوماتو او ملاتړ لپاره. ډیری ځوابونه په لټون کې شتون لري web په منابعو کې ډیاګرامونه، انځورونه، او د نورو سرچینو سره اړیکې شاملې دي webسایټ

Webسایټ

تاسو کولی شئ د SoC کور پاڼه کې مختلف تخنیکي او غیر تخنیکي معلومات براوز کړئ www.microsemi.com/soc.

د پیرودونکي تخنیکي ملاتړ مرکز سره اړیکه ونیسئ 

د تخنیکي ملاتړ مرکز لوړ مهارت لرونکي انجنیران کار کوي. د تخنیکي ملاتړ مرکز سره د بریښنالیک او یا د مایکروسیمي SoC محصولاتو ګروپ له لارې اړیکه نیول کیدی شي webسایټ

ایمیل

تاسو کولی شئ خپلې تخنیکي پوښتنې زموږ بریښنالیک ته واستوئ او ځوابونه یې د بریښنالیک، فکس یا تلیفون له لارې ترلاسه کړئ. همدارنګه، که تاسو د ډیزاین ستونزې لرئ، تاسو کولی شئ خپل ډیزاین بریښنالیک کړئ fileد مرستې ترلاسه کولو لپاره. موږ په دوامداره توګه د ورځې په اوږدو کې د بریښنالیک حساب څارنه کوو. کله چې موږ ته ستاسو غوښتنه واستوئ، مهرباني وکړئ ډاډ ترلاسه کړئ چې ستاسو بشپړ نوم، د شرکت نوم، او ستاسو د غوښتنې د اغیزمن پروسس کولو لپاره ستاسو د اړیکو معلومات شامل کړئ. د تخنیکي ملاتړ بریښنالیک پته ده soc_tech@microsemi.com.

زما قضیې 

د مایکروسیمي SoC محصولاتو ګروپ پیرودونکي کولی شي زما قضیې ته په تګ سره تخنیکي قضیې آنلاین وسپاري او تعقیب کړي

د امریکا څخه بهر 

هغه پیرودونکي چې د متحده ایالاتو د وخت زون څخه بهر مرستې ته اړتیا لري یا کولی شي د بریښنالیک له لارې تخنیکي ملاتړ سره اړیکه ونیسي (soc_tech@microsemi.com) یا د محلي پلور دفتر سره اړیکه ونیسئ. د پلور دفتر لیستونه موندل کیدی شي www.microsemi.com/soc/company/contact/default.aspx.

د ITAR تخنیکي ملاتړ

د RH او RT FPGAs تخنیکي ملاتړ لپاره چې د وسلو مقرراتو (ITAR) کې د نړیوال ترافیک لخوا تنظیم شوي ، له لارې موږ سره اړیکه ونیسئ soc_tech_itar@microsemi.com. په بدیل سره، زما په قضیو کې، د ITAR ډراپ-ډاون لیست کې هو غوره کړئ. د ITAR لخوا تنظیم شوي مایکروسیمي FPGAs بشپړ لیست لپاره ، ITAR ته لاړشئ web پاڼه

مایکروسیمي کارپوریشن (NASDAQ: MSCC) د دې لپاره د سیمیکمډکټر حلونو پراخه پورټ فولیو وړاندیز کوي: فضا ، دفاع او امنیت؛ تصدۍ او مخابراتو؛ او صنعتي او بدیل انرژي بازارونه. په محصولاتو کې لوړ فعالیت ، د لوړ اعتبار انلاګ او RF وسیلې ، مخلوط سیګنال او RF مدغم سرکټونه ، د تخصیص وړ SoCs ، FPGAs ، او بشپړ فرعي سیسټمونه شامل دي. د ‏‎Microsemi headquartered in Aliso Viejo, Calif.‎‏ پاڼې اړوند نور معلومات په فسبوک کې اوګورئ www.microsemi.com.

© 2014 Microsemi Corporation. ټول حقونه خوندي دي. Microsemi او Microsemi لوگو د Microsemi Corporation سوداګریزې نښې دي. نورې ټولې سوداګریزې نښې او د خدماتو نښان د دوی د اړوندو مالکینو ملکیت دی.

د مایکروسمي کارپوریټ مرکزي دفتر
یو شرکت، الیسو ویجو CA 92656 USA
په متحده ایالاتو کې: +1 949-380-6100
خرڅلاو: +1 949-380-6136
فکس: +1 949-215-4996

اسناد / سرچینې

د مایکروسیمي سمارټ فیوژن 2 FPGA فیبرک DDR کنټرولر ترتیب [pdf] د کارونکي لارښود SmartFusion2 FPGA فیبریک DDR کنټرولر ترتیب، SmartFusion2، FPGA فیبرک DDR کنټرولر ترتیب، د کنټرولر ترتیب

حوالې

• د کارن لارښود