Microsemi SmartFusion2 FPGA Ffabrig DDR Canllaw Defnyddiwr Ffurfweddu Rheolwr

Rhagymadrodd

Mae gan y SmartFusion2 FPGA ddau reolwr DDR wedi'u mewnosod - un yn hygyrch trwy'r MSS (MDDR) a'r llall wedi'i fwriadu ar gyfer mynediad uniongyrchol o'r Ffabrig FPGA (FDDR). Mae'r MDDR a'r FDDR ill dau yn rheoli atgofion DDR oddi ar y sglodion.
I ffurfweddu'r rheolydd Fabric DDR yn llawn rhaid i chi:

1. Defnyddiwch Gyflunydd Rheolydd DDR Cof Allanol Ffabrig i ffurfweddu'r Rheolwr DDR, dewiswch ei ryngwyneb bws datapath (AXI neu AHBLite), a dewiswch amledd cloc DDR yn ogystal ag amledd cloc datapath ffabrig.
2. Gosodwch y gwerthoedd cofrestr ar gyfer cofrestri'r rheolydd DDR i gyd-fynd â'ch nodweddion cof DDR allanol.
3. Cychwynnwch y DDR Ffabrig fel rhan o raglen defnyddiwr a gwnewch gysylltiadau datapath.
4. Cysylltwch ryngwyneb cyfluniad APB y rheolydd DDR fel y'i diffinnir gan y datrysiad Cychwynnol Ymylol.

Ffabrig Cof Allanol Ffurfweddydd Rheolwr DDR

Defnyddir y Ffurfweddydd Cof Allanol Ffabrig DDR (FDDR) i ffurfweddu'r llwybr data cyffredinol a'r paramedrau cof DDR allanol ar gyfer y Rheolydd DDR Ffabrig.

Ffigur 1-1 • Ffurfweddwr FDDR drosoddview

Gosodiadau Cof 

Defnyddiwch Gosodiadau Cof i ffurfweddu'ch opsiynau cof yn yr MDDR.

• Math Cof - LPDDR, DDR2, neu DDR3
• Lled Data – 32-did, 16-did neu 8-did
• Amledd y Cloc – Unrhyw werth (Degol/Ffracsiynol) yn yr ystod o 20 MHz i 333 MHz
• SECDED Galluogwyd ECC - YMLAEN neu I FFWRDD
• Mapio Cyfeiriadau – {ROW, BANC, COLUMN},{BANK,ROW,COLUMN}

Gosodiadau Rhyngwyneb Ffabrig 

Rhyngwyneb Ffabrig FPGA - Dyma'r rhyngwyneb data rhwng y FDDR a dyluniad FPGA. Oherwydd bod y FDDR yn rheolydd cof, bwriedir iddo fod yn gaethwas ar fws AXI neu AHB. Mae Meistr y bws yn cychwyn trafodion bws, sydd yn eu tro yn cael eu dehongli gan yr FDDR fel trafodion cof a'u cyfathrebu i'r Cof DDR oddi ar y sglodion. Opsiynau rhyngwyneb ffabrig FDDR yw:

• Defnyddio Rhyngwyneb AXI-64 - Mae un meistr yn cyrchu'r FDDR trwy ryngwyneb 64-bit \ AXI.
• Defnyddio Rhyngwyneb AHB-32 Sengl - Mae un meistr yn cyrchu'r FDDR trwy un rhyngwyneb AHB 32-did.
• Defnyddio Dau Ryngwyneb AHB-32 - Mae dau feistr yn cyrchu'r FDDR gan ddefnyddio dau ryngwyneb AHB 32-did.

Rhannwr CLOC FPGA - Yn pennu'r gymhareb amledd rhwng cloc y Rheolwr DDR (CLK_FDDR) a'r cloc sy'n rheoli'r rhyngwyneb ffabrig (CLK_FIC64). Dylai amledd CLK_FIC64 fod yn hafal i un yr is-system AHB/AXI sydd wedi'i gysylltu â rhyngwyneb bws FDDR AHB/AXI. Am gynample, os oes gennych DDR RAM yn rhedeg ar 200 MHz a bod eich Is-system Ffabrig/AXI yn rhedeg ar 100 MHz, rhaid i chi ddewis rhannwr o 2 (Ffigur 1-2).

Ffigur 1-2 • Gosodiadau Rhyngwyneb Ffabrig – Rhyngwyneb AXI a Chytundeb Rhannu Cloc FDDR

Defnyddiwch Ffabrig PLL LOC – Os yw CLK_BASE yn dod o CCC Fabric, gallwch chi gysylltu allbwn LOCK ffabrig CCC i fewnbwn FDDR FAB_PLL_LOCK. Nid yw CLK_BASE yn sefydlog nes bod Fabric CCC yn cloi. Felly, mae Microsemi yn argymell eich bod yn dal y FDDR yn ailosod (hy, dywedwch y mewnbwn CORE_RESET_N) nes bod CLK_BASE yn sefydlog. Mae allbwn LOCK y CSC Fabric yn dangos bod clociau allbwn Fabric CCC yn sefydlog. Trwy wirio'r opsiwn Defnyddio FAB_PLL_LOCK, gallwch ddatgelu porthladd mewnbwn FAB_PLL_LOCK y FDDR. Yna gallwch chi gysylltu allbwn LOCK y CCC Fabric i fewnbwn FAB_PLL_LOCK y FDDR.

Cryfder Gyrru IO 

Dewiswch un o'r cryfderau gyriant canlynol ar gyfer eich DDR I/O's:

• Cryfder Gyrru Hanner
• Cryfder Gyriant Llawn

Yn dibynnu ar eich math Cof DDR a'r Cryfder I / O a ddewiswch, mae Libero SoC yn gosod y Safon I / O DDR ar gyfer eich system FDDR fel a ganlyn:

Math Cof DDR	Cryfder Gyrru Hanner	Cryfder Gyriant Llawn
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Galluogi Ymyriadau 

Mae'r FDDR yn gallu codi ymyriadau pan fodlonir rhai amodau rhagnodedig. Gwiriwch Galluogi Ymyriadau yn y ffurfweddydd FDDR os hoffech ddefnyddio'r ymyriadau hyn yn eich cais.
Mae hyn yn datgelu'r signalau ymyrraeth ar yr enghraifft FDDR. Gallwch gysylltu'r signalau ymyrraeth hyn yn ôl gofynion eich dyluniad. Mae'r signalau ymyrraeth canlynol a'u rhag-amodau ar gael:

• FIC_INT – Wedi'i gynhyrchu pan fo gwall yn y trafodiad rhwng y Meistr a'r FDDR
• IO_CAL_INT – Yn eich galluogi i ail-raddnodi DDR I/O's trwy ysgrifennu at gofrestrau rheolwyr DDR trwy'r rhyngwyneb cyfluniad APB. Pan fydd y graddnodi wedi'i chwblhau, caiff yr ymyriad hwn ei godi. I gael manylion am ail-raddnodi I/O, cyfeiriwch at Ganllaw Defnyddwyr Microsemi SmartFusion2.
• PLL_LOCK_INT – Yn dangos bod y FDDR FPLL wedi cloi
• PLL_LOCKLOST_INT – Yn dangos bod y FDDR FPLL wedi colli clo
• FDDR_ECC_INT – Yn dangos bod gwall sengl neu ddau-did wedi'i ganfod

Amlder Cloc Ffabrig 

Cyfrifiad amledd cloc yn seiliedig ar amlder eich Cloc cyfredol a rhannydd CLOC, wedi'i arddangos yn MHz.
Amlder Cloc Ffabrig (mewn MHz) = Amlder Cloc / rhannydd CLOC

Lled Band Cof 

Cyfrifiad lled band cof yn seiliedig ar eich gwerth Amlder Cloc cyfredol mewn Mbps.
Lled Band Cof (mewn Mbps) = 2 * Amlder Cloc

Cyfanswm Lled Band

Cyfanswm y cyfrifiad lled band yn seiliedig ar eich Amlder Cloc cyfredol, Lled Data a rhannydd CLOC, mewn Mbps.
Cyfanswm Lled Band (mewn Mbps) = (2 * Amlder Cloc * Lled Data) / Rhannwr CLOC

Ffurfweddiad Rheolydd FDDR

Pan fyddwch chi'n defnyddio'r Rheolydd DDR Ffabrig i gyrchu Cof DDR allanol, rhaid ffurfweddu'r Rheolydd DDR ar amser rhedeg. Gwneir hyn trwy ysgrifennu data cyfluniad i gofrestrau cyfluniad rheolydd DDR pwrpasol. Mae'r data cyfluniad hwn yn dibynnu ar nodweddion y cof DDR allanol a'ch cais. Mae'r adran hon yn disgrifio sut i nodi'r paramedrau cyfluniad hyn yn y cyflunydd rheolydd FDDR a sut mae'r data cyfluniad yn cael ei reoli fel rhan o'r datrysiad Cychwynnol Ymylol cyffredinol. Cyfeiriwch at y Canllaw Defnyddiwr Cychwynnol Ymylol am wybodaeth fanwl am y datrysiad Cychwynnol Ymylol.

Cofrestrau Rheoli DDR Ffabrig 

Mae gan y Rheolydd DDR Ffabrig set o gofrestrau y mae angen eu ffurfweddu ar amser rhedeg. Mae'r gwerthoedd cyfluniad ar gyfer y cofrestrau hyn yn cynrychioli paramedrau gwahanol (ar gyfer example, modd DDR, lled PHY, modd byrstio, ECC, ac ati). I gael manylion am gofrestrau cyfluniad rheolydd DDR, cyfeiriwch at Ganllaw Defnyddiwr Microsemi SmartFusion2.

Ffurfweddiad Cofrestrau DDR Ffabrig 

Defnyddiwch y tabiau Cychwyn Cof (Ffigur 2-1) ac Amseru Cof (Ffigur 2-2) i nodi paramedrau sy'n cyfateb i'ch Cof DDR a'ch cymhwysiad. Mae gwerthoedd a roddwch yn y tabiau hyn yn cael eu trosi'n awtomatig i'r gwerthoedd cofrestr priodol. Pan fyddwch yn clicio ar baramedr penodol, disgrifir ei gofrestr gyfatebol yn y Ffenestr Disgrifiad o'r Gofrestr (Ffigur 1-1 ar dudalen 4).

Ffigur 2-1 • Ffurfwedd FDDR – Tab Cychwyn Cof

Ffigur 2-2 • Ffurfwedd FDDR – Tab Amseru Cof

Mewnforio Ffurfweddiad DDR Files

Yn ogystal â mynd i mewn i baramedrau Cof DDR gan ddefnyddio'r tabiau Cychwyn Cof ac Amseru, gallwch fewnforio gwerthoedd cofrestr DDR o a file. I wneud hynny, cliciwch ar y botwm Mewnforio Ffurfweddu a llywio i'r testun file yn cynnwys enwau a gwerthoedd cofrestr DDR. Mae Ffigur 2-3 yn dangos y gystrawen cyfluniad mewnforio.

Ffigur 2-3 • Ffurfweddiad Cofrestr DDR File Cystrawen

Nodyn: Os dewiswch fewnforio gwerthoedd cofrestr yn hytrach na'u nodi gan ddefnyddio'r GUI, rhaid i chi nodi'r holl werthoedd cofrestr angenrheidiol. Cyfeiriwch at Ganllaw Defnyddiwr SmartFusion2 am fanylion

Allforio Ffurfweddiad DDR Files

Gallwch hefyd allforio data cyfluniad cyfredol y gofrestr i destun file. hwn file yn cynnwys gwerthoedd cofrestr a fewnforiwyd gennych (os o gwbl) yn ogystal â'r rhai a gyfrifwyd o baramedrau GUI a roesoch yn y blwch deialog hwn.
Os ydych chi am ddadwneud y newidiadau rydych chi wedi'u gwneud i ffurfweddiad y gofrestr DDR, gallwch chi wneud hynny gyda Restore Default. Mae hyn yn dileu holl ddata ffurfweddiad y gofrestr a rhaid i chi naill ai ail-fewngludo neu ail-fewnosod y data hwn. Mae'r data yn cael ei ailosod i'r gwerthoedd ailosod caledwedd.

Data a Gynhyrchir 

Cliciwch OK i gynhyrchu'r ffurfweddiad. Yn seiliedig ar eich mewnbwn yn y tabiau Cyffredinol, Amseru Cof a Chychwyn Cof, mae'r Ffurfweddwr FDDR yn cyfrifo gwerthoedd ar gyfer pob cofrestr cyfluniad DDR ac yn allforio'r gwerthoedd hyn i'ch prosiect firmware ac efelychiad files. Mae'r allforio file dangosir cystrawen yn Ffigur 2-4.

Ffigur 2-4 • Ffurfweddiad Cofrestr DDR wedi'i Allforio File Cystrawen

Firmware

Pan fyddwch yn cynhyrchu'r SmartDesign, y canlynol files yn cael eu cynhyrchu yn y cyfeiriadur /firmware/ drivers_config/sys_config. Rhain files yn ofynnol er mwyn i graidd cadarnwedd CMSIS grynhoi'n gywir a chynnwys gwybodaeth am eich dyluniad cyfredol, gan gynnwys data ffurfweddu ymylol a gwybodaeth ffurfweddu cloc ar gyfer yr MSS. Peidiwch â golygu'r rhain files â llaw, gan eu bod yn cael eu hail-greu bob tro y bydd eich dyluniad gwraidd yn cael ei adfywio.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – data cyfluniad MDDR.
• sys_config_fddr_define.h – data cyfluniad FDDR.
• sys_config_mss_clocks.h – ffurfweddiad clociau MSS

Efelychiad

Pan fyddwch chi'n cynhyrchu'r SmartDesign sy'n gysylltiedig â'ch MSS, yr efelychiad canlynol files yn cael eu cynhyrchu yn y cyfeiriadur / efelychiad:

• prawf.bfm - BFM lefel uchaf file sy'n cael ei weithredu gyntaf yn ystod unrhyw efelychiad sy'n ymarfer y prosesydd SmartFusion2 MSS Cortex-M3. Mae'n gweithredu peripheral_init.bfm a user.bfm, yn y drefn honno.
• ymylol_init.bfm - Yn cynnwys y weithdrefn BFM sy'n efelychu swyddogaeth CMSIS::SystemInit() sy'n cael ei rhedeg ar y Cortex-M3 cyn i chi fynd i mewn i'r brif weithdrefn (). Mae'n copïo'r data cyfluniad ar gyfer unrhyw ymylol a ddefnyddir yn y dyluniad i'r cofrestrau cyfluniad ymylol cywir ac yna'n aros i'r holl berifferolion fod yn barod cyn honni y gall y defnyddiwr ddefnyddio'r perifferolion hyn.
• FDDR_init.bfm - Yn cynnwys gorchmynion ysgrifennu BFM sy'n efelychu ysgrifen o'r data cofrestr cyfluniad Ffabrig DDR a roesoch (gan ddefnyddio'r blwch deialog Golygu Cofrestrau) i gofrestrau'r Rheolydd DDR.
• defnyddiwr.bfm - Wedi'i fwriadu ar gyfer gorchmynion defnyddwyr. Gallwch chi efelychu'r llwybr data trwy ychwanegu eich gorchmynion BFM eich hun yn hwn file. Gorchmynion yn hyn file yn cael ei weithredu ar ôl i peripheral_init.bfm gwblhau.

Gan ddefnyddio'r files uchod, mae'r llwybr cyfluniad yn cael ei efelychu'n awtomatig. Does ond angen i chi olygu'r defnyddiwr.bfm file i efelychu'r llwybr data. Peidiwch â golygu test.bfm, peripheral_init.bfm, neu MDDR_init.bfm files fel y rhain files yn cael eu hail-greu bob tro y bydd eich dyluniad gwraidd yn cael ei adfywio.

Llwybr Ffurfwedd DDR Ffabrig 

Mae'r datrysiad Cychwyn Ymylol yn ei gwneud yn ofynnol, yn ogystal â nodi gwerthoedd cofrestr cyfluniad Ffabrig DDR, eich bod yn ffurfweddu llwybr data cyfluniad APB yn yr MSS (FIC_2). Mae'r swyddogaeth SystemInit () yn ysgrifennu'r data i'r cofrestrau cyfluniad FDDR trwy ryngwyneb FIC_2 APB.

Nodyn: Os ydych chi'n defnyddio System Builder mae'r llwybr ffurfweddu yn cael ei osod a'i gysylltu'n awtomatig.

Ffigur 2-5 • Ffurfweddwr FIC_2 drosoddview

I ffurfweddu'r rhyngwyneb FIC_2:

1. Agorwch y deialog cyflunydd FIC_2 (Ffigur 2-5) o'r cyflunydd MSS.
2. Dewiswch yr opsiwn Cychwyn perifferolion gan ddefnyddio Cortex-M3.
3. Gwnewch yn siŵr bod yr MSS DDR yn cael ei wirio, yn ogystal â'r blociau Fabric DDR/SERDES os ydych chi'n eu defnyddio.
4. Cliciwch OK i arbed eich gosodiadau. Mae hyn yn datgelu'r porthladdoedd cyfluniad FIC_2 (rhyngwynebau bws Cloc, Ailosod ac APB), fel y dangosir yn Ffigur 2-6.
5. Cynhyrchu'r MSS. Mae'r porthladdoedd FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK a FIC_2_APB_M_RESET_N) bellach yn agored yn y rhyngwyneb MSS a gellir eu cysylltu â CoreSF2Config a CoreSF2Reset yn unol â'r fanyleb datrysiad Cychwynnol Ymylol

Ffigur 2-6 • FIC_2 Porthladdoedd

Disgrifiad Porthladd

Porthladdoedd Craidd FDDR 

Tabl 3-1 • Porthladdoedd Craidd FDDR

Enw Porthladd	Cyfeiriad	Disgrifiad
CORE_RESET_N	IN	Ailosod Rheolydd FDDR
CLK_BASE	IN	Cloc Rhyngwyneb Ffabrig FDDR
FPLL_LOCK	ALLAN	Allbwn clo FDDR PLL - uchel pan fydd FDDR PLL wedi'i gloi
CLK_BASE_PLL_LOCK	IN	Mewnbwn Clo Ffabrig PLL. Dim ond pan ddewisir yr opsiwn Defnyddio FAB_PLL_LOCK y bydd y mewnbwn hwn yn cael ei ddatgelu.

Porthladdoedd Ymyrraeth

Mae'r grŵp hwn o borthladdoedd yn agored pan fyddwch chi'n dewis yr opsiwn Galluogi Ymyriadau.

Tabl 3-2 • Porthladdoedd Ymyrraeth

Enw Porthladd	Cyfeiriad	Disgrifiad
PLL_LOCK_INT	ALLAN	Yn honni pan fydd FDDR PLL yn cloi.
PLL_LOCKLOST_INT	ALLAN	Yn honni pan fydd clo FDDR PLL yn cael ei golli.
ECC_INT	ALLAN	Yn datgan pryd mae Digwyddiad ECC yn digwydd.
IO_CALIB_INT	ALLAN	Yn dweud pan fydd graddnodi I/O wedi'i gwblhau.
FIC_INT	ALLAN	Yn honni pan fo gwall yn y protocol AHB/AXI ar y rhyngwyneb Ffabrig.

Rhyngwyneb Ffurfweddu APB3 

Tabl 3-3 • Rhyngwyneb Ffurfweddu APB3

Enw Porthladd	Cyfeiriad	Disgrifiad
APB_S_PENABLE	IN	Galluogi Caethweision
APB_S_PSEL	IN	Dethol Caethwas
APB_S_PWRITE	IN	Ysgrifennwch Galluogi
APB_S_PADDR[10:2]	IN	Cyfeiriad
APB_S_PWDATA[15:0]	IN	Ysgrifennu Data
APB_S_PREADY	ALLAN	Caethwas Barod
APB_S_PSLVERR	ALLAN	Gwall caethwas
APB_S_PRDATA[15:0]	ALLAN	Darllen Data
APB_S_PRESET_N	IN	Ailosod Caethweision
APB_S_PCLK	IN	Cloc

Rhyngwyneb DDR PHY 

Tabl 3-4 • Rhyngwyneb DDR PHY 

Enw Porthladd	Cyfeiriad	Disgrifiad
FDDR_CAS_N	ALLAN	CASN DRAM
FDDR_CKE	ALLAN	DRAM CKE
FDDR_CLK	ALLAN	Cloc, ochr P
FDDR_CLK_N	ALLAN	Cloc, N ochr
FDDR_CS_N	ALLAN	DRAM CSN
FDDR_ODT	ALLAN	DRAM ODT
FDDR_RAS_N	ALLAN	DRAM RASN
FDDR_RESET_N	ALLAN	Ailosod DRAM ar gyfer DDR3
FDDR_WE_N	ALLAN	DRAM WEN
FDDR_ADDR[15:0]	ALLAN	Darnau Cyfeiriad Dram
FDDR_BA[2:0]	ALLAN	Cyfeiriad Banc y Dram
FDDR_DM_RDQS[4:0]	MEWN ALLAN	Mwgwd Data Dram
FDDR_DQS[4:0]	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram – Ochr P
FDDR_DQS_N[4:0]	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram – Ochr N
FDDR_DQ[35:0]	MEWN ALLAN	Mewnbwn/Allbwn Data DRAM
FDDR_FIFO_WE_IN[2:0]	IN	FIFO yn y signal
FDDR_FIFO_WE_OUT[2:0]	ALLAN	FIFO allan signal
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	MEWN ALLAN	Mwgwd Data Dram
FDDR_DQS ([3:0]/[1:0]/[0])	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram – Ochr P
FDDR_DQS_N ([3:0]/[1:0]/[0])	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram – Ochr N
FDDR_DQ ([31:0]/[15:0]/[7:0])	MEWN ALLAN	Mewnbwn/Allbwn Data DRAM
FDDR_DQS_TMATCH_0_IN	IN	FIFO yn y signal
FDDR_DQS_TMATCH_0_OUT	ALLAN	FIFO allan signal
FDDR_DQS_TMATCH_1_IN	IN	FIFO mewn signal (32-did yn unig)
FDDR_DQS_TMATCH_1_OUT	ALLAN	Signal FIFO allan (32-bit yn unig)
FDDR_DM_RDQS_ECC	MEWN ALLAN	Mwgwd Data Dram ECC
FDDR_DQS_ECC	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram ECC – Ochr P
FDDR_DQS_ECC_N	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram ECC – Ochr N
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	MEWN ALLAN	Mewnbwn/Allbwn Data DRAM ECC
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO mewn signal
FDDR_DQS_TMATCH_ECC_OUT	ALLAN	Signal allan ECC FIFO (32-bit yn unig)

Nodyn: Mae lled porthladdoedd ar gyfer rhai porthladdoedd yn newid yn dibynnu ar ddewis lled PHY. Defnyddir y nodiant “[a:0]/ [b:0]/[c:0]” i ddynodi porthladdoedd o’r fath, lle mae “[a:0]” yn cyfeirio at led y porthladd pan ddewisir lled PHY 32-did , mae “[b:0]” yn cyfateb i led PHY 16-did, ac mae “[c:0]” yn cyfateb i led PHY 8-did.

Rhyngwyneb Bws AXI 

Tabl 3-5 • Rhyngwyneb Bws AXI

Enw Porthladd	Cyfeiriad	Disgrifiad
AXI_S_AWREADY	ALLAN	Ysgrifennwch y cyfeiriad yn barod
AXI_S_WREADY	ALLAN	Ysgrifennwch y cyfeiriad yn barod
AXI_S_BID[3:0]	ALLAN	ID ymateb
AXI_S_BRESP[1:0]	ALLAN	Ysgrifennu ymateb
AXI_S_BVALID	ALLAN	Ysgrifennwch yr ymateb yn ddilys
AXI_S_ARREADY	ALLAN	Darllen y cyfeiriad yn barod
AXI_S_RID[3:0]	ALLAN	Darllen ID Tag
AXI_S_RRESP[1:0]	ALLAN	Darllen Ymateb
AXI_S_RDATA[63:0]	ALLAN	Darllen data
AXI_S_RLAST	ALLAN	Darllen Diwethaf - Mae'r signal hwn yn dynodi'r trosglwyddiad olaf mewn byrstio darllen.
AXI_S_RVALID	ALLAN	Darllen cyfeiriad yn ddilys
AXI_S_AWID[3:0]	IN	Ysgrifennwch ID Cyfeiriad
AXI_S_AWADDR[31:0]	IN	Ysgrifennwch gyfeiriad
AXI_S_AWLEN[3:0]	IN	Hyd byrstio
AXI_S_AWSIZE[1:0]	IN	Maint byrstio
AXI_S_AWBURST[1:0]	IN	Math byrstio
AXI_S_AWLOCK[1:0]	IN	Math o glo - Mae'r signal hwn yn darparu gwybodaeth ychwanegol am nodweddion atomig y trosglwyddiad.
AXI_S_AWVALID	IN	Ysgrifennwch y cyfeiriad yn ddilys
AXI_S_WID[3:0]	IN	Ysgrifennu ID Data tag
AXI_S_WDATA[63:0]	IN	Ysgrifennu data
AXI_S_WSTRB[7:0]	IN	Ysgrifennu strobiau
AXI_S_WLAST	IN	Ysgrifennwch olaf
AXI_S_WVALID	IN	Ysgrifennwch yn ddilys
AXI_S_BREADY	IN	Ysgrifennwch yn barod
AXI_S_ARID[3:0]	IN	Darllen ID Cyfeiriad
AXI_S_ARADDR[31:0]	IN	Darllen cyfeiriad
AXI_S_ARLEN[3:0]	IN	Hyd byrstio
AXI_S_ARSIZE[1:0]	IN	Maint byrstio
AXI_S_ARBURST[1:0]	IN	Math byrstio
AXI_S_ARLOCK[1:0]	IN	Math Clo
AXI_S_ARVALID	IN	Darllen cyfeiriad yn ddilys
AXI_S_RREADY	IN	Darllen y cyfeiriad yn barod
Enw Porthladd	Cyfeiriad	Disgrifiad
AXI_S_CORE_RESET_N	IN	Ailosod Byd-eang MDDR
AXI_S_RMW	IN	Yn dangos a yw pob beit o lôn 64-bit yn ddilys ar gyfer pob curiad o drosglwyddiad AXI. Yn dynodi bod pob beit ym mhob curiad yn ddilys yn y byrstio a dylai'r rheolydd ysgrifennu gorchmynion rhagosodedig. Yn dangos bod rhai beit yn annilys ac y dylai'r rheolydd ddefnyddio gorchmynion RMW yn ddiofyn. Mae hwn yn cael ei ddosbarthu fel signal band ochr sianel ysgrifennu cyfeiriad AXI ac mae'n ddilys gyda'r signal AWVALID. Dim ond yn cael ei ddefnyddio pan fydd ECC wedi'i alluogi.

AHB0 Rhyngwyneb Bws 

Tabl 3-6 • Rhyngwyneb Bws AHB0 

Enw Porthladd	Cyfeiriad	Disgrifiad
AHB0_S_HREADYOUT	ALLAN	Caethwas AHBL yn barod – Pan mae'n uchel ar gyfer ysgrifen mae'n dangos bod y caethwas yn barod i dderbyn data a phan fo'n uchel ar gyfer darlleniad mae'n dangos bod y data'n ddilys.
AHB0_S_HRESP	ALLAN	Statws ymateb AHBL - Pan gaiff ei yrru'n uchel ar ddiwedd trafodiad mae'n dangos bod y trafodiad wedi'i gwblhau gyda gwallau. Pan gaiff ei yrru'n isel ar ddiwedd trafodiad yn dangos bod y trafodiad wedi'i gwblhau'n llwyddiannus.
AHB0_S_HRDATA[31:0]	ALLAN	Darllenodd AHBL ddata - Darllen data o'r caethwas i'r meistr
AHB0_S_HSEL	IN	Dewis caethwas AHBL - Pan honnir, y caethwas yw'r caethwas AHBL a ddewiswyd ar y bws AHB ar hyn o bryd.
AHB0_S_HADDR[31:0]	IN	Cyfeiriad AHBL – cyfeiriad beit ar y rhyngwyneb AHBL
AHB0_S_HBURST[2:0]	IN	Hyd Byrstio AHBL
AHB0_S_HSIZE[1:0]	IN	Maint trosglwyddo AHBL - Yn dangos maint y trosglwyddiad cyfredol (trafodion beit 8/16/32 yn unig)
AHB0_S_HTRANS[1:0]	IN	Math o drosglwyddiad AHBL - Yn dynodi math trosglwyddo'r trafodiad cyfredol.
AHB0_S_HMASTLOCK	IN	Clo AHBL - Pan gaiff ei haeru, mae'r trosglwyddiad cyfredol yn rhan o drafodiad dan glo.
AHB0_S_HWRITE	IN	AHBL ysgrifennu – Pan fydd yn uchel yn dangos bod y trafodiad cyfredol yn ysgrifennu. Pan fydd yn isel yn dangos bod y trafodiad presennol yn darllen.
AHB0_S_HREADY	IN	AHBL yn barod – Pan fydd yn uchel, yn dangos bod y caethwas yn barod i dderbyn trafodiad newydd.
AHB0_S_HWDATA[31:0]	IN	AHBL ysgrifennu data - Ysgrifennu data o'r meistr i'r caethwas

AHB1 Rhyngwyneb Bws 

Tabl 3-7 • Rhyngwyneb Bws AHB1

Enw Porthladd	Cyfeiriad	Disgrifiad
AHB1_S_HREADYOUT	ALLAN	Caethwas AHBL yn barod – Pan mae'n uchel ar gyfer ysgrifennu, mae'n dangos bod y caethwas yn barod i dderbyn data, a phan fo'n uchel ar gyfer darlleniad, mae'n dangos bod data'n ddilys.
AHB1_S_HRESP	ALLAN	Statws ymateb AHBL - Pan gaiff ei yrru'n uchel ar ddiwedd trafodiad mae'n dangos bod y trafodiad wedi'i gwblhau gyda gwallau. Pan gaiff ei yrru'n isel ar ddiwedd trafodiad, yn dangos bod y trafodiad wedi'i gwblhau'n llwyddiannus.
AHB1_S_HRDATA[31:0]	ALLAN	Darllenodd AHBL ddata - Darllen data o'r caethwas i'r meistr
AHB1_S_HSEL	IN	Dewis caethwas AHBL - Pan honnir, y caethwas yw'r caethwas AHBL a ddewiswyd ar y bws AHB ar hyn o bryd.
AHB1_S_HADDR[31:0]	IN	Cyfeiriad AHBL – cyfeiriad beit ar y rhyngwyneb AHBL
AHB1_S_HBURST[2:0]	IN	Hyd Byrstio AHBL
AHB1_S_HSIZE[1:0]	IN	Maint trosglwyddiad AHBL - Yn dangos maint y trosglwyddiad cyfredol (trafodion beit 8/16/32 yn unig).
AHB1_S_HTRANS[1:0]	IN	Math o drosglwyddiad AHBL - Yn dynodi math trosglwyddo'r trafodiad cyfredol.
AHB1_S_HMASTLOCK	IN	Clo AHBL - Pan gaiff ei honni, mae'r trosglwyddiad cyfredol yn rhan o drafodiad dan glo.
AHB1_S_HWRITE	IN	AHBL ysgrifennu – Pan fydd yn uchel, yn dangos bod y trafodiad cyfredol yn ysgrifennu. Pan fydd yn isel, yn dangos bod y trafodiad presennol yn darllen.
AHB1_S_HREADY	IN	AHBL yn barod – Pan fydd yn uchel, yn dangos bod y caethwas yn barod i dderbyn trafodiad newydd.
AHB1_S_HWDATA[31:0]	IN	AHBL ysgrifennu data - Ysgrifennu data o'r meistr i'r caethwas

Cymorth Cynnyrch

Mae Microsemi SoC Products Group yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, post electronig, a swyddfeydd gwerthu ledled y byd. Mae'r atodiad hwn yn cynnwys gwybodaeth am gysylltu â Microsemi SoC Products Group a defnyddio'r gwasanaethau cymorth hyn.

Gwasanaeth Cwsmer 

Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.
O Ogledd America, ffoniwch 800.262.1060
O weddill y byd, ffoniwch 650.318.4460
Ffacs, o unrhyw le yn y byd, 408.643.6913

Canolfan Cymorth Technegol Cwsmeriaid 

Mae Microsemi SoC Products Group yn staffio ei Ganolfan Cymorth Technegol Cwsmeriaid gyda pheirianwyr medrus iawn a all helpu i ateb eich cwestiynau caledwedd, meddalwedd a dylunio am Microsemi SoC Products. Mae'r Ganolfan Cymorth Technegol i Gwsmeriaid yn treulio llawer iawn o amser yn creu nodiadau cais, atebion i gwestiynau cylch dylunio cyffredin, dogfennu materion hysbys, ac amrywiol Gwestiynau Cyffredin. Felly, cyn i chi gysylltu â ni, ewch i'n hadnoddau ar-lein. Mae’n debygol iawn ein bod eisoes wedi ateb eich cwestiynau.

Cymorth Technegol 

Ymwelwch â'r Cefnogaeth Cwsmer websafle (www.microsemi.com/soc/support/search/default.aspx) am fwy o wybodaeth a chefnogaeth. Mae llawer o atebion ar gael ar y chwiliadwy web adnodd yn cynnwys diagramau, darluniau, a dolenni i adnoddau eraill ar y websafle.

Websafle

Gallwch bori amrywiaeth o wybodaeth dechnegol ac annhechnegol ar dudalen gartref SoC, yn www.microsemi.com/soc.

Cysylltu â'r Ganolfan Cymorth Technegol i Gwsmeriaid 

Mae peirianwyr medrus iawn yn staffio'r Ganolfan Cymorth Technegol. Gellir cysylltu â'r Ganolfan Cymorth Technegol drwy e-bost neu drwy Grŵp Cynhyrchion Microsemi SoC websafle.

Ebost

Gallwch gyfleu eich cwestiynau technegol i'n cyfeiriad e-bost a derbyn atebion yn ôl trwy e-bost, ffacs neu ffôn. Hefyd, os oes gennych broblemau dylunio, gallwch e-bostio'ch dyluniad files i dderbyn cymorth. Rydym yn monitro'r cyfrif e-bost yn gyson trwy gydol y dydd. Wrth anfon eich cais atom, gwnewch yn siŵr eich bod yn cynnwys eich enw llawn, enw'r cwmni, a'ch gwybodaeth gyswllt er mwyn prosesu'ch cais yn effeithlon. Y cyfeiriad e-bost cymorth technegol yw soc_tech@microsemi.com.

Fy Achosion 

Gall cwsmeriaid Microsemi SoC Products Group gyflwyno ac olrhain achosion technegol ar-lein trwy fynd i Fy Achos

Y tu allan i'r Unol Daleithiau 

Gall cwsmeriaid sydd angen cymorth y tu allan i barthau amser yr UD naill ai gysylltu â chymorth technegol trwy e-bost (soc_tech@microsemi.com) neu cysylltwch â swyddfa werthu leol. Gellir dod o hyd i restrau'r swyddfa werthu yn www.microsemi.com/soc/company/contact/default.aspx.

Cymorth Technegol ITAR

I gael cymorth technegol ar FPGAs RH ac RT sy'n cael eu rheoleiddio gan Reoliadau Traffig Rhyngwladol mewn Arfau (ITAR), cysylltwch â ni drwy soc_tech_itar@microsemi.com. Fel arall, o fewn Fy Achosion, dewiswch Ie yn y gwymplen ITAR. I gael rhestr gyflawn o Microsemi FPGAs a reoleiddir gan ITAR, ewch i'r ITAR web tudalen.

Mae Microsemi Corporation (NASDAQ: MSCC) yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion ar gyfer: awyrofod, amddiffyn a diogelwch; menter a chyfathrebu; a marchnadoedd ynni diwydiannol ac amgen. Mae cynhyrchion yn cynnwys dyfeisiau analog ac RF perfformiad uchel, dibynadwy iawn, cylchedau integredig signal cymysg a RF, SoCs y gellir eu haddasu, FPGAs, ac is-systemau cyflawn. Mae pencadlys Microsemi yn Aliso Viejo, Calif. Dysgwch fwy yn www.microsemi.com.

© 2014 Microsemi Corporation. Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach Microsemi Corporation. Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol.

Pencadlys Corfforaethol Microsemi
Un Fenter, Aliso Viejo CA 92656 UDA
O fewn UDA: +1 949-380-6100
Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996

Dogfennau / Adnoddau

Ffurfweddiad Rheolydd DDR Ffabrig Microsemi SmartFusion2 FPGA [pdfCanllaw Defnyddiwr Ffurfweddiad Rheolydd DDR Ffabrig SmartFusion2 FPGA, SmartFusion2, Ffurfweddiad Rheolydd DDR Ffabrig FPGA, Ffurfweddu Rheolydd

Cyfeiriadau

• Llawlyfr Defnyddiwr