Microsemi SmartFusion2 FPGA Fabric DDR Controller Stillingar Notendahandbók
Inngangur
SmartFusion2 FPGA hefur tvo innbyggða DDR stýringar - annar aðgengilegur í gegnum MSS (MDDR) og hinn ætlaður fyrir beinan aðgang frá FPGA Fabric (FDDR). MDDR og FDDR stjórna bæði DDR minningum utan flísar.
Til að stilla Fabric DDR stjórnandi að fullu verður þú:
- Notaðu DDR Controller Configurator fyrir ytra efni til að stilla DDR-stýringuna, veldu gagnabrautarrútuviðmót hans (AXI eða AHBLite) og veldu DDR klukkutíðni sem og klukkutíðni efnisgagnabrautar.
- Stilltu skráargildin fyrir DDR stýringarskrárnar til að passa við ytri DDR minniseiginleika þína.
- Stofnaðu Fabric DDR sem hluta af notendaforriti og gerðu gagnaslóðatengingar.
- Tengdu APB stillingarviðmót DDR stjórnandans eins og skilgreint er af jaðarræsingarlausninni.
Efni Ytra Minni DDR Controller Configurator
Efni ytra minni DDR (FDDR) stillingar er notað til að stilla heildar gagnaslóð og ytri DDR minni færibreytur fyrir efni DDR stjórnandi.
Mynd 1-1 • FDDR Configurator yfirview
Minnisstillingar
Notaðu minnisstillingar til að stilla minnisvalkostina þína í MDDR.
- Tegund minni – LPDDR, DDR2 eða DDR3
- Gagnabreidd – 32-bita, 16-bita eða 8-bita
- Tíðni klukku – Hvaða gildi sem er (tugabrot/brot) á bilinu 20 MHz til 333 MHz
- SECDED Virkt ECC – ON eða OFF
- Kortlagning heimilisfangs – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}
Efnaviðmótsstillingar
FPGA efniviðmót – Þetta er gagnaviðmótið milli FDDR og FPGA hönnunarinnar. Vegna þess að FDDR er minnisstýring er honum ætlað að vera þræll á AXI eða AHB strætó. Skipstjóri strætósins hefur frumkvæði að strætófærslum, sem aftur eru túlkuð af FDDR sem minnisfærslur og sendar til DDR-minni utan flísar. FDDR efni tengi valkostir eru:
- Notkun AXI-64 tengi - Einn meistari hefur aðgang að FDDR í gegnum 64 bita\ AXI tengi.
- Notkun staks AHB-32 tengis - Einn meistari hefur aðgang að FDDR í gegnum eitt 32-bita AHB tengi.
- Notkun tveggja AHB-32 tengi - Tveir herrar fá aðgang að FDDR með því að nota tvö 32-bita AHB tengi.
FPGA CLOCK Divisor – Tilgreinir tíðnihlutfallið milli DDR stýringarklukkunnar (CLK_FDDR) og klukkunnar sem stjórnar efniviðmótinu (CLK_FIC64). CLK_FIC64 tíðnin ætti að vera jöfn tíðni AHB/AXI undirkerfisins sem er tengt við FDDR AHB/AXI rútuviðmótið. Til dæmisample, ef þú ert með DDR vinnsluminni sem keyrir á 200 MHz og Fabric/AXI undirkerfið þitt keyrir á 100 MHz, verður þú að velja divisor 2 (Mynd 1-2).
Mynd 1-2 • Efnaviðmótsstillingar – AXI tengi og FDDR klukkudeildasamningur
Notaðu efni PLL LÁS – Ef CLK_BASE er fengið frá efni CCC geturðu tengt efni CCC LOCK úttakið við FDDR FAB_PLL_LOCK inntakið. CLK_BASE er ekki stöðugt fyrr en Fabric CCC læsist. Þess vegna mælir Microsemi með því að þú haldir FDDR í endurstillingu (þ.e. staðfestu CORE_RESET_N inntakið) þar til CLK_BASE er stöðugt. LOCK framleiðsla á Fabric CCC gefur til kynna að Fabric CCC úttaksklukkur séu stöðugar. Með því að haka við Notaðu FAB_PLL_LOCK valkostinn geturðu afhjúpað FAB_PLL_LOCK inntaksgátt FDDR. Þú getur síðan tengt LOCK úttak Fabric CCC við FAB_PLL_LOCK inntak FDDR.
IO akstursstyrkur
Veldu einn af eftirfarandi drifstyrkleikum fyrir DDR I/O:
- Hálfur drifstyrkur
- Fullur drifstyrkur
Það fer eftir DDR minnisgerðinni þinni og I/O styrkleikanum sem þú velur, Libero SoC setur DDR I/O staðalinn fyrir FDDR kerfið þitt sem hér segir:
| DDR minnistegund | Hálfur drifstyrkur | Fullur drifstyrkur |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
Virkja truflanir
FDDR er fær um að hækka truflanir þegar ákveðin fyrirfram skilgreind skilyrði eru uppfyllt. Hakaðu við Virkja truflanir í FDDR stillingarforritinu ef þú vilt nota þessar truflanir í forritinu þínu.
Þetta afhjúpar truflunarmerkin á FDDR tilvikinu. Þú getur tengt þessi truflunarmerki eins og hönnun þín krefst. Eftirfarandi truflunarmerki og forsendur þeirra eru tiltækar:
- FIC_INT – Myndað þegar villa er í viðskiptum milli meistarans og FDDR
- IO_CAL_INT – Gerir þér kleift að endurkvarða DDR I/O með því að skrifa í DDR stýringarskrár í gegnum APB stillingarviðmótið. Þegar kvörðun er lokið er þessi truflun hækkuð. Nánari upplýsingar um I/O endurkvörðun er að finna í Microsemi SmartFusion2 notendahandbókinni.
- PLL_LOCK_INT – Gefur til kynna að FDDR FPLL hafi læst
- PLL_LOCKLOST_INT – Gefur til kynna að FDDR FPLL hafi misst læsingu
- FDDR_ECC_INT – Gefur til kynna að eins eða tveggja bita villa hafi fundist
Efni klukka tíðni
Útreikningur á klukkutíðni byggt á núverandi klukkutíðni og CLOCK divisor, birt í MHz.
Efni klukka tíðni (í MHz) = Klukka tíðni / CLOCK divisor
Bandbreidd minni
Bandbreiddarútreikningur minnis byggður á núverandi klukkutíðnigildi í Mbps.
Bandbreidd minni (í Mbps) = 2 * Klukkutíðni
Heildarbandbreidd
Heildarbandbreiddarútreikningur byggður á núverandi klukkutíðni, gagnabreidd og klukkudeili, í Mbps.
Heildarbandbreidd (í Mbps) = (2 * Klukkutíðni * Gagnabreidd) / CLOCK Divisor
FDDR stjórnunarstillingar
Þegar þú notar DDR-stýringuna úr efni til að fá aðgang að ytra DDR-minni verður að stilla DDR-stýringuna á keyrslutíma. Þetta er gert með því að skrifa stillingargögn í sérstakar DDR-stýringarstillingarskrár. Þessi stillingargögn eru háð eiginleikum ytra DDR minnisins og forritsins þíns. Þessi hluti lýsir því hvernig á að slá inn þessar stillingarfæribreytur í FDDR stjórnunarstillingarforritinu og hvernig stillingargögnum er stjórnað sem hluti af heildarútlæga frumstillingarlausninni. Sjá notendahandbók jaðarræsingar fyrir nákvæmar upplýsingar um jaðarræsingarlausnina.
DDR stýriskrár úr efni
Efni DDR stjórnandi hefur sett af skrám sem þarf að stilla á keyrslutíma. Stillingargildin fyrir þessar skrár tákna mismunandi færibreytur (tdample, DDR ham, PHY breidd, burst ham, ECC, osfrv.). Nánari upplýsingar um DDR stjórnandi stillingarskrár eru í Microsemi SmartFusion2 notendahandbókinni.
Efni DDR skrár stillingar
Notaðu flipana Minni frumstilling (Mynd 2-1) og Minni tímasetning (Mynd 2-2) til að slá inn færibreytur sem samsvara DDR minni þínu og forriti. Gildi sem þú slærð inn í þessum flipa eru sjálfkrafa þýdd á viðeigandi skráargildi. Þegar þú smellir á tiltekna færibreytu er samsvarandi skrá hennar lýst í Skrá Lýsingarglugganum (Mynd 1-1 á síðu 4).
Mynd 2-1 • FDDR stillingar – Minni frumstilling flipi
Mynd 2-2 • FDDR Configuration – Memory Timing Tab
Flytur inn DDR stillingar Files
Auk þess að slá inn DDR minnisfæribreytur með því að nota Memory Initialization og Tímasetningar flipana, geturðu flutt inn DDR skráargildi úr a file. Til að gera það, smelltu á Flytja inn stillingar hnappinn og flettu að textanum file sem inniheldur DDR skráarnöfn og gildi. Mynd 2-3 sýnir innflutningsstillingar setningafræði.
Mynd 2-3 • DDR Register Configuration File Setningafræði
Athugið: Ef þú velur að flytja inn skráargildi frekar en að slá þau inn með GUI, verður þú að tilgreina öll nauðsynleg skráargildi. Skoðaðu SmartFusion2 notendahandbókina fyrir frekari upplýsingar
Flytur út DDR stillingar Files
Þú getur líka flutt núverandi skráarstillingargögn út í texta file. Þetta file mun innihalda skráargildi sem þú fluttir inn (ef einhver er) sem og þau sem voru reiknuð út frá GUI breytum sem þú slóst inn í þessum glugga.
Ef þú vilt afturkalla breytingar sem þú hefur gert á uppsetningu DDR skrárinnar geturðu gert það með Restore Default. Þetta eyðir öllum skráarstillingargögnum og þú verður annaðhvort að flytja inn aftur eða slá inn þessi gögn aftur. Gögnin eru endurstillt á endurstillingargildi vélbúnaðar.
Mynduð gögn
Smelltu á OK til að búa til stillinguna. Byggt á inntakinu þínu á flipunum Almennt, Minni tímasetning og Minni frumstilling, reiknar FDDR Configurator gildi fyrir allar DDR stillingarskrár og flytur þessi gildi út í vélbúnaðarverkefnið þitt og uppgerð files. Hið útflutta file setningafræði er sýnd á mynd 2-4.
Mynd 2-4 • Útfluttar DDR skrárstillingar File Setningafræði
Firmware
Þegar þú býrð til SmartDesign, eftirfarandi files eru mynduð í /firmware/ drivers_config/sys_config möppunni. Þessar files eru nauðsynlegar til að CMSIS fastbúnaðarkjarnan geti safnað saman á réttan hátt og innihaldið upplýsingar um núverandi hönnun þína, þar á meðal útlæga stillingargögn og klukkustillingarupplýsingar fyrir MSS. Ekki breyta þessum files handvirkt, þar sem þau eru endurgerð í hvert skipti sem rótarhönnunin þín er endurnýjuð.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – MDDR stillingargögn.
- sys_config_fddr_define.h – FDDR stillingargögn.
- sys_config_mss_clocks.h – MSS klukka stillingar
Uppgerð
Þegar þú býrð til SmartDesign sem tengist MSS þínum, eftirfarandi uppgerð files eru mynduð í / uppgerð möppunni:
- test.bfm - BFM á efsta stigi file sem er fyrst framkvæmt á meðan á uppgerð er sem æfir SmartFusion2 MSS Cortex-M3 örgjörva. Það keyrir peripheral_init.bfm og user.bfm, í þeirri röð.
- peripheral_init.bfm – Inniheldur BFM aðferðina sem líkir eftir CMSIS::SystemInit() aðgerðinni sem keyrt er á Cortex-M3 áður en þú ferð inn í main() aðferðina. Það afritar stillingargögnin fyrir hvers kyns jaðartæki sem notuð eru við hönnunina yfir í réttar jaðarstillingarskrár og bíður síðan eftir að öll jaðartæki séu tilbúin áður en fullyrt er að notandinn geti notað þessi jaðartæki.
- FDDR_init.bfm – Inniheldur BFM-skrifskipanir sem líkja eftir skrifum á efni DDR stillingarskrárgagna sem þú slóst inn (með því að nota Breyta skrár valmyndinni) inn í DDR stýringarskrárnar.
- notandi.bfm – Ætlað fyrir notendaskipanir. Þú getur hermt eftir gagnaslóðinni með því að bæta við þínum eigin BFM skipunum í þetta file. Skipanir í þessu file verður keyrt eftir að peripheral_init.bfm hefur lokið.
Með því að nota files hér að ofan er stillingarleiðin sjálfkrafa hermuð. Þú þarft aðeins að breyta user.bfm file til að líkja eftir gagnaslóðinni. Ekki breyta test.bfm, peripheral_init.bfm eða MDDR_init.bfm files sem þessar files eru endurgerð í hvert sinn sem rótarhönnunin þín er endurnýjuð.
DDR stillingarleið fyrir efni
Jaðar frumstillingarlausnin krefst þess að, auk þess að tilgreina efnis DDR stillingarskrárgildi, stillirðu APB stillingargagnaslóðina í MSS (FIC_2). SystemInit() aðgerðin skrifar gögnin í FDDR stillingarskrárnar í gegnum FIC_2 APB viðmótið.
Athugið: Ef þú ert að nota System Builder er stillingarslóðin stillt og tengd sjálfkrafa.
Mynd 2-5 • FIC_2 Configurator yfirview
Til að stilla FIC_2 viðmótið:
- Opnaðu FIC_2 stillingargluggann (Mynd 2-5) frá MSS stillingaranum.
- Veldu valkostinn Frumstilla jaðartæki með því að nota Cortex-M3.
- Gakktu úr skugga um að MSS DDR sé hakað, eins og Fabric DDR/SERDES kubbarnir ef þú ert að nota þá.
- Smelltu á OK til að vista stillingarnar þínar. Þetta afhjúpar FIC_2 uppsetningartengi (klukku-, endurstillingar- og APB-rútuviðmót), eins og sýnt er á mynd 2-6.
- Búðu til MSS. FIC_2 tengin (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK og FIC_2_APB_M_RESET_N) eru nú afhjúpuð á MSS viðmótinu og hægt er að tengja þær við CoreSF2Config og CoreSF2Reset samkvæmt forskrift útlægra frumstillingarlausna
Mynd 2-6 • FIC_2 Ports
Lýsing á höfn
FDDR kjarnatengi
Tafla 3-1 • FDDR kjarnatengi
| Höfn nafn | Stefna | Lýsing |
| CORE_RESET_N | IN | FDDR stjórnandi endurstillt |
| CLK_BASE | IN | FDDR Efnaviðmótsklukka |
| FPLL_LOCK | ÚT | FDDR PLL Læsa úttak – hátt þegar FDDR PLL er læst |
| CLK_BASE_PLL_LOCK | IN | Efni PLL Lock Input. Þetta inntak er aðeins afhjúpað þegar Nota FAB_PLL_LOCK valkosturinn er valinn. |
Trufla höfn
Þessi hópur af höfnum verður afhjúpaður þegar þú velur valkostinn Virkja truflanir.
Tafla 3-2 • Truflanir
| Höfn nafn | Stefna | Lýsing |
| PLL_LOCK_INT | ÚT | Fullyrðir þegar FDDR PLL læsist. |
| PLL_LOCKLOST_INT | ÚT | Fullyrðir þegar FDDR PLL lás glatast. |
| ECC_INT | ÚT | Fullyrðir þegar ECC atburður á sér stað. |
| IO_CALIB_INT | ÚT | Fullyrðir þegar I/O kvörðun er lokið. |
| FIC_INT | ÚT | Fullyrðir þegar villa er í AHB/AXI samskiptareglum á Fabric tengi. |
APB3 stillingarviðmót
Tafla 3-3 • APB3 stillingarviðmót
| Höfn nafn | Stefna | Lýsing |
| APB_S_PENABLE | IN | Þræla virkja |
| APB_S_PSEL | IN | Þrælaval |
| APB_S_PWRITE | IN | Skrifa Virkja |
| APB_S_PADDR[10:2] | IN | Heimilisfang |
| APB_S_PWDATA[15:0] | IN | Skrifaðu gögn |
| APB_S_PREADY | ÚT | Þræll tilbúinn |
| APB_S_PSLVERR | ÚT | Þrælavilla |
| APB_S_PRDATA[15:0] | ÚT | Lestu Gögn |
| APB_S_PRESET_N | IN | Þræla endurstilla |
| APB_S_PCLK | IN | Klukka |
DDR PHY tengi
Tafla 3-4 • DDR PHY tengi
| Höfn nafn | Stefna | Lýsing |
| FDDR_CAS_N | ÚT | DRAM CASN |
| FDDR_CKE | ÚT | DRAM CKE |
| FDDR_CLK | ÚT | Klukka, P hlið |
| FDDR_CLK_N | ÚT | Klukka, N hlið |
| FDDR_CS_N | ÚT | DRAM CSN |
| FDDR_ODT | ÚT | DRAM ODT |
| FDDR_RAS_N | ÚT | DRAM RASN |
| FDDR_RESET_N | ÚT | DRAM endurstilla fyrir DDR3 |
| FDDR_WE_N | ÚT | DRAM WEN |
| FDDR_ADDR[15:0] | ÚT | Dram Address bitar |
| FDDR_BA[2:0] | ÚT | Heimilisfang Dram banka |
| FDDR_DM_RDQS[4:0] | INN ÚT | Dram Data Mask |
| FDDR_DQS[4:0] | INN ÚT | Dram Data Strobe Input/Output – P Side |
| FDDR_DQS_N[4:0] | INN ÚT | Dram Data Strobe inntak/úttak – N hlið |
| FDDR_DQ[35:0] | INN ÚT | DRAM gagnainntak/úttak |
| FDDR_FIFO_WE_IN[2:0] | IN | FIFO í merki |
| FDDR_FIFO_WE_OUT[2:0] | ÚT | FIFO út merki |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | INN ÚT | Dram Data Mask |
| FDDR_DQS ([3:0]/[1:0]/[0]) | INN ÚT | Dram Data Strobe Input/Output – P Side |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | INN ÚT | Dram Data Strobe inntak/úttak – N hlið |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | INN ÚT | DRAM gagnainntak/úttak |
| FDDR_DQS_TMATCH_0_IN | IN | FIFO í merki |
| FDDR_DQS_TMATCH_0_OUT | ÚT | FIFO út merki |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO í merki (aðeins 32 bita) |
| FDDR_DQS_TMATCH_1_OUT | ÚT | FIFO út merki (aðeins 32 bita) |
| FDDR_DM_RDQS_ECC | INN ÚT | Dram ECC Data Mask |
| FDDR_DQS_ECC | INN ÚT | Dram ECC Data Strobe Input/Output – P Side |
| FDDR_DQS_ECC_N | INN ÚT | Dram ECC Data Strobe Input/Output – N Side |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | INN ÚT | DRAM ECC gagnainntak/úttak |
| FDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO í merki |
| FDDR_DQS_TMATCH_ECC_OUT | ÚT | ECC FIFO út merki (aðeins 32 bita) |
Athugið: Gáttarbreidd fyrir sum höfn breytist eftir vali á PHY breidd. Táknið „[a:0]/ [b:0]/[c:0]“ er notað til að tákna slíkar gáttir, þar sem „[a:0]“ vísar til gáttarbreiddarinnar þegar 32 bita PHY breidd er valin , „[b:0]“ samsvarar 16 bita PHY breidd og „[c:0]“ samsvarar 8 bita PHY breidd.
AXI Bus tengi
Tafla 3-5 • AXI Bus tengi
| Höfn nafn | Stefna | Lýsing |
| AXI_S_AWREADY | ÚT | Skrifaðu heimilisfang tilbúið |
| AXI_S_WREADY | ÚT | Skrifaðu heimilisfang tilbúið |
| AXI_S_BID[3:0] | ÚT | Auðkenni svars |
| AXI_S_BRESP[1:0] | ÚT | Skrifaðu svar |
| AXI_S_BVALID | ÚT | Skrifa svar gilt |
| AXI_S_ARREADY | ÚT | Lesa heimilisfang tilbúið |
| AXI_S_RID[3:0] | ÚT | Lestu auðkenni Tag |
| AXI_S_RRRESP[1:0] | ÚT | Lestu svar |
| AXI_S_RDATA[63:0] | ÚT | Lestu gögn |
| AXI_S_RLAST | ÚT | Lesa síðast - Þetta merki gefur til kynna síðasta flutning í leshring. |
| AXI_S_RVALID | ÚT | Lesið heimilisfang gilt |
| AXI_S_AWID[3:0] | IN | Skrifaðu auðkenni heimilisfangs |
| AXI_S_AWADDR[31:0] | IN | Skrifaðu heimilisfang |
| AXI_S_AWLEN[3:0] | IN | Sprungalengd |
| AXI_S_AWSIZE[1:0] | IN | Sprungastærð |
| AXI_S_AWBURST[1:0] | IN | Tegund springa |
| AXI_S_AWLOCK[1:0] | IN | Gerð læsingar - Þetta merki veitir viðbótarupplýsingar um frumeinkenni flutningsins. |
| AXI_S_AWVALID | IN | Skrifa heimilisfang gilt |
| AXI_S_WID[3:0] | IN | Skrifaðu gagnaauðkenni tag |
| AXI_S_WDATA[63:0] | IN | Skrifaðu gögn |
| AXI_S_WSTRB[7:0] | IN | Skrifaðu strobes |
| AXI_S_WLAST | IN | Skrifaðu síðast |
| AXI_S_WVALID | IN | Skrifa gilt |
| AXI_S_BREADY | IN | Skrifaðu tilbúið |
| AXI_S_ARID[3:0] | IN | Lestu auðkenni heimilisfangs |
| AXI_S_ARADDR[31:0] | IN | Lestu heimilisfang |
| AXI_S_ARLEN[3:0] | IN | Sprungalengd |
| AXI_S_ARSIZE[1:0] | IN | Sprungastærð |
| AXI_S_ARBURST[1:0] | IN | Tegund springa |
| AXI_S_ARLOCK[1:0] | IN | Tegund læsa |
| AXI_S_ARVALID | IN | Lesið heimilisfang gilt |
| AXI_S_RREADY | IN | Lesa heimilisfang tilbúið |
| Höfn nafn | Stefna | Lýsing |
| AXI_S_CORE_RESET_N | IN | MDDR Global Reset |
| AXI_S_RMW | IN | Gefur til kynna hvort öll bæti 64-bita brautar séu gild fyrir alla slög í AXI flutningi.
|
AHB0 strætóviðmót
Tafla 3-6 • AHB0 Bus Interface
| Höfn nafn | Stefna | Lýsing |
| AHB0_S_HREADYOUT | ÚT | AHBL þræll tilbúinn - Þegar hátt fyrir skrif gefur til kynna að þrællinn sé tilbúinn til að samþykkja gögn og þegar hátt fyrir lestur gefur til kynna að gögnin séu gild. |
| AHB0_S_HRESP | ÚT | AHBL svarstaða - Þegar keyrt er hátt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið með villum. Þegar keyrt er lágt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið. |
| AHB0_S_HRDATA[31:0] | ÚT | AHBL les gögn - Lestu gögn frá þrælnum til skipstjóra |
| AHB0_S_HSEL | IN | AHBL þrælaval – Þegar fullyrt er, er þrællinn valinn AHBL þræll á AHB rútunni. |
| AHB0_S_HADDR[31:0] | IN | AHBL heimilisfang – bæti vistfang á AHBL tengi |
| AHB0_S_HBURST[2:0] | IN | AHBL sprungalengd |
| AHB0_S_HSIZE[1:0] | IN | AHBL flutningsstærð – Gefur til kynna stærð núverandi flutnings (aðeins 8/16/32 bæta færslur) |
| AHB0_S_HTRANS[1:0] | IN | AHBL flutningstegund – Gefur til kynna flutningstegund núverandi færslu. |
| AHB0_S_HMASTLOCK | IN | AHBL læsing - Þegar fullyrt er að núverandi millifærsla er hluti af læstri færslu. |
| AHB0_S_HWRITE | IN | AHBL skrifa - Þegar hátt gefur til kynna að núverandi viðskipti séu skrif. Þegar lágt gefur til kynna að núverandi viðskipti séu lesin. |
| AHB0_S_HREADY | IN | AHBL tilbúið - Þegar það er hátt, gefur til kynna að þrællinn sé tilbúinn til að samþykkja nýja færslu. |
| AHB0_S_HWDATA[31:0] | IN | AHBL skrifa gögn - Skrifaðu gögn frá skipstjóra til þræls |
AHB1 strætóviðmót
Tafla 3-7 • AHB1 Bus Interface
| Höfn nafn | Stefna | Lýsing |
| AHB1_S_HREADYOUT | ÚT | AHBL þræll tilbúinn - Þegar hátt er skrifað gefur til kynna að þrællinn sé tilbúinn til að taka við gögnum og þegar það er hátt fyrir lestur gefur það til kynna að gögnin séu gild. |
| AHB1_S_HRESP | ÚT | AHBL svarstaða - Þegar keyrt er hátt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið með villum. Þegar keyrt er lágt í lok viðskipta gefur til kynna að viðskiptunum hafi verið lokið. |
| AHB1_S_HRDATA[31:0] | ÚT | AHBL les gögn - Lestu gögn frá þrælnum til skipstjóra |
| AHB1_S_HSEL | IN | AHBL þrælaval – Þegar fullyrt er, er þrællinn valinn AHBL þræll á AHB rútunni. |
| AHB1_S_HADDR[31:0] | IN | AHBL heimilisfang – bæti vistfang á AHBL tengi |
| AHB1_S_HBURST[2:0] | IN | AHBL sprungalengd |
| AHB1_S_HSIZE[1:0] | IN | AHBL flutningsstærð – Gefur til kynna stærð núverandi flutnings (aðeins 8/16/32 bæta færslur). |
| AHB1_S_HTRANS[1:0] | IN | AHBL flutningstegund – Gefur til kynna flutningstegund núverandi færslu. |
| AHB1_S_HMASTLOCK | IN | AHBL læsing - Þegar fullyrt er, er núverandi millifærsla hluti af læstri færslu. |
| AHB1_S_HWRITE | IN | AHBL skrifa - Þegar það er hátt, gefur til kynna að núverandi viðskipti séu skrif. Þegar það er lágt gefur það til kynna að núverandi viðskipti séu lesin. |
| AHB1_S_HREADY | IN | AHBL tilbúið - Þegar það er hátt, gefur til kynna að þrællinn sé tilbúinn til að samþykkja nýja færslu. |
| AHB1_S_HWDATA[31:0] | IN | AHBL skrifa gögn - Skrifaðu gögn frá skipstjóra til þræls |
Vörustuðningur
Microsemi SoC Products Group styður vörur sínar með ýmsum stoðþjónustum, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a webvefsvæði, rafpóstur og söluskrifstofur um allan heim. Þessi viðauki inniheldur upplýsingar um að hafa samband við Microsemi SoC Products Group og notkun þessarar stuðningsþjónustu.
Þjónustudeild
Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.
Frá Norður-Ameríku, hringdu í 800.262.1060
Frá öðrum heimshornum, hringdu í 650.318.4460
Fax, hvar sem er í heiminum, 408.643.6913
Tækniaðstoðarmiðstöð viðskiptavina
Microsemi SoC Products Group vinnur tæknilega þjónustumiðstöð sína með mjög hæfum verkfræðingum sem geta hjálpað til við að svara spurningum þínum um vélbúnað, hugbúnað og hönnun um Microsemi SoC vörur. Tækniaðstoðarmiðstöðin eyðir miklum tíma í að búa til umsóknarglósur, svör við algengum spurningum um hönnunarlotur, skjöl um þekkt vandamál og ýmsar algengar spurningar. Svo, áður en þú hefur samband við okkur, vinsamlegast skoðaðu auðlindir okkar á netinu. Það er mjög líklegt að við höfum þegar svarað spurningum þínum.
Tæknileg aðstoð
Heimsæktu þjónustuverið webvefsvæði (www.microsemi.com/soc/support/search/default.aspx) fyrir frekari upplýsingar og stuðning. Mörg svör fáanleg á leitanlegu web úrræði innihalda skýringarmyndir, myndir og tengla á önnur úrræði á websíða.
Websíða
Þú getur skoðað ýmsar tæknilegar og ótæknilegar upplýsingar á heimasíðu SoC, á www.microsemi.com/soc.
Hafðu samband við tækniaðstoð viðskiptavinarins
Mjög færir verkfræðingar starfa í Tækniþjónustumiðstöðinni. Hægt er að hafa samband við tækniaðstoðarmiðstöðina með tölvupósti eða í gegnum Microsemi SoC Products Group websíða.
Tölvupóstur
Þú getur sent tæknilegum spurningum þínum á netfangið okkar og fengið svör til baka með tölvupósti, faxi eða síma. Einnig, ef þú átt í hönnunarvandamálum, geturðu sent hönnunina þína í tölvupósti files að fá aðstoð. Við fylgjumst stöðugt með tölvupóstreikningnum allan daginn. Þegar þú sendir beiðni þína til okkar, vinsamlegast vertu viss um að láta fullt nafn þitt, fyrirtækisnafn og tengiliðaupplýsingar fylgja með til að vinna úr beiðni þinni á skilvirkan hátt. Netfang tækniaðstoðar er soc_tech@microsemi.com.
Mín mál
Viðskiptavinir Microsemi SoC Products Group geta lagt fram og fylgst með tæknilegum málum á netinu með því að fara í My Case
Utan Bandaríkjanna
Viðskiptavinir sem þurfa aðstoð utan bandarískra tímabelta geta annað hvort haft samband við tækniaðstoð með tölvupósti (soc_tech@microsemi.com) eða hafðu samband við staðbundna söluskrifstofu. Skráningar söluskrifstofu má finna á www.microsemi.com/soc/company/contact/default.aspx.
ITAR tækniaðstoð
Fyrir tæknilega aðstoð á RH og RT FPGA sem eru stjórnað af International Traffic in Arms Regulations (ITAR), hafðu samband við okkur í gegnum soc_tech_itar@microsemi.com. Að öðrum kosti, innan Mín mál, veldu Já í ITAR fellilistanum. Til að fá heildarlista yfir ITAR-stýrða Microsemi FPGA, heimsækja ITAR web síðu.
Microsemi Corporation (NASDAQ: MSCC) býður upp á alhliða safn af hálfleiðaralausnum fyrir: loftrými, varnir og öryggi; fyrirtæki og fjarskipti; og iðnaðar- og varaorkumarkaðir. Vörur innihalda afkastamikil, áreiðanleg hliðstæð og RF tæki, blönduð merki og RF samþættar hringrásir, sérhannaðar SoCs, FPGAs og heill undirkerfi. Microsemi er með höfuðstöðvar í Aliso Viejo, Kaliforníu. Lærðu meira á www.microsemi.com.
© 2014 Microsemi Corporation. Allur réttur áskilinn. Microsemi og Microsemi merkið eru vörumerki Microsemi Corporation. Öll önnur vörumerki og þjónustumerki eru eign viðkomandi eigenda.
Höfuðstöðvar Microsemi fyrirtækja
One Enterprise, Aliso Viejo CA 92656 Bandaríkjunum
Innan Bandaríkjanna: +1 949-380-6100
Sala: +1 949-380-6136
Fax: +1 949-215-4996
Skjöl / auðlindir
 |
Microsemi SmartFusion2 FPGA Fabric DDR Controller Stilling [pdfNotendahandbók SmartFusion2 FPGA DDR stjórnandi stillingar, SmartFusion2, FPGA DDR stjórnandi stillingar, stillingar stjórnanda |
