માઈક્રોસેમી સ્માર્ટફ્યુઝન2 એફપીજીએ ફેબ્રિક ડીડીઆર કંટ્રોલર કન્ફિગરેશન યુઝર ગાઈડ
પરિચય
SmartFusion2 FPGA પાસે બે એમ્બેડેડ DDR નિયંત્રકો છે - એક MSS (MDDR) દ્વારા ઍક્સેસિબલ છે અને બીજો FPGA ફેબ્રિક (FDDR) થી સીધા ઍક્સેસ માટે બનાવાયેલ છે. MDDR અને FDDR બંને ઑફ-ચિપ DDR યાદોને નિયંત્રિત કરે છે.
ફેબ્રિક ડીડીઆર નિયંત્રકને સંપૂર્ણ રીતે ગોઠવવા માટે તમારે આ કરવું આવશ્યક છે:
- ડીડીઆર કંટ્રોલરને ગોઠવવા માટે ફેબ્રિક એક્સટર્નલ મેમરી ડીડીઆર કંટ્રોલર કન્ફિગ્યુરેટરનો ઉપયોગ કરો, તેના ડેટાપાથ બસ ઈન્ટરફેસ (એએક્સઆઈ અથવા એએચબીલાઈટ) પસંદ કરો અને ડીડીઆર ઘડિયાળની આવર્તન તેમજ ફેબ્રિક ડેટાપાથ ઘડિયાળની આવર્તન પસંદ કરો.
- તમારી બાહ્ય DDR મેમરી લાક્ષણિકતાઓ સાથે મેળ કરવા માટે DDR નિયંત્રક રજિસ્ટર માટે રજિસ્ટર મૂલ્યો સેટ કરો.
- વપરાશકર્તા એપ્લિકેશનના ભાગ રૂપે ફેબ્રિક DDR ને ઇન્સ્ટન્ટ કરો અને ડેટાપાથ કનેક્શન્સ બનાવો.
- પેરિફેરલ ઇનિશિયલાઇઝેશન સોલ્યુશન દ્વારા વ્યાખ્યાયિત મુજબ DDR નિયંત્રકના APB રૂપરેખાંકન ઇન્ટરફેસને કનેક્ટ કરો.
ફેબ્રિક એક્સટર્નલ મેમરી DDR કંટ્રોલર કન્ફિગ્યુરેટર
ફેબ્રિક એક્સટર્નલ મેમરી ડીડીઆર (એફડીડીઆર) કન્ફિગ્યુરેટરનો ઉપયોગ ફેબ્રિક ડીડીઆર કંટ્રોલર માટે એકંદર ડેટાપાથ અને બાહ્ય ડીડીઆર મેમરી પરિમાણોને ગોઠવવા માટે થાય છે.
આકૃતિ 1-1 • FDDR કન્ફિગ્યુરેટર ઓવરview
મેમરી સેટિંગ્સ
MDDR માં તમારા મેમરી વિકલ્પોને ગોઠવવા માટે મેમરી સેટિંગ્સનો ઉપયોગ કરો.
- મેમરી પ્રકાર - LPDDR, DDR2, અથવા DDR3
- ડેટા પહોળાઈ - 32-બીટ, 16-બીટ અથવા 8-બીટ
- ઘડિયાળની આવર્તન - 20 MHz થી 333 MHz ની રેન્જમાં કોઈપણ મૂલ્ય (દશાંશ/અપૂર્ણાંક)
- SECDED સક્ષમ ECC - ચાલુ અથવા બંધ
- સરનામું મેપિંગ – {પંક્તિ, બેંક, કૉલમ}, {બેંક, પંક્તિ, કૉલમ}
ફેબ્રિક ઈન્ટરફેસ સેટિંગ્સ
FPGA ફેબ્રિક ઈન્ટરફેસ - આ FDDR અને FPGA ડિઝાઇન વચ્ચેનો ડેટા ઇન્ટરફેસ છે. કારણ કે FDDR એ મેમરી કંટ્રોલર છે, તેનો હેતુ AXI અથવા AHB બસ પર ગુલામ બનવાનો છે. બસનો માસ્ટર બસ વ્યવહારો શરૂ કરે છે, જે બદલામાં FDDR દ્વારા મેમરી ટ્રાન્ઝેક્શન તરીકે અર્થઘટન કરવામાં આવે છે અને ઑફ-ચિપ DDR મેમરી સાથે વાતચીત કરવામાં આવે છે. FDDR ફેબ્રિક ઇન્ટરફેસ વિકલ્પો છે:
- AXI-64 ઇન્ટરફેસનો ઉપયોગ કરીને - એક માસ્ટર 64-bit\ AXI ઇન્ટરફેસ દ્વારા FDDR ને ઍક્સેસ કરે છે.
- સિંગલ AHB-32 ઇન્ટરફેસનો ઉપયોગ કરીને - એક માસ્ટર સિંગલ 32-બીટ AHB ઇન્ટરફેસ દ્વારા FDDR ને ઍક્સેસ કરે છે.
- બે AHB-32 ઇન્ટરફેસનો ઉપયોગ કરીને - બે માસ્ટર્સ બે 32-બીટ AHB ઇન્ટરફેસનો ઉપયોગ કરીને FDDR ઍક્સેસ કરે છે.
FPGA ઘડિયાળ વિભાજક - DDR કંટ્રોલર ઘડિયાળ (CLK_FDDR) અને ફેબ્રિક ઈન્ટરફેસ (CLK_FIC64) ને નિયંત્રિત કરતી ઘડિયાળ વચ્ચેનો આવર્તન ગુણોત્તર સ્પષ્ટ કરે છે. CLK_FIC64 આવર્તન AHB/AXI સબસિસ્ટમની બરાબર હોવી જોઈએ જે FDDR AHB/AXI બસ ઈન્ટરફેસ સાથે જોડાયેલ છે. માજી માટેampતેથી, જો તમારી પાસે 200 MHz પર ચાલતી DDR RAM હોય અને તમારી ફેબ્રિક/AXI સબસિસ્ટમ 100 MHz પર ચાલે, તો તમારે 2 (આકૃતિ 1-2) નો વિભાજક પસંદ કરવો આવશ્યક છે.
આકૃતિ 1-2 • ફેબ્રિક ઈન્ટરફેસ સેટિંગ્સ - AXI ઈન્ટરફેસ અને FDDR ઘડિયાળ વિભાજક કરાર
ફેબ્રિકનો ઉપયોગ કરો પી.એલ.એલ લોક – જો CLK_BASE ફેબ્રિક CCC માંથી મેળવેલ હોય, તો તમે ફેબ્રિક CCC LOCK આઉટપુટને FDDR FAB_PLL_LOCK ઇનપુટ સાથે કનેક્ટ કરી શકો છો. જ્યાં સુધી ફેબ્રિક CCC લૉક ન થાય ત્યાં સુધી CLK_BASE સ્થિર નથી. તેથી, માઇક્રોસેમી ભલામણ કરે છે કે જ્યાં સુધી CLK_BASE સ્થિર ન થાય ત્યાં સુધી તમે FDDR રીસેટમાં રાખો (એટલે કે CORE_RESET_N ઇનપુટનો દાવો કરો). ફેબ્રિક CCC નું LOCK આઉટપુટ સૂચવે છે કે ફેબ્રિક CCC આઉટપુટ ઘડિયાળો સ્થિર છે. FAB_PLL_LOCK નો ઉપયોગ કરો વિકલ્પને ચેક કરીને, તમે FDDR ના FAB_PLL_LOCK ઇનપુટ પોર્ટને એક્સપોઝ કરી શકો છો. પછી તમે ફેબ્રિક CCC ના LOCK આઉટપુટને FDDR ના FAB_PLL_LOCK ઇનપુટ સાથે કનેક્ટ કરી શકો છો.
IO ડ્રાઇવ સ્ટ્રેન્થ
તમારા DDR I/O માટે નીચેની ડ્રાઇવ શક્તિઓમાંથી એક પસંદ કરો:
- હાફ ડ્રાઈવ સ્ટ્રેન્થ
- સંપૂર્ણ ડ્રાઇવ સ્ટ્રેન્થ
તમારા DDR મેમરી પ્રકાર અને તમે પસંદ કરેલ I/O સ્ટ્રેન્થ પર આધાર રાખીને, Libero SoC તમારી FDDR સિસ્ટમ માટે DDR I/O સ્ટાન્ડર્ડ નીચે પ્રમાણે સેટ કરે છે:
| DDR મેમરી પ્રકાર | હાફ ડ્રાઈવ સ્ટ્રેન્થ | સંપૂર્ણ ડ્રાઇવ સ્ટ્રેન્થ |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRI |
વિક્ષેપોને સક્ષમ કરો
FDDR અમુક પૂર્વવ્યાખ્યાયિત શરતો સંતુષ્ટ થાય ત્યારે વિક્ષેપો વધારવા માટે સક્ષમ છે. જો તમે તમારી એપ્લિકેશનમાં આ વિક્ષેપોનો ઉપયોગ કરવા માંગતા હોવ તો FDDR રૂપરેખાકારમાં વિક્ષેપોને સક્ષમ કરો તપાસો.
આ FDDR દાખલા પર વિક્ષેપિત સંકેતોને છતી કરે છે. તમારી ડિઝાઇનની જરૂરિયાત મુજબ તમે આ ઇન્ટરપ્ટ સિગ્નલોને કનેક્ટ કરી શકો છો. નીચેના વિક્ષેપ સંકેતો અને તેમની પૂર્વશરતો ઉપલબ્ધ છે:
- FIC_INT – જ્યારે માસ્ટર અને FDDR વચ્ચેના વ્યવહારમાં ભૂલ હોય ત્યારે જનરેટ થાય છે
- IO_CAL_INT - APB રૂપરેખાંકન ઈન્ટરફેસ દ્વારા DDR નિયંત્રક રજીસ્ટર પર લખીને તમને DDR I/O ને પુનઃકેલિબ્રેટ કરવા માટે સક્ષમ કરે છે. જ્યારે માપાંકન પૂર્ણ થાય છે, ત્યારે આ વિક્ષેપ ઊભો થાય છે. I/O રિકલિબ્રેશન વિશે વિગતો માટે, Microsemi SmartFusion2 વપરાશકર્તા માર્ગદર્શિકાનો સંદર્ભ લો.
- PLL_LOCK_INT - સૂચવે છે કે FDDR FPLL લૉક થઈ ગયું છે
- PLL_LOCKLOST_INT - સૂચવે છે કે FDDR FPLL લોક ખોવાઈ ગયું છે
- FDDR_ECC_INT - સૂચવે છે કે એક અથવા બે-બીટ ભૂલ મળી આવી છે
ફેબ્રિક ઘડિયાળની આવર્તન
MHz માં પ્રદર્શિત તમારી વર્તમાન ઘડિયાળ આવર્તન અને CLOCK વિભાજક પર આધારિત ઘડિયાળની આવર્તન ગણતરી.
ફેબ્રિક ક્લોક ફ્રીક્વન્સી (MHz માં) = ઘડિયાળની આવર્તન / ઘડિયાળ વિભાજક
મેમરી બેન્ડવિડ્થ
Mbps માં તમારા વર્તમાન ઘડિયાળ આવર્તન મૂલ્યના આધારે મેમરી બેન્ડવિડ્થ ગણતરી.
મેમરી બેન્ડવિડ્થ (Mbps માં) = 2 * ઘડિયાળની આવર્તન
કુલ બેન્ડવિડ્થ
Mbps માં તમારી વર્તમાન ઘડિયાળની આવર્તન, ડેટા પહોળાઈ અને ઘડિયાળ વિભાજક પર આધારિત કુલ બેન્ડવિડ્થ ગણતરી.
કુલ બેન્ડવિડ્થ (Mbps માં) = (2 * ઘડિયાળ આવર્તન * ડેટા પહોળાઈ) / ઘડિયાળ વિભાજક
FDDR નિયંત્રક રૂપરેખાંકન
જ્યારે તમે બાહ્ય DDR મેમરીને ઍક્સેસ કરવા માટે ફેબ્રિક DDR કંટ્રોલરનો ઉપયોગ કરો છો, ત્યારે DDR કંટ્રોલર રનટાઇમ પર ગોઠવેલું હોવું જોઈએ. આ સમર્પિત DDR નિયંત્રક રૂપરેખાંકન રજિસ્ટરમાં ગોઠવણી ડેટા લખીને કરવામાં આવે છે. આ રૂપરેખાંકન ડેટા બાહ્ય DDR મેમરી અને તમારી એપ્લિકેશનની લાક્ષણિકતાઓ પર આધારિત છે. આ વિભાગ વર્ણવે છે કે FDDR નિયંત્રક રૂપરેખાકારમાં આ રૂપરેખાંકન પરિમાણો કેવી રીતે દાખલ કરવા અને એકંદર પેરિફેરલ પ્રારંભિક ઉકેલના ભાગ રૂપે રૂપરેખાંકન ડેટા કેવી રીતે સંચાલિત થાય છે. પેરિફેરલ ઇનિશિયલાઇઝેશન સોલ્યુશન વિશે વિગતવાર માહિતી માટે પેરિફેરલ ઇનિશિયલાઇઝેશન યુઝર ગાઇડનો સંદર્ભ લો.
ફેબ્રિક DDR નિયંત્રણ રજીસ્ટર
ફેબ્રિક ડીડીઆર કંટ્રોલર પાસે રજિસ્ટરનો સમૂહ છે જેને રનટાઈમ પર ગોઠવવાની જરૂર છે. આ રજિસ્ટર માટેના રૂપરેખાંકન મૂલ્યો વિવિધ પરિમાણોનું પ્રતિનિધિત્વ કરે છે (દા.તample, DDR મોડ, PHY પહોળાઈ, બર્સ્ટ મોડ, ECC, વગેરે). DDR નિયંત્રક રૂપરેખાંકન રજીસ્ટર વિશે વિગતો માટે, Microsemi SmartFusion2 વપરાશકર્તા માર્ગદર્શિકાનો સંદર્ભ લો.
ફેબ્રિક ડીડીઆર રજિસ્ટર કન્ફિગરેશન
તમારી DDR મેમરી અને એપ્લિકેશનને અનુરૂપ પરિમાણો દાખલ કરવા માટે મેમરી પ્રારંભ (આકૃતિ 2-1) અને મેમરી સમય (આકૃતિ 2-2) ટેબનો ઉપયોગ કરો. આ ટૅબ્સમાં તમે દાખલ કરેલ મૂલ્યો આપમેળે યોગ્ય રજિસ્ટર મૂલ્યોમાં અનુવાદિત થાય છે. જ્યારે તમે કોઈ ચોક્કસ પરિમાણ પર ક્લિક કરો છો, ત્યારે તેના અનુરૂપ રજિસ્ટરનું વર્ણન રજિસ્ટર વર્ણન વિંડોમાં કરવામાં આવે છે (પૃષ્ઠ 1 પર આકૃતિ 1-4).
આકૃતિ 2-1 • FDDR રૂપરેખાંકન - મેમરી પ્રારંભિક ટેબ
આકૃતિ 2-2 • FDDR રૂપરેખાંકન - મેમરી ટાઇમિંગ ટેબ
DDR રૂપરેખાંકન આયાત કરી રહ્યું છે Files
મેમરી ઇનિશિયલાઇઝેશન અને ટાઇમિંગ ટૅબ્સનો ઉપયોગ કરીને DDR મેમરી પરિમાણો દાખલ કરવા ઉપરાંત, તમે DDR રજિસ્ટર મૂલ્યો આયાત કરી શકો છો file. આમ કરવા માટે, આયાત રૂપરેખાંકન બટનને ક્લિક કરો અને ટેક્સ્ટ પર નેવિગેટ કરો file DDR રજિસ્ટર નામો અને મૂલ્યો ધરાવે છે. આકૃતિ 2-3 આયાત રૂપરેખાંકન વાક્યરચના બતાવે છે.
આકૃતિ 2-3 • DDR રજિસ્ટર રૂપરેખાંકન File વાક્યરચના
નોંધ: જો તમે GUI નો ઉપયોગ કરીને તેમને દાખલ કરવાને બદલે રજિસ્ટર મૂલ્યો આયાત કરવાનું પસંદ કરો છો, તો તમારે બધા જરૂરી રજિસ્ટર મૂલ્યોનો ઉલ્લેખ કરવો આવશ્યક છે. વિગતો માટે SmartFusion2 વપરાશકર્તા માર્ગદર્શિકાનો સંદર્ભ લો
DDR રૂપરેખાંકન નિકાસ કરી રહ્યું છે Files
તમે વર્તમાન રજીસ્ટર રૂપરેખાંકન ડેટાને ટેક્સ્ટમાં નિકાસ પણ કરી શકો છો file. આ file તમે આયાત કરેલ રજીસ્ટર મૂલ્યો (જો કોઈ હોય તો) તેમજ આ સંવાદ બોક્સમાં તમે દાખલ કરેલ GUI પેરામીટર્સમાંથી ગણતરી કરેલ હોય તે સમાવિષ્ટ હશે.
જો તમે DDR રજિસ્ટર રૂપરેખાંકનમાં કરેલા ફેરફારોને પૂર્વવત્ કરવા માંગતા હો, તો તમે ડિફોલ્ટ રિસ્ટોર સાથે કરી શકો છો. આ તમામ રજીસ્ટર ગોઠવણી ડેટાને કાઢી નાખે છે અને તમારે કાં તો આ ડેટાને ફરીથી આયાત કરવો અથવા ફરીથી દાખલ કરવો પડશે. ડેટા હાર્ડવેર રીસેટ મૂલ્યો પર રીસેટ થયેલ છે.
જનરેટેડ ડેટા
રૂપરેખાંકન જનરેટ કરવા માટે OK પર ક્લિક કરો. જનરલ, મેમરી ટાઇમિંગ અને મેમરી ઇનિશિયલાઇઝેશન ટૅબ્સમાં તમારા ઇનપુટના આધારે, FDDR કન્ફિગરેશન બધા DDR કન્ફિગરેશન રજિસ્ટર માટે મૂલ્યોની ગણતરી કરે છે અને આ મૂલ્યોને તમારા ફર્મવેર પ્રોજેક્ટ અને સિમ્યુલેશનમાં નિકાસ કરે છે. files નિકાસ કરેલ file વાક્યરચના આકૃતિ 2-4 માં બતાવવામાં આવી છે.
આકૃતિ 2-4 • નિકાસ કરેલ DDR રજિસ્ટર રૂપરેખાંકન File વાક્યરચના
ફર્મવેર
જ્યારે તમે સ્માર્ટડિઝાઇન જનરેટ કરો છો, ત્યારે નીચેના files એ /firmware/ drives_config/sys_config ડિરેક્ટરીમાં પેદા થાય છે. આ fileCMSIS ફર્મવેર કોરને યોગ્ય રીતે કમ્પાઇલ કરવા અને તમારી વર્તમાન ડિઝાઇનને લગતી માહિતી સમાવી લેવા માટે જરૂરી છે, જેમાં પેરિફેરલ રૂપરેખાંકન ડેટા અને MSS માટે ઘડિયાળ રૂપરેખાંકન માહિતીનો સમાવેશ થાય છે. આમાં ફેરફાર કરશો નહીં files મેન્યુઅલી, કારણ કે જ્યારે પણ તમારી રૂટ ડિઝાઇન પુનઃજનરેટ થાય ત્યારે તેઓ ફરીથી બનાવવામાં આવે છે.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – MDDR રૂપરેખાંકન ડેટા.
- sys_config_fddr_define.h – FDDR રૂપરેખાંકન ડેટા.
- sys_config_mss_clocks.h – MSS ઘડિયાળો ગોઠવણી
અનુકરણ
જ્યારે તમે તમારા MSS સાથે સંકળાયેલ સ્માર્ટડિઝાઇન જનરેટ કરો છો, ત્યારે નીચેનું સિમ્યુલેશન files એ /સિમ્યુલેશન ડિરેક્ટરીમાં જનરેટ થાય છે:
- test.bfm - ટોપ-લેવલ BFM file જે SmartFusion2 MSS Cortex-M3 પ્રોસેસરનો ઉપયોગ કરતા કોઈપણ સિમ્યુલેશન દરમિયાન પ્રથમ વખત એક્ઝિક્યુટ કરવામાં આવે છે. તે peripheral_init.bfm અને user.bfm, તે ક્રમમાં ચલાવે છે.
- peripheral_init.bfm - BFM પ્રક્રિયા સમાવે છે જે CMSIS::SystemInit() ફંક્શનનું અનુકરણ કરે છે જે તમે મુખ્ય() પ્રક્રિયા દાખલ કરો તે પહેલાં Cortex-M3 પર ચાલે છે. તે ડિઝાઇનમાં ઉપયોગમાં લેવાતા કોઈપણ પેરિફેરલ માટેના રૂપરેખાંકન ડેટાને યોગ્ય પેરિફેરલ રૂપરેખાંકન રજિસ્ટરમાં કૉપિ કરે છે અને પછી વપરાશકર્તા આ પેરિફેરલ્સનો ઉપયોગ કરી શકે છે તેવું ભારપૂર્વક જણાવતા પહેલા તમામ પેરિફેરલ્સ તૈયાર થવાની રાહ જુએ છે.
- FDDR_init.bfm – BFM રાઈટ કમાન્ડ ધરાવે છે જે તમે દાખલ કરેલ ફેબ્રિક ડીડીઆર કન્ફિગરેશન રજીસ્ટર ડેટાનું અનુકરણ કરે છે (એડિટ રજીસ્ટર સંવાદ બોક્સનો ઉપયોગ કરીને) ડીડીઆર કંટ્રોલર રજિસ્ટરમાં.
- user.bfm - વપરાશકર્તા આદેશો માટે બનાવાયેલ છે. તમે આમાં તમારા પોતાના BFM આદેશો ઉમેરીને ડેટાપાથનું અનુકરણ કરી શકો છો file. આમાં આદેશો file peripheral_init.bfm પૂર્ણ થયા પછી ચલાવવામાં આવશે.
નો ઉપયોગ કરીને files ઉપર, રૂપરેખાંકન પાથ આપોઆપ સિમ્યુલેટ થાય છે. તમારે ફક્ત user.bfm ને સંપાદિત કરવાની જરૂર છે file ડેટાપાથનું અનુકરણ કરવા માટે. test.bfm, peripheral_init.bfm, અથવા MDDR_init.bfm સંપાદિત કરશો નહીં files આ તરીકે fileજ્યારે પણ તમારી રૂટ ડિઝાઇન પુનઃજનરેટ થાય ત્યારે s ફરીથી બનાવવામાં આવે છે.
ફેબ્રિક DDR રૂપરેખાંકન પાથ
પેરિફેરલ ઇનિશિયલાઇઝેશન સોલ્યુશન માટે જરૂરી છે કે, ફેબ્રિક DDR રૂપરેખાંકન રજિસ્ટર મૂલ્યો સ્પષ્ટ કરવા ઉપરાંત, તમે MSS (FIC_2) માં APB રૂપરેખાંકન ડેટા પાથને ગોઠવો. SystemInit() ફંક્શન FIC_2 APB ઇન્ટરફેસ દ્વારા FDDR રૂપરેખાંકન રજિસ્ટરમાં ડેટા લખે છે.
નોંધ: જો તમે સિસ્ટમ બિલ્ડરનો ઉપયોગ કરી રહ્યાં હોવ તો રૂપરેખાંકન પાથ સેટ અને આપોઆપ જોડાયેલ છે.
આકૃતિ 2-5 • FIC_2 કન્ફિગ્યુરેટર ઓવરview
FIC_2 ઇન્ટરફેસને ગોઠવવા માટે:
- MSS રૂપરેખાકારમાંથી FIC_2 રૂપરેખાકાર સંવાદ (આકૃતિ 2-5) ખોલો.
- Cortex-M3 વિકલ્પનો ઉપયોગ કરીને પ્રારંભિક પેરિફેરલ્સ પસંદ કરો.
- ખાતરી કરો કે MSS DDR ચકાસાયેલ છે, જેમ કે ફેબ્રિક DDR/SERDES બ્લોક્સ જો તમે તેનો ઉપયોગ કરી રહ્યાં હોવ.
- તમારી સેટિંગ્સ સાચવવા માટે ઓકે ક્લિક કરો. આ આકૃતિ 2-2 માં બતાવ્યા પ્રમાણે FIC_6 રૂપરેખાંકન પોર્ટ્સ (ક્લોક, રીસેટ અને APB બસ ઈન્ટરફેસ) ને ખુલ્લું પાડે છે.
- MSS જનરેટ કરો. FIC_2 પોર્ટ્સ (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK અને FIC_2_APB_M_RESET_N) હવે MSS ઇન્ટરફેસ પર ખુલ્લા છે અને પેરિફેરલ ઇનિશિયલ સ્પેસિફિકેશન સોલ્યુશન મુજબ CoreSF2Config અને CoreSF2Reset સાથે કનેક્ટ કરી શકાય છે.
આકૃતિ 2-6 • FIC_2 પોર્ટ
પોર્ટ વર્ણન
FDDR કોર પોર્ટ્સ
કોષ્ટક 3-1 • FDDR કોર પોર્ટ્સ
| પોર્ટ નામ | દિશા | વર્ણન |
| CORE_RESET_N | IN | FDDR કંટ્રોલર રીસેટ |
| CLK_BASE | IN | FDDR ફેબ્રિક ઈન્ટરફેસ ઘડિયાળ |
| FPLL_LOCK | બહાર | FDDR PLL લૉક આઉટપુટ - જ્યારે FDDR PLL લૉક હોય ત્યારે ઉચ્ચ |
| CLK_BASE_PLL_LOCK | IN | ફેબ્રિક PLL લોક ઇનપુટ. જ્યારે FAB_PLL_LOCK નો ઉપયોગ કરો વિકલ્પ પસંદ કરેલ હોય ત્યારે જ આ ઇનપુટ પ્રગટ થાય છે. |
વિક્ષેપ બંદરો
જ્યારે તમે Enable Interrupts વિકલ્પ પસંદ કરો છો ત્યારે બંદરોનું આ જૂથ ખુલ્લું થાય છે.
કોષ્ટક 3-2 • ઇન્ટરપ્ટ પોર્ટ
| પોર્ટ નામ | દિશા | વર્ણન |
| PLL_LOCK_INT | બહાર | FDDR PLL લૉક થાય ત્યારે દાવો કરે છે. |
| PLL_LOCKLOST_INT | બહાર | FDDR PLL લૉક ખોવાઈ જાય ત્યારે દાવો કરે છે. |
| ECC_INT | બહાર | ECC ઇવેન્ટ થાય ત્યારે દાવો કરે છે. |
| IO_CALIB_INT | બહાર | જ્યારે I/O કેલિબ્રેશન પૂર્ણ થાય ત્યારે ભારપૂર્વક જણાવે છે. |
| FIC_INT | બહાર | જ્યારે ફેબ્રિક ઈન્ટરફેસ પર AHB/AXI પ્રોટોકોલમાં કોઈ ભૂલ હોય ત્યારે દાવો કરે છે. |
APB3 રૂપરેખાંકન ઈન્ટરફેસ
કોષ્ટક 3-3 • APB3 કન્ફિગરેશન ઈન્ટરફેસ
| પોર્ટ નામ | દિશા | વર્ણન |
| APB_S_PENABLE | IN | સ્લેવ સક્ષમ કરો |
| APB_S_PSEL | IN | સ્લેવ પસંદ કરો |
| APB_S_PWRITE | IN | સક્ષમ લખો |
| APB_S_PADDR[10:2] | IN | સરનામું |
| APB_S_PWDATA[15:0] | IN | ડેટા લખો |
| APB_S_PREADY | બહાર | સ્લેવ તૈયાર |
| APB_S_PSLVERR | બહાર | સ્લેવ ભૂલ |
| APB_S_PRDATA[15:0] | બહાર | ડેટા વાંચો |
| APB_S_PRESET_N | IN | સ્લેવ રીસેટ |
| APB_S_PCLK | IN | ઘડિયાળ |
DDR PHY ઈન્ટરફેસ
કોષ્ટક 3-4 • DDR PHY ઈન્ટરફેસ
| પોર્ટ નામ | દિશા | વર્ણન |
| FDDR_CAS_N | બહાર | DRAM CASN |
| FDDR_CKE | બહાર | DRAM CKE |
| FDDR_CLK | બહાર | ઘડિયાળ, પી બાજુ |
| FDDR_CLK_N | બહાર | ઘડિયાળ, એન બાજુ |
| FDDR_CS_N | બહાર | DRAM CSN |
| FDDR_ODT | બહાર | DRAM ODT |
| FDDR_RAS_N | બહાર | DRAM RASN |
| FDDR_RESET_N | બહાર | DDR3 માટે DRAM રીસેટ |
| FDDR_WE_N | બહાર | DRAM WEN |
| FDDR_ADDR[15:0] | બહાર | Dram સરનામાં બિટ્સ |
| FDDR_BA[2:0] | બહાર | ડ્રામ બેંક સરનામું |
| FDDR_DM_RDQS[4:0] | અંદર બહાર | ડ્રામ ડેટા માસ્ક |
| FDDR_DQS[4:0] | અંદર બહાર | ડ્રામ ડેટા સ્ટ્રોબ ઇનપુટ/આઉટપુટ - પી સાઇડ |
| FDDR_DQS_N[4:0] | અંદર બહાર | ડ્રામ ડેટા સ્ટ્રોબ ઇનપુટ/આઉટપુટ – એન સાઇડ |
| FDDR_DQ[35:0] | અંદર બહાર | DRAM ડેટા ઇનપુટ/આઉટપુટ |
| FDDR_FIFO_WE_IN[2:0] | IN | સિગ્નલમાં FIFO |
| FDDR_FIFO_WE_OUT[2:0] | બહાર | FIFO આઉટ સિગ્નલ |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | અંદર બહાર | ડ્રામ ડેટા માસ્ક |
| FDDR_DQS ([3:0]/[1:0]/[0]) | અંદર બહાર | ડ્રામ ડેટા સ્ટ્રોબ ઇનપુટ/આઉટપુટ - પી સાઇડ |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | અંદર બહાર | ડ્રામ ડેટા સ્ટ્રોબ ઇનપુટ/આઉટપુટ – એન સાઇડ |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | અંદર બહાર | DRAM ડેટા ઇનપુટ/આઉટપુટ |
| FDDR_DQS_TMATCH_0_IN | IN | સિગ્નલમાં FIFO |
| FDDR_DQS_TMATCH_0_OUT | બહાર | FIFO આઉટ સિગ્નલ |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO સિગ્નલમાં (માત્ર 32-બીટ) |
| FDDR_DQS_TMATCH_1_OUT | બહાર | FIFO આઉટ સિગ્નલ (માત્ર 32-બીટ) |
| FDDR_DM_RDQS_ECC | અંદર બહાર | Dram ECC ડેટા માસ્ક |
| FDDR_DQS_ECC | અંદર બહાર | ડ્રામ ECC ડેટા સ્ટ્રોબ ઇનપુટ/આઉટપુટ - પી સાઇડ |
| FDDR_DQS_ECC_N | અંદર બહાર | ડ્રામ ECC ડેટા સ્ટ્રોબ ઇનપુટ/આઉટપુટ – એન સાઇડ |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | અંદર બહાર | DRAM ECC ડેટા ઇનપુટ/આઉટપુટ |
| FDDR_DQS_TMATCH_ECC_IN | IN | સંકેતમાં ECC FIFO |
| FDDR_DQS_TMATCH_ECC_OUT | બહાર | ECC FIFO આઉટ સિગ્નલ (માત્ર 32-બીટ) |
નોંધ: PHY પહોળાઈની પસંદગીના આધારે કેટલાક પોર્ટ માટે પોર્ટની પહોળાઈ બદલાય છે. નોટેશન "[a:0]/ [b:0]/[c:0]" નો ઉપયોગ આવા બંદરોને દર્શાવવા માટે થાય છે, જ્યાં 0-bit PHY પહોળાઈ પસંદ કરવામાં આવે ત્યારે "[a:32]" એ પોર્ટની પહોળાઈનો સંદર્ભ આપે છે. , “[b:0]” 16-bit PHY પહોળાઈને અનુલક્ષે છે, અને “[c:0]” 8-bit PHY પહોળાઈને અનુલક્ષે છે.
AXI બસ ઈન્ટરફેસ
કોષ્ટક 3-5 • AXI બસ ઈન્ટરફેસ
| પોર્ટ નામ | દિશા | વર્ણન |
| AXI_S_AWREADY | બહાર | સરનામું તૈયાર લખો |
| AXI_S_WREADY | બહાર | સરનામું તૈયાર લખો |
| AXI_S_BID[3:0] | બહાર | પ્રતિભાવ ID |
| AXI_S_BRESP[1:0] | બહાર | પ્રતિભાવ લખો |
| AXI_S_BVALID | બહાર | જવાબ લખો માન્ય |
| AXI_S_ARREADY | બહાર | વાંચો સરનામું તૈયાર |
| AXI_S_RID[3:0] | બહાર | ID વાંચો Tag |
| AXI_S_RRESP[1:0] | બહાર | પ્રતિભાવ વાંચો |
| AXI_S_RDATA[63:0] | બહાર | ડેટા વાંચો |
| AXI_S_RLAST | બહાર | છેલ્લું વાંચો - આ સિગ્નલ રીડ બર્સ્ટમાં છેલ્લું ટ્રાન્સફર સૂચવે છે. |
| AXI_S_RVALID | બહાર | વાંચો સરનામું માન્ય |
| AXI_S_AWID[3:0] | IN | એડ્રેસ આઈડી લખો |
| AXI_S_AWADDR[31:0] | IN | સરનામું લખો |
| AXI_S_AWLEN[3:0] | IN | વિસ્ફોટ લંબાઈ |
| AXI_S_AWSIZE[1:0] | IN | વિસ્ફોટ કદ |
| AXI_S_AWBURST[1:0] | IN | વિસ્ફોટ પ્રકાર |
| AXI_S_AWLOCK[1:0] | IN | લોક પ્રકાર - આ સિગ્નલ ટ્રાન્સફરની અણુ લાક્ષણિકતાઓ વિશે વધારાની માહિતી પ્રદાન કરે છે. |
| AXI_S_AWVALID | IN | સરનામું માન્ય લખો |
| AXI_S_WID[3:0] | IN | ડેટા ID લખો tag |
| AXI_S_WDATA[63:0] | IN | ડેટા લખો |
| AXI_S_WSTRB[7:0] | IN | સ્ટ્રોબ્સ લખો |
| AXI_S_WLAST | IN | છેલ્લું લખો |
| AXI_S_WVALID | IN | માન્ય લખો |
| AXI_S_BREADY | IN | તૈયાર લખો |
| AXI_S_ARID[3:0] | IN | એડ્રેસ આઈડી વાંચો |
| AXI_S_ARADDR[31:0] | IN | સરનામું વાંચો |
| AXI_S_ARLEN[3:0] | IN | વિસ્ફોટ લંબાઈ |
| AXI_S_ARSIZE[1:0] | IN | વિસ્ફોટ કદ |
| AXI_S_ARBURST[1:0] | IN | વિસ્ફોટ પ્રકાર |
| AXI_S_ARLOCK[1:0] | IN | લોક પ્રકાર |
| AXI_S_ARVALID | IN | વાંચો સરનામું માન્ય |
| AXI_S_RREADY | IN | વાંચો સરનામું તૈયાર |
| પોર્ટ નામ | દિશા | વર્ણન |
| AXI_S_CORE_RESET_N | IN | MDDR વૈશ્વિક રીસેટ |
| AXI_S_RMW | IN | સૂચવે છે કે શું 64-બીટ લેનના તમામ બાઈટ AXI ટ્રાન્સફરના તમામ બીટ્સ માટે માન્ય છે.
|
AHB0 બસ ઈન્ટરફેસ
કોષ્ટક 3-6 • AHB0 બસ ઈન્ટરફેસ
| પોર્ટ નામ | દિશા | વર્ણન |
| AHB0_S_HREADYOUT | બહાર | AHBL સ્લેવ તૈયાર - જ્યારે લખવા માટે ઉચ્ચ હોય ત્યારે સૂચવે છે કે સ્લેવ ડેટા સ્વીકારવા માટે તૈયાર છે અને જ્યારે વાંચવા માટે વધારે હોય ત્યારે ડેટા માન્ય છે. |
| AHB0_S_HRESP | બહાર | AHBL પ્રતિસાદ સ્થિતિ - જ્યારે વ્યવહારના અંતે ઊંચો ચાલે છે ત્યારે સૂચવે છે કે ટ્રાન્ઝેક્શન ભૂલો સાથે પૂર્ણ થયું છે. જ્યારે ટ્રાન્ઝેક્શનના અંતે નીચું ચાલે છે ત્યારે સૂચવે છે કે વ્યવહાર સફળતાપૂર્વક પૂર્ણ થયો છે. |
| AHB0_S_HRDATA[31:0] | બહાર | AHBL ડેટા વાંચો - ગુલામથી માસ્ટર સુધીનો ડેટા વાંચો |
| AHB0_S_HSEL | IN | AHBL સ્લેવ પસંદ કરો - જ્યારે ભારપૂર્વક જણાવવામાં આવે છે, ત્યારે સ્લેવ એ AHB બસમાં હાલમાં પસંદ કરેલ AHBL સ્લેવ છે. |
| AHB0_S_HADDR[31:0] | IN | AHBL સરનામું - AHBL ઇન્ટરફેસ પર બાઇટ સરનામું |
| AHB0_S_HBURST[2:0] | IN | AHBL વિસ્ફોટ લંબાઈ |
| AHB0_S_HSIZE[1:0] | IN | AHBL ટ્રાન્સફરનું કદ - વર્તમાન ટ્રાન્સફરનું કદ સૂચવે છે (ફક્ત 8/16/32 બાઈટ વ્યવહારો) |
| AHB0_S_HTRANS[1:0] | IN | AHBL ટ્રાન્સફર પ્રકાર - વર્તમાન વ્યવહારના ટ્રાન્સફર પ્રકાર સૂચવે છે. |
| AHB0_S_HMASTLOCK | IN | AHBL લૉક - જ્યારે ભારપૂર્વક કહેવામાં આવે છે કે વર્તમાન ટ્રાન્સફર એ લૉક કરેલા વ્યવહારનો ભાગ છે. |
| AHB0_S_HWRITE | IN | એએચબીએલ લખો - જ્યારે ઉચ્ચ સૂચવે છે કે વર્તમાન વ્યવહાર એક લખાણ છે. જ્યારે નીચું સૂચવે છે કે વર્તમાન ટ્રાન્ઝેક્શન રીડ છે. |
| AHB0_S_HREADY | IN | AHBL તૈયાર - જ્યારે ઊંચું હોય, ત્યારે સૂચવે છે કે સ્લેવ નવો વ્યવહાર સ્વીકારવા માટે તૈયાર છે. |
| AHB0_S_HWDATA[31:0] | IN | AHBL ડેટા લખો - માસ્ટરથી સ્લેવ સુધીનો ડેટા લખો |
AHB1 બસ ઈન્ટરફેસ
કોષ્ટક 3-7 • AHB1 બસ ઈન્ટરફેસ
| પોર્ટ નામ | દિશા | વર્ણન |
| AHB1_S_HREADYOUT | બહાર | AHBL સ્લેવ તૈયાર - જ્યારે લખવા માટે ઉચ્ચ હોય, ત્યારે સૂચવે છે કે સ્લેવ ડેટા સ્વીકારવા માટે તૈયાર છે, અને જ્યારે વાંચવા માટે ઊંચું હોય, ત્યારે સૂચવે છે કે ડેટા માન્ય છે. |
| AHB1_S_HRESP | બહાર | AHBL પ્રતિસાદ સ્થિતિ - જ્યારે વ્યવહારના અંતે ઊંચો ચાલે છે ત્યારે સૂચવે છે કે ટ્રાન્ઝેક્શન ભૂલો સાથે પૂર્ણ થયું છે. જ્યારે ટ્રાન્ઝેક્શનના અંતે નીચું ચાલે છે, ત્યારે સૂચવે છે કે વ્યવહાર સફળતાપૂર્વક પૂર્ણ થયો છે. |
| AHB1_S_HRDATA[31:0] | બહાર | AHBL ડેટા વાંચો - ગુલામથી માસ્ટર સુધીનો ડેટા વાંચો |
| AHB1_S_HSEL | IN | AHBL સ્લેવ પસંદ કરો - જ્યારે ભારપૂર્વક જણાવવામાં આવે છે, ત્યારે સ્લેવ એ AHB બસમાં હાલમાં પસંદ કરેલ AHBL સ્લેવ છે. |
| AHB1_S_HADDR[31:0] | IN | AHBL સરનામું - AHBL ઇન્ટરફેસ પર બાઇટ સરનામું |
| AHB1_S_HBURST[2:0] | IN | AHBL વિસ્ફોટ લંબાઈ |
| AHB1_S_HSIZE[1:0] | IN | AHBL ટ્રાન્સફરનું કદ - વર્તમાન ટ્રાન્સફરનું કદ સૂચવે છે (ફક્ત 8/16/32 બાઈટ વ્યવહારો). |
| AHB1_S_HTRANS[1:0] | IN | AHBL ટ્રાન્સફર પ્રકાર - વર્તમાન વ્યવહારના ટ્રાન્સફર પ્રકાર સૂચવે છે. |
| AHB1_S_HMASTLOCK | IN | AHBL લૉક - જ્યારે ભારપૂર્વક કહેવામાં આવે છે, ત્યારે વર્તમાન ટ્રાન્સફર એ લૉક કરેલા વ્યવહારનો ભાગ છે. |
| AHB1_S_HWRITE | IN | AHBL લખવું - જ્યારે ઊંચું હોય, ત્યારે સૂચવે છે કે વર્તમાન વ્યવહાર એક લખાણ છે. જ્યારે ઓછું હોય, ત્યારે સૂચવે છે કે વર્તમાન વ્યવહાર વાંચવામાં આવ્યો છે. |
| AHB1_S_HREADY | IN | AHBL તૈયાર - જ્યારે ઊંચું હોય, ત્યારે સૂચવે છે કે સ્લેવ નવો વ્યવહાર સ્વીકારવા માટે તૈયાર છે. |
| AHB1_S_HWDATA[31:0] | IN | AHBL ડેટા લખો - માસ્ટરથી સ્લેવ સુધીનો ડેટા લખો |
ઉત્પાદન આધાર
માઇક્રોસેમી એસઓસી પ્રોડક્ટ્સ ગ્રૂપ તેના ઉત્પાદનોને ગ્રાહક સેવા, ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર, સહિત વિવિધ સપોર્ટ સેવાઓ સાથે સમર્થન આપે છે. webસાઇટ, ઇલેક્ટ્રોનિક મેઇલ અને વિશ્વવ્યાપી વેચાણ કચેરીઓ. આ પરિશિષ્ટમાં Microsemi SoC પ્રોડક્ટ્સ ગ્રુપનો સંપર્ક કરવા અને આ સપોર્ટ સેવાઓનો ઉપયોગ કરવા વિશેની માહિતી છે.
ગ્રાહક સેવા
બિન-તકનીકી ઉત્પાદન સપોર્ટ માટે ગ્રાહક સેવાનો સંપર્ક કરો, જેમ કે ઉત્પાદન કિંમત, ઉત્પાદન અપગ્રેડ, અપડેટ માહિતી, ઓર્ડર સ્થિતિ અને અધિકૃતતા.
ઉત્તર અમેરિકાથી, 800.262.1060 પર કૉલ કરો
બાકીના વિશ્વમાંથી, 650.318.4460 પર કૉલ કરો
ફેક્સ, વિશ્વમાં ગમે ત્યાંથી, 408.643.6913
ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર
Microsemi SoC પ્રોડક્ટ્સ ગ્રુપ તેના ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટરને ઉચ્ચ કુશળ ઇજનેરો સાથે કામ કરે છે જેઓ તમારા હાર્ડવેર, સોફ્ટવેર અને માઇક્રોસેમી SoC પ્રોડક્ટ્સ વિશેના ડિઝાઇન પ્રશ્નોના જવાબ આપવામાં મદદ કરી શકે છે. ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર એપ્લીકેશન નોટ્સ, સામાન્ય ડિઝાઇન ચક્ર પ્રશ્નોના જવાબો, જાણીતા મુદ્દાઓના દસ્તાવેજીકરણ અને વિવિધ FAQs બનાવવામાં ઘણો સમય વિતાવે છે. તેથી, તમે અમારો સંપર્ક કરો તે પહેલાં, કૃપા કરીને અમારા ઑનલાઇન સંસાધનોની મુલાકાત લો. સંભવ છે કે અમે તમારા પ્રશ્નોના જવાબ આપી દીધા છે.
ટેકનિકલ સપોર્ટ
ગ્રાહક સપોર્ટની મુલાકાત લો webસાઇટ (www.microsemi.com/soc/support/search/default.aspx) વધુ માહિતી અને સમર્થન માટે. શોધી શકાય તેવા પર ઘણા જવાબો ઉપલબ્ધ છે web સંસાધનમાં આકૃતિઓ, ચિત્રો અને અન્ય સંસાધનોની લિંક્સનો સમાવેશ થાય છે webસાઇટ
Webસાઇટ
તમે SoC હોમ પેજ પર વિવિધ તકનીકી અને બિન-તકનીકી માહિતી બ્રાઉઝ કરી શકો છો www.microsemi.com/soc.
ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટરનો સંપર્ક કરવો
ઉચ્ચ કુશળ ઇજનેરો ટેકનિકલ સપોર્ટ સેન્ટરનો સ્ટાફ છે. ટેકનિકલ સપોર્ટ સેન્ટરનો ઈમેલ દ્વારા અથવા માઇક્રોસેમી SoC પ્રોડક્ટ્સ ગ્રુપ દ્વારા સંપર્ક કરી શકાય છે webસાઇટ
ઈમેલ
તમે તમારા ટેકનિકલ પ્રશ્નોને અમારા ઈમેલ એડ્રેસ પર મોકલી શકો છો અને ઈમેલ, ફેક્સ અથવા ફોન દ્વારા જવાબો મેળવી શકો છો. ઉપરાંત, જો તમને ડિઝાઇનની સમસ્યા હોય, તો તમે તમારી ડિઝાઇનને ઇમેઇલ કરી શકો છો files સહાય મેળવવા માટે. અમે દિવસભર ઈમેલ એકાઉન્ટનું સતત નિરીક્ષણ કરીએ છીએ. અમને તમારી વિનંતી મોકલતી વખતે, કૃપા કરીને તમારી વિનંતીની કાર્યક્ષમ પ્રક્રિયા માટે તમારું પૂરું નામ, કંપનીનું નામ અને તમારી સંપર્ક માહિતી શામેલ કરવાની ખાતરી કરો. ટેક્નિકલ સપોર્ટ ઈમેલ એડ્રેસ છે soc_tech@microsemi.com.
મારા કેસો
Microsemi SoC પ્રોડક્ટ્સ ગ્રૂપના ગ્રાહકો માય કેસ પર જઈને ટેકનિકલ કેસ ઓનલાઈન સબમિટ અને ટ્રેક કરી શકે છે
યુ.એસ.ની બહાર
યુ.એસ.ના સમય ઝોનની બહાર સહાયની જરૂર હોય તેવા ગ્રાહકો કાં તો ઇમેઇલ દ્વારા તકનીકી સપોર્ટનો સંપર્ક કરી શકે છે (soc_tech@microsemi.com) અથવા સ્થાનિક વેચાણ કચેરીનો સંપર્ક કરો. સેલ્સ ઑફિસ સૂચિઓ પર મળી શકે છે www.microsemi.com/soc/company/contact/default.aspx.
ITAR ટેકનિકલ સપોર્ટ
ઇન્ટરનેશનલ ટ્રાફિક ઇન આર્મ્સ રેગ્યુલેશન્સ (ITAR) દ્વારા નિયંત્રિત આરએચ અને આરટી એફપીજીએ પર તકનીકી સપોર્ટ માટે, આના દ્વારા અમારો સંપર્ક કરો soc_tech_itar@microsemi.com. વૈકલ્પિક રીતે, મારા કેસમાં, ITAR ડ્રોપ-ડાઉન સૂચિમાં હા પસંદ કરો. ITAR-નિયંત્રિત માઇક્રોસેમી FPGA ની સંપૂર્ણ સૂચિ માટે, ITAR ની મુલાકાત લો web પૃષ્ઠ
માઇક્રોસેમી કોર્પોરેશન (NASDAQ: MSCC) આ માટે સેમિકન્ડક્ટર સોલ્યુશન્સનો વ્યાપક પોર્ટફોલિયો ઓફર કરે છે: એરોસ્પેસ, સંરક્ષણ અને સુરક્ષા; એન્ટરપ્રાઇઝ અને સંચાર; અને ઔદ્યોગિક અને વૈકલ્પિક ઊર્જા બજારો. ઉત્પાદનોમાં ઉચ્ચ-પ્રદર્શન, ઉચ્ચ-વિશ્વસનીયતા એનાલોગ અને RF ઉપકરણો, મિશ્ર સિગ્નલ અને RF સંકલિત સર્કિટ, કસ્ટમાઇઝ કરી શકાય તેવા SoCs, FPGAs અને સંપૂર્ણ સબસિસ્ટમનો સમાવેશ થાય છે. માઇક્રોસેમીનું મુખ્ય મથક એલિસો વિએજો, કેલિફમાં છે. અહીં વધુ જાણો www.microsemi.com.
© 2014 માઇક્રોસેમી કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. માઇક્રોસેમી અને માઇક્રોસેમી લોગો માઇક્રોસેમી કોર્પોરેશનના ટ્રેડમાર્ક છે. અન્ય તમામ ટ્રેડમાર્ક્સ અને સર્વિસ માર્કસ તેમના સંબંધિત માલિકોની મિલકત છે.
માઇક્રોસેમી કોર્પોરેટ હેડક્વાર્ટર
One Enterprise, Aliso Viejo CA 92656 USA
યુએસએની અંદર: +1 949-380-6100
વેચાણ: +1 949-380-6136
ફેક્સ: +1 949-215-4996
દસ્તાવેજો / સંસાધનો
 |
માઇક્રોસેમી સ્માર્ટફ્યુઝન2 એફપીજીએ ફેબ્રિક ડીડીઆર કંટ્રોલર કન્ફિગરેશન [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા SmartFusion2 FPGA ફેબ્રિક DDR કંટ્રોલર કન્ફિગરેશન, SmartFusion2, FPGA ફેબ્રિક DDR કંટ્રોલર કન્ફિગરેશન, કંટ્રોલર કન્ફિગરેશન |
