Microsemi SmartFusion2 FPGA Fabric DDR Controller Configuration User Guide

შესავალი

SmartFusion2 FPGA-ს აქვს ორი ჩაშენებული DDR კონტროლერი – ერთი ხელმისაწვდომია MSS-ის (MDDR) საშუალებით და მეორე განკუთვნილია პირდაპირი წვდომისთვის FPGA ქსოვილისგან (FDDR). MDDR და FDDR ორივე აკონტროლებს off-chip DDR მეხსიერებას.
Fabric DDR კონტროლერის სრულად კონფიგურაციისთვის თქვენ უნდა:

1. გამოიყენეთ Fabric External Memory DDR Controller Configurator DDR Controller-ის კონფიგურაციისთვის, შეარჩიეთ მონაცემთა ბილიკის ავტობუსის ინტერფეისი (AXI ან AHBLite) და აირჩიეთ DDR საათის სიხშირე, ისევე როგორც ქსოვილის მონაცემთა ბილიკის საათის სიხშირე.
2. დააყენეთ რეგისტრის მნიშვნელობები DDR კონტროლერის რეგისტრებისთვის, რათა შეესაბამებოდეს თქვენი გარე DDR მეხსიერების მახასიათებლებს.
3. შექმენით Fabric DDR, როგორც მომხმარებლის აპლიკაციის ნაწილი და შექმენით მონაცემთა ბილიკის კავშირები.
4. შეაერთეთ DDR კონტროლერის APB კონფიგურაციის ინტერფეისი, როგორც ეს განსაზღვრულია პერიფერიული ინიციალიზაციის ხსნარით.

ქსოვილის გარე მეხსიერების DDR კონტროლერის კონფიგურატორი

ქსოვილის გარე მეხსიერების DDR (FDDR) კონფიგურატორი გამოიყენება მთლიანი მონაცემთა ბილიკის და გარე DDR მეხსიერების პარამეტრების კონფიგურაციისთვის Fabric DDR კონტროლერისთვის.

სურათი 1-1 • FDDR Configurator Overview

მეხსიერების პარამეტრები 

გამოიყენეთ მეხსიერების პარამეტრები MDDR-ში თქვენი მეხსიერების პარამეტრების კონფიგურაციისთვის.

• მეხსიერების ტიპი - LPDDR, DDR2 ან DDR3
• მონაცემთა სიგანე - 32-ბიტიანი, 16-ბიტიანი ან 8-ბიტიანი
• საათის სიხშირე - ნებისმიერი მნიშვნელობა (ათწილადი/ფრაქციული) 20 MHz-დან 333 MHz-მდე
• SECDED ჩართულია ECC - ჩართვა ან გამორთვა
• მისამართი რუკების შედგენა – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

ქსოვილის ინტერფეისის პარამეტრები 

FPGA ქსოვილის ინტერფეისი – ეს არის მონაცემთა ინტერფეისი FDDR და FPGA დიზაინს შორის. იმის გამო, რომ FDDR არის მეხსიერების კონტროლერი, ის განკუთვნილია იყოს AXI ან AHB ავტობუსის სლავი. ავტობუსის ოსტატი იწყებს ავტობუსის ტრანზაქციებს, რომლებიც თავის მხრივ განიმარტება FDDR-ის მიერ, როგორც მეხსიერების ტრანზაქციები და მიეწოდება ჩიპის გარეშე DDR მეხსიერებას. FDDR ქსოვილის ინტერფეისის ვარიანტებია:

• AXI-64 ინტერფეისის გამოყენებით – ერთი მასტერი წვდება FDDR-ს 64-ბიტიანი\ AXI ინტერფეისის მეშვეობით.
• ერთი AHB-32 ინტერფეისის გამოყენებით – ერთი მასტერი წვდება FDDR-ს ერთი 32-ბიტიანი AHB ინტერფეისით.
• ორი AHB-32 ინტერფეისის გამოყენებით – ორი ოსტატი წვდება FDDR-ს ორი 32-ბიტიანი AHB ინტერფეისის გამოყენებით.

FPGA CLOCK გამყოფი – განსაზღვრავს სიხშირის თანაფარდობას DDR Controller-ის საათს (CLK_FDDR) და საათს, რომელიც აკონტროლებს ქსოვილის ინტერფეისს (CLK_FIC64). CLK_FIC64 სიხშირე უნდა იყოს ტოლი AHB/AXI ქვესისტემისა, რომელიც დაკავშირებულია FDDR AHB/AXI ავტობუსის ინტერფეისთან. მაგampთუ თქვენ გაქვთ DDR ოპერატიული მეხსიერება 200 MHz-ზე და თქვენი Fabric/AXI ქვესისტემა მუშაობს 100 MHz-ზე, თქვენ უნდა აირჩიოთ 2-ის გამყოფი (სურათი 1-2).

სურათი 1-2 • ქსოვილის ინტერფეისის პარამეტრები – AXI ინტერფეისი და FDDR საათის გამყოფის შეთანხმება

გამოიყენეთ ქსოვილი PLL LOCK – თუ CLK_BASE მიიღება Fabric CCC-დან, შეგიძლიათ დააკავშიროთ ქსოვილის CCC LOCK გამომავალი FDDR FAB_PLL_LOCK შეყვანასთან. CLK_BASE არ არის სტაბილური, სანამ Fabric CCC არ ჩაიკეტება. ამიტომ, Microsemi გირჩევთ, გააჩეროთ FDDR გადატვირთვის რეჟიმში (ანუ დაამტკიცეთ CORE_RESET_N შეყვანა) სანამ CLK_BASE სტაბილურია. Fabric CCC-ის LOCK გამომავალი მიუთითებს, რომ Fabric CCC გამომავალი საათები სტაბილურია. გამოიყენეთ FAB_PLL_LOCK ოფციის შემოწმებით, შეგიძლიათ გამოაშკარავოთ FDDR-ის FAB_PLL_LOCK შეყვანის პორტი. ამის შემდეგ შეგიძლიათ დააკავშიროთ Fabric CCC-ის LOCK გამომავალი FDDR-ის FAB_PLL_LOCK შესასვლელთან.

IO წამყვანი ძალა 

აირჩიეთ დისკის ერთ-ერთი შემდეგი სიძლიერე თქვენი DDR I/O-სთვის:

• ნახევარი წამყვანი ძალა
• სრული წამყვანი ძალა

თქვენი DDR მეხსიერების ტიპისა და თქვენ მიერ არჩეული I/O სიძლიერის მიხედვით, Libero SoC ადგენს DDR I/O სტანდარტს თქვენი FDDR სისტემისთვის შემდეგნაირად:

DDR მეხსიერების ტიპი	ნახევარი წამყვანი ძალა	სრული წამყვანი ძალა
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

ჩართეთ შეფერხებები 

FDDR-ს შეუძლია გაზარდოს შეფერხებები, როდესაც დაკმაყოფილებულია გარკვეული წინასწარ განსაზღვრული პირობები. შეამოწმეთ Enable Interrupts in FDDR configurator, თუ გსურთ გამოიყენოთ ეს შეფერხებები თქვენს აპლიკაციაში.
ეს ავლენს შეფერხების სიგნალებს FDDR ინსტანციაზე. თქვენ შეგიძლიათ დააკავშიროთ ეს შეფერხების სიგნალები თქვენი დიზაინის შესაბამისად. შემდეგი შეფერხების სიგნალები და მათი წინაპირობები ხელმისაწვდომია:

• FIC_INT - გენერირებულია, როდესაც არის შეცდომა Master-სა და FDDR-ს შორის გარიგებაში
• IO_CAL_INT - გაძლევთ DDR I/O-ების ხელახალი კალიბრაციის საშუალებას DDR კონტროლერის რეგისტრებში ჩაწერით APB კონფიგურაციის ინტერფეისის მეშვეობით. როდესაც კალიბრაცია დასრულებულია, ეს შეფერხება იზრდება. I/O ხელახალი კალიბრაციის შესახებ დეტალებისთვის იხილეთ Microsemi SmartFusion2 მომხმარებლის სახელმძღვანელო.
• PLL_LOCK_INT - მიუთითებს, რომ FDDR FPLL დაბლოკილია
• PLL_LOCKLOST_INT - მიუთითებს, რომ FDDR FPLL-მა დაკარგა დაბლოკვა
• FDDR_ECC_INT - მიუთითებს, რომ აღმოჩენილია ერთი ან ორბიტიანი შეცდომა

ქსოვილის საათის სიხშირე 

საათის სიხშირის გამოთვლა თქვენი ამჟამინდელი საათის სიხშირეზე და CLOCK გამყოფზე, რომელიც ნაჩვენებია MHz-ში.
Fabric Clock Frequency (MHz-ში) = საათის სიხშირე / CLOCK გამყოფი

მეხსიერების გამტარუნარიანობა 

მეხსიერების გამტარუნარიანობის გაანგარიშება თქვენი მიმდინარე საათის სიხშირის მნიშვნელობაზე Mbps-ში.
მეხსიერების გამტარუნარიანობა (მბიტ/წმ) = 2 * საათის სიხშირე

მთლიანი გამტარობა

მთლიანი გამტარუნარიანობის გაანგარიშება თქვენი მიმდინარე საათის სიხშირეზე, მონაცემთა სიგანეზე და CLOCK გამყოფზე დაყრდნობით, Mbps-ში.
მთლიანი გამტარობა (მბიტ/წმ) = (2 * საათის სიხშირე * მონაცემთა სიგანე) / CLOCK გამყოფი

FDDR კონტროლერის კონფიგურაცია

როდესაც იყენებთ Fabric DDR კონტროლერს გარე DDR მეხსიერებაზე წვდომისთვის, DDR კონტროლერი უნდა იყოს კონფიგურირებული მუშაობის დროს. ეს კეთდება DDR კონტროლერის კონფიგურაციის სპეციალურ რეესტრებში კონფიგურაციის მონაცემების ჩაწერით. ეს კონფიგურაციის მონაცემები დამოკიდებულია გარე DDR მეხსიერების მახასიათებლებზე და თქვენს აპლიკაციაზე. ეს განყოფილება აღწერს, თუ როგორ უნდა შეიყვანოთ ეს კონფიგურაციის პარამეტრები FDDR კონტროლერის კონფიგურატორში და როგორ იმართება კონფიგურაციის მონაცემები, როგორც მთლიანი პერიფერიული ინიციალიზაციის გადაწყვეტის ნაწილი. იხილეთ პერიფერიული ინიციალიზაციის მომხმარებლის სახელმძღვანელო დეტალური ინფორმაციისთვის პერიფერიული ინიციალიზაციის გადაწყვეტის შესახებ.

ქსოვილის DDR კონტროლის რეგისტრები 

Fabric DDR Controller-ს აქვს რეგისტრების ნაკრები, რომლებიც უნდა იყოს კონფიგურირებული მუშაობის დროს. ამ რეგისტრების კონფიგურაციის მნიშვნელობები წარმოადგენს სხვადასხვა პარამეტრს (მაგample, DDR რეჟიმი, PHY სიგანე, ადიდებული რეჟიმი, ECC და ა.შ.). DDR კონტროლერის კონფიგურაციის რეგისტრების შესახებ დეტალებისთვის იხილეთ Microsemi SmartFusion2 მომხმარებლის სახელმძღვანელო.

ქსოვილის DDR რეგისტრების კონფიგურაცია 

გამოიყენეთ მეხსიერების ინიციალიზაცია (სურათი 2-1) და მეხსიერების დრო (სურათი 2-2) იმ პარამეტრების შესაყვანად, რომლებიც შეესაბამება თქვენს DDR მეხსიერებას და აპლიკაციას. ამ ჩანართებში შეყვანილი მნიშვნელობები ავტომატურად ითარგმნება რეგისტრის შესაბამის მნიშვნელობებში. როდესაც დააწკაპუნებთ კონკრეტულ პარამეტრზე, მისი შესაბამისი რეგისტრი აღწერილია რეგისტრაციის აღწერილობის ფანჯარაში (სურათი 1-1 მე-4 გვერდზე).

სურათი 2-1 • FDDR კონფიგურაცია – მეხსიერების ინიციალიზაციის ჩანართი

სურათი 2-2 • FDDR კონფიგურაცია – მეხსიერების დროის ჩანართი

მიმდინარეობს DDR კონფიგურაციის იმპორტი Files

გარდა DDR მეხსიერების პარამეტრების შეყვანისა მეხსიერების ინიციალიზაციისა და დროის ჩანართების გამოყენებით, შეგიძლიათ DDR რეგისტრის მნიშვნელობების იმპორტი file. ამისათვის დააჭირეთ იმპორტის კონფიგურაციის ღილაკს და გადადით ტექსტზე file შეიცავს DDR რეგისტრის სახელებსა და მნიშვნელობებს. სურათი 2-3 გვიჩვენებს იმპორტის კონფიგურაციის სინტაქსს.

სურათი 2-3 • DDR რეგისტრის კონფიგურაცია File სინტაქსი

შენიშვნა: თუ თქვენ აირჩევთ რეგისტრის მნიშვნელობების იმპორტს და არა მათ GUI-ს გამოყენებით, თქვენ უნდა მიუთითოთ რეგისტრის ყველა საჭირო მნიშვნელობა. დეტალებისთვის იხილეთ SmartFusion2 მომხმარებლის სახელმძღვანელო

მიმდინარეობს DDR კონფიგურაციის ექსპორტი Files

თქვენ ასევე შეგიძლიათ მიმდინარე რეგისტრის კონფიგურაციის მონაცემების ექსპორტი ტექსტში file. ეს file შეიცავს რეგისტრის მნიშვნელობებს, რომლებიც თქვენ შემოიტანეთ (ასეთის არსებობის შემთხვევაში), ისევე როგორც იმ მნიშვნელობებს, რომლებიც გამოთვლილია GUI პარამეტრებიდან, რომლებიც შეიტანეთ ამ დიალოგურ ფანჯარაში.
თუ გსურთ DDR რეგისტრის კონფიგურაციაში განხორციელებული ცვლილებების გაუქმება, ამის გაკეთება შეგიძლიათ Restore Default-ით. ეს წაშლის რეგისტრის კონფიგურაციის ყველა მონაცემს და თქვენ ან ხელახლა უნდა შემოიტანოთ ან ხელახლა შეიყვანოთ ეს მონაცემები. მონაცემები აღდგება ტექნიკის გადატვირთვის მნიშვნელობებზე.

გენერირებული მონაცემები 

დააწკაპუნეთ OK კონფიგურაციის შესაქმნელად. ზოგადი, მეხსიერების დრო და მეხსიერების ინიციალიზაციის ჩანართებში თქვენი შეყვანის საფუძველზე, FDDR Configurator ითვლის მნიშვნელობებს ყველა DDR კონფიგურაციის რეგისტრირებისთვის და ამ მნიშვნელობების ექსპორტს ახდენს თქვენს firmware პროექტსა და სიმულაციაში. fileს. ექსპორტირებული file სინტაქსი ნაჩვენებია სურათზე 2-4.

სურათი 2-4 • ექსპორტირებული DDR რეგისტრის კონფიგურაცია File სინტაქსი

Firmware

SmartDesign-ის გენერირებისას, შემდეგი files გენერირდება /firmware/ drivers_config/sys_config დირექტორიაში. ესენი files არის საჭირო CMSIS firmware ბირთვისთვის, რათა სწორად შედგეს და შეიცავდეს ინფორმაციას თქვენი ამჟამინდელი დიზაინის შესახებ, მათ შორის პერიფერიული კონფიგურაციის მონაცემები და საათის კონფიგურაციის ინფორმაცია MSS-ისთვის. არ დაარედაქტირო ესენი fileხელით, რადგან ისინი ხელახლა იქმნება ყოველ ჯერზე, როდესაც თქვენი root დიზაინის რეგენერაცია ხდება.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR კონფიგურაციის მონაცემები.
• sys_config_fddr_define.h – FDDR კონფიგურაციის მონაცემები.
• sys_config_mss_clocks.h – MSS საათის კონფიგურაცია

სიმულაცია

როდესაც თქვენ გენერირებთ SmartDesign-ს, რომელიც დაკავშირებულია თქვენს MSS-თან, შემდეგი სიმულაცია files იქმნება /simulation დირექტორიაში:

• test.bfm - უმაღლესი დონის BFM file რომელიც პირველად შესრულებულია ნებისმიერი სიმულაციის დროს, რომელიც ავარჯიშებს SmartFusion2 MSS Cortex-M3 პროცესორს. ის ახორციელებს peripheral_init.bfm და user.bfm, ამ თანმიმდევრობით.
• peripheral_init.bfm – შეიცავს BFM პროცედურას, რომელიც ამსგავსებს CMSIS::SystemInit() ფუნქციას, რომელიც გაშვებულია Cortex-M3-ზე, სანამ მთავარ() პროცედურაში შეხვალთ. ის აკოპირებს კონფიგურაციის მონაცემებს დიზაინში გამოყენებული ნებისმიერი პერიფერიული მოწყობილობის სწორ პერიფერიულ კონფიგურაციის რეგისტრებში და შემდეგ ელოდება, რომ ყველა პერიფერიული მოწყობილობა მზად იქნება, სანამ დაამტკიცებს, რომ მომხმარებელს შეუძლია გამოიყენოს ეს პერიფერიები.
• FDDR_init.bfm – შეიცავს BFM ჩაწერის ბრძანებებს, რომლებიც ახდენენ თქვენ მიერ შეყვანილი Fabric DDR კონფიგურაციის რეგისტრის მონაცემების ჩაწერას DDR Controller რეგისტრებში (რედაქტირების რეგისტრების დიალოგური ფანჯრის გამოყენებით).
• user.bfm - განკუთვნილია მომხმარებლის ბრძანებებისთვის. თქვენ შეგიძლიათ მონაცემთა ბილიკის სიმულაცია ამაში თქვენი საკუთარი BFM ბრძანებების დამატებით file. ბრძანებები ამაში file შესრულდება peripheral_init.bfm დასრულების შემდეგ.

გამოყენებით files ზემოთ, კონფიგურაციის ბილიკი ავტომატურად სიმულირებულია. თქვენ მხოლოდ უნდა შეცვალოთ user.bfm file მონაცემთა ბილიკის სიმულაციისთვის. არ დაარედაქტიროთ test.bfm, peripheral_init.bfm ან MDDR_init.bfm fileესენი არიან files ხელახლა იქმნება ყოველ ჯერზე, როდესაც თქვენი root დიზაინის რეგენერაცია ხდება.

ქსოვილის DDR კონფიგურაციის გზა 

პერიფერიული ინიციალიზაციის გადაწყვეტა მოითხოვს, რომ Fabric DDR კონფიგურაციის რეგისტრის მნიშვნელობების მითითების გარდა, თქვენ დააკონფიგურიროთ APB კონფიგურაციის მონაცემთა ბილიკი MSS-ში (FIC_2). SystemInit() ფუნქცია წერს მონაცემებს FDDR კონფიგურაციის რეგისტრებში FIC_2 APB ინტერფეისის მეშვეობით.

შენიშვნა: თუ იყენებთ System Builder-ს, კონფიგურაციის გზა დაყენებულია და ავტომატურად უკავშირდება.

სურათი 2-5 • FIC_2 კონფიგურატორი დასრულდაview

FIC_2 ინტერფეისის კონფიგურაციისთვის:

1. გახსენით FIC_2 კონფიგურატორის დიალოგი (სურათი 2-5) MSS კონფიგურატორიდან.
2. აირჩიეთ პერიფერიული მოწყობილობების ინიცირება Cortex-M3 ოფციის გამოყენებით.
3. დარწმუნდით, რომ შემოწმებულია MSS DDR, ისევე როგორც Fabric DDR/SERDES ბლოკები, თუ მათ იყენებთ.
4. დააწკაპუნეთ OK-ზე თქვენი პარამეტრების შესანახად. ეს ავლენს FIC_2 კონფიგურაციის პორტებს (საათის, გადატვირთვის და APB ავტობუსის ინტერფეისები), როგორც ნაჩვენებია სურათზე 2-6.
5. შექმენით MSS. FIC_2 პორტები (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK და FIC_2_APB_M_RESET_N) ახლა გამოფენილია MSS ინტერფეისზე და შეიძლება დაკავშირებული იყოს CoreSF2Config-თან და CoreSF2Reset-თან პერიფერიული ინიციალიზაციის გადაწყვეტის სპეციფიკაციის მიხედვით.

სურათი 2-6 • FIC_2 პორტები

პორტის აღწერა

FDDR ძირითადი პორტები 

ცხრილი 3-1 • FDDR ძირითადი პორტები

პორტის სახელი	მიმართულება	აღწერა
CORE_RESET_N	IN	FDDR კონტროლერის გადატვირთვა
CLK_BASE	IN	FDDR ქსოვილის ინტერფეისის საათი
FPLL_LOCK	გარეთ	FDDR PLL ჩაკეტვის გამომავალი - მაღალი, როდესაც FDDR PLL ჩაკეტილია
CLK_BASE_PLL_LOCK	IN	Fabric PLL Lock შეყვანა. ეს შენატანი გამოაშკარავდება მხოლოდ მაშინ, როდესაც არჩეულია ოფციის გამოყენება FAB_PLL_LOCK.

პორტების შეწყვეტა

პორტების ეს ჯგუფი იხსნება, როდესაც აირჩევთ შეფერხებების ჩართვას.

ცხრილი 3-2 • შეწყვეტის პორტები

პორტის სახელი	მიმართულება	აღწერა
PLL_LOCK_INT	გარეთ	ამტკიცებს, როდესაც FDDR PLL იკეტება.
PLL_LOCKLOST_INT	გარეთ	ამტკიცებს, როდესაც FDDR PLL საკეტი დაკარგულია.
ECC_INT	გარეთ	ამტკიცებს, როდის ხდება ECC ღონისძიება.
IO_CALIB_INT	გარეთ	ამტკიცებს, როდის დასრულებულია I/O კალიბრაცია.
FIC_INT	გარეთ	ამტკიცებს, როდესაც არის შეცდომა AHB/AXI პროტოკოლში Fabric ინტერფეისზე.

APB3 კონფიგურაციის ინტერფეისი 

ცხრილი 3-3 • APB3 კონფიგურაციის ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
APB_S_PENABLE	IN	Slave ჩართვა
APB_S_PSEL	IN	მონების შერჩევა
APB_S_PWRITE	IN	ჩაწერეთ Enable
APB_S_PADDR[10:2]	IN	მისამართი
APB_S_PWDATA[15:0]	IN	ჩაწერეთ მონაცემები
APB_S_PREADY	გარეთ	მონა მზადაა
APB_S_PSLVERR	გარეთ	მონის შეცდომა
APB_S_PRDATA[15:0]	გარეთ	წაიკითხეთ მონაცემები
APB_S_PRESET_N	IN	მონების გადატვირთვა
APB_S_PCLK	IN	საათი

DDR PHY ინტერფეისი 

ცხრილი 3-4 • DDR PHY ინტერფეისი 

პორტის სახელი	მიმართულება	აღწერა
FDDR_CAS_N	გარეთ	DRAM CASN
FDDR_CKE	გარეთ	DRAM CKE
FDDR_CLK	გარეთ	საათი, P მხარე
FDDR_CLK_N	გარეთ	საათი, N მხარე
FDDR_CS_N	გარეთ	DRAM CSN
FDDR_ODT	გარეთ	DRAM ODT
FDDR_RAS_N	გარეთ	DRAM RASN
FDDR_RESET_N	გარეთ	DRAM-ის გადატვირთვა DDR3-ისთვის
FDDR_WE_N	გარეთ	DRAM WEN
FDDR_ADDR[15:0]	გარეთ	დრამის მისამართის ბიტები
FDDR_BA [2:0]	გარეთ	დრამ ბანკის მისამართი
FDDR_DM_RDQS[4:0]	შიგნით	დრამის მონაცემთა ნიღაბი
FDDR_DQS[4:0]	შიგნით	Dram Data Strobe-ის შეყვანა/გამომავალი – P მხარე
FDDR_DQS_N[4:0]	შიგნით	Dram Data Strobe-ის შეყვანა/გამომავალი – N მხარე
FDDR_DQ[35:0]	შიგნით	DRAM მონაცემთა შეყვანა/გამომავალი
FDDR_FIFO_WE_IN[2:0]	IN	FIFO სიგნალში
FDDR_FIFO_WE_OUT[2:0]	გარეთ	FIFO გამოსვლის სიგნალი
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	შიგნით	დრამის მონაცემთა ნიღაბი
FDDR_DQS ([3:0]/[1:0]/[0])	შიგნით	Dram Data Strobe-ის შეყვანა/გამომავალი – P მხარე
FDDR_DQS_N ([3:0]/[1:0]/[0])	შიგნით	Dram Data Strobe-ის შეყვანა/გამომავალი – N მხარე
FDDR_DQ ([31:0]/[15:0]/[7:0])	შიგნით	DRAM მონაცემთა შეყვანა/გამომავალი
FDDR_DQS_TMATCH_0_IN	IN	FIFO სიგნალში
FDDR_DQS_TMATCH_0_OUT	გარეთ	FIFO გამოსვლის სიგნალი
FDDR_DQS_TMATCH_1_IN	IN	FIFO სიგნალში (მხოლოდ 32 ბიტიანი)
FDDR_DQS_TMATCH_1_OUT	გარეთ	FIFO გამომავალი სიგნალი (მხოლოდ 32 ბიტიანი)
FDDR_DM_RDQS_ECC	შიგნით	Dram ECC მონაცემთა ნიღაბი
FDDR_DQS_ECC	შიგნით	Dram ECC მონაცემთა Strobe შეყვანა/გამომავალი – P მხარე
FDDR_DQS_ECC_N	შიგნით	Dram ECC მონაცემთა Strobe შეყვანა/გამომავალი – N მხარე
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	შიგნით	DRAM ECC მონაცემთა შეყვანა/გამომავალი
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO სიგნალში
FDDR_DQS_TMATCH_ECC_OUT	გარეთ	ECC FIFO გამომავალი სიგნალი (მხოლოდ 32 ბიტიანი)

შენიშვნა: ზოგიერთი პორტისთვის პორტის სიგანე იცვლება PHY სიგანის არჩევის მიხედვით. აღნიშვნა „[a:0]/ [b:0]/[c:0]“ გამოიყენება ასეთი პორტების აღსანიშნავად, სადაც „[a:0]“ მიუთითებს პორტის სიგანეზე, როდესაც არჩეულია 32-ბიტიანი PHY სიგანე. , „[b:0]“ შეესაბამება 16-ბიტიან PHY სიგანეს და „[c:0]“ შეესაბამება 8-ბიტიან PHY სიგანეს.

AXI ავტობუსის ინტერფეისი 

ცხრილი 3-5 • AXI ავტობუსის ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
AXI_S_AWREADY	გარეთ	მისამართი დაწერე მზადაა
AXI_S_WREADY	გარეთ	მისამართი დაწერე მზადაა
AXI_S_BID[3:0]	გარეთ	პასუხის ID
AXI_S_BRESP[1:0]	გარეთ	დაწერეთ პასუხი
AXI_S_BVALID	გარეთ	დაწერეთ პასუხი ძალაში
AXI_S_ARREADY	გარეთ	მისამართის წაკითხვა მზადაა
AXI_S_RID[3:0]	გარეთ	წაიკითხეთ ID Tag
AXI_S_RRESP[1:0]	გარეთ	წაიკითხეთ პასუხი
AXI_S_RDATA[63:0]	გარეთ	წაიკითხეთ მონაცემები
AXI_S_RLAST	გარეთ	ბოლო წაკითხვა - ეს სიგნალი მიუთითებს წაკითხვის ბოლო გადაცემაზე.
AXI_S_RVALID	გარეთ	წაიკითხეთ მისამართი მოქმედებს
AXI_S_AWID[3:0]	IN	დაწერეთ მისამართი ID
AXI_S_AWADDR[31:0]	IN	მისამართი დაწერეთ
AXI_S_AWLEN[3:0]	IN	აფეთქების სიგრძე
AXI_S_AWSIZE[1:0]	IN	ადიდებული ზომა
AXI_S_AWBURST[1:0]	IN	ადიდებული ტიპი
AXI_S_AWLOCK[1:0]	IN	საკეტის ტიპი - ეს სიგნალი იძლევა დამატებით ინფორმაციას გადაცემის ატომური მახასიათებლების შესახებ.
AXI_S_AWVALID	IN	დაწერე მისამართი მოქმედებს
AXI_S_WID[3:0]	IN	ჩაწერეთ მონაცემთა ID tag
AXI_S_WDATA[63:0]	IN	ჩაწერეთ მონაცემები
AXI_S_WSTRB[7:0]	IN	დაწერეთ სტრობები
AXI_S_WLAST	IN	ბოლოს დაწერე
AXI_S_WVALID	IN	დაწერე მოქმედებს
AXI_S_BREADY	IN	დაწერე მზად
AXI_S_ARID[3:0]	IN	წაიკითხეთ მისამართი ID
AXI_S_ARADDR[31:0]	IN	წაიკითხეთ მისამართი
AXI_S_ARLEN[3:0]	IN	აფეთქების სიგრძე
AXI_S_ARSIZE[1:0]	IN	ადიდებული ზომა
AXI_S_ARBURST[1:0]	IN	ადიდებული ტიპი
AXI_S_ARLOCK[1:0]	IN	საკეტის ტიპი
AXI_S_ARVALID	IN	წაიკითხეთ მისამართი მოქმედებს
AXI_S_RREADY	IN	მისამართის წაკითხვა მზადაა
პორტის სახელი	მიმართულება	აღწერა
AXI_S_CORE_RESET_N	IN	MDDR გლობალური გადატვირთვა
AXI_S_RMW	IN	მიუთითებს, მოქმედებს თუ არა 64-ბიტიანი ზოლის ყველა ბაიტი AXI გადაცემის ყველა დარტყმისთვის. მიუთითებს, რომ ყველა ბაიტი ყველა დარტყმაში ძალაშია და კონტროლერმა ნაგულისხმევად უნდა დაწეროს ბრძანებები. მიუთითებს, რომ ზოგიერთი ბაიტი არასწორია და კონტროლერმა ნაგულისხმევად უნდა დააყენოს RMW ბრძანებები. ეს კლასიფიცირებულია, როგორც AXI ჩაწერის მისამართების არხის გვერდითა ზოლის სიგნალი და მოქმედებს AWVALID სიგნალით. გამოიყენება მხოლოდ მაშინ, როდესაც ECC ჩართულია.

AHB0 ავტობუსის ინტერფეისი 

ცხრილი 3-6 • AHB0 ავტობუსის ინტერფეისი 

პორტის სახელი	მიმართულება	აღწერა
AHB0_S_HREADYOUT	გარეთ	AHBL slave მზად არის – როდესაც ჩაწერისთვის მაღალია მიუთითებს, რომ მონა მზად არის მიიღოს მონაცემები და როდესაც მაღალი წაკითხვისთვის მიუთითებს, რომ მონაცემები მართებულია.
AHB0_S_HRESP	გარეთ	AHBL პასუხის სტატუსი – როდესაც ტრანზაქციის ბოლოს მაღლა იწევს, მიუთითებს, რომ ტრანზაქცია დასრულებულია შეცდომებით. ტრანზაქციის დასასრულს დაბალზე დაყენებისას მიუთითებს, რომ ტრანზაქცია წარმატებით დასრულდა.
AHB0_S_HRDATA[31:0]	გარეთ	AHBL წაკითხული მონაცემები – წაიკითხეთ მონაცემები სლავიდან ოსტატამდე
AHB0_S_HSEL	IN	AHBL slave select – როდესაც დამტკიცებულია, მონა არის ამჟამად არჩეული AHBL მონა AHB ავტობუსზე.
AHB0_S_HADDR[31:0]	IN	AHBL მისამართი – ბაიტის მისამართი AHBL ინტერფეისზე
AHB0_S_HBURST[2:0]	IN	AHBL ადიდებული სიგრძე
AHB0_S_HSIZE[1:0]	IN	AHBL გადაცემის ზომა - მიუთითებს მიმდინარე გადარიცხვის ზომაზე (მხოლოდ 8/16/32 ბაიტი ტრანზაქციები)
AHB0_S_HTRANS[1:0]	IN	AHBL გადარიცხვის ტიპი – მიუთითებს მიმდინარე ტრანზაქციის გადაცემის ტიპზე.
AHB0_S_HMASTLOCK	IN	AHBL დაბლოკვა - როდესაც დამტკიცებულია, მიმდინარე გადარიცხვა ჩაკეტილი ტრანზაქციის ნაწილია.
AHB0_S_HWRITE	IN	AHBL ჩაწერა – როდესაც მაღალი მიუთითებს, რომ მიმდინარე ტრანზაქცია არის ჩაწერა. როდესაც დაბალი მიუთითებს, რომ მიმდინარე ტრანზაქცია წაკითხულია.
AHB0_S_HREADY	IN	AHBL მზად არის – როდესაც მაღალია, მიუთითებს, რომ მონა მზად არის მიიღოს ახალი ტრანზაქცია.
AHB0_S_HWDATA[31:0]	IN	AHBL ჩაწერის მონაცემები – ჩაწერეთ მონაცემები master-დან slave-მდე

AHB1 ავტობუსის ინტერფეისი 

ცხრილი 3-7 • AHB1 ავტობუსის ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
AHB1_S_HREADYOUT	გარეთ	AHBL slave მზად არის – როდესაც მაღალია ჩაწერისთვის, მიუთითებს, რომ მონა მზად არის მიიღოს მონაცემები, ხოლო როდესაც მაღალია წაკითხვისთვის, მიუთითებს, რომ მონაცემები სწორია.
AHB1_S_HRESP	გარეთ	AHBL პასუხის სტატუსი – როდესაც ტრანზაქციის ბოლოს მაღლა იწევს, მიუთითებს, რომ ტრანზაქცია დასრულებულია შეცდომებით. ტრანზაქციის დასასრულს დაბალ დონეზე მიყვანისას, მიუთითებს, რომ ტრანზაქცია წარმატებით დასრულდა.
AHB1_S_HRDATA[31:0]	გარეთ	AHBL წაკითხული მონაცემები – წაიკითხეთ მონაცემები სლავიდან ოსტატამდე
AHB1_S_HSEL	IN	AHBL slave select – როდესაც დამტკიცებულია, მონა არის ამჟამად არჩეული AHBL მონა AHB ავტობუსზე.
AHB1_S_HADDR[31:0]	IN	AHBL მისამართი – ბაიტის მისამართი AHBL ინტერფეისზე
AHB1_S_HBURST[2:0]	IN	AHBL ადიდებული სიგრძე
AHB1_S_HSIZE[1:0]	IN	AHBL გადაცემის ზომა – მიუთითებს მიმდინარე გადარიცხვის ზომაზე (მხოლოდ 8/16/32 ბაიტი ტრანზაქციები).
AHB1_S_HTRANS[1:0]	IN	AHBL გადარიცხვის ტიპი – მიუთითებს მიმდინარე ტრანზაქციის გადაცემის ტიპზე.
AHB1_S_HMASTLOCK	IN	AHBL დაბლოკვა – როდესაც დამტკიცებულია, მიმდინარე გადარიცხვა არის ჩაკეტილი ტრანზაქციის ნაწილი.
AHB1_S_HWRITE	IN	AHBL ჩაწერა – როდესაც მაღალია, მიუთითებს, რომ მიმდინარე ტრანზაქცია არის ჩაწერა. როდესაც დაბალია, მიუთითებს, რომ მიმდინარე ტრანზაქცია წაკითხულია.
AHB1_S_HREADY	IN	AHBL მზად არის – როდესაც მაღალია, მიუთითებს, რომ მონა მზად არის მიიღოს ახალი ტრანზაქცია.
AHB1_S_HWDATA[31:0]	IN	AHBL ჩაწერის მონაცემები – ჩაწერეთ მონაცემები master-დან slave-მდე

პროდუქტის მხარდაჭერა

Microsemi SoC Products Group მხარს უჭერს თავის პროდუქტებს სხვადასხვა დამხმარე სერვისებით, მათ შორის მომხმარებელთა სერვისით, მომხმარებელთა ტექნიკური დახმარების ცენტრით, webსაიტი, ელექტრონული ფოსტა და გაყიდვების ოფისები მთელს მსოფლიოში. ეს დანართი შეიცავს ინფორმაციას Microsemi SoC Products Group-თან დაკავშირების და ამ მხარდაჭერის სერვისების გამოყენების შესახებ.

მომხმარებელთა მომსახურება 

დაუკავშირდით მომხმარებელთა მომსახურებას პროდუქტის არატექნიკური მხარდაჭერისთვის, როგორიცაა პროდუქტის ფასები, პროდუქტის განახლება, განახლებული ინფორმაცია, შეკვეთის სტატუსი და ავტორიზაცია.
ჩრდილოეთ ამერიკიდან დარეკეთ 800.262.1060
დანარჩენი მსოფლიოდან დარეკეთ 650.318.4460
ფაქსი, მსოფლიოს ნებისმიერი ადგილიდან, 408.643.6913

მომხმარებელთა ტექნიკური დახმარების ცენტრი 

Microsemi SoC Products Group დაკომპლექტებულია მომხმარებელთა ტექნიკური მხარდაჭერის ცენტრთან მაღალკვალიფიციური ინჟინრებით, რომლებიც დაგეხმარებათ უპასუხონ თქვენს აპარატურულ, პროგრამულ უზრუნველყოფას და დიზაინის კითხვებს Microsemi SoC პროდუქტების შესახებ. მომხმარებელთა ტექნიკური მხარდაჭერის ცენტრი დიდ დროს ხარჯავს განაცხადის შენიშვნების, საერთო დიზაინის ციკლის კითხვებზე პასუხების, ცნობილი საკითხების დოკუმენტაციისა და სხვადასხვა ხშირად დასმული კითხვების შესაქმნელად. ასე რომ, სანამ დაგვიკავშირდებით, გთხოვთ ეწვიოთ ჩვენს ონლაინ რესურსებს. დიდი ალბათობით, ჩვენ უკვე გავეცი პასუხი თქვენს შეკითხვებს.

ტექნიკური მხარდაჭერა 

ეწვიეთ მომხმარებელთა მხარდაჭერას webსაიტი (www.microsemi.com/soc/support/search/default.aspx) დამატებითი ინფორმაციისთვის და მხარდაჭერისთვის. ბევრი პასუხი ხელმისაწვდომია საძიებო სისტემაში web რესურსი მოიცავს დიაგრამებს, ილუსტრაციებს და ბმულებს სხვა რესურსებთან webსაიტი.

Webსაიტი

შეგიძლიათ დაათვალიეროთ სხვადასხვა ტექნიკური და არატექნიკური ინფორმაცია SoC-ის მთავარ გვერდზე, მისამართზე www.microsemi.com/soc.

დაუკავშირდით მომხმარებელთა ტექნიკური დახმარების ცენტრს 

მაღალკვალიფიციური ინჟინრები აკომპლექტებენ ტექნიკური დახმარების ცენტრს. ტექნიკური დახმარების ცენტრს შეგიძლიათ დაუკავშირდეთ ელექტრონული ფოსტით ან Microsemi SoC პროდუქტების ჯგუფის მეშვეობით webსაიტი.

ელფოსტა

თქვენ შეგიძლიათ დაუკავშირდეთ თქვენს ტექნიკურ კითხვებს ჩვენს ელ. ფოსტის მისამართზე და მიიღოთ პასუხები ელექტრონული ფოსტით, ფაქსით ან ტელეფონით. ასევე, თუ თქვენ გაქვთ დიზაინის პრობლემები, შეგიძლიათ თქვენი დიზაინის ელექტრონული ფოსტით fileდახმარების მისაღებად. ჩვენ მუდმივად ვაკვირდებით ელექტრონული ფოსტის ანგარიშს მთელი დღის განმავლობაში. თქვენი მოთხოვნის ჩვენთან გაგზავნისას, გთხოვთ, აუცილებლად მიუთითოთ თქვენი სრული სახელი, კომპანიის სახელი და თქვენი საკონტაქტო ინფორმაცია თქვენი მოთხოვნის ეფექტური დამუშავებისთვის. ტექნიკური მხარდაჭერის ელექტრონული ფოსტის მისამართი არის soc_tech@microsemi.com.

ჩემი საქმეები 

Microsemi SoC Products Group-ის მომხმარებლებს შეუძლიათ წარადგინონ და თვალყური ადევნონ ტექნიკურ შემთხვევებს ონლაინ ჩემს საქმეზე გადასვლით

აშშ-ს გარეთ 

კლიენტებს, რომლებსაც დახმარება ესაჭიროებათ აშშ-ის დროის ზონების გარეთ, შეუძლიათ დაუკავშირდნენ ტექნიკურ მხარდაჭერას ელექტრონული ფოსტით (soc_tech@microsemi.com) ან დაუკავშირდით ადგილობრივ გაყიდვების ოფისს. გაყიდვების ოფისების ჩამონათვალი შეგიძლიათ იხილოთ აქ www.microsemi.com/soc/company/contact/default.aspx.

ITAR ტექნიკური მხარდაჭერა

ტექნიკური მხარდაჭერისთვის RH და RT FPGA-ებზე, რომლებიც რეგულირდება იარაღის საერთაშორისო მოძრაობის წესებით (ITAR), დაგვიკავშირდით soc_tech_itar@microsemi.com. ალტერნატიულად, ჩემს საქმეებში აირჩიეთ დიახ ITAR-ის ჩამოსაშლელ სიაში. ITAR-ით რეგულირებული Microsemi FPGA-ების სრული სიისთვის ეწვიეთ ITAR-ს web გვერდი.

Microsemi Corporation (NASDAQ: MSCC) გთავაზობთ ნახევარგამტარული გადაწყვეტილებების ყოვლისმომცველ პორტფელს: აერონავტიკისთვის, თავდაცვისა და უსაფრთხოებისთვის; საწარმო და კომუნიკაციები; და სამრეწველო და ალტერნატიული ენერგიის ბაზრები. პროდუქტებში შედის მაღალი ხარისხის, მაღალი საიმედოობის ანალოგური და RF მოწყობილობები, შერეული სიგნალი და RF ინტეგრირებული სქემები, კონფიგურირებადი SoC, FPGA და სრული ქვესისტემები. Microsemi-ის სათაო ოფისი მდებარეობს ალისო ვიეხოში, კალიფორნია. შეიტყვეთ მეტი აქ www.microsemi.com.

© 2014 Microsemi Corporation. Ყველა უფლება დაცულია. Microsemi და Microsemi ლოგო არის Microsemi Corporation-ის სავაჭრო ნიშნები. ყველა სხვა სავაჭრო ნიშანი და მომსახურების ნიშანი მათი შესაბამისი მფლობელების საკუთრებაა.

Microsemi კორპორატიული სათაო ოფისი
One Enterprise, Aliso Viejo CA 92656 აშშ
აშშ-ში: +1 949-380-6100
გაყიდვები: +1 949-380-6136
ფაქსი: +1 949-215-4996

დოკუმენტები / რესურსები

Microsemi SmartFusion2 FPGA ქსოვილის DDR კონტროლერის კონფიგურაცია [pdf] მომხმარებლის სახელმძღვანელო SmartFusion2 FPGA Fabric DDR კონტროლერის კონფიგურაცია, SmartFusion2, FPGA Fabric DDR კონტროლერის კონფიგურაცია, კონტროლერის კონფიგურაცია

ცნობები

• მომხმარებლის სახელმძღვანელო