Hướng dẫn sử dụng cấu hình bộ điều khiển DDR vải FPGA SmartFusion2 Microsemi SmartFusionXNUMX
Giới thiệu
SmartFusion2 FPGA có hai bộ điều khiển DDR nhúng – một bộ điều khiển có thể truy cập thông qua MSS (MDDR) và bộ điều khiển còn lại dành cho truy cập trực tiếp từ Cấu trúc FPGA (FDDR). Cả MDDR và FDDR đều kiểm soát bộ nhớ DDR ngoài chip.
Để định cấu hình đầy đủ bộ điều khiển Fabric DDR, bạn phải:
- Sử dụng Bộ cấu hình bộ điều khiển DDR bộ nhớ ngoài của vải để định cấu hình Bộ điều khiển DDR, chọn giao diện bus đường dữ liệu của nó (AXI hoặc AHBLite) và chọn tần số xung nhịp DDR cũng như tần số xung nhịp của đường dữ liệu vải.
- Đặt các giá trị thanh ghi cho các thanh ghi bộ điều khiển DDR để phù hợp với các đặc điểm bộ nhớ DDR bên ngoài của bạn.
- Khởi tạo Fabric DDR như một phần của ứng dụng người dùng và tạo kết nối đường dẫn dữ liệu.
- Kết nối giao diện cấu hình APB của bộ điều khiển DDR như được xác định bởi giải pháp Khởi tạo ngoại vi.
Cấu hình bộ điều khiển bộ nhớ ngoài vải DDR
Bộ cấu hình DDR Bộ nhớ ngoài của Fabric (FDDR) được sử dụng để định cấu hình đường dữ liệu tổng thể và các tham số bộ nhớ DDR ngoài cho Bộ điều khiển DDR của Fabric.
Hình 1-1 • Bộ cấu hình FDDR kết thúcview
Thiết lập bộ nhớ
Sử dụng Cài đặt bộ nhớ để định cấu hình các tùy chọn bộ nhớ của bạn trong MDDR.
- Loại bộ nhớ – LPDDR, DDR2 hoặc DDR3
- Chiều rộng dữ liệu – 32-bit, 16-bit hoặc 8-bit
- Tần số đồng hồ – Bất kỳ giá trị nào (Số thập phân/Phân số) trong phạm vi từ 20 MHz đến 333 MHz
- SECDED Kích hoạt ECC - Bật hoặc tắt
- Ánh xạ địa chỉ – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}
Cài đặt giao diện vải
Giao diện vải FPGA – Đây là giao diện dữ liệu giữa FDDR và thiết kế FPGA. Bởi vì FDDR là một bộ điều khiển bộ nhớ, nên nó được dự định là một nô lệ trên xe buýt AXI hoặc AHB. Master của bus bắt đầu các giao dịch bus, đến lượt nó được FDDR hiểu là các giao dịch bộ nhớ và được truyền tới Bộ nhớ DDR ngoài chip. Các tùy chọn giao diện vải FDDR là:
- Sử dụng Giao diện AXI-64 – Một chủ truy cập FDDR thông qua giao diện 64-bit\ AXI.
- Sử dụng một giao diện AHB-32 duy nhất – Một chủ truy cập FDDR thông qua một giao diện AHB 32 bit duy nhất.
- Sử dụng hai giao diện AHB-32 – Hai chủ truy cập FDDR bằng hai giao diện AHB 32 bit.
Bộ chia đồng hồ FPGA – Chỉ định tỷ lệ tần số giữa đồng hồ Bộ điều khiển DDR (CLK_FDDR) và đồng hồ điều khiển giao diện kết cấu (CLK_FIC64). Tần số CLK_FIC64 phải bằng với tần số của hệ thống con AHB/AXI được kết nối với giao diện xe buýt FDDR AHB/AXI. Đối với người yêu cũample, nếu bạn có RAM DDR chạy ở tốc độ 200 MHz và Hệ thống con Fabric/AXI của bạn chạy ở tốc độ 100 MHz, bạn phải chọn một ước số là 2 (Hình 1-2).
Hình 1-2 • Cài đặt giao diện vải – Giao diện AXI và Thỏa thuận bộ chia đồng hồ FDDR
Sử dụng vải PLL KHÓA – Nếu CLK_BASE được lấy từ Fabric CCC, bạn có thể kết nối đầu ra CCC LOCK của vải với đầu vào FDDR FAB_PLL_LOCK. CLK_BASE không ổn định cho đến khi Fabric CCC khóa. Do đó, Microsemi khuyên bạn nên đặt lại FDDR (nghĩa là xác nhận đầu vào CORE_RESET_N) cho đến khi CLK_BASE ổn định. Đầu ra LOCK của Fabric CCC chỉ ra rằng đồng hồ đầu ra Fabric CCC ổn định. Bằng cách chọn tùy chọn Sử dụng FAB_PLL_LOCK, bạn có thể hiển thị cổng đầu vào FAB_PLL_LOCK của FDDR. Sau đó, bạn có thể kết nối đầu ra LOCK của Fabric CCC với đầu vào FAB_PLL_LOCK của FDDR.
Sức mạnh ổ đĩa IO
Chọn một trong các cường độ ổ đĩa sau cho DDR I/O của bạn:
- Sức mạnh một nửa ổ đĩa
- Sức mạnh ổ đĩa đầy đủ
Tùy thuộc vào loại Bộ nhớ DDR và Cường độ I/O mà bạn chọn, Libero SoC đặt Tiêu chuẩn I/O DDR cho hệ thống FDDR của bạn như sau:
| Loại bộ nhớ DDR | Sức mạnh một nửa ổ đĩa | Sức mạnh ổ đĩa đầy đủ |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
Kích hoạt ngắt
FDDR có khả năng tăng ngắt khi một số điều kiện được xác định trước được thỏa mãn. Kiểm tra Bật ngắt trong bộ cấu hình FDDR nếu bạn muốn sử dụng các ngắt này trong ứng dụng của mình.
Điều này làm hiển thị các tín hiệu ngắt trên phiên bản FDDR. Bạn có thể kết nối các tín hiệu ngắt này theo yêu cầu của thiết kế. Các tín hiệu Ngắt sau đây và điều kiện tiên quyết của chúng có sẵn:
- FIC_INT – Được tạo khi có lỗi trong giao dịch giữa Master và FDDR
- IO_CAL_INT – Cho phép bạn hiệu chỉnh lại I/O của DDR bằng cách ghi vào thanh ghi bộ điều khiển DDR thông qua giao diện cấu hình APB. Khi hiệu chuẩn hoàn tất, ngắt này được nâng lên. Để biết chi tiết về hiệu chuẩn lại I/O, hãy tham khảo Hướng dẫn người dùng Microsemi SmartFusion2.
- PLL_LOCK_INT – Cho biết FDDR FPLL đã bị khóa
- PLL_LOCKLOST_INT – Chỉ ra rằng FDDR FPLL đã bị mất khóa
- FDDR_ECC_INT – Cho biết một lỗi đơn hoặc hai bit đã được phát hiện
Tần số đồng hồ vải
Tính toán tần số đồng hồ dựa trên tần số Đồng hồ hiện tại của bạn và ước số CLOCK, được hiển thị bằng MHz.
Tần số đồng hồ vải (tính bằng MHz) = Tần số đồng hồ / Bộ chia CLOCK
Băng thông bộ nhớ
Tính toán băng thông bộ nhớ dựa trên giá trị Tần số xung nhịp hiện tại của bạn tính bằng Mbps.
Băng thông bộ nhớ (tính bằng Mbps) = 2 * Tần số xung nhịp
Tổng băng thông
Tính toán tổng băng thông dựa trên Tần số đồng hồ, Độ rộng dữ liệu và ước số CLOCK hiện tại của bạn, tính bằng Mbps.
Tổng băng thông (tính bằng Mbps) = (2 * Tần số đồng hồ * Độ rộng dữ liệu) / Số chia ĐỒNG HỒ
Cấu hình bộ điều khiển FDDR
Khi bạn sử dụng Bộ điều khiển DDR vải để truy cập Bộ nhớ DDR bên ngoài, Bộ điều khiển DDR phải được định cấu hình khi chạy. Điều này được thực hiện bằng cách ghi dữ liệu cấu hình vào các thanh ghi cấu hình bộ điều khiển DDR chuyên dụng. Dữ liệu cấu hình này phụ thuộc vào đặc điểm của bộ nhớ DDR bên ngoài và ứng dụng của bạn. Phần này mô tả cách nhập các tham số cấu hình này trong bộ cấu hình bộ điều khiển FDDR và cách dữ liệu cấu hình được quản lý như một phần của giải pháp Khởi tạo ngoại vi tổng thể. Tham khảo Hướng dẫn sử dụng khởi tạo ngoại vi để biết thông tin chi tiết về giải pháp Khởi tạo ngoại vi.
Thanh ghi điều khiển DDR vải
Bộ điều khiển Fabric DDR có một bộ thanh ghi cần được cấu hình khi chạy. Các giá trị cấu hình cho các thanh ghi này đại diện cho các tham số khác nhau (ví dụ:ample, chế độ DDR, độ rộng PHY, chế độ chụp liên tục, ECC, v.v.). Để biết chi tiết về các thanh ghi cấu hình bộ điều khiển DDR, hãy tham khảo Hướng dẫn sử dụng Microsemi SmartFusion2.
Cấu hình thanh ghi DDR vải
Sử dụng tab Khởi tạo bộ nhớ (Hình 2-1) và Thời gian bộ nhớ (Hình 2-2) để nhập các tham số tương ứng với Bộ nhớ DDR và ứng dụng của bạn. Các giá trị bạn nhập trong các tab này sẽ tự động được dịch sang các giá trị thanh ghi thích hợp. Khi bạn nhấp vào một tham số cụ thể, thanh ghi tương ứng của nó được mô tả trong Cửa sổ mô tả thanh ghi (Hình 1-1 trên trang 4).
Hình 2-1 • Cấu hình FDDR – Tab Khởi tạo bộ nhớ
Hình 2-2 • Cấu hình FDDR – Thẻ Thời gian Bộ nhớ
Nhập cấu hình DDR Files
Ngoài việc nhập các tham số Bộ nhớ DDR bằng cách sử dụng tab Khởi tạo bộ nhớ và Thời gian, bạn có thể nhập các giá trị thanh ghi DDR từ một file. Để làm như vậy, hãy nhấp vào nút Nhập cấu hình và điều hướng đến văn bản file chứa tên và giá trị thanh ghi DDR. Hình 2-3 hiển thị cú pháp cấu hình nhập.
Hình 2-3 • Cấu hình thanh ghi DDR File Cú pháp
Ghi chú: Nếu bạn chọn nhập các giá trị thanh ghi thay vì nhập chúng bằng GUI, bạn phải chỉ định tất cả các giá trị thanh ghi cần thiết. Tham khảo Hướng dẫn sử dụng SmartFusion2 để biết chi tiết
Xuất cấu hình DDR Files
Bạn cũng có thể xuất dữ liệu cấu hình thanh ghi hiện tại thành văn bản file. Cái này file sẽ chứa các giá trị thanh ghi mà bạn đã nhập (nếu có) cũng như các giá trị được tính toán từ các tham số GUI mà bạn đã nhập trong hộp thoại này.
Nếu bạn muốn hoàn tác các thay đổi bạn đã thực hiện đối với cấu hình thanh ghi DDR, bạn có thể làm như vậy với Khôi phục mặc định. Thao tác này sẽ xóa tất cả dữ liệu cấu hình thanh ghi và bạn phải nhập lại hoặc nhập lại dữ liệu này. Dữ liệu được đặt lại về các giá trị đặt lại phần cứng.
Dữ liệu đã tạo
Nhấn OK để tạo cấu hình. Dựa trên đầu vào của bạn trong các tab Chung, Thời gian bộ nhớ và Khởi tạo bộ nhớ, Bộ cấu hình FDDR tính toán các giá trị cho tất cả các thanh ghi cấu hình DDR và xuất các giá trị này vào dự án phần sụn và mô phỏng của bạn fileS. xuất khẩu file cú pháp được thể hiện trong Hình 2-4.
Hình 2-4 • Cấu hình thanh ghi DDR đã xuất File Cú pháp
Phần mềm
Khi bạn tạo SmartDesign, như sau files được tạo trong thư mục /firmware/drivers_config/sys_config. Những cái này files là cần thiết để lõi phần sụn CMSIS biên dịch đúng cách và chứa thông tin liên quan đến thiết kế hiện tại của bạn, bao gồm dữ liệu cấu hình ngoại vi và thông tin cấu hình đồng hồ cho MSS. Không chỉnh sửa những files theo cách thủ công, vì chúng được tạo lại mỗi khi thiết kế gốc của bạn được tạo lại.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – Dữ liệu cấu hình MDDR.
- sys_config_fddr_define.h – Dữ liệu cấu hình FDDR.
- sys_config_mss_clocks.h – Cấu hình đồng hồ MSS
Mô phỏng
Khi bạn tạo SmartDesign được liên kết với MSS của mình, mô phỏng sau đây files được tạo trong thư mục /simulation:
- thử nghiệm.bfm – BFM cấp cao nhất file được thực hiện lần đầu tiên trong bất kỳ mô phỏng nào vận hành bộ xử lý SmartFusion2 MSS Cortex-M3. Nó thực thi ngoại vi_init.bfm và user.bfm theo thứ tự đó.
- ngoại vi_init.bfm – Chứa quy trình BFM mô phỏng chức năng CMSIS::SystemInit() chạy trên Cortex-M3 trước khi bạn nhập quy trình main(). Nó sao chép dữ liệu cấu hình cho bất kỳ thiết bị ngoại vi nào được sử dụng trong thiết kế vào thanh ghi cấu hình thiết bị ngoại vi chính xác và sau đó đợi tất cả các thiết bị ngoại vi sẵn sàng trước khi khẳng định rằng người dùng có thể sử dụng các thiết bị ngoại vi này.
- FDDR_init.bfm – Chứa các lệnh ghi BFM mô phỏng việc ghi dữ liệu thanh ghi cấu hình Fabric DDR mà bạn đã nhập (sử dụng hộp thoại Chỉnh sửa thanh ghi) vào thanh ghi Bộ điều khiển DDR.
- người dùng.bfm – Dành cho các lệnh của người dùng. Bạn có thể mô phỏng đường dẫn dữ liệu bằng cách thêm các lệnh BFM của riêng mình vào phần này file. Các lệnh trong này file sẽ được thực thi sau khi hoàn tất Periper_init.bfm.
Sử dụng files ở trên, đường dẫn cấu hình được mô phỏng tự động. Bạn chỉ cần chỉnh sửa user.bfm file để mô phỏng đường dẫn dữ liệu. Không chỉnh sửa test.bfm, Peripheral_init.bfm hoặc MDDR_init.bfm filenhư thế này files được tạo lại mỗi khi thiết kế gốc của bạn được tạo lại.
Đường dẫn cấu hình DDR vải
Giải pháp Khởi tạo ngoại vi yêu cầu, ngoài việc chỉ định các giá trị thanh ghi cấu hình Fabric DDR, bạn định cấu hình đường dẫn dữ liệu cấu hình APB trong MSS (FIC_2). Hàm SystemInit() ghi dữ liệu vào thanh ghi cấu hình FDDR thông qua giao diện FIC_2 APB.
Ghi chú: Nếu bạn đang sử dụng Trình tạo hệ thống, đường dẫn cấu hình sẽ được đặt và kết nối tự động.
Hình 2-5 • Bộ cấu hình FIC_2 kết thúcview
Để định cấu hình giao diện FIC_2:
- Mở hộp thoại bộ cấu hình FIC_2 (Hình 2-5) từ bộ cấu hình MSS.
- Chọn tùy chọn Khởi tạo thiết bị ngoại vi bằng tùy chọn Cortex-M3.
- Đảm bảo rằng MSS DDR được chọn, cũng như các khối Fabric DDR/SERDES nếu bạn đang sử dụng chúng.
- Nhấp vào OK để lưu cài đặt của bạn. Điều này hiển thị các cổng cấu hình FIC_2 (giao diện bus Đồng hồ, Đặt lại và APB), như trong Hình 2-6.
- Tạo MSS. Các cổng FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK và FIC_2_APB_M_RESET_N) hiện được hiển thị tại giao diện MSS và có thể được kết nối với CoreSF2Config và CoreSF2Reset theo thông số kỹ thuật của giải pháp Khởi tạo ngoại vi
Hình 2-6 • Cổng FIC_2
Mô tả cảng
Cổng lõi FDDR
Bảng 3-1 • Các cổng lõi FDDR
| Tên cổng | Phương hướng | Sự miêu tả |
| CORE_RESET_N | IN | Đặt lại bộ điều khiển FDDR |
| CLK_BASE | IN | Đồng hồ giao diện vải FDDR |
| FPLL_LOCK | NGOÀI | Đầu ra khóa FDDR PLL – cao khi FDDR PLL bị khóa |
| CLK_BASE_PLL_LOCK | IN | Đầu vào khóa PLL vải. Đầu vào này chỉ được hiển thị khi tùy chọn Sử dụng FAB_PLL_LOCK được chọn. |
Cổng ngắt
Nhóm cổng này được hiển thị khi bạn chọn tùy chọn Bật ngắt.
Bảng 3-2 • Cổng ngắt
| Tên cổng | Phương hướng | Sự miêu tả |
| PLL_LOCK_INT | NGOÀI | Khẳng định khi FDDR PLL khóa. |
| PLL_LOCKLOST_INT | NGOÀI | Xác nhận khi khóa FDDR PLL bị mất. |
| ECC_INT | NGOÀI | Xác nhận khi xảy ra Sự kiện ECC. |
| IO_CALIB_INT | NGOÀI | Xác nhận khi quá trình hiệu chỉnh I/O hoàn tất. |
| FIC_INT | NGOÀI | Xác nhận khi có lỗi trong giao thức AHB/AXI trên giao diện Fabric. |
Giao diện cấu hình APB3
Bảng 3-3 • Giao diện cấu hình APB3
| Tên cổng | Phương hướng | Sự miêu tả |
| APB_S_PENABLE | IN | Kích hoạt nô lệ |
| APB_S_PSEL | IN | Chọn nô lệ |
| APB_S_PWRITE | IN | Viết Kích hoạt |
| APB_S_PADDR[10:2] | IN | Địa chỉ |
| APB_S_PWDATA[15:0] | IN | Ghi dữ liệu |
| APB_S_PREADY | NGOÀI | Sẵn sàng cho nô lệ |
| APB_S_PSLVERR | NGOÀI | Lỗi nô lệ |
| APB_S_PRDATA[15:0] | NGOÀI | Đọc dữ liệu |
| APB_S_PRESET_N | IN | Đặt lại nô lệ |
| APB_S_PCLK | IN | Cái đồng hồ |
Giao diện DDR PHY
Bảng 3-4 • Giao diện DDR PHY
| Tên cổng | Phương hướng | Sự miêu tả |
| FDDR_CAS_N | NGOÀI | CASN DRAM |
| FDDR_CKE | NGOÀI | DRAM CKE |
| FDDR_CLK | NGOÀI | Đồng hồ, bên P |
| FDDR_CLK_N | NGOÀI | Đồng hồ, bên N |
| FDDR_CS_N | NGOÀI | DRAM CSN |
| FDDR_ODT | NGOÀI | DRAM ODT |
| FDDR_RAS_N | NGOÀI | RASN DRAM |
| FDDR_RESET_N | NGOÀI | Đặt lại DRAM cho DDR3 |
| FDDR_WE_N | NGOÀI | DRAM WEN |
| FDDR_ADDR[15:0] | NGOÀI | Bit địa chỉ bộ phim |
| FDDR_BA[2:0] | NGOÀI | Địa chỉ ngân hàng kịch |
| FDDR_DM_RDQS[4:0] | GIỚI THIỆU | Mặt nạ dữ liệu phim |
| FDDR_DQS[4:0] | GIỚI THIỆU | Đầu vào/đầu ra nhấp nháy dữ liệu bộ phim – Mặt P |
| FDDR_DQS_N[4:0] | GIỚI THIỆU | Đầu vào/đầu ra nhấp nháy dữ liệu của bộ phim – Mặt N |
| FDDR_DQ[35:0] | GIỚI THIỆU | Đầu vào/đầu ra dữ liệu DRAM |
| FDDR_FIFO_WE_IN[2:0] | IN | FIFO trong tín hiệu |
| FDDR_FIFO_WE_OUT[2:0] | NGOÀI | Tín hiệu ra FIFO |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | GIỚI THIỆU | Mặt nạ dữ liệu phim |
| FDDR_DQS ([3:0]/[1:0]/[0]) | GIỚI THIỆU | Đầu vào/đầu ra nhấp nháy dữ liệu bộ phim – Mặt P |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | GIỚI THIỆU | Đầu vào/đầu ra nhấp nháy dữ liệu của bộ phim – Mặt N |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | GIỚI THIỆU | Đầu vào/đầu ra dữ liệu DRAM |
| FDDR_DQS_TMATCH_0_IN | IN | FIFO trong tín hiệu |
| FDDR_DQS_TMATCH_0_OUT | NGOÀI | Tín hiệu ra FIFO |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO trong tín hiệu (chỉ 32-bit) |
| FDDR_DQS_TMATCH_1_OUT | NGOÀI | Tín hiệu đầu ra FIFO (chỉ 32-bit) |
| FDDR_DM_RDQS_ECC | GIỚI THIỆU | Mặt nạ dữ liệu ECC kịch |
| FDDR_DQS_ECC | GIỚI THIỆU | Đầu vào/đầu ra nhấp nháy dữ liệu Dram ECC – Mặt P |
| FDDR_DQS_ECC_N | GIỚI THIỆU | Đầu vào/đầu ra nhấp nháy dữ liệu Dram ECC – Mặt N |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | GIỚI THIỆU | Đầu vào/đầu ra dữ liệu DRAM ECC |
| FDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO trong tín hiệu |
| FDDR_DQS_TMATCH_ECC_OUT | NGOÀI | Tín hiệu đầu ra ECC FIFO (chỉ 32-bit) |
Ghi chú: Độ rộng cổng cho một số cổng thay đổi tùy thuộc vào việc lựa chọn độ rộng PHY. Ký hiệu “[a:0]/ [b:0]/[c:0]” được sử dụng để biểu thị các cổng đó, trong đó “[a:0]” chỉ độ rộng cổng khi độ rộng PHY 32 bit được chọn , “[b:0]” tương ứng với độ rộng PHY 16 bit và “[c:0]” tương ứng với độ rộng PHY 8 bit.
Giao diện xe buýt AXI
Bảng 3-5 • Giao diện xe buýt AXI
| Tên cổng | Phương hướng | Sự miêu tả |
| AXI_S_AWREADY | NGOÀI | Viết địa chỉ đã sẵn sàng |
| AXI_S_WREADY | NGOÀI | Viết địa chỉ đã sẵn sàng |
| AXI_S_BID[3:0] | NGOÀI | ID phản hồi |
| AXI_S_BRESP[1:0] | NGOÀI | Viết phản hồi |
| AXI_S_BVALID | NGOÀI | Viết phản hồi hợp lệ |
| AXI_S_ARREADY | NGOÀI | Đọc địa chỉ đã sẵn sàng |
| AXI_S_RID[3:0] | NGOÀI | đọc ID Tag |
| AXI_S_RRESP[1:0] | NGOÀI | Đọc phản hồi |
| AXI_S_RDATA[63:0] | NGOÀI | Đọc dữ liệu |
| AXI_S_RLAST | NGOÀI | Lần đọc cuối cùng – Tín hiệu này cho biết lần truyền cuối cùng trong một đợt đọc. |
| AXI_S_RVALID | NGOÀI | Đọc địa chỉ hợp lệ |
| AXI_S_AWID[3:0] | IN | Viết địa chỉ ID |
| AXI_S_AWADDR[31:0] | IN | Viết địa chỉ |
| AXI_S_AWLEN[3:0] | IN | chiều dài bùng nổ |
| AXI_S_AWSIZE[1:0] | IN | kích thước bùng nổ |
| AXI_S_AWBURST[1:0] | IN | loại nổ |
| AXI_S_AWLOCK[1:0] | IN | Loại khóa – Tín hiệu này cung cấp thông tin bổ sung về các đặc tính nguyên tử của quá trình truyền. |
| AXI_S_AWVALID | IN | Viết địa chỉ hợp lệ |
| AXI_S_WID[3:0] | IN | Viết dữ liệu ID tag |
| AXI_S_WDATA[63:0] | IN | Viết dữ liệu |
| AXI_S_WSTRB[7:0] | IN | viết tủ quần áo |
| AXI_S_WLAST | IN | Viết cuối cùng |
| AXI_S_WVALID | IN | Viết hợp lệ |
| AXI_S_BREADY | IN | viết sẵn sàng |
| AXI_S_ARID[3:0] | IN | Đọc ID địa chỉ |
| AXI_S_ARADDR[31:0] | IN | Đọc địa chỉ |
| AXI_S_ARLEN[3:0] | IN | chiều dài bùng nổ |
| AXI_S_ARSIZE[1:0] | IN | kích thước bùng nổ |
| AXI_S_ARBURST[1:0] | IN | loại nổ |
| AXI_S_ARLOCK[1:0] | IN | Loại khóa |
| AXI_S_ARVALID | IN | Đọc địa chỉ hợp lệ |
| AXI_S_RREADY | IN | Đọc địa chỉ đã sẵn sàng |
| Tên cổng | Phương hướng | Sự miêu tả |
| AXI_S_CORE_RESET_N | IN | Đặt lại toàn cầu MDDR |
| AXI_S_RMW | IN | Cho biết liệu tất cả các byte của làn đường 64 bit có hợp lệ đối với tất cả các lần truyền AXI hay không.
|
Giao diện xe buýt AHB0
Bảng 3-6 • Giao diện xe buýt AHB0
| Tên cổng | Phương hướng | Sự miêu tả |
| AHB0_S_HREADOUT | NGOÀI | AHBL nô lệ đã sẵn sàng – Khi ghi ở mức cao cho biết nô lệ đã sẵn sàng chấp nhận dữ liệu và khi ở mức cao để đọc cho biết dữ liệu đó hợp lệ. |
| AHB0_S_HRESP | NGOÀI | Trạng thái phản hồi AHBL – Khi được đẩy lên cao khi kết thúc giao dịch cho biết rằng giao dịch đã hoàn tất có lỗi. Khi bị đẩy xuống mức thấp khi kết thúc giao dịch cho biết giao dịch đã hoàn tất thành công. |
| AHB0_S_HRDATA[31:0] | NGOÀI | AHBL read data – Đọc dữ liệu từ Slave đến Master |
| AHB0_S_HSEL | IN | AHBL Slave Select – Khi được xác nhận, Slave là AHBL Slave hiện được chọn trên bus AHB. |
| AHB0_S_HADDR[31:0] | IN | Địa chỉ AHBL – địa chỉ byte trên giao diện AHBL |
| AHB0_S_HBURST[2:0] | IN | Chiều dài vụ nổ AHBL |
| AHB0_S_HSIZE[1:0] | IN | Kích thước truyền AHBL – Cho biết kích thước của lần truyền hiện tại (chỉ các giao dịch byte 8/16/32) |
| AHB0_S_HTRANS[1:0] | IN | Loại chuyển khoản AHBL – Cho biết loại chuyển khoản của giao dịch hiện tại. |
| AHB0_S_HMASTLOCK | IN | Khóa AHBL – Khi được xác nhận, chuyển khoản hiện tại là một phần của giao dịch bị khóa. |
| AHB0_S_HWRITE | IN | AHBL ghi – Khi cao cho biết giao dịch hiện tại là ghi. Khi thấp chỉ ra rằng giao dịch hiện tại là một lần đọc. |
| AHB0_S_HREADY | IN | AHBL sẵn sàng – Khi ở mức cao, cho biết nô lệ sẵn sàng chấp nhận giao dịch mới. |
| AHB0_S_HWDATA[31:0] | IN | AHBL ghi dữ liệu – Ghi dữ liệu từ chủ đến nô lệ |
Giao diện xe buýt AHB1
Bảng 3-7 • Giao diện xe buýt AHB1
| Tên cổng | Phương hướng | Sự miêu tả |
| AHB1_S_HREADOUT | NGOÀI | AHBL nô lệ đã sẵn sàng – Khi ghi ở mức cao, cho biết nô lệ đã sẵn sàng chấp nhận dữ liệu và khi ở mức cao để đọc, cho biết dữ liệu đó hợp lệ. |
| AHB1_S_HRESP | NGOÀI | Trạng thái phản hồi AHBL – Khi được đẩy lên cao khi kết thúc giao dịch cho biết rằng giao dịch đã hoàn tất có lỗi. Khi ở mức thấp khi kết thúc giao dịch, cho biết giao dịch đã hoàn tất thành công. |
| AHB1_S_HRDATA[31:0] | NGOÀI | AHBL read data – Đọc dữ liệu từ Slave đến Master |
| AHB1_S_HSEL | IN | AHBL Slave Select – Khi được xác nhận, Slave là AHBL Slave hiện được chọn trên bus AHB. |
| AHB1_S_HADDR[31:0] | IN | Địa chỉ AHBL – địa chỉ byte trên giao diện AHBL |
| AHB1_S_HBURST[2:0] | IN | Chiều dài vụ nổ AHBL |
| AHB1_S_HSIZE[1:0] | IN | Kích thước truyền AHBL – Cho biết kích thước của lần truyền hiện tại (chỉ các giao dịch 8/16/32 byte). |
| AHB1_S_HTRANS[1:0] | IN | Loại chuyển khoản AHBL – Cho biết loại chuyển khoản của giao dịch hiện tại. |
| AHB1_S_HMASTLOCK | IN | Khóa AHBL – Khi được xác nhận, chuyển khoản hiện tại là một phần của giao dịch bị khóa. |
| AHB1_S_HWRITE | IN | AHBL ghi – Khi ở mức cao, cho biết giao dịch hiện tại là ghi. Khi ở mức thấp, cho biết rằng giao dịch hiện tại đã được đọc. |
| AHB1_S_HREADY | IN | AHBL sẵn sàng – Khi ở mức cao, cho biết nô lệ sẵn sàng chấp nhận giao dịch mới. |
| AHB1_S_HWDATA[31:0] | IN | AHBL ghi dữ liệu – Ghi dữ liệu từ chủ đến nô lệ |
Hỗ trợ sản phẩm
Microsemi SoC Products Group hỗ trợ các sản phẩm của mình bằng các dịch vụ hỗ trợ khác nhau, bao gồm Dịch vụ khách hàng, Trung tâm hỗ trợ kỹ thuật khách hàng, một webtrang web, thư điện tử và các văn phòng bán hàng trên toàn thế giới. Phụ lục này chứa thông tin về việc liên hệ với Microsemi SoC Products Group và sử dụng các dịch vụ hỗ trợ này.
Dịch vụ khách hàng
Liên hệ với bộ phận Dịch vụ khách hàng để được hỗ trợ sản phẩm không liên quan đến kỹ thuật, chẳng hạn như định giá sản phẩm, nâng cấp sản phẩm, cập nhật thông tin, trạng thái đơn đặt hàng và ủy quyền.
Từ Bắc Mỹ, gọi 800.262.1060
Từ phần còn lại của thế giới, hãy gọi 650.318.4460
Fax, từ bất cứ nơi nào trên thế giới, 408.643.6913
Trung tâm hỗ trợ kỹ thuật khách hàng
Nhóm Sản phẩm Microsemi SoC có các nhân viên của Trung tâm Hỗ trợ Kỹ thuật Khách hàng với các kỹ sư có tay nghề cao, những người có thể giúp trả lời các câu hỏi về phần cứng, phần mềm và thiết kế của bạn về Sản phẩm Microsemi SoC. Trung tâm hỗ trợ kỹ thuật dành cho khách hàng dành nhiều thời gian để tạo ghi chú ứng dụng, câu trả lời cho các câu hỏi chung về chu trình thiết kế, tài liệu về các sự cố đã biết và các câu hỏi thường gặp khác nhau. Vì vậy, trước khi bạn liên hệ với chúng tôi, vui lòng truy cập các tài nguyên trực tuyến của chúng tôi. Rất có khả năng chúng tôi đã trả lời câu hỏi của bạn.
Hỗ trợ kỹ thuật
Truy cập Hỗ trợ khách hàng webĐịa điểm (www.microsemi.com/soc/support/search/default.aspx) để biết thêm thông tin và hỗ trợ. Nhiều câu trả lời có sẵn trên tìm kiếm web tài nguyên bao gồm sơ đồ, hình minh họa và liên kết đến các tài nguyên khác trên webđịa điểm.
Webđịa điểm
Bạn có thể duyệt nhiều thông tin kỹ thuật và phi kỹ thuật trên trang chủ SoC, tại www.microsemi.com/soc.
Liên hệ với Trung tâm hỗ trợ kỹ thuật khách hàng
Đội ngũ kỹ sư tay nghề cao của Trung tâm Hỗ trợ Kỹ thuật. Có thể liên hệ với Trung tâm hỗ trợ kỹ thuật qua email hoặc thông qua Nhóm sản phẩm Microsemi SoC webđịa điểm.
Bạn có thể liên lạc các câu hỏi kỹ thuật của mình tới địa chỉ email của chúng tôi và nhận lại câu trả lời qua email, fax hoặc điện thoại. Ngoài ra, nếu bạn gặp vấn đề về thiết kế, bạn có thể gửi email thiết kế của mình files để được hỗ trợ. Chúng tôi liên tục theo dõi tài khoản email trong suốt cả ngày. Khi gửi yêu cầu của bạn cho chúng tôi, vui lòng đảm bảo bao gồm tên đầy đủ, tên công ty và thông tin liên hệ của bạn để xử lý yêu cầu của bạn hiệu quả. Địa chỉ email hỗ trợ kỹ thuật là soc_tech@microsemi.com.
Các trường hợp của tôi
Khách hàng của Microsemi SoC Products Group có thể gửi và theo dõi các trường hợp kỹ thuật trực tuyến bằng cách truy cập My Case
Bên ngoài Hoa Kỳ
Khách hàng cần hỗ trợ bên ngoài múi giờ Hoa Kỳ có thể liên hệ với bộ phận hỗ trợ kỹ thuật qua email (soc_tech@microsemi.com) hoặc liên hệ với văn phòng bán hàng tại địa phương. Danh sách văn phòng bán hàng có thể được tìm thấy tại www.microsemi.com/soc/company/contact/default.aspx.
Hỗ trợ kỹ thuật ITAR
Để được hỗ trợ kỹ thuật về RH và RT FPGA được quy định bởi Quy định về buôn bán vũ khí quốc tế (ITAR), hãy liên hệ với chúng tôi qua soc_tech_itar@microsemi.com. Ngoài ra, trong Trường hợp của tôi, hãy chọn Có trong danh sách thả xuống ITAR. Để có danh sách đầy đủ các FPGA Microsemi do ITAR quản lý, hãy truy cập ITAR web trang.
Microsemi Corporation (NASDAQ: MSCC) cung cấp một danh mục toàn diện các giải pháp bán dẫn cho: hàng không vũ trụ, quốc phòng và an ninh; doanh nghiệp và truyền thông; và thị trường công nghiệp và năng lượng thay thế. Các sản phẩm bao gồm các thiết bị RF và analog hiệu suất cao, độ tin cậy cao, tín hiệu hỗn hợp và mạch tích hợp RF, SoC tùy chỉnh, FPGA và các hệ thống con hoàn chỉnh. Microsemi có trụ sở chính tại Aliso Viejo, Calif. Tìm hiểu thêm tại www.microsemi.com.
© 2014 Tập đoàn Microsemi. Đã đăng ký Bản quyền. Microsemi và logo Microsemi là thương hiệu của Microsemi Corporation. Tất cả các nhãn hiệu và nhãn hiệu dịch vụ khác là tài sản của chủ sở hữu tương ứng của họ.
Trụ sở công ty Microsemi
Một doanh nghiệp, Aliso Viejo CA 92656 Hoa Kỳ
Ở Hoa Kỳ: +1 949-380-6100
Việc bán hàng: +1 949-380-6136
Fax: +1 949-215-4996
Tài liệu / Tài nguyên
 | Cấu hình bộ điều khiển DDR vải Microsemi SmartFusion2 FPGA [tập tin pdf] Hướng dẫn sử dụng Cấu hình bộ điều khiển DDR vải FPGA SmartFusion2, SmartFusion2, Cấu hình bộ điều khiển DDR vải FPGA, Cấu hình bộ điều khiển |
