Οδηγός χρήσης Microsemi SmartFusion2 FPGA Fabric DDR Controller Configuration
Εισαγωγή
Το SmartFusion2 FPGA διαθέτει δύο ενσωματωμένους ελεγκτές DDR – ο ένας είναι προσβάσιμος μέσω του MSS (MDDR) και ο άλλος προορίζεται για άμεση πρόσβαση από το FPGA Fabric (FDDR). Το MDDR και το FDDR ελέγχουν και οι δύο μνήμες DDR εκτός τσιπ.
Για να διαμορφώσετε πλήρως τον ελεγκτή Fabric DDR πρέπει:
- Χρησιμοποιήστε το Fabric External Memory Controller DDR Configurator για να διαμορφώσετε τον ελεγκτή DDR, επιλέξτε τη διεπαφή διαύλου διαδρομής δεδομένων του (AXI ή AHBLite) και επιλέξτε τη συχνότητα ρολογιού DDR καθώς και τη συχνότητα ρολογιού της διαδρομής δεδομένων υφάσματος.
- Ρυθμίστε τις τιμές καταχωρητή για τους καταχωρητές ελεγκτή DDR ώστε να ταιριάζουν με τα χαρακτηριστικά της εξωτερικής σας μνήμης DDR.
- Δημιουργήστε το Fabric DDR ως μέρος μιας εφαρμογής χρήστη και πραγματοποιήστε συνδέσεις διαδρομής δεδομένων.
- Συνδέστε τη διεπαφή διαμόρφωσης APB του ελεγκτή DDR όπως ορίζεται από τη λύση Peripheral Initialization.
Fabric External Memory DDR Controller Configurator
Το Fabric External Memory DDR (FDDR) Configurator χρησιμοποιείται για τη διαμόρφωση της συνολικής διαδρομής δεδομένων και των παραμέτρων εξωτερικής μνήμης DDR για τον ελεγκτή Fabric DDR.
Εικόνα 1-1 • FDDR Configurator Overview
Ρυθμίσεις μνήμης
Χρησιμοποιήστε τις ρυθμίσεις μνήμης για να διαμορφώσετε τις επιλογές μνήμης στο MDDR.
- Τύπος μνήμης – LPDDR, DDR2 ή DDR3
- Πλάτος Δεδομένων – 32-bit, 16-bit ή 8-bit
- Συχνότητα ρολογιού – Οποιαδήποτε τιμή (δεκαδική/κλασματική) στην περιοχή από 20 MHz έως 333 MHz
- SECDED Ενεργοποιημένο ECC – ON ή OFF
- Χαρτογράφηση διεύθυνσης – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}
Ρυθμίσεις διασύνδεσης υφάσματος
FPGA Fabric Interface – Αυτή είναι η διεπαφή δεδομένων μεταξύ του σχεδιασμού FDDR και FPGA. Επειδή το FDDR είναι ελεγκτής μνήμης, προορίζεται να είναι slave σε έναν δίαυλο AXI ή AHB. Ο κύριος του διαύλου εκκινεί συναλλαγές διαύλου, οι οποίες με τη σειρά τους ερμηνεύονται από το FDDR ως συναλλαγές μνήμης και κοινοποιούνται στη μνήμη DDR εκτός τσιπ. Οι επιλογές διασύνδεσης υφασμάτων FDDR είναι:
- Χρήση διεπαφής AXI-64 – Το One Master έχει πρόσβαση στο FDDR μέσω μιας διεπαφής 64-bit\ AXI.
- Χρήση ενιαίας διεπαφής AHB-32 – Ένας κύριος έχει πρόσβαση στο FDDR μέσω μιας ενιαίας διεπαφής AHB 32 bit.
- Χρήση δύο διεπαφών AHB-32 – Δύο κύριοι έχουν πρόσβαση στο FDDR χρησιμοποιώντας δύο διεπαφές AHB 32-bit.
FPGA CLOCK Διαιρέτης – Καθορίζει την αναλογία συχνότητας μεταξύ του ρολογιού του ελεγκτή DDR (CLK_FDDR) και του ρολογιού που ελέγχει τη διεπαφή υφάσματος (CLK_FIC64). Η συχνότητα CLK_FIC64 πρέπει να είναι ίση με αυτή του υποσυστήματος AHB/AXI που είναι συνδεδεμένο στη διεπαφή διαύλου FDDR AHB/AXI. Για π.χample, εάν έχετε μνήμη RAM DDR που τρέχει στα 200 MHz και το υποσύστημά σας Fabric/AXI τρέχει στα 100 MHz, πρέπει να επιλέξετε έναν διαιρέτη του 2 (Εικόνα 1-2).
Εικόνα 1-2 • Ρυθμίσεις διεπαφής Fabric – Συμφωνία διαιρέτη διεπαφής AXI και FDDR Clock
Χρησιμοποιήστε ύφασμα PLL ΚΛΕΙΔΑΡΙΑ – Εάν το CLK_BASE προέρχεται από Fabric CCC, μπορείτε να συνδέσετε την υφασμάτινη έξοδο CCC LOCK στην είσοδο FDDR FAB_PLL_LOCK. Το CLK_BASE δεν είναι σταθερό μέχρι να κλειδώσει το Fabric CCC. Επομένως, η Microsemi συνιστά να κρατάτε το FDDR σε επαναφορά (δηλαδή, να επιβεβαιώσετε την είσοδο CORE_RESET_N) έως ότου το CLK_BASE είναι σταθερό. Η έξοδος LOCK του Fabric CCC υποδεικνύει ότι τα ρολόγια εξόδου Fabric CCC είναι σταθερά. Επιλέγοντας την επιλογή Χρήση FAB_PLL_LOCK, μπορείτε να εκθέσετε τη θύρα εισόδου FAB_PLL_LOCK του FDDR. Στη συνέχεια, μπορείτε να συνδέσετε την έξοδο LOCK του Fabric CCC στην είσοδο FAB_PLL_LOCK του FDDR.
Ισχύς κίνησης IO
Επιλέξτε μία από τις ακόλουθες δυνάμεις μονάδας δίσκου για τις εισόδους/εξόδους DDR:
- Μισή δύναμη κίνησης
- Πλήρης ισχύς μετάδοσης κίνησης
Ανάλογα με τον τύπο της μνήμης DDR και την ισχύ εισόδου/εξόδου που επιλέγετε, το Libero SoC ορίζει το πρότυπο DDR I/O για το σύστημα FDDR ως εξής:
| Τύπος μνήμης DDR | Μισή δύναμη κίνησης | Πλήρης ισχύς μετάδοσης κίνησης |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
Ενεργοποιήστε τις διακοπές
Το FDDR είναι ικανό να δημιουργεί διακοπές όταν πληρούνται ορισμένες προκαθορισμένες συνθήκες. Επιλέξτε Enable Interrupts στον διαμορφωτή FDDR εάν θέλετε να χρησιμοποιήσετε αυτές τις διακοπές στην εφαρμογή σας.
Αυτό εκθέτει τα σήματα διακοπής στο στιγμιότυπο FDDR. Μπορείτε να συνδέσετε αυτά τα σήματα διακοπής όπως απαιτεί ο σχεδιασμός σας. Τα ακόλουθα σήματα διακοπής και οι προϋποθέσεις τους είναι διαθέσιμα:
- FIC_INT – Δημιουργείται όταν υπάρχει σφάλμα στη συναλλαγή μεταξύ του Master και του FDDR
- IO_CAL_INT – Σας δίνει τη δυνατότητα να επαναβαθμονομήσετε τις εισόδους/εξόδους DDR γράφοντας σε καταχωρητές ελεγκτή DDR μέσω της διεπαφής διαμόρφωσης APB. Όταν ολοκληρωθεί η βαθμονόμηση, αυτή η διακοπή αυξάνεται. Για λεπτομέρειες σχετικά με την επαναβαθμονόμηση I/O, ανατρέξτε στον Οδηγό χρηστών Microsemi SmartFusion2.
- PLL_LOCK_INT – Υποδεικνύει ότι το FDDR FPLL έχει κλειδώσει
- PLL_LOCKLOST_INT – Υποδεικνύει ότι το FDDR FPLL έχει χάσει το κλείδωμα
- FDDR_ECC_INT – Υποδεικνύει ότι έχει εντοπιστεί σφάλμα ενός ή δύο bit
Συχνότητα ρολογιού υφάσματος
Υπολογισμός συχνότητας ρολογιού με βάση την τρέχουσα συχνότητα ρολογιού και τον διαιρέτη CLOCK, που εμφανίζεται σε MHz.
Fabric Clock Frequency (σε MHz) = Clock Frequency / CLOCK διαιρέτης
Εύρος ζώνης μνήμης
Υπολογισμός εύρους ζώνης μνήμης με βάση την τρέχουσα τιμή Συχνότητας ρολογιού σε Mbps.
Εύρος ζώνης μνήμης (σε Mbps) = 2 * Συχνότητα ρολογιού
Συνολικό εύρος ζώνης
Υπολογισμός συνολικού εύρους ζώνης με βάση την τρέχουσα συχνότητα ρολογιού, το πλάτος δεδομένων και τον διαιρέτη CLOCK, σε Mbps.
Συνολικό εύρος ζώνης (σε Mbps) = (2 * Συχνότητα ρολογιού * Πλάτος δεδομένων) / Διαιρέτης CLOCK
Διαμόρφωση ελεγκτή FDDR
Όταν χρησιμοποιείτε τον ελεγκτή Fabric DDR για πρόσβαση σε μια εξωτερική μνήμη DDR, ο ελεγκτής DDR πρέπει να διαμορφωθεί κατά τη διάρκεια εκτέλεσης. Αυτό γίνεται με την εγγραφή δεδομένων διαμόρφωσης σε αποκλειστικούς καταχωρητές διαμόρφωσης ελεγκτή DDR. Αυτά τα δεδομένα διαμόρφωσης εξαρτώνται από τα χαρακτηριστικά της εξωτερικής μνήμης DDR και της εφαρμογής σας. Αυτή η ενότητα περιγράφει τον τρόπο εισαγωγής αυτών των παραμέτρων διαμόρφωσης στον διαμορφωτή ελεγκτή FDDR και τον τρόπο διαχείρισης των δεδομένων διαμόρφωσης ως μέρος της συνολικής λύσης περιφερειακής εκκίνησης. Ανατρέξτε στον Οδηγό χρήσης Peripheral Initialization για λεπτομερείς πληροφορίες σχετικά με τη λύση Peripheral Initialization.
Καταχωρητές ελέγχου DDR Fabric
Ο ελεγκτής Fabric DDR έχει ένα σύνολο καταχωρητών που πρέπει να ρυθμιστούν κατά το χρόνο εκτέλεσης. Οι τιμές διαμόρφωσης για αυτούς τους καταχωρητές αντιπροσωπεύουν διαφορετικές παραμέτρους (π.χample, λειτουργία DDR, πλάτος PHY, λειτουργία ριπής, ECC, κ.λπ.). Για λεπτομέρειες σχετικά με τους καταχωρητές διαμόρφωσης ελεγκτή DDR, ανατρέξτε στον Οδηγό χρήσης Microsemi SmartFusion2.
Διαμόρφωση καταχωρητών Fabric DDR
Χρησιμοποιήστε τις καρτέλες Memory Initialization (Εικόνα 2-1) και Memory Timing (Εικόνα 2-2) για να εισαγάγετε παραμέτρους που αντιστοιχούν στη μνήμη DDR και την εφαρμογή σας. Οι τιμές που εισάγετε σε αυτές τις καρτέλες μεταφράζονται αυτόματα στις κατάλληλες τιμές καταχωρητή. Όταν κάνετε κλικ σε μια συγκεκριμένη παράμετρο, ο αντίστοιχος καταχωρητής της περιγράφεται στο Παράθυρο Περιγραφή Μητρώου (Εικόνα 1-1 στη σελίδα 4).
Εικόνα 2-1 • Διαμόρφωση FDDR – Καρτέλα Εκκίνηση μνήμης
Εικόνα 2-2 • Διαμόρφωση FDDR – Καρτέλα Χρονισμού μνήμης
Εισαγωγή διαμόρφωσης DDR Files
Εκτός από την εισαγωγή παραμέτρων μνήμης DDR χρησιμοποιώντας τις καρτέλες Αρχικοποίηση μνήμης και Χρονισμός, μπορείτε να εισαγάγετε τιμές καταχωρητή DDR από file. Για να το κάνετε αυτό, κάντε κλικ στο κουμπί Εισαγωγή διαμόρφωσης και μεταβείτε στο κείμενο file που περιέχει ονόματα και τιμές καταχωρητών DDR. Το σχήμα 2-3 δείχνει τη σύνταξη διαμόρφωσης εισαγωγής.
Εικόνα 2-3 • Διαμόρφωση καταχωρητή DDR File Σύνταξη
Σημείωμα: Εάν επιλέξετε να εισαγάγετε τιμές καταχωρητή αντί να τις εισαγάγετε χρησιμοποιώντας το GUI, πρέπει να καθορίσετε όλες τις απαραίτητες τιμές καταχωρητή. Ανατρέξτε στον Οδηγό χρήσης SmartFusion2 για λεπτομέρειες
Εξαγωγή διαμόρφωσης DDR Files
Μπορείτε επίσης να εξαγάγετε τα τρέχοντα δεδομένα διαμόρφωσης μητρώου σε ένα κείμενο file. Αυτό file θα περιέχει τιμές μητρώου που εισαγάγατε (εάν υπάρχουν) καθώς και εκείνες που υπολογίστηκαν από τις παραμέτρους GUI που εισαγάγατε σε αυτό το παράθυρο διαλόγου.
Εάν θέλετε να αναιρέσετε τις αλλαγές που έχετε κάνει στη διαμόρφωση του μητρώου DDR, μπορείτε να το κάνετε με την Επαναφορά προεπιλογής. Αυτό διαγράφει όλα τα δεδομένα διαμόρφωσης μητρώου και πρέπει είτε να τα εισαγάγετε ξανά είτε να εισαγάγετε ξανά αυτά τα δεδομένα. Τα δεδομένα επαναφέρονται στις τιμές επαναφοράς υλικού.
Δημιουργημένα δεδομένα
Κάντε κλικ στο OK για να δημιουργήσετε τη διαμόρφωση. Με βάση την εισαγωγή σας στις καρτέλες General, Memory Timing και Memory Initialization, το FDDR Configurator υπολογίζει τιμές για όλους τους καταχωρητές διαμόρφωσης DDR και εξάγει αυτές τις τιμές στο έργο υλικολογισμικού και στην προσομοίωση fileμικρό. Το εξαγόμενο file η σύνταξη φαίνεται στο Σχήμα 2-4.
Εικόνα 2-4 • Εξαγόμενη διαμόρφωση καταχωρητή DDR File Σύνταξη
Υλικολογισμικό
Όταν δημιουργείτε το SmartDesign, τα ακόλουθα files δημιουργούνται στον κατάλογο /firmware/ drivers_config/sys_config. Αυτοί fileΑπαιτούνται s για τη σωστή μεταγλώττιση του πυρήνα υλικολογισμικού CMSIS και περιέχουν πληροφορίες σχετικά με την τρέχουσα σχεδίασή σας, συμπεριλαμβανομένων των περιφερειακών δεδομένων διαμόρφωσης και των πληροφοριών ρύθμισης παραμέτρων ρολογιού για το MSS. Μην τα επεξεργαστείτε αυτά files χειροκίνητα, καθώς αναδημιουργούνται κάθε φορά που ανανεώνεται το σχέδιο ρίζας σας.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – Δεδομένα διαμόρφωσης MDDR.
- sys_config_fddr_define.h – Δεδομένα διαμόρφωσης FDDR.
- sys_config_mss_clocks.h – Διαμόρφωση ρολογιών MSS
Προσομοίωση
Όταν δημιουργείτε το SmartDesign που σχετίζεται με το MSS σας, η ακόλουθη προσομοίωση files δημιουργούνται στον κατάλογο /simulation:
- test.bfm – BFM ανώτατου επιπέδου file που εκτελείται για πρώτη φορά κατά τη διάρκεια οποιασδήποτε προσομοίωσης που ασκεί τον επεξεργαστή SmartFusion2 MSS Cortex-M3. Εκτελεί τα peripheral_init.bfm και user.bfm, με αυτή τη σειρά.
- peripheral_init.bfm – Περιέχει τη διαδικασία BFM που εξομοιώνει τη συνάρτηση CMSIS::SystemInit() που εκτελείται στο Cortex-M3 πριν εισέλθετε στη διαδικασία main(). Αντιγράφει τα δεδομένα διαμόρφωσης για οποιοδήποτε περιφερειακό που χρησιμοποιείται στη σχεδίαση στους σωστούς καταχωρητές διαμόρφωσης περιφερειακών και, στη συνέχεια, περιμένει να είναι έτοιμα όλα τα περιφερειακά προτού βεβαιώσει ότι ο χρήστης μπορεί να χρησιμοποιήσει αυτά τα περιφερειακά.
- FDDR_init.bfm – Περιέχει εντολές εγγραφής BFM που προσομοιώνουν την εγγραφή των δεδομένων μητρώου διαμόρφωσης Fabric DDR που καταχωρίσατε (χρησιμοποιώντας το πλαίσιο διαλόγου Επεξεργασία καταχωρίσεων) στους καταχωρητές του ελεγκτή DDR.
- user.bfm – Προορίζεται για εντολές χρήστη. Μπορείτε να προσομοιώσετε τη διαδρομή δεδομένων προσθέτοντας τις δικές σας εντολές BFM σε αυτό file. Εντολές σε αυτό file θα εκτελεστεί αφού ολοκληρωθεί το peripheral_init.bfm.
Χρησιμοποιώντας το files παραπάνω, η διαδρομή διαμόρφωσης προσομοιώνεται αυτόματα. Χρειάζεται μόνο να επεξεργαστείτε το user.bfm file για προσομοίωση της διαδρομής δεδομένων. Μην επεξεργαστείτε τα test.bfm, peripheral_init.bfm ή MDDR_init.bfm fileόπως αυτά files αναδημιουργούνται κάθε φορά που το σχέδιο ρίζας σας ανανεώνεται.
Διαδρομή διαμόρφωσης Fabric DDR
Η λύση Peripheral Initialization απαιτεί, εκτός από τον καθορισμό των τιμών του μητρώου διαμόρφωσης Fabric DDR, να διαμορφώσετε τη διαδρομή δεδομένων διαμόρφωσης APB στο MSS (FIC_2). Η συνάρτηση SystemInit() εγγράφει τα δεδομένα στους καταχωρητές διαμόρφωσης FDDR μέσω της διεπαφής APB FIC_2.
Σημείωμα: Εάν χρησιμοποιείτε το System Builder, η διαδρομή διαμόρφωσης ορίζεται και συνδέεται αυτόματα.
Εικόνα 2-5 • FIC_2 Configurator Overview
Για να διαμορφώσετε τη διεπαφή FIC_2:
- Ανοίξτε το παράθυρο διαλόγου διαμορφωτή FIC_2 (Εικόνα 2-5) από το πρόγραμμα διαμόρφωσης MSS.
- Επιλέξτε την επιλογή Initialize peripherals using Cortex-M3.
- Βεβαιωθείτε ότι είναι επιλεγμένο το MSS DDR, όπως και τα μπλοκ Fabric DDR/SERDES εάν τα χρησιμοποιείτε.
- Κάντε κλικ στο OK για να αποθηκεύσετε τις ρυθμίσεις σας. Αυτό εκθέτει τις θύρες διαμόρφωσης FIC_2 (διεπαφές Clock, Reset και APB bus), όπως φαίνεται στο Σχήμα 2-6.
- Δημιουργήστε το MSS. Οι θύρες FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK και FIC_2_APB_M_RESET_N) είναι πλέον εκτεθειμένες στη διασύνδεση MSS και μπορούν να συνδεθούν στο CoreSF2Config και το CoreSF2Reset σύμφωνα με την προδιαγραφή της λύσης Peripheral Initialization
Εικόνα 2-6 • Θύρες FIC_2
Περιγραφή λιμένα
Πυρήνες FDDR
Πίνακας 3-1 • Θύρες πυρήνων FDDR
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| CORE_RESET_N | IN | Επαναφορά ελεγκτή FDDR |
| CLK_BASE | IN | Ρολόι διασύνδεσης FDDR Fabric |
| FPLL_LOCK | ΕΞΩ | Έξοδος κλειδώματος FDDR PLL – υψηλή όταν το FDDR PLL είναι κλειδωμένο |
| CLK_BASE_PLL_LOCK | IN | Είσοδος κλειδώματος Fabric PLL. Αυτή η είσοδος εκτίθεται μόνο όταν είναι επιλεγμένη η επιλογή Χρήση FAB_PLL_LOCK. |
Θύρες διακοπής
Αυτή η ομάδα θυρών εκτίθεται όταν επιλέγετε την επιλογή Ενεργοποίηση διακοπών.
Πίνακας 3-2 • Θύρες διακοπής
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| PLL_LOCK_INT | ΕΞΩ | Βεβαιώνει όταν το FDDR PLL κλειδώνει. |
| PLL_LOCKLOST_INT | ΕΞΩ | Επιβεβαιώνει όταν το κλείδωμα FDDR PLL έχει χαθεί. |
| ECC_INT | ΕΞΩ | Βεβαιώνει πότε συμβαίνει ένα συμβάν ECC. |
| IO_CALIB_INT | ΕΞΩ | Βεβαιώνει πότε έχει ολοκληρωθεί η βαθμονόμηση I/O. |
| FIC_INT | ΕΞΩ | Επιβεβαιώνει όταν υπάρχει σφάλμα στο πρωτόκολλο AHB/AXI στη διεπαφή Fabric. |
Διεπαφή διαμόρφωσης APB3
Πίνακας 3-3 • Διεπαφή διαμόρφωσης APB3
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| APB_S_PENABLE | IN | Slave Enable |
| APB_S_PSEL | IN | Slave Select |
| APB_S_PWRITE | IN | Γράψτε Ενεργοποίηση |
| APB_S_PADDR[10:2] | IN | Διεύθυνση |
| APB_S_PWDATA[15:0] | IN | Γράψτε δεδομένα |
| APB_S_PREADY | ΕΞΩ | Έτοιμος για σκλάβους |
| APB_S_PSLVERR | ΕΞΩ | Σφάλμα σκλάβου |
| APB_S_PRDATA[15:0] | ΕΞΩ | Διαβάστε δεδομένα |
| APB_S_PRESET_N | IN | Επαναφορά σκλάβου |
| APB_S_PCLK | IN | Ρολόι |
Διεπαφή DDR PHY
Πίνακας 3-4 • Διεπαφή DDR PHY
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| FDDR_CAS_N | ΕΞΩ | DRAM CASN |
| FDDR_CKE | ΕΞΩ | DRAM CKE |
| FDDR_CLK | ΕΞΩ | Ρολόι, πλευρά P |
| FDDR_CLK_N | ΕΞΩ | Ρολόι, Ν πλευρά |
| FDDR_CS_N | ΕΞΩ | DRAM CSN |
| FDDR_ODT | ΕΞΩ | DRAM ODT |
| FDDR_RAS_N | ΕΞΩ | DRAM RASN |
| FDDR_RESET_N | ΕΞΩ | Επαναφορά DRAM για DDR3 |
| FDDR_WE_N | ΕΞΩ | DRAM WEN |
| FDDR_ADDR[15:0] | ΕΞΩ | Dram bits διεύθυνσης |
| FDDR_BA[2:0] | ΕΞΩ | Διεύθυνση Dram Bank |
| FDDR_DM_RDQS[4:0] | ΜΕΣΑ ΕΞΩ | Dram Data Mask |
| FDDR_DQS[4:0] | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe Data Dram – Πλευρά P |
| FDDR_DQS_N[4:0] | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe Data Dram – Πλευρά N |
| FDDR_DQ[35:0] | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Δεδομένων DRAM |
| FDDR_FIFO_WE_IN[2:0] | IN | FIFO σε σήμα |
| FDDR_FIFO_WE_OUT[2:0] | ΕΞΩ | Σήμα εξόδου FIFO |
| FDDR_DM_RDQS ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Dram Data Mask |
| FDDR_DQS ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe Data Dram – Πλευρά P |
| FDDR_DQS_N ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe Data Dram – Πλευρά N |
| FDDR_DQ ([31:0]/[15:0]/[7:0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Δεδομένων DRAM |
| FDDR_DQS_TMATCH_0_IN | IN | FIFO σε σήμα |
| FDDR_DQS_TMATCH_0_OUT | ΕΞΩ | Σήμα εξόδου FIFO |
| FDDR_DQS_TMATCH_1_IN | IN | FIFO σε σήμα (μόνο 32 bit) |
| FDDR_DQS_TMATCH_1_OUT | ΕΞΩ | Σήμα εξόδου FIFO (μόνο 32 bit) |
| FDDR_DM_RDQS_ECC | ΜΕΣΑ ΕΞΩ | Dram ECC Data Mask |
| FDDR_DQS_ECC | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe δεδομένων Dram ECC – Πλευρά P |
| FDDR_DQS_ECC_N | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Στροβοσκοπίου Δεδομένων Dram ECC – Πλευρά N |
| FDDR_DQ_ECC ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος δεδομένων DRAM ECC |
| FDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO σε σήμα |
| FDDR_DQS_TMATCH_ECC_OUT | ΕΞΩ | Σήμα εξόδου ECC FIFO (μόνο 32 bit) |
Σημείωμα: Τα πλάτη των θυρών για ορισμένες θύρες αλλάζουν ανάλογα με την επιλογή του πλάτους PHY. Ο συμβολισμός "[a:0]/ [b:0]/[c:0]" χρησιμοποιείται για να δηλώσει τέτοιες θύρες, όπου το "[a:0]" αναφέρεται στο πλάτος της θύρας όταν επιλέγεται ένα πλάτος PHY 32 bit , το "[b:0]" αντιστοιχεί σε ένα πλάτος PHY 16-bit και το "[c:0]" αντιστοιχεί σε ένα πλάτος PHY 8-bit.
Διεπαφή λεωφορείου AXI
Πίνακας 3-5 • Διεπαφή διαύλου AXI
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| AXI_S_AWREADY | ΕΞΩ | Γράψτε τη διεύθυνση έτοιμη |
| AXI_S_WREADY | ΕΞΩ | Γράψτε τη διεύθυνση έτοιμη |
| AXI_S_BID[3:0] | ΕΞΩ | Αναγνωριστικό απόκρισης |
| AXI_S_BRESP[1:0] | ΕΞΩ | Γράψτε απάντηση |
| AXI_S_BVALID | ΕΞΩ | Γράψτε την απάντηση έγκυρη |
| AXI_S_ARREADY | ΕΞΩ | Έτοιμη η ανάγνωση της διεύθυνσης |
| AXI_S_RID[3:0] | ΕΞΩ | Διαβάστε ID Tag |
| AXI_S_RRESP[1:0] | ΕΞΩ | Διαβάστε την απάντηση |
| AXI_S_RDATA[63:0] | ΕΞΩ | Διαβάστε δεδομένα |
| AXI_S_RLAST | ΕΞΩ | Read Last – Αυτό το σήμα υποδεικνύει την τελευταία μεταφορά σε μια ριπή ανάγνωσης. |
| AXI_S_RVALID | ΕΞΩ | Η διεύθυνση ανάγνωσης είναι έγκυρη |
| AXI_S_AWID[3:0] | IN | Γράψτε ID διεύθυνσης |
| AXI_S_AWADDR[31:0] | IN | Γράψε διεύθυνση |
| AXI_S_AWLEN[3:0] | IN | Μήκος ριπής |
| AXI_S_AWSIZE[1:0] | IN | Μέγεθος ριπής |
| AXI_S_AWBURST[1:0] | IN | Τύπος ριπής |
| AXI_S_AWLOCK[1:0] | IN | Τύπος κλειδώματος – Αυτό το σήμα παρέχει πρόσθετες πληροφορίες σχετικά με τα ατομικά χαρακτηριστικά της μεταφοράς. |
| AXI_S_AWVALID | IN | Γράψτε τη διεύθυνση έγκυρη |
| AXI_S_WID[3:0] | IN | Γράψτε το αναγνωριστικό δεδομένων tag |
| AXI_S_WDATA[63:0] | IN | Γράψτε δεδομένα |
| AXI_S_WSTRB[7:0] | IN | Γράψτε στροβοσκοπικά |
| AXI_S_WLAST | IN | Γράψε τελευταίο |
| AXI_S_WVALID | IN | Γράψτε έγκυρο |
| AXI_S_BREADY | IN | Γράψε έτοιμο |
| AXI_S_ARID[3:0] | IN | Διαβάστε το αναγνωριστικό διεύθυνσης |
| AXI_S_ARADDR[31:0] | IN | Διαβάστε τη διεύθυνση |
| AXI_S_ARLEN[3:0] | IN | Μήκος ριπής |
| AXI_S_ARSIZE[1:0] | IN | Μέγεθος ριπής |
| AXI_S_ARBURST[1:0] | IN | Τύπος ριπής |
| AXI_S_ARLOCK[1:0] | IN | Τύπος κλειδώματος |
| AXI_S_ARVALID | IN | Η διεύθυνση ανάγνωσης είναι έγκυρη |
| AXI_S_RREADY | IN | Έτοιμη η ανάγνωση της διεύθυνσης |
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| AXI_S_CORE_RESET_N | IN | Παγκόσμια επαναφορά MDDR |
| AXI_S_RMW | IN | Υποδεικνύει εάν όλα τα byte μιας λωρίδας 64-bit είναι έγκυρα για όλους τους ρυθμούς μιας μεταφοράς AXI.
|
Διεπαφή λεωφορείου AHB0
Πίνακας 3-6 • Διεπαφή διαύλου AHB0
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| AHB0_S_HREADYOUT | ΕΞΩ | AHBL slave έτοιμο – Όταν το υψηλό για μια εγγραφή υποδηλώνει ότι το slave είναι έτοιμο να δεχτεί δεδομένα και όταν το υψηλό για μια ανάγνωση σημαίνει ότι τα δεδομένα είναι έγκυρα. |
| AHB0_S_HRESP | ΕΞΩ | Κατάσταση απόκρισης AHBL – Όταν οδηγείτε ψηλά στο τέλος μιας συναλλαγής, υποδηλώνει ότι η συναλλαγή ολοκληρώθηκε με σφάλματα. Όταν οδηγείται χαμηλά στο τέλος μιας συναλλαγής, σημαίνει ότι η συναλλαγή ολοκληρώθηκε με επιτυχία. |
| AHB0_S_HRDATA[31:0] | ΕΞΩ | Δεδομένα ανάγνωσης AHBL – Διαβάστε δεδομένα από το slave στον κύριο |
| AHB0_S_HSEL | IN | Επιλογή υποτελούς υπηρεσίας AHBL – Όταν δηλώνεται, η υποτελής μονάδα είναι η τρέχουσα επιλεγμένη υποτελής μονάδα AHBL στο δίαυλο AHB. |
| AHB0_S_HADDR[31:0] | IN | Διεύθυνση AHBL – διεύθυνση byte στη διεπαφή AHBL |
| AHB0_S_HBURST[2:0] | IN | Μήκος ριπής AHBL |
| AHB0_S_HSIZE[1:0] | IN | Μέγεθος μεταφοράς AHBL – Υποδεικνύει το μέγεθος της τρέχουσας μεταφοράς (μόνο συναλλαγές 8/16/32 byte) |
| AHB0_S_HTRANS[1:0] | IN | Τύπος μεταφοράς AHBL – Υποδεικνύει τον τύπο μεταφοράς της τρέχουσας συναλλαγής. |
| AHB0_S_HMASTLOCK | IN | Κλείδωμα AHBL – Όταν επιβεβαιώνεται η τρέχουσα μεταφορά αποτελεί μέρος μιας κλειδωμένης συναλλαγής. |
| AHB0_S_HWRITE | IN | Εγγραφή AHBL – Όταν το υψηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι εγγραφή. Όταν το χαμηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι ανάγνωση. |
| AHB0_S_HREADY | IN | AHBL έτοιμο – Όταν είναι υψηλό, υποδηλώνει ότι ο slave είναι έτοιμος να δεχτεί μια νέα συναλλαγή. |
| AHB0_S_HWDATA[31:0] | IN | Δεδομένα εγγραφής AHBL – Γράψτε δεδομένα από το master στο slave |
Διεπαφή λεωφορείου AHB1
Πίνακας 3-7 • Διεπαφή διαύλου AHB1
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| AHB1_S_HREADYOUT | ΕΞΩ | AHBL slave έτοιμο – Όταν είναι υψηλό για μια εγγραφή, υποδεικνύει ότι ο slave είναι έτοιμος να δεχτεί δεδομένα και όταν είναι υψηλός για μια ανάγνωση, σημαίνει ότι τα δεδομένα είναι έγκυρα. |
| AHB1_S_HRESP | ΕΞΩ | Κατάσταση απόκρισης AHBL – Όταν οδηγείτε ψηλά στο τέλος μιας συναλλαγής, υποδηλώνει ότι η συναλλαγή ολοκληρώθηκε με σφάλματα. Όταν οδηγείται χαμηλά στο τέλος μιας συναλλαγής, υποδεικνύει ότι η συναλλαγή ολοκληρώθηκε με επιτυχία. |
| AHB1_S_HRDATA[31:0] | ΕΞΩ | Δεδομένα ανάγνωσης AHBL – Διαβάστε δεδομένα από το slave στον κύριο |
| AHB1_S_HSEL | IN | Επιλογή υποτελούς υπηρεσίας AHBL – Όταν δηλώνεται, η υποτελής μονάδα είναι η τρέχουσα επιλεγμένη υποτελής μονάδα AHBL στο δίαυλο AHB. |
| AHB1_S_HADDR[31:0] | IN | Διεύθυνση AHBL – διεύθυνση byte στη διεπαφή AHBL |
| AHB1_S_HBURST[2:0] | IN | Μήκος ριπής AHBL |
| AHB1_S_HSIZE[1:0] | IN | Μέγεθος μεταφοράς AHBL – Υποδεικνύει το μέγεθος της τρέχουσας μεταφοράς (μόνο συναλλαγές 8/16/32 byte). |
| AHB1_S_HTRANS[1:0] | IN | Τύπος μεταφοράς AHBL – Υποδεικνύει τον τύπο μεταφοράς της τρέχουσας συναλλαγής. |
| AHB1_S_HMASTLOCK | IN | Κλείδωμα AHBL – Όταν δηλώνεται, η τρέχουσα μεταφορά αποτελεί μέρος μιας κλειδωμένης συναλλαγής. |
| AHB1_S_HWRITE | IN | Εγγραφή AHBL – Όταν είναι υψηλό, υποδηλώνει ότι η τρέχουσα συναλλαγή είναι εγγραφή. Όταν είναι χαμηλή, υποδηλώνει ότι η τρέχουσα συναλλαγή είναι ανάγνωση. |
| AHB1_S_HREADY | IN | AHBL έτοιμο – Όταν είναι υψηλό, υποδηλώνει ότι ο slave είναι έτοιμος να δεχτεί μια νέα συναλλαγή. |
| AHB1_S_HWDATA[31:0] | IN | Δεδομένα εγγραφής AHBL – Γράψτε δεδομένα από το master στο slave |
Υποστήριξη προϊόντων
Η Microsemi SoC Products Group υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webτοποθεσία, ηλεκτρονικό ταχυδρομείο και γραφεία πωλήσεων σε όλο τον κόσμο. Αυτό το παράρτημα περιέχει πληροφορίες σχετικά με την επικοινωνία με την ομάδα προϊόντων Microsemi SoC και τη χρήση αυτών των υπηρεσιών υποστήριξης.
Εξυπηρέτηση πελατών
Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, πληροφορίες ενημέρωσης, κατάσταση παραγγελίας και εξουσιοδότηση.
Από τη Βόρεια Αμερική, καλέστε το 800.262.1060
Από τον υπόλοιπο κόσμο, καλέστε στο 650.318.4460
Φαξ, από οπουδήποτε στον κόσμο, 408.643.6913
Κέντρο Τεχνικής Υποστήριξης Πελατών
Ο Όμιλος Microsemi SoC Products στελεχώνει το Κέντρο Τεχνικής Υποστήριξης Πελατών με άριστα καταρτισμένους μηχανικούς που μπορούν να σας βοηθήσουν να απαντήσουν σε ερωτήσεις υλικού, λογισμικού και σχεδίασης σχετικά με τα προϊόντα Microsemi SoC. Το Κέντρο Τεχνικής Υποστήριξης Πελατών αφιερώνει πολύ χρόνο δημιουργώντας σημειώσεις εφαρμογών, απαντήσεις σε συνήθεις ερωτήσεις κύκλου σχεδιασμού, τεκμηρίωση γνωστών ζητημάτων και διάφορες συχνές ερωτήσεις. Επομένως, προτού επικοινωνήσετε μαζί μας, επισκεφτείτε τους διαδικτυακούς μας πόρους. Είναι πολύ πιθανό να έχουμε ήδη απαντήσει στις ερωτήσεις σας.
Τεχνική Υποστήριξη
Επισκεφτείτε την Υποστήριξη Πελατών webιστοσελίδα (www.microsemi.com/soc/support/search/default.aspx) για περισσότερες πληροφορίες και υποστήριξη. Πολλές απαντήσεις είναι διαθέσιμες στην αναζήτηση web Ο πόρος περιλαμβάνει διαγράμματα, εικόνες και συνδέσμους προς άλλους πόρους στο webτοποθεσία.
Webτοποθεσία
Μπορείτε να περιηγηθείτε σε διάφορες τεχνικές και μη πληροφορίες στην αρχική σελίδα του SoC, στη διεύθυνση www.microsemi.com/soc.
Επικοινωνία με το Κέντρο Τεχνικής Υποστήριξης Πελατών
Υψηλά καταρτισμένοι μηχανικοί στελεχώνουν το Κέντρο Τεχνικής Υποστήριξης. Μπορείτε να επικοινωνήσετε με το Κέντρο Τεχνικής Υποστήριξης μέσω email ή μέσω της Ομάδας προϊόντων Microsemi SoC webτοποθεσία.
Μπορείτε να επικοινωνήσετε τις τεχνικές ερωτήσεις σας στη διεύθυνση email μας και να λάβετε απαντήσεις μέσω email, φαξ ή τηλεφώνου. Επίσης, εάν αντιμετωπίζετε προβλήματα σχεδιασμού, μπορείτε να στείλετε email στο σχέδιό σας fileνα λάβει βοήθεια. Παρακολουθούμε συνεχώς τον λογαριασμό email καθ' όλη τη διάρκεια της ημέρας. Κατά την αποστολή του αιτήματός σας σε εμάς, φροντίστε να συμπεριλάβετε το πλήρες όνομά σας, την επωνυμία της εταιρείας σας και τα στοιχεία επικοινωνίας σας για αποτελεσματική επεξεργασία του αιτήματός σας. Η διεύθυνση email τεχνικής υποστήριξης είναι soc_tech@microsemi.com.
Οι υποθέσεις μου
Οι πελάτες του Microsemi SoC Products Group μπορούν να υποβάλουν και να παρακολουθήσουν τεχνικές υποθέσεις στο διαδίκτυο μεταβαίνοντας στο My Case
Εκτός ΗΠΑ
Οι πελάτες που χρειάζονται βοήθεια εκτός των ζωνών ώρας των ΗΠΑ μπορούν είτε να επικοινωνήσουν με την τεχνική υποστήριξη μέσω email (soc_tech@microsemi.com) ή επικοινωνήστε με ένα τοπικό γραφείο πωλήσεων. Οι καταχωρήσεις γραφείων πωλήσεων βρίσκονται στη διεύθυνση www.microsemi.com/soc/company/contact/default.aspx.
Τεχνική Υποστήριξη ITAR
Για τεχνική υποστήριξη σε RH και RT FPGA που ρυθμίζονται από τους Κανονισμούς Διεθνούς Κυκλοφορίας Όπλων (ITAR), επικοινωνήστε μαζί μας μέσω soc_tech_itar@microsemi.com. Εναλλακτικά, στο My Cases, επιλέξτε Yes στην αναπτυσσόμενη λίστα ITAR. Για μια πλήρη λίστα των ρυθμιζόμενων από το ITAR Microsemi FPGA, επισκεφτείτε το ITAR web σελίδα.
Η Microsemi Corporation (NASDAQ: MSCC) προσφέρει ένα ολοκληρωμένο χαρτοφυλάκιο λύσεων ημιαγωγών για: αεροδιαστημική, άμυνα και ασφάλεια. επιχειρήσεις και επικοινωνίες· βιομηχανικές και εναλλακτικές αγορές ενέργειας. Τα προϊόντα περιλαμβάνουν αναλογικές και RF συσκευές υψηλής απόδοσης, υψηλής αξιοπιστίας, ολοκληρωμένα κυκλώματα μικτού σήματος και ραδιοσυχνοτήτων, προσαρμόσιμα SoC, FPGA και πλήρη υποσυστήματα. Η Microsemi έχει την έδρα της στο Aliso Viejo της Καλιφόρνια. Μάθετε περισσότερα στο www.microsemi.com.
© 2014 Microsemi Corporation. Ολα τα δικαιώματα διατηρούνται. Η ονομασία Microsemi και το λογότυπο Microsemi είναι εμπορικά σήματα της Microsemi Corporation. Όλα τα άλλα εμπορικά σήματα και σήματα υπηρεσιών είναι ιδιοκτησία των αντίστοιχων κατόχων τους.
Τα κεντρικά γραφεία της Microsemi
One Enterprise, Aliso Viejo CA 92656 ΗΠΑ
Εντός ΗΠΑ: +1 949-380-6100
Εμπορικός: +1 949-380-6136
Φαξ: +1 949-215-4996
Έγγραφα / Πόροι
 |
Διαμόρφωση ελεγκτή DDR Fabric Microsemi SmartFusion2 FPGA [pdf] Οδηγός χρήστη SmartFusion2 FPGA Fabric DDR Controller Configuration, SmartFusion2, FPGA Fabric DDR Controller Configuration, Controller Configuration |
