Microsemi SmartFusion2 FPGA Fabric DDR Controller Configuration User Guide

Inleiding

Die SmartFusion2 FPGA het twee ingeboude DDR-beheerders – een toeganklik via die MSS (MDDR) en die ander bedoel vir direkte toegang vanaf die FPGA Fabric (FDDR). Die MDDR en FDDR beheer beide off-chip DDR-geheue.
Om die Fabric DDR-beheerder volledig op te stel moet jy:

1. Gebruik die Fabric External Memory DDR Controller Configurator om die DDR Controller te konfigureer, kies sy datapadbus-koppelvlak (AXI of AHBLite), en kies die DDR-klokfrekwensie sowel as die stofdatapadklokfrekwensie.
2. Stel die registerwaardes vir die DDR-beheerderregisters in om by jou eksterne DDR-geheue-eienskappe te pas.
3. Instansieer die Fabric DDR as deel van 'n gebruikerstoepassing en maak datapadverbindings.
4. Koppel die DDR-beheerder se APB-konfigurasie-koppelvlak soos gedefinieer deur die Perifere Inisialisering-oplossing.

Stof Eksterne Geheue DDR Controller Configurator

Die Fabric External Memory DDR (FDDR) Configurator word gebruik om die algehele datapad en die eksterne DDR-geheueparameters vir die Fabric DDR Controller op te stel.

Figuur 1-1 • FDDR Configurator Overview

Geheue instellings 

Gebruik Geheue-instellings om jou geheue-opsies in die MDDR op te stel.

• Tipe geheue – LPDDR, DDR2 of DDR3
• Data Breedte – 32-bis, 16-bis of 8-bis
• Klokfrekwensie – Enige waarde (Desimaal/Bruk) in die reeks van 20 MHz tot 333 MHz
• SECDED Geaktiveer ECC – AAN of AF
• Adreskartering – {RY,BANK,KOLOM},{BANK,RY,KOLOM}

Stof-koppelvlak-instellings 

FPGA stof koppelvlak – Dit is die data-koppelvlak tussen die FDDR en die FPGA-ontwerp. Omdat die FDDR 'n geheuebeheerder is, is dit bedoel om 'n slaaf op 'n AXI- of AHB-bus te wees. Die Meester van die bus inisieer bustransaksies, wat op sy beurt deur die FDDR as geheuetransaksies geïnterpreteer word en na die off-chip DDR-geheue gekommunikeer word. FDDR stof koppelvlak opsies is:

• Gebruik 'n AXI-64-koppelvlak – Een meester kry toegang tot die FDDR deur 'n 64-bis\AXI-koppelvlak.
• Die gebruik van 'n enkele AHB-32-koppelvlak - Een meester kry toegang tot die FDDR deur 'n enkele 32-bis AHB-koppelvlak.
• Gebruik twee AHB-32-koppelvlakke – Twee meesters kry toegang tot die FDDR deur twee 32-bis AHB-koppelvlakke te gebruik.

FPGA KLOK Verdeler – Spesifiseer die frekwensieverhouding tussen die DDR-beheerderklok (CLK_FDDR) en die klok wat die stofkoppelvlak beheer (CLK_FIC64). Die CLK_FIC64-frekwensie moet gelyk wees aan dié van die AHB/AXI-substelsel wat aan die FDDR AHB/AXI-buskoppelvlak gekoppel is. Byvoorbeeldample, as jy 'n DDR-RAM het wat op 200 MHz loop en jou Fabric/AXI-substelsel loop op 100 MHz, moet jy 'n deler van 2 kies (Figuur 1-2).

Figuur 1-2 • Stofkoppelvlakinstellings – AXI-koppelvlak en FDDR-klokverdeler-ooreenkoms

Gebruik materiaal PLL SLOT – As CLK_BASE van 'n Fabric CCC verkry word, kan jy die stof CCC LOCK-uitset aan die FDDR FAB_PLL_LOCK-invoer koppel. CLK_BASE is nie stabiel totdat die Fabric CCC sluit nie. Daarom beveel Microsemi aan dat jy die FDDR in reset hou (maw die CORE_RESET_N-invoer bevestig) totdat CLK_BASE stabiel is. Die LOCK-uitset van die Fabric CCC dui aan dat die Fabric CCC-uitsethorlosies stabiel is. Deur die Gebruik FAB_PLL_LOCK opsie te merk, kan jy die FAB_PLL_LOCK invoerpoort van die FDDR blootstel. Jy kan dan die LOCK-uitset van die Fabric CCC aan die FAB_PLL_LOCK-invoer van die FDDR koppel.

IO Drive Sterkte 

Kies een van die volgende dryfsterktes vir jou DDR I/O's:

• Halwe dryfkrag
• Volle dryfkrag

Afhangende van jou DDR-geheuetipe en die I/O-sterkte wat jy kies, stel Libero SoC die DDR I/O-standaard vir jou FDDR-stelsel soos volg:

DDR geheue tipe	Halwe dryfkrag	Volle dryfkrag
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Aktiveer onderbrekings 

Die FDDR is in staat om onderbrekings te verhoog wanneer sekere voorafbepaalde voorwaardes bevredig word. Merk Aktiveer onderbrekings in die FDDR-konfigureerder as jy hierdie onderbrekings in jou toepassing wil gebruik.
Dit stel die onderbrekingseine op die FDDR-instansie bloot. Jy kan hierdie onderbrekingseine koppel soos jou ontwerp vereis. Die volgende onderbrekingseine en hul voorwaardes is beskikbaar:

• FIC_INT – Gegenereer wanneer daar 'n fout is in die transaksie tussen die Meester en die FDDR
• IO_CAL_INT – Stel jou in staat om DDR I/O's te herkalibreer deur na DDR-beheerderregisters te skryf via die APB-konfigurasie-koppelvlak. Wanneer kalibrasie voltooi is, word hierdie onderbreking verhoog. Vir besonderhede oor I/O-herkalibrering, verwys na die Microsemi SmartFusion2-gebruikersgids.
• PLL_LOCK_INT – Dui aan dat die FDDR FPLL gesluit is
• PLL_LOCKLOST_INT – Dui aan dat die FDDR FPLL slot verloor het
• FDDR_ECC_INT – Dui aan dat 'n enkel- of tweebisfout opgespoor is

Stofklokfrekwensie 

Klokfrekwensieberekening gebaseer op jou huidige klokfrekwensie en KLOKdeler, vertoon in MHz.
Stof Klokfrekwensie (in MHz) = Klokfrekwensie / KLOKdeler

Geheue bandwydte 

Geheue bandwydte berekening gebaseer op jou huidige klok frekwensie waarde in Mbps.
Geheuebandwydte (in Mbps) = 2 * Klokfrekwensie

Totale bandwydte

Totale bandwydte berekening gebaseer op jou huidige klok frekwensie, data breedte en KLOK deler, in Mbps.
Totale bandwydte (in Mbps) = (2 * Klokfrekwensie * Datawydte) / KLOK Verdeler

FDDR-beheerderkonfigurasie

Wanneer jy die Fabric DDR-beheerder gebruik om toegang tot 'n eksterne DDR-geheue te verkry, moet die DDR-beheerder tydens looptyd gekonfigureer word. Dit word gedoen deur konfigurasiedata na toegewyde DDR-beheerderkonfigurasieregisters te skryf. Hierdie konfigurasiedata is afhanklik van die kenmerke van die eksterne DDR-geheue en jou toepassing. Hierdie afdeling beskryf hoe om hierdie konfigurasieparameters in die FDDR-beheerderkonfigureerder in te voer en hoe die konfigurasiedata bestuur word as deel van die algehele Perifere Inisialiseringsoplossing. Verwys na die Perifere Inisialisering Gebruikersgids vir gedetailleerde inligting oor die Perifere Inisialisering oplossing.

Stof DDR-beheerregisters 

Die Fabric DDR-beheerder het 'n stel registers wat tydens looptyd gekonfigureer moet word. Die konfigurasiewaardes vir hierdie registers verteenwoordig verskillende parameters (bvample, DDR-modus, PHY-wydte, burst-modus, ECC, ens.). Vir besonderhede oor die DDR-beheerderkonfigurasieregisters, verwys na die Microsemi SmartFusion2-gebruikersgids.

Stof DDR-registers konfigurasie 

Gebruik die Geheue Inisialisering (Figuur 2-1) en Geheue Tydsberekening (Figuur 2-2) oortjies om parameters in te voer wat ooreenstem met jou DDR Geheue en toepassing. Waardes wat u in hierdie oortjies invoer, word outomaties na die toepaslike registerwaardes vertaal. Wanneer jy op 'n spesifieke parameter klik, word die ooreenstemmende register in die Registerbeskrywingsvenster beskryf (Figuur 1-1 op bladsy 4).

Figuur 2-1 • FDDR-konfigurasie – Geheue-initialisasie-oortjie

Figuur 2-2 • FDDR-konfigurasie – Geheue-tydsberekening-oortjie

Voer tans DDR-konfigurasie in Files

Benewens die invoer van DDR-geheue-parameters deur gebruik te maak van die Memory Initialization- en Tydsberekening-oortjies, kan jy DDR-registerwaardes invoer vanaf 'n file. Om dit te doen, klik die Invoer konfigurasie-knoppie en navigeer na die teks file wat DDR-registername en -waardes bevat. Figuur 2-3 toon die invoerkonfigurasiesintaksis.

Figuur 2-3 • DDR-registerkonfigurasie File Sintaksis

Let wel: As jy kies om registerwaardes in te voer eerder as om dit met die GUI in te voer, moet jy alle nodige registerwaardes spesifiseer. Verwys na die SmartFusion2-gebruikersgids vir besonderhede

Voer tans DDR-konfigurasie uit Files

U kan ook die huidige registerkonfigurasiedata na 'n teks uitvoer file. Hierdie file sal registerwaardes bevat wat jy ingevoer het (indien enige) sowel as dié wat bereken is uit GUI-parameters wat jy in hierdie dialoogkassie ingevoer het.
As jy veranderinge wat jy aan die DDR-registerkonfigurasie gemaak het wil ongedaan maak, kan jy dit doen met Herstel verstek. Dit vee alle registerkonfigurasiedata uit en jy moet hierdie data weer invoer of weer invoer. Die data word teruggestel na die hardeware-terugstellingwaardes.

Gegenereerde data 

Klik OK om die konfigurasie te genereer. Op grond van jou invoer in die Algemene, Geheue Tydsberekening en Geheue Inisialisasie-oortjies, bereken die FDDR-konfigurator waardes vir alle DDR-konfigurasieregisters en voer hierdie waardes uit na jou firmwareprojek en simulasie files. Die uitgevoer file sintaksis word in Figuur 2-4 getoon.

Figuur 2-4 • Uitgevoerde DDR-registerkonfigurasie File Sintaksis

Firmware

Wanneer jy die SmartDesign genereer, die volgende files word gegenereer in die /firmware/ drivers_config/sys_config gids. Hierdie files word vereis vir die CMSIS-firmwarekern om behoorlik saam te stel en inligting rakende jou huidige ontwerp te bevat, insluitend perifere konfigurasiedata en klokkonfigurasie-inligting vir die MSS. Moenie hierdie wysig nie files handmatig, aangesien hulle herskep word elke keer as jou wortelontwerp geregenereer word.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR-konfigurasiedata.
• sys_config_fddr_define.h – FDDR-konfigurasiedata.
• sys_config_mss_clocks.h – MSS-horlosie-konfigurasie

Simulasie

Wanneer jy die SmartDesign geassosieer met jou MSS genereer, die volgende simulasie files word gegenereer in die /simulasiegids:

• toets.bfm - Topvlak BFM file wat die eerste keer uitgevoer word tydens enige simulasie wat die SmartFusion2 MSS Cortex-M3 verwerker oefen. Dit voer peripheral_init.bfm en user.bfm uit, in daardie volgorde.
• perifere_init.bfm – Bevat die BFM-prosedure wat die CMSIS::SystemInit()-funksie naboots wat op die Cortex-M3 uitgevoer word voordat jy die hoof()-prosedure ingaan. Dit kopieer die konfigurasiedata vir enige randapparatuur wat in die ontwerp gebruik word na die korrekte perifere konfigurasieregisters en wag dan vir al die randapparatuur om gereed te wees voordat dit beweer dat die gebruiker hierdie randapparatuur kan gebruik.
• FDDR_init.bfm – Bevat BFM-skryfopdragte wat skryfwerk simuleer van die Fabric DDR-konfigurasieregisterdata wat jy ingevoer het (met die Redigeer Registers-dialoogkassie) in die DDR-beheerderregisters.
• gebruiker.bfm - Bedoel vir gebruikersopdragte. Jy kan die datapad simuleer deur jou eie BFM-opdragte hierin by te voeg file. Opdragte hierin file sal uitgevoer word nadat peripheral_init.bfm voltooi is.

Die gebruik van die files hierbo, word die konfigurasiepad outomaties gesimuleer. Jy hoef net die user.bfm te wysig file om die datapad te simuleer. Moenie die test.bfm, peripheral_init.bfm of MDDR_init.bfm wysig nie files soos hierdie files word herskep elke keer as jou wortelontwerp geregenereer word.

Stof DDR-konfigurasiepad 

Die Perifere Inisialisering-oplossing vereis dat, benewens die spesifikasie van Fabric DDR-konfigurasieregisterwaardes, jy die APB-konfigurasiedatapad in die MSS (FIC_2) konfigureer. Die SystemInit()-funksie skryf die data na die FDDR-konfigurasieregisters via die FIC_2 APB-koppelvlak.

Let wel: As jy System Builder gebruik, word die konfigurasiepad outomaties gestel en gekoppel.

Figuur 2-5 • FIC_2 Configurator verbyview

Om die FIC_2-koppelvlak op te stel:

1. Maak die FIC_2-konfigureerder-dialoog oop (Figuur 2-5) vanaf die MSS-konfigureerder.
2. Kies die Inisialiseer randapparatuur met Cortex-M3 opsie.
3. Maak seker dat die MSS DDR gemerk is, asook die Fabric DDR/SERDES-blokke as jy dit gebruik.
4. Klik OK om jou instellings te stoor. Dit ontbloot die FIC_2-konfigurasiepoorte (Klok-, Herstel- en APB-buskoppelvlakke), soos in Figuur 2-6 getoon.
5. Genereer die MSS. Die FIC_2-poorte (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK en FIC_2_APB_M_RESET_N) is nou blootgestel aan die MSS-koppelvlak en kan gekoppel word aan CoreSF2Config en CoreSF2Reset volgens die Periferale Inisialisering-oplossingspesifikasie

Figuur 2-6 • FIC_2 Poorte

Port Beskrywing

FDDR kernpoorte 

Tabel 3-1 • FDDR Kernpoorte

Port Naam	Rigting	Beskrywing
CORE_RESET_N	IN	FDDR-beheerder-terugstelling
CLK_BASE	IN	FDDR-stof-koppelvlakklok
FPLL_LOCK	UIT	FDDR PLL Sluit uitset – hoog wanneer FDDR PLL gesluit is
CLK_BASE_PLL_LOCK	IN	Stof PLL-slotinvoer. Hierdie invoer word slegs blootgestel wanneer die Gebruik FAB_PLL_LOCK opsie gekies is.

Onderbreek poorte

Hierdie groep poorte word blootgestel wanneer jy die Aktiveer onderbrekings opsie kies.

Tabel 3-2 • Onderbreekpoorte

Port Naam	Rigting	Beskrywing
PLL_LOCK_INT	UIT	Bevestig wanneer FDDR PLL sluit.
PLL_LOCKLOST_INT	UIT	Bevestig wanneer FDDR PLL-slot verlore is.
ECC_INT	UIT	Bevestig wanneer 'n ECC-gebeurtenis plaasvind.
IO_CALIB_INT	UIT	Bevestig wanneer I/O-kalibrasie voltooi is.
FIC_INT	UIT	Bevestig wanneer daar 'n fout is in die AHB/AXI-protokol op die Fabric-koppelvlak.

APB3-konfigurasie-koppelvlak 

Tabel 3-3 • APB3-konfigurasie-koppelvlak

Port Naam	Rigting	Beskrywing
APB_S_PENABLE	IN	Slaaf aktiveer
APB_S_PSEL	IN	Slaaf kies
APB_S_PWRITE	IN	Skryf Aktiveer
APB_S_PADDR[10:2]	IN	Adres
APB_S_PWDATA[15:0]	IN	Skryf data
APB_S_PREADY	UIT	Slaaf Gereed
APB_S_PSLVERR	UIT	Slaaf fout
APB_S_PRDATA[15:0]	UIT	Lees Data
APB_S_PRESET_N	IN	Slaaf Herstel
APB_S_PCLK	IN	Horlosie

DDR PHY-koppelvlak 

Tabel 3-4 • DDR PHY-koppelvlak 

Port Naam	Rigting	Beskrywing
FDDR_CAS_N	UIT	DRAM CASN
FDDR_CKE	UIT	DRAM CKE
FDDR_CLK	UIT	Horlosie, P-kant
FDDR_CLK_N	UIT	Horlosie, N kant
FDDR_CS_N	UIT	DRAM CSN
FDDR_ODT	UIT	DRAM ODT
FDDR_RAS_N	UIT	DRAM RASN
FDDR_RESET_N	UIT	DRAM-terugstelling vir DDR3
FDDR_WE_N	UIT	DRAM WEN
FDDR_ADDR[15:0]	UIT	Dram Adres stukkies
FDDR_BA[2:0]	UIT	Dram Bank Adres
FDDR_DM_RDQS[4:0]	IN UIT	Dram Data Mask
FDDR_DQS[4:0]	IN UIT	Dram Data Strobe Invoer/Uitvoer – P-kant
FDDR_DQS_N[4:0]	IN UIT	Dram Data Strobe Invoer/Uitvoer – N Kant
FDDR_DQ[35:0]	IN UIT	DRAM-data-invoer/-uitvoer
FDDR_FIFO_WE_IN[2:0]	IN	EIEU in sein
FDDR_FIFO_WE_OUT[2:0]	UIT	EIEU uit sein
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	IN UIT	Dram Data Mask
FDDR_DQS ([3:0]/[1:0]/[0])	IN UIT	Dram Data Strobe Invoer/Uitvoer – P-kant
FDDR_DQS_N ([3:0]/[1:0]/[0])	IN UIT	Dram Data Strobe Invoer/Uitvoer – N Kant
FDDR_DQ ([31:0]/[15:0]/[7:0])	IN UIT	DRAM-data-invoer/-uitvoer
FDDR_DQS_TMATCH_0_IN	IN	EIEU in sein
FDDR_DQS_TMATCH_0_OUT	UIT	EIEU uit sein
FDDR_DQS_TMATCH_1_IN	IN	EIEU in sein (slegs 32-bis)
FDDR_DQS_TMATCH_1_OUT	UIT	EIEU uitsein (slegs 32-bis)
FDDR_DM_RDQS_ECC	IN UIT	Dram ECC Data Mask
FDDR_DQS_ECC	IN UIT	Dram ECC Data Strobe Invoer/Uitvoer – P-kant
FDDR_DQS_ECC_N	IN UIT	Dram ECC Data Strobe Invoer/Uitvoer – N Kant
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	IN UIT	DRAM ECC Data Invoer/ Uitset
FDDR_DQS_TMATCH_ECC_IN	IN	ECC EIEU in sein
FDDR_DQS_TMATCH_ECC_OUT	UIT	ECC EIEU uitsein (slegs 32-bis)

Let wel: Poortwydtes vir sommige poorte verander na gelang van die keuse van die PHY-breedte. Die notasie "[a:0]/ [b:0]/[c:0]" word gebruik om sulke poorte aan te dui, waar "[a:0]" verwys na die poortwydte wanneer 'n 32-bis PHY-wydte gekies word , "[b:0]" stem ooreen met 'n 16-bis PHY breedte, en "[c:0]" stem ooreen met 'n 8-bis PHY breedte.

AXI Bus-koppelvlak 

Tabel 3-5 • AXI Bus Interface

Port Naam	Rigting	Beskrywing
AXI_S_AWREADY	UIT	Skryf adres gereed
AXI_S_WREADY	UIT	Skryf adres gereed
AXI_S_BID[3:0]	UIT	Antwoord ID
AXI_S_BRESP[1:0]	UIT	Skryf antwoord
AXI_S_BVALID	UIT	Skryf antwoord geldig
AXI_S_ARREADY	UIT	Lees adres gereed
AXI_S_RID[3:0]	UIT	Lees ID Tag
AXI_S_RRESP[1:0]	UIT	Lees Antwoord
AXI_S_RDATA[63:0]	UIT	Lees data
AXI_S_RLAST	UIT	Lees Laaste - Hierdie sein dui die laaste oordrag in 'n leesbars aan.
AXI_S_RVALID	UIT	Lees adres geldig
AXI_S_AWID[3:0]	IN	Skryf adres ID
AXI_S_AWADDR[31:0]	IN	Skryf adres
AXI_S_AWLEN[3:0]	IN	Barslengte
AXI_S_AWSIZE[1:0]	IN	Burst grootte
AXI_S_AWBURST[1:0]	IN	Burst tipe
AXI_S_AWLOCK[1:0]	IN	Slottipe - Hierdie sein verskaf bykomende inligting oor die atoomkenmerke van die oordrag.
AXI_S_AWVALID	IN	Skryf adres geldig
AXI_S_WID[3:0]	IN	Skryf Data ID tag
AXI_S_WDATA[63:0]	IN	Skryf data
AXI_S_WSTRB[7:0]	IN	Skryf strobes
AXI_S_WLAST	IN	Skryf laaste
AXI_S_WVALID	IN	Skryf geldig
AXI_S_BREADY	IN	Skryf gereed
AXI_S_ARID[3:0]	IN	Lees Adres ID
AXI_S_ARADDR[31:0]	IN	Lees adres
AXI_S_ARLEN[3:0]	IN	Barslengte
AXI_S_ARSIZE[1:0]	IN	Burst grootte
AXI_S_ARBURST[1:0]	IN	Burst tipe
AXI_S_ARLOCK[1:0]	IN	Tipe slot
AXI_S_ARVALID	IN	Lees adres geldig
AXI_S_READY	IN	Lees adres gereed
Port Naam	Rigting	Beskrywing
AXI_S_CORE_RESET_N	IN	MDDR Global Reset
AXI_S_RMW	IN	Dui aan of alle grepe van 'n 64-bis baan geldig is vir alle maatslae van 'n AXI-oordrag. Dui aan dat alle grepe in alle maatslae geldig is in die sarsie en dat die kontroleerder as verstek opdragte moet skryf. Dui aan dat sommige grepe ongeldig is en die beheerder moet verstek na RMW-opdragte. Dit word geklassifiseer as 'n AXI-skryfadreskanaal-sybandsein en is geldig met die AWVALID-sein. Word slegs gebruik wanneer ECC geaktiveer is.

AHB0 Bus-koppelvlak 

Tabel 3-6 • AHB0 Bus Interface 

Port Naam	Rigting	Beskrywing
AHB0_S_HREADYOUT	UIT	AHBL slaaf gereed – Wanneer hoog vir 'n skryf aandui dat die slaaf gereed is om data te aanvaar en wanneer hoog vir 'n lees dui aan dat data geldig is.
AHB0_S_HRESP	UIT	AHBL-reaksiestatus – Wanneer hoog aan die einde van 'n transaksie gedryf word, dui dit aan dat die transaksie met foute voltooi is. Wanneer dit aan die einde van 'n transaksie laag gedryf word, dui dit aan dat die transaksie suksesvol voltooi is.
AHB0_S_HRDATA[31:0]	UIT	AHBL lees data – Lees data van die slaaf na die meester
AHB0_S_HSEL	IN	AHBL slaaf seleksie – Wanneer dit beweer word, is die slaaf die tans geselekteerde AHBL slaaf op die AHB bus.
AHB0_S_HADDR[31:0]	IN	AHBL-adres – greepadres op die AHBL-koppelvlak
AHB0_S_HBURST[2:0]	IN	AHBL barslengte
AHB0_S_HSIZE[1:0]	IN	AHBL-oordraggrootte - Dui die grootte van die huidige oordrag aan (slegs 8/16/32 grepe-transaksies)
AHB0_S_HTRANS[1:0]	IN	AHBL-oordragtipe – Dui die oordragtipe van die huidige transaksie aan.
AHB0_S_HMASTLOCK	IN	AHBL-slot – Wanneer dit beweer word, is die huidige oordrag deel van 'n geslote transaksie.
AHB0_S_HWRITE	IN	AHBL skryf - Wanneer hoog dui aan dat die huidige transaksie 'n skryf is. Wanneer laag dui aan dat die huidige transaksie 'n lees is.
AHB0_S_HREADY	IN	AHBL gereed – Wanneer hoog, dui aan dat die slaaf gereed is om 'n nuwe transaksie te aanvaar.
AHB0_S_HWDATA[31:0]	IN	AHBL skryf data – Skryf data van die meester na die slaaf

AHB1 Bus-koppelvlak 

Tabel 3-7 • AHB1 Bus Interface

Port Naam	Rigting	Beskrywing
AHB1_S_HREADYOUT	UIT	AHBL slaaf gereed - Wanneer hoog vir 'n skryf, dui aan dat die slaaf gereed is om data te aanvaar, en wanneer hoog vir 'n lees, dui aan dat data geldig is.
AHB1_S_HRESP	UIT	AHBL-reaksiestatus – Wanneer hoog aan die einde van 'n transaksie gedryf word, dui dit aan dat die transaksie met foute voltooi is. Wanneer dit laag gedryf word aan die einde van 'n transaksie, dui dit aan dat die transaksie suksesvol voltooi is.
AHB1_S_HRDATA[31:0]	UIT	AHBL lees data – Lees data van die slaaf na die meester
AHB1_S_HSEL	IN	AHBL slaaf seleksie – Wanneer dit beweer word, is die slaaf die tans geselekteerde AHBL slaaf op die AHB bus.
AHB1_S_HADDR[31:0]	IN	AHBL-adres – greepadres op die AHBL-koppelvlak
AHB1_S_HBURST[2:0]	IN	AHBL barslengte
AHB1_S_HSIZE[1:0]	IN	AHBL-oordraggrootte – Dui die grootte van die huidige oordrag aan (slegs 8/16/32 grepe-transaksies).
AHB1_S_HTRANS[1:0]	IN	AHBL-oordragtipe – Dui die oordragtipe van die huidige transaksie aan.
AHB1_S_HMASTLOCK	IN	AHBL-slot – Wanneer dit beweer word, is die huidige oordrag deel van 'n geslote transaksie.
AHB1_S_HWRITE	IN	AHBL skryf – Wanneer hoog, dui dit aan dat die huidige transaksie 'n skryf is. Wanneer laag, dui aan dat die huidige transaksie 'n lees is.
AHB1_S_HREADY	IN	AHBL gereed – Wanneer hoog, dui aan dat die slaaf gereed is om 'n nuwe transaksie te aanvaar.
AHB1_S_HWDATA[31:0]	IN	AHBL skryf data – Skryf data van die meester na die slaaf

Produk Ondersteuning

Microsemi SoC Products Group ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, elektroniese pos en wêreldwye verkoopskantore. Hierdie bylaag bevat inligting oor kontak met Microsemi SoC Products Group en die gebruik van hierdie ondersteuningsdienste.

Kliëntediens 

Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, opdateringsinligting, bestellingstatus en magtiging.
Van Noord-Amerika, skakel 800.262.1060
Van die res van die wêreld, skakel 650.318.4460
Faks, van enige plek in die wêreld, 408.643.6913

Kliënte Tegniese Ondersteuningsentrum 

Microsemi SoC Products Group beman sy kliënte-tegniese ondersteuningsentrum met hoogs bekwame ingenieurs wat kan help om jou hardeware, sagteware en ontwerpvrae oor Microsemi SoC-produkte te beantwoord. Die Kliënte Tegniese Ondersteuningsentrum spandeer baie tyd om toepassingsnotas te skep, antwoorde op algemene ontwerpsiklusvrae, dokumentasie van bekende kwessies en verskeie algemene vrae. Dus, voordat jy ons kontak, besoek asseblief ons aanlyn hulpbronne. Dit is baie waarskynlik dat ons reeds jou vrae beantwoord het.

Tegniese Ondersteuning 

Besoek die kliëntediens webwerf (www.microsemi.com/soc/support/search/default.aspx) vir meer inligting en ondersteuning. Baie antwoorde beskikbaar op die soekbare web hulpbron sluit diagramme, illustrasies en skakels na ander hulpbronne op die webwebwerf.

Webwebwerf

U kan deur 'n verskeidenheid tegniese en nie-tegniese inligting blaai op die SoC-tuisblad, by www.microsemi.com/soc.

Kontak die Kliënte Tegniese Ondersteuningsentrum 

Hoogs geskoolde ingenieurs beman die Tegniese Ondersteuningsentrum. Die Tegniese Ondersteuningsentrum kan per e-pos of deur die Microsemi SoC Products Group gekontak word webwebwerf.

E-pos

Jy kan jou tegniese vrae na ons e-posadres kommunikeer en antwoorde per e-pos, faks of telefoon terug ontvang. Ook, as jy ontwerpprobleme het, kan jy jou ontwerp e-pos files om bystand te ontvang. Ons monitor die e-posrekening voortdurend deur die dag. Wanneer jy jou versoek aan ons stuur, maak asseblief seker dat jy jou volle naam, maatskappynaam en jou kontakinligting insluit vir doeltreffende verwerking van jou versoek. Die e-posadres vir tegniese ondersteuning is soc_tech@microsemi.com.

My gevalle 

Microsemi SoC Products Group-kliënte kan tegniese sake aanlyn indien en opspoor deur na My Case te gaan

Buite die VSA 

Kliënte wat hulp nodig het buite die Amerikaanse tydsones kan tegniese ondersteuning per e-pos kontak (soc_tech@microsemi.com) of kontak 'n plaaslike verkoopskantoor. Verkoopskantoorlyste kan gevind word by www.microsemi.com/soc/company/contact/default.aspx.

ITAR Tegniese Ondersteuning

Vir tegniese ondersteuning oor RH en RT FPGA's wat gereguleer word deur International Traffic in Arms Regulations (ITAR), kontak ons ​​via soc_tech_itar@microsemi.com. Alternatiewelik, binne My Cases, kies Ja in die ITAR-aftreklys. Vir 'n volledige lys van ITAR-gereguleerde Microsemi FPGA's, besoek die ITAR web bladsy.

Microsemi Corporation (NASDAQ: MSCC) bied 'n omvattende portefeulje van halfgeleieroplossings vir: lugvaart, verdediging en sekuriteit; onderneming en kommunikasie; en industriële en alternatiewe energiemarkte. Produkte sluit in hoëprestasie, hoëbetroubaarheid analoog- en RF-toestelle, gemengde sein- en RF-geïntegreerde stroombane, aanpasbare SoC's, FPGA's en volledige substelsels. Microsemi het sy hoofkwartier in Aliso Viejo, Kalifornië. Kom meer te wete by www.microsemi.com.

© 2014 Microsemi Corporation. Alle regte voorbehou. Microsemi en die Microsemi-logo is handelsmerke van Microsemi Corporation. Alle ander handelsmerke en diensmerke is die eiendom van hul onderskeie eienaars.

Mikrosemi Korporatiewe Hoofkwartier
One Enterprise, Aliso Viejo CA 92656 VSA
Binne die VSA: +1 949-380-6100
Verkope: +1 949-380-6136
Faks: +1 949-215-4996

Dokumente / Hulpbronne

Microsemi SmartFusion2 FPGA Stof DDR-beheerderkonfigurasie [pdf] Gebruikersgids SmartFusion2 FPGA-stof DDR-beheerderkonfigurasie, SmartFusion2, FPGA-stof DDR-beheerderkonfigurasie, beheerderkonfigurasie

Verwysings

• Gebruikershandleiding