Panduan Pengguna Konfigurasi Pengawal DDR Fabrik Microsemi SmartFusion2 FPGA

pengenalan

SmartFusion2 FPGA mempunyai dua pengawal DDR terbenam - satu boleh diakses melalui MSS (MDDR) dan satu lagi bertujuan untuk akses terus daripada Fabrik FPGA (FDDR). MDDR dan FDDR kedua-duanya mengawal memori DDR luar cip.
Untuk mengkonfigurasi pengawal DDR Fabric sepenuhnya anda mesti:

1. Gunakan Konfigurator Pengawal DDR Memori Luaran Fabrik untuk mengkonfigurasi Pengawal DDR, pilih antara muka bas laluan datanya (AXI atau AHBLite), dan pilih kekerapan jam DDR serta kekerapan jam laluan data fabrik.
2. Tetapkan nilai daftar untuk daftar pengawal DDR agar sepadan dengan ciri memori DDR luaran anda.
3. Segerakan Fabric DDR sebagai sebahagian daripada aplikasi pengguna dan buat sambungan laluan data.
4. Sambungkan antara muka konfigurasi APB pengawal DDR seperti yang ditakrifkan oleh penyelesaian Permulaan Periferi.

Konfigurator Pengawal DDR Memori Luaran Fabrik

Konfigurator Fabric External Memory DDR (FDDR) digunakan untuk mengkonfigurasi laluan data keseluruhan dan parameter memori DDR luaran untuk Pengawal DDR Fabric.

Rajah 1-1 • FDDR Configurator Overview

Tetapan Memori 

Gunakan Tetapan Memori untuk mengkonfigurasi pilihan memori anda dalam MDDR.

• Jenis Memori – LPDDR, DDR2 atau DDR3
• Lebar Data – 32-bit, 16-bit atau 8-bit
• Kekerapan Jam – Sebarang nilai (Perpuluhan/Pecahan) dalam julat 20 MHz hingga 333 MHz
• SECDED Didayakan ECC – HIDUP atau MATI
• Pemetaan Alamat – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

Tetapan Antara Muka Fabrik 

Antara Muka Fabrik FPGA – Ini ialah antara muka data antara FDDR dan reka bentuk FPGA. Kerana FDDR adalah pengawal memori, ia bertujuan untuk menjadi hamba pada bas AXI atau AHB. Master bas memulakan urus niaga bas, yang seterusnya ditafsirkan oleh FDDR sebagai urus niaga memori dan disampaikan kepada Memori DDR luar cip. Pilihan antara muka fabrik FDDR ialah:

• Menggunakan Antara Muka AXI-64 – Seorang induk mengakses FDDR melalui antara muka AXI 64-bit.
• Menggunakan Antara Muka AHB-32 Tunggal – Satu induk mengakses FDDR melalui antara muka AHB 32-bit tunggal.
• Menggunakan Dua Antara Muka AHB-32 – Dua induk mengakses FDDR menggunakan dua antara muka AHB 32-bit.

Pembahagi JAM FPGA – Menentukan nisbah kekerapan antara jam Pengawal DDR (CLK_FDDR) dan jam yang mengawal antara muka fabrik (CLK_FIC64). Kekerapan CLK_FIC64 hendaklah sama dengan subsistem AHB/AXI yang disambungkan kepada antara muka bas FDDR AHB/AXI. Untuk exampOleh itu, jika anda mempunyai RAM DDR berjalan pada 200 MHz dan Subsistem Fabrik/AXI anda berjalan pada 100 MHz, anda mesti memilih pembahagi 2 (Rajah 1-2).

Rajah 1-2 • Tetapan Antara Muka Fabrik – Antara Muka AXI dan Perjanjian Pembahagi Jam FDDR

Gunakan Fabrik PLL KUNCI – Jika CLK_BASE diperoleh daripada CCC Fabrik, anda boleh menyambungkan output CCC LOCK fabrik ke input FDDR FAB_PLL_LOCK. CLK_BASE tidak stabil sehingga CCC Fabrik terkunci. Oleh itu, Microsemi mengesyorkan anda memegang FDDR dalam set semula (iaitu, menegaskan input CORE_RESET_N) sehingga CLK_BASE stabil. Keluaran LOCK bagi CCC Fabrik menunjukkan bahawa jam keluaran Fabric CCC adalah stabil. Dengan menyemak pilihan Gunakan FAB_PLL_LOCK, anda boleh mendedahkan port input FAB_PLL_LOCK FDDR. Anda kemudiannya boleh menyambungkan output LOCK CCC Fabrik ke input FAB_PLL_LOCK FDDR.

Kekuatan Pemacu IO 

Pilih salah satu daripada kekuatan pemacu berikut untuk DDR I/O anda:

• Kekuatan Separuh Pandu
• Kekuatan Pemacu Penuh

Bergantung pada jenis Memori DDR anda dan Kekuatan I/O yang anda pilih, Libero SoC menetapkan Standard I/O DDR untuk sistem FDDR anda seperti berikut:

Jenis Memori DDR	Kekuatan Separuh Pandu	Kekuatan Pemacu Penuh
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Dayakan Gangguan 

FDDR mampu menimbulkan gangguan apabila syarat tertentu yang telah ditetapkan dipenuhi. Tandai Dayakan Gangguan dalam konfigurasi FDDR jika anda ingin menggunakan gangguan ini dalam aplikasi anda.
Ini mendedahkan isyarat gangguan pada contoh FDDR. Anda boleh menyambungkan isyarat gangguan ini mengikut keperluan reka bentuk anda. Isyarat Sampukan berikut dan prasyaratnya tersedia:

• FIC_INT – Dijana apabila terdapat ralat dalam transaksi antara Master dan FDDR
• IO_CAL_INT – Membolehkan anda menentukur semula DDR I/O dengan menulis kepada daftar pengawal DDR melalui antara muka konfigurasi APB. Apabila penentukuran selesai, gangguan ini dinaikkan. Untuk butiran tentang penentukuran semula I/O, rujuk Panduan Pengguna Microsemi SmartFusion2.
• PLL_LOCK_INT – Menunjukkan bahawa FDDR FPLL telah dikunci
• PLL_LOCKLOST_INT – Menunjukkan bahawa FDDR FPLL telah kehilangan kunci
• FDDR_ECC_INT – Menunjukkan ralat tunggal atau dua bit telah dikesan

Frekuensi Jam Fabrik 

Pengiraan kekerapan jam berdasarkan kekerapan Jam semasa anda dan pembahagi JAM, dipaparkan dalam MHz.
Frekuensi Jam Fabrik (dalam MHz) = Frekuensi Jam / pembahagi JAM

Lebar Jalur Memori 

Pengiraan lebar jalur memori berdasarkan nilai Kekerapan Jam semasa anda dalam Mbps.
Lebar Jalur Memori (dalam Mbps) = 2 * Kekerapan Jam

Jumlah Lebar Jalur

Jumlah pengiraan lebar jalur berdasarkan Kekerapan Jam semasa anda, Lebar Data dan pembahagi JAM, dalam Mbps.
Jumlah Lebar Jalur (dalam Mbps) = (2 * Kekerapan Jam * Lebar Data) / Pembahagi JAM

Konfigurasi Pengawal FDDR

Apabila anda menggunakan Pengawal DDR Fabrik untuk mengakses Memori DDR luaran, Pengawal DDR mesti dikonfigurasikan semasa masa jalan. Ini dilakukan dengan menulis data konfigurasi ke daftar konfigurasi pengawal DDR khusus. Data konfigurasi ini bergantung pada ciri-ciri memori DDR luaran dan aplikasi anda. Bahagian ini menerangkan cara memasukkan parameter konfigurasi ini dalam konfigurator pengawal FDDR dan cara data konfigurasi diuruskan sebagai sebahagian daripada penyelesaian Permulaan Periferi keseluruhan. Rujuk Panduan Pengguna Permulaan Periferi untuk mendapatkan maklumat terperinci tentang penyelesaian Permulaan Periferi.

Daftar Kawalan DDR Fabrik 

Pengawal DDR Fabric mempunyai satu set daftar yang perlu dikonfigurasikan semasa masa jalan. Nilai konfigurasi untuk daftar ini mewakili parameter yang berbeza (contohnyaample, mod DDR, lebar PHY, mod pecah, ECC, dll.). Untuk butiran tentang daftar konfigurasi pengawal DDR, rujuk kepada Panduan Pengguna Microsemi SmartFusion2.

Konfigurasi Daftar DDR Fabrik 

Gunakan tab Permulaan Memori (Rajah 2-1) dan Pemasa Memori (Rajah 2-2) untuk memasukkan parameter yang sepadan dengan Memori DDR dan aplikasi anda. Nilai yang anda masukkan dalam tab ini diterjemahkan secara automatik kepada nilai daftar yang sesuai. Apabila anda mengklik parameter tertentu, daftar yang sepadan diterangkan dalam Tetingkap Penerangan Daftar (Rajah 1-1 di halaman 4).

Rajah 2-1 • Konfigurasi FDDR – Tab Permulaan Memori

Rajah 2-2 • Konfigurasi FDDR – Tab Pemasa Memori

Mengimport Konfigurasi DDR Files

Selain memasukkan parameter Memori DDR menggunakan tab Permulaan Memori dan Pemasa, anda boleh mengimport nilai daftar DDR daripada file. Untuk berbuat demikian, klik butang Konfigurasi Import dan navigasi ke teks file mengandungi nama dan nilai daftar DDR. Rajah 2-3 menunjukkan sintaks konfigurasi import.

Rajah 2-3 • Konfigurasi Daftar DDR File Sintaks

Nota: Jika anda memilih untuk mengimport nilai daftar daripada memasukkannya menggunakan GUI, anda mesti menentukan semua nilai daftar yang diperlukan. Rujuk Panduan Pengguna SmartFusion2 untuk butiran

Mengeksport Konfigurasi DDR Files

Anda juga boleh mengeksport data konfigurasi daftar semasa ke dalam teks file. ini file akan mengandungi nilai daftar yang anda import (jika ada) serta nilai yang dikira daripada parameter GUI yang anda masukkan dalam kotak dialog ini.
Jika anda ingin membuat asal perubahan yang telah anda buat pada konfigurasi daftar DDR, anda boleh melakukannya dengan Restore Default. Ini memadamkan semua data konfigurasi daftar dan anda mesti sama ada mengimport semula atau memasukkan semula data ini. Data ditetapkan semula kepada nilai tetapan semula perkakasan.

Data Dijana 

Klik OK untuk menjana konfigurasi. Berdasarkan input anda dalam tab Umum, Pemasa Memori dan Permulaan Memori, Konfigurator FDDR mengira nilai untuk semua daftar konfigurasi DDR dan mengeksport nilai ini ke dalam projek perisian tegar dan simulasi anda files. Yang dieksport file sintaks ditunjukkan dalam Rajah 2-4.

Rajah 2-4 • Konfigurasi Daftar DDR yang Dieksport File Sintaks

Perisian tegar

Apabila anda menjana SmartDesign, perkara berikut files dijana dalam direktori /firmware/ drivers_config/sys_config. Ini files diperlukan untuk teras perisian tegar CMSIS untuk menyusun dengan betul dan mengandungi maklumat mengenai reka bentuk semasa anda, termasuk data konfigurasi persisian dan maklumat konfigurasi jam untuk MSS. Jangan edit ini files secara manual, kerana ia dicipta semula setiap kali reka bentuk akar anda dijana semula.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – Data konfigurasi MDDR.
• sys_config_fddr_define.h – Data konfigurasi FDDR.
• sys_config_mss_clocks.h – konfigurasi jam MSS

Simulasi

Apabila anda menjana SmartDesign yang dikaitkan dengan MSS anda, simulasi berikut files dijana dalam direktori /simulation:

• ujian.bfm – BFM peringkat atas file yang mula-mula dilaksanakan semasa mana-mana simulasi yang menggunakan pemproses SmartFusion2 MSS Cortex-M3. Ia melaksanakan peripheral_init.bfm dan user.bfm, dalam susunan itu.
• peripheral_init.bfm – Mengandungi prosedur BFM yang meniru fungsi CMSIS::SystemInit() yang dijalankan pada Cortex-M3 sebelum anda memasuki prosedur main(). Ia menyalin data konfigurasi untuk mana-mana persisian yang digunakan dalam reka bentuk ke daftar konfigurasi persisian yang betul dan kemudian menunggu semua persisian bersedia sebelum menegaskan bahawa pengguna boleh menggunakan persisian ini.
• FDDR_init.bfm – Mengandungi arahan tulis BFM yang mensimulasikan penulisan data daftar konfigurasi DDR Fabric yang anda masukkan (menggunakan kotak dialog Edit Daftar) ke dalam daftar Pengawal DDR.
• pengguna.bfm – Bertujuan untuk arahan pengguna. Anda boleh mensimulasikan laluan data dengan menambahkan arahan BFM anda sendiri dalam ini file. Perintah dalam ini file akan dilaksanakan selepas peripheral_init.bfm selesai.

Menggunakan files di atas, laluan konfigurasi disimulasikan secara automatik. Anda hanya perlu mengedit user.bfm file untuk mensimulasikan laluan data. Jangan edit test.bfm, peripheral_init.bfm atau MDDR_init.bfm files seperti ini files dicipta semula setiap kali reka bentuk akar anda dijana semula.

Laluan Konfigurasi DDR Fabrik 

Penyelesaian Permulaan Periferal memerlukan, selain daripada menentukan nilai daftar konfigurasi Fabric DDR, anda mengkonfigurasi laluan data konfigurasi APB dalam MSS (FIC_2). Fungsi SystemInit() menulis data ke daftar konfigurasi FDDR melalui antara muka FIC_2 APB.

Nota: Jika anda menggunakan Pembina Sistem, laluan konfigurasi ditetapkan dan disambungkan secara automatik.

Rajah 2-5 • FIC_2 Configurator Overview

Untuk mengkonfigurasi antara muka FIC_2:

1. Buka dialog configurator FIC_2 (Rajah 2-5) daripada configurator MSS.
2. Pilih pilihan Permulaan peranti menggunakan Cortex-M3.
3. Pastikan bahawa MSS DDR ditandakan, begitu juga blok Fabric DDR/SERDES jika anda menggunakannya.
4. Klik OK untuk menyimpan tetapan anda. Ini mendedahkan port konfigurasi FIC_2 (antara muka Jam, Tetapkan Semula dan APB), seperti yang ditunjukkan dalam Rajah 2-6.
5. Menjana MSS. Port FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK dan FIC_2_APB_M_RESET_N) kini terdedah pada antara muka MSS dan boleh disambungkan kepada CoreSF2Config dan CoreSF2Reset mengikut spesifikasi penyelesaian Permulaan Periferal

Rajah 2-6 • Pelabuhan FIC_2

Perihalan Pelabuhan

Pelabuhan Teras FDDR 

Jadual 3-1 • Pelabuhan Teras FDDR

Nama Pelabuhan	Arah	Penerangan
CORE_RESET_N	IN	Tetapan Semula Pengawal FDDR
CLK_BASE	IN	Jam Antara Muka Fabrik FDDR
FPLL_LOCK	KELUAR	Keluaran Kunci PLL FDDR – tinggi apabila FDDR PLL dikunci
CLK_BASE_PLL_LOCK	IN	Input Kunci PLL Fabrik. Input ini didedahkan hanya apabila pilihan Use FAB_PLL_LOCK dipilih.

Interrupt Ports

Kumpulan port ini terdedah apabila anda memilih pilihan Dayakan Gangguan.

Jadual 3-2 • Interrupt Ports

Nama Pelabuhan	Arah	Penerangan
PLL_LOCK_INT	KELUAR	Menegaskan apabila FDDR PLL terkunci.
PLL_LOCKLOST_INT	KELUAR	Menegaskan apabila kunci FDDR PLL hilang.
ECC_INT	KELUAR	Menegaskan apabila Peristiwa ECC berlaku.
IO_CALIB_INT	KELUAR	Menegaskan apabila penentukuran I/O selesai.
FIC_INT	KELUAR	Menegaskan apabila terdapat ralat dalam protokol AHB/AXI pada antara muka Fabrik.

Antara Muka Konfigurasi APB3 

Jadual 3-3 • Antara Muka Konfigurasi APB3

Nama Pelabuhan	Arah	Penerangan
APB_S_PENABLE	IN	Hamba Enable
APB_S_PSEL	IN	Pilihan Hamba
APB_S_PWRITE	IN	Tulis Dayakan
APB_S_PADDR[10:2]	IN	Alamat
APB_S_PWDATA[15:0]	IN	Tulis Data
APB_S_PREADY	KELUAR	Budak Sedia
APB_S_PSLVERR	KELUAR	Kesilapan Hamba
APB_S_PRDATA[15:0]	KELUAR	Baca Data
APB_S_PRESET_N	IN	Set Semula Budak
APB_S_PCLK	IN	jam

Antara Muka DDR PHY 

Jadual 3-4 • Antara Muka DDR PHY 

Nama Pelabuhan	Arah	Penerangan
FDDR_CAS_N	KELUAR	DRAM CASN
FDDR_CKE	KELUAR	DRAM CKE
FDDR_CLK	KELUAR	Jam, sebelah P
FDDR_CLK_N	KELUAR	Jam, sebelah N
FDDR_CS_N	KELUAR	DRAM CSN
FDDR_ODT	KELUAR	DRAM ODT
FDDR_RAS_N	KELUAR	DRAM RASN
FDDR_RESET_N	KELUAR	Set Semula DRAM untuk DDR3
FDDR_WE_N	KELUAR	DRAM WEN
FDDR_ADDR[15:0]	KELUAR	Bit Alamat Dram
FDDR_BA[2:0]	KELUAR	Alamat Bank Dram
FDDR_DM_RDQS[4:0]	DALAM KELUAR	Topeng Data Dram
FDDR_DQS[4:0]	DALAM KELUAR	Input/Output Strob Data Dram – Bahagian P
FDDR_DQS_N[4:0]	DALAM KELUAR	Input/Output Strob Data Dram – Sebelah N
FDDR_DQ[35:0]	DALAM KELUAR	Input/Output Data DRAM
FDDR_FIFO_WE_IN[2:0]	IN	FIFO dalam isyarat
FDDR_FIFO_WE_OUT[2:0]	KELUAR	Isyarat keluar FIFO
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	DALAM KELUAR	Topeng Data Dram
FDDR_DQS ([3:0]/[1:0]/[0])	DALAM KELUAR	Input/Output Strob Data Dram – Bahagian P
FDDR_DQS_N ([3:0]/[1:0]/[0])	DALAM KELUAR	Input/Output Strob Data Dram – Sebelah N
FDDR_DQ ([31:0]/[15:0]/[7:0])	DALAM KELUAR	Input/Output Data DRAM
FDDR_DQS_TMATCH_0_IN	IN	FIFO dalam isyarat
FDDR_DQS_TMATCH_0_OUT	KELUAR	Isyarat keluar FIFO
FDDR_DQS_TMATCH_1_IN	IN	FIFO dalam isyarat (32-bit sahaja)
FDDR_DQS_TMATCH_1_OUT	KELUAR	Isyarat keluar FIFO (32-bit sahaja)
FDDR_DM_RDQS_ECC	DALAM KELUAR	Dram ECC Data Mask
FDDR_DQS_ECC	DALAM KELUAR	Dram ECC Data Strob Input/Output – P Side
FDDR_DQS_ECC_N	DALAM KELUAR	Dram ECC Data Strob Input/Output – N Sisi
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	DALAM KELUAR	Input/Output Data DRAM ECC
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO dalam isyarat
FDDR_DQS_TMATCH_ECC_OUT	KELUAR	Isyarat keluar ECC FIFO (32-bit sahaja)

Nota: Lebar port untuk sesetengah port berubah bergantung pada pemilihan lebar PHY. Notasi “[a:0]/ [b:0]/[c:0]” digunakan untuk menandakan port tersebut, di mana “[a:0]” merujuk kepada lebar port apabila lebar PHY 32-bit dipilih , "[b:0]" sepadan dengan lebar PHY 16-bit dan "[c:0]" sepadan dengan lebar PHY 8-bit.

Antara Muka Bas AXI 

Jadual 3-5 • Antara Muka Bas AXI

Nama Pelabuhan	Arah	Penerangan
AXI_S_AWREADY	KELUAR	Tulis alamat sedia
AXI_S_WREADY	KELUAR	Tulis alamat sedia
AXI_S_BID[3:0]	KELUAR	ID respons
AXI_S_BRESP[1:0]	KELUAR	Tulis jawapan
AXI_S_BVALID	KELUAR	Tulis jawapan yang sah
AXI_S_ARREADY	KELUAR	Baca alamat sedia
AXI_S_RID[3:0]	KELUAR	Baca ID Tag
AXI_S_RESP[1:0]	KELUAR	Baca Respons
AXI_S_RDATA[63:0]	KELUAR	Baca data
AXI_S_RLAST	KELUAR	Baca Terakhir – Isyarat ini menunjukkan pemindahan terakhir dalam letusan baca.
AXI_S_RVALID	KELUAR	Baca alamat sah
AXI_S_AWID[3:0]	IN	Tulis ID Alamat
AXI_S_AWADDR[31:0]	IN	Tulis alamat
AXI_S_AWLEN[3:0]	IN	Panjang pecah
AXI_S_AWSIZE[1:0]	IN	Saiz pecah
AXI_S_AWBURST[1:0]	IN	Jenis pecah
AXI_S_AWLOCK[1:0]	IN	Jenis kunci – Isyarat ini memberikan maklumat tambahan tentang ciri-ciri atom pemindahan.
AXI_S_AWVALID	IN	Tulis alamat yang sah
AXI_S_WID[3:0]	IN	Tulis ID Data tag
AXI_S_WDATA[63:0]	IN	Tulis data
AXI_S_WSTRB[7:0]	IN	Tulis strob
AXI_S_WLAST	IN	Tulis terakhir
AXI_S_WVALID	IN	Tulis sah
AXI_S_BREADY	IN	Tulis siap
AXI_S_ARID[3:0]	IN	Baca ID Alamat
AXI_S_ARADDR[31:0]	IN	Baca alamat
AXI_S_ARLEN[3:0]	IN	Panjang pecah
AXI_S_ARSIZE[1:0]	IN	Saiz pecah
AXI_S_ARBURST[1:0]	IN	Jenis pecah
AXI_S_ARLOCK[1:0]	IN	Jenis Kunci
AXI_S_ARVALID	IN	Baca alamat sah
AXI_S_READY	IN	Baca alamat sedia
Nama Pelabuhan	Arah	Penerangan
AXI_S_CORE_RESET_N	IN	Tetapan Semula Global MDDR
AXI_S_RMW	IN	Menunjukkan sama ada semua bait lorong 64-bit adalah sah untuk semua rentak pemindahan AXI. Menunjukkan bahawa semua bait dalam semua rentak adalah sah dalam pecah dan pengawal harus lalai untuk menulis arahan. Menunjukkan bahawa sesetengah bait tidak sah dan pengawal harus lalai kepada arahan RMW. Ini dikelaskan sebagai isyarat jalur sisi saluran alamat tulis AXI dan sah dengan isyarat AWVALID. Hanya digunakan apabila ECC didayakan.

Antara Muka Bas AHB0 

Jadual 3-6 • Antara Muka Bas AHB0 

Nama Pelabuhan	Arah	Penerangan
AHB0_S_READYOUT	KELUAR	Hamba AHBL sedia - Apabila tinggi untuk tulis menunjukkan hamba bersedia untuk menerima data dan apabila tinggi untuk bacaan menunjukkan bahawa data adalah sah.
AHB0_S_HRESP	KELUAR	Status respons AHBL – Apabila didorong tinggi pada penghujung transaksi menunjukkan bahawa transaksi telah selesai dengan ralat. Apabila didorong rendah pada penghujung urus niaga menunjukkan bahawa urus niaga telah berjaya diselesaikan.
AHB0_S_HRDATA[31:0]	KELUAR	AHBL membaca data - Membaca data dari hamba kepada tuan
AHB0_S_HSEL	IN	Pilih hamba AHBL – Apabila ditegaskan, hamba adalah hamba AHBL yang dipilih pada bas AHB.
AHB0_S_HADDR[31:0]	IN	Alamat AHBL – alamat bait pada antara muka AHBL
AHB0_S_HBURST[2:0]	IN	Panjang Letusan AHBL
AHB0_S_HSIZE[1:0]	IN	Saiz pemindahan AHBL – Menunjukkan saiz pemindahan semasa (urus niaga 8/16/32 bait sahaja)
AHB0_S_HTRANS[1:0]	IN	Jenis pemindahan AHBL – Menunjukkan jenis pemindahan transaksi semasa.
AHB0_S_HMASTLOCK	IN	Kunci AHBL – Apabila menegaskan pemindahan semasa adalah sebahagian daripada transaksi terkunci.
AHB0_S_HWRITE	IN	Tulis AHBL – Apabila tinggi menunjukkan bahawa transaksi semasa adalah tulis. Apabila rendah menunjukkan bahawa transaksi semasa adalah dibaca.
AHB0_S_READY	IN	AHBL bersedia - Apabila tinggi, menunjukkan bahawa hamba bersedia untuk menerima transaksi baru.
AHB0_S_HWDATA[31:0]	IN	AHBL tulis data - Tulis data dari tuan kepada hamba

Antara Muka Bas AHB1 

Jadual 3-7 • Antara Muka Bas AHB1

Nama Pelabuhan	Arah	Penerangan
AHB1_S_READYOUT	KELUAR	Hamba AHBL sedia – Apabila tinggi untuk menulis, menunjukkan hamba bersedia untuk menerima data, dan apabila tinggi untuk membaca, menunjukkan bahawa data adalah sah.
AHB1_S_HRESP	KELUAR	Status respons AHBL – Apabila didorong tinggi pada penghujung transaksi menunjukkan bahawa transaksi telah selesai dengan ralat. Apabila didorong rendah pada penghujung transaksi, menunjukkan bahawa transaksi telah berjaya diselesaikan.
AHB1_S_HRDATA[31:0]	KELUAR	AHBL membaca data - Membaca data dari hamba kepada tuan
AHB1_S_HSEL	IN	Pilih hamba AHBL – Apabila ditegaskan, hamba adalah hamba AHBL yang dipilih pada bas AHB.
AHB1_S_HADDR[31:0]	IN	Alamat AHBL – alamat bait pada antara muka AHBL
AHB1_S_HBURST[2:0]	IN	Panjang Letusan AHBL
AHB1_S_HSIZE[1:0]	IN	Saiz pemindahan AHBL – Menunjukkan saiz pemindahan semasa (urus niaga 8/16/32 bait sahaja).
AHB1_S_HTRANS[1:0]	IN	Jenis pemindahan AHBL – Menunjukkan jenis pemindahan transaksi semasa.
AHB1_S_HMASTLOCK	IN	Kunci AHBL – Apabila ditegaskan, pemindahan semasa adalah sebahagian daripada transaksi terkunci.
AHB1_S_HWRITE	IN	Tulisan AHBL – Apabila tinggi, menunjukkan bahawa transaksi semasa adalah tulis. Apabila rendah, menunjukkan bahawa transaksi semasa adalah dibaca.
AHB1_S_READY	IN	AHBL bersedia - Apabila tinggi, menunjukkan bahawa hamba bersedia untuk menerima transaksi baru.
AHB1_S_HWDATA[31:0]	IN	AHBL tulis data - Tulis data dari tuan kepada hamba

Sokongan Produk

Microsemi SoC Products Group menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, mel elektronik dan pejabat jualan di seluruh dunia. Lampiran ini mengandungi maklumat tentang menghubungi Microsemi SoC Products Group dan menggunakan perkhidmatan sokongan ini.

Perkhidmatan Pelanggan 

Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat kemas kini, status pesanan dan kebenaran.
Dari Amerika Utara, hubungi 800.262.1060
Dari seluruh dunia, hubungi 650.318.4460
Faks, dari mana-mana sahaja di dunia, 408.643.6913

Pusat Sokongan Teknikal Pelanggan 

Microsemi SoC Products Group mengendalikan Pusat Sokongan Teknikal Pelanggannya dengan jurutera berkemahiran tinggi yang boleh membantu menjawab soalan perkakasan, perisian dan reka bentuk anda tentang Produk Microsemi SoC. Pusat Sokongan Teknikal Pelanggan menghabiskan banyak masa untuk mencipta nota aplikasi, jawapan kepada soalan kitaran reka bentuk biasa, dokumentasi isu yang diketahui dan pelbagai Soalan Lazim. Jadi, sebelum anda menghubungi kami, sila lawati sumber dalam talian kami. Kemungkinan besar kami telah menjawab soalan anda.

Sokongan Teknikal 

Lawati Sokongan Pelanggan webtapak (www.microsemi.com/soc/support/search/default.aspx) untuk maklumat lanjut dan sokongan. Banyak jawapan tersedia pada yang boleh dicari web sumber termasuk gambar rajah, ilustrasi dan pautan kepada sumber lain pada webtapak.

Webtapak

Anda boleh menyemak imbas pelbagai maklumat teknikal dan bukan teknikal pada halaman utama SoC, di www.microsemi.com/soc.

Menghubungi Pusat Sokongan Teknikal Pelanggan 

Jurutera berkemahiran tinggi kakitangan Pusat Sokongan Teknikal. Pusat Sokongan Teknikal boleh dihubungi melalui e-mel atau melalui Kumpulan Produk Microsemi SoC webtapak.

E-mel

Anda boleh menyampaikan soalan teknikal anda ke alamat e-mel kami dan menerima jawapan kembali melalui e-mel, faks atau telefon. Selain itu, jika anda mempunyai masalah reka bentuk, anda boleh menghantar e-mel reka bentuk anda files untuk menerima bantuan. Kami sentiasa memantau akaun e-mel sepanjang hari. Semasa menghantar permintaan anda kepada kami, sila pastikan anda memasukkan nama penuh, nama syarikat dan maklumat hubungan anda untuk pemprosesan permintaan anda dengan cekap. Alamat e-mel sokongan teknikal ialah soc_tech@microsemi.com.

Kes Saya 

Pelanggan Microsemi SoC Products Group boleh menyerahkan dan menjejaki kes teknikal dalam talian dengan pergi ke My Case

Di luar AS 

Pelanggan yang memerlukan bantuan di luar zon waktu AS boleh sama ada menghubungi sokongan teknikal melalui e-mel (soc_tech@microsemi.com) atau hubungi pejabat jualan tempatan. Penyenaraian pejabat jualan boleh didapati di www.microsemi.com/soc/company/contact/default.aspx.

Sokongan Teknikal ITAR

Untuk sokongan teknikal mengenai FPGA RH dan RT yang dikawal oleh Peraturan Trafik Senjata Antarabangsa (ITAR), hubungi kami melalui soc_tech_itar@microsemi.com. Sebagai alternatif, dalam Kes Saya, pilih Ya dalam senarai juntai bawah ITAR. Untuk senarai lengkap FPGA Microsemi yang dikawal oleh ITAR, lawati ITAR web muka surat.

Microsemi Corporation (NASDAQ: MSCC) menawarkan portfolio komprehensif penyelesaian semikonduktor untuk: aeroangkasa, pertahanan dan keselamatan; perusahaan dan komunikasi; dan pasaran perindustrian dan tenaga alternatif. Produk termasuk peranti analog dan RF berprestasi tinggi, kebolehpercayaan tinggi, isyarat bercampur dan litar bersepadu RF, SoC yang boleh disesuaikan, FPGA dan subsistem yang lengkap. Microsemi beribu pejabat di Aliso Viejo, Calif. Ketahui lebih lanjut di www.microsemi.com.

© 2014 Microsemi Corporation. Hak cipta terpelihara. Microsemi dan logo Microsemi ialah tanda dagangan Microsemi Corporation. Semua tanda dagangan dan tanda perkhidmatan lain adalah hak milik pemilik masing-masing.

Ibu Pejabat Korporat Microsemi
One Enterprise, Aliso Viejo CA 92656 USA
Dalam Amerika Syarikat: +1 949-380-6100
Jualan: +1 949-380-6136
Faks: +1 949-215-4996

Dokumen / Sumber

Konfigurasi Pengawal DDR Fabrik Microsemi SmartFusion2 FPGA [pdf] Panduan Pengguna Konfigurasi Pengawal DDR Fabrik SmartFusion2, SmartFusion2, Konfigurasi Pengawal DDR Fabrik FPGA, Konfigurasi Pengawal

Rujukan

• Manual Pengguna