Microsemi SmartFusion2 FPGA Fabric DDR-controllerconfiguratie Gebruikershandleiding

Invoering

De SmartFusion2 FPGA heeft twee ingebouwde DDR-controllers: één toegankelijk via de MSS (MDDR) en de andere bedoeld voor directe toegang vanuit de FPGA Fabric (FDDR). De MDDR en FDDR besturen beide DDR-geheugens buiten de chip.
Om de Fabric DDR-controller volledig te configureren, moet u:

1. Gebruik de Fabric External Memory DDR Controller Configurator om de DDR-controller te configureren, de datapath-businterface (AXI of AHBLite) te selecteren en de DDR-klokfrequentie en de fabric-datapath-klokfrequentie te selecteren.
2. Stel de registerwaarden voor de registers van de DDR-controller in zodat deze overeenkomen met de kenmerken van uw externe DDR-geheugen.
3. Instantieer de Fabric DDR als onderdeel van een gebruikerstoepassing en maak datapadverbindingen.
4. Sluit de APB-configuratie-interface van de DDR-controller aan zoals gedefinieerd door de Peripheral Initialization-oplossing.

Fabric extern geheugen DDR-controllerconfigurator

De Fabric External Memory DDR (FDDR) Configurator wordt gebruikt om het algehele datapad en de externe DDR-geheugenparameters voor de Fabric DDR-controller te configureren.

Afbeelding 1-1 • FDDR-configurator voltooidview

Geheugeninstellingen 

Gebruik Geheugeninstellingen om uw geheugenopties in de MDDR te configureren.

• Geheugentype – LPDDR, DDR2 of DDR3
• Gegevensbreedte – 32-bits, 16-bits of 8-bits
• Klokfrequentie – Elke waarde (decimaal/fractioneel) in het bereik van 20 MHz tot 333 MHz
• SECDED ECC ingeschakeld - Aan of uit
• Adrestoewijzing – {RIJ,BANK,KOLOM},{BANK,RIJ,KOLOM}

Fabric-interface-instellingen 

FPGA Fabric-interface – Dit is de data-interface tussen het FDDR- en het FPGA-ontwerp. Omdat de FDDR een geheugencontroller is, is deze bedoeld als slave op een AXI- of AHB-bus. De Master van de bus initieert bustransacties, die op hun beurt door de FDDR worden geïnterpreteerd als geheugentransacties en worden gecommuniceerd naar het externe DDR-geheugen. FDDR fabric-interface-opties zijn:

• Een AXI-64-interface gebruiken – Eén master heeft toegang tot de FDDR via een 64-bits AXI-interface.
• Gebruik van een enkele AHB-32-interface – Eén master heeft toegang tot de FDDR via een enkele 32-bits AHB-interface.
• Gebruik van twee AHB-32-interfaces – Twee masters hebben toegang tot de FDDR met behulp van twee 32-bits AHB-interfaces.

FPGA KLOK-deler – Specificeert de frequentieverhouding tussen de klok van de DDR-controller (CLK_FDDR) en de klok die de fabric-interface bestuurt (CLK_FIC64). De CLK_FIC64-frequentie moet gelijk zijn aan die van het AHB/AXI-subsysteem dat is aangesloten op de FDDR AHB/AXI-businterface. BijvoorbeeldampAls u een DDR RAM-geheugen hebt dat op 200 MHz draait en uw Fabric/AXI-subsysteem op 100 MHz draait, moet u een deler van 2 selecteren (Afbeelding 1-2).

Figuur 1-2 • Fabric-interface-instellingen – AXI-interface en FDDR Clock Divisor-overeenkomst

Gebruik stof PLL SLOT – Als CLK_BASE afkomstig is van een Fabric CCC, kunt u de Fabric CCC LOCK-uitgang verbinden met de FDDR FAB_PLL_LOCK-ingang. CLK_BASE is pas stabiel als de Fabric CCC wordt vergrendeld. Daarom raadt Microsemi aan dat u de FDDR op reset houdt (dat wil zeggen, de CORE_RESET_N-invoer bekrachtigt) totdat CLK_BASE stabiel is. De LOCK-uitvoer van de Fabric CCC geeft aan dat de Fabric CCC-uitvoerklokken stabiel zijn. Door de optie Use FAB_PLL_LOCK aan te vinken, kunt u de FAB_PLL_LOCK-invoerpoort van de FDDR vrijgeven. Vervolgens kunt u de LOCK-uitgang van de Fabric CCC verbinden met de FAB_PLL_LOCK-ingang van de FDDR.

IO-aandrijfkracht 

Selecteer een van de volgende schijfsterktes voor uw DDR I/O's:

• Half Drive-sterkte
• Volledige aandrijfkracht

Afhankelijk van uw DDR-geheugentype en de I/O-sterkte die u selecteert, stelt Libero SoC de DDR I/O-standaard voor uw FDDR-systeem als volgt in:

DDR-geheugentype	Half Drive-sterkte	Volledige aandrijfkracht
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Schakel onderbrekingen in 

De FDDR kan interrupts genereren wanneer aan bepaalde vooraf gedefinieerde voorwaarden is voldaan. Vink Enable Interrupts aan in de FDDR-configurator als u deze interrupts in uw applicatie wilt gebruiken.
Hierdoor worden de interruptsignalen op de FDDR-instantie zichtbaar. U kunt deze interruptsignalen aansluiten zoals uw ontwerp vereist. De volgende interruptsignalen en hun voorwaarden zijn beschikbaar:

• FIC_INT – Wordt gegenereerd wanneer er een fout is opgetreden in de transactie tussen de Master en de FDDR
• IO_CAL_INT – Hiermee kunt u DDR I/O's opnieuw kalibreren door naar DDR-controllerregisters te schrijven via de APB-configuratie-interface. Wanneer de kalibratie voltooid is, wordt deze interrupt geactiveerd. Voor meer informatie over I/O-herkalibratie raadpleegt u de Microsemi SmartFusion2 Gebruikershandleiding.
• PLL_LOCK_INT – Geeft aan dat de FDDR FPLL is vergrendeld
• PLL_LOCKLOST_INT – Geeft aan dat de FDDR FPLL de vergrendeling heeft verloren
• FDDR_ECC_INT – Geeft aan dat er een enkele of twee-bits fout is gedetecteerd

Stoffen klokfrequentie 

Berekening van de klokfrequentie op basis van uw huidige klokfrequentie en CLOCK-deler, weergegeven in MHz.
Fabric-klokfrequentie (in MHz) = Klokfrequentie / CLOCK-deler

Geheugenbandbreedte 

Berekening van de geheugenbandbreedte op basis van uw huidige klokfrequentiewaarde in Mbps.
Geheugenbandbreedte (in Mbps) = 2 * Klokfrequentie

Totale bandbreedte

Berekening van de totale bandbreedte op basis van uw huidige klokfrequentie, databreedte en CLOCK-deler, in Mbps.
Totale bandbreedte (in Mbps) = (2 * Klokfrequentie * Databreedte) / KLOK-deler

FDDR-controllerconfiguratie

Wanneer u de Fabric DDR-controller gebruikt om toegang te krijgen tot een extern DDR-geheugen, moet de DDR-controller tijdens runtime worden geconfigureerd. Dit wordt gedaan door configuratiegegevens naar speciale DDR-controllerconfiguratieregisters te schrijven. Deze configuratiegegevens zijn afhankelijk van de kenmerken van het externe DDR-geheugen en uw applicatie. In deze sectie wordt beschreven hoe u deze configuratieparameters invoert in de FDDR-controllerconfigurator en hoe de configuratiegegevens worden beheerd als onderdeel van de algehele oplossing voor randapparatuurinitialisatie. Raadpleeg de Gebruikershandleiding voor randapparatuurinitialisatie voor gedetailleerde informatie over de oplossing voor randapparatuurinitialisatie.

Fabric DDR-controleregisters 

De Fabric DDR-controller heeft een reeks registers die tijdens runtime moeten worden geconfigureerd. De configuratiewaarden voor deze registers vertegenwoordigen verschillende parameters (bijvample, DDR-modus, PHY-breedte, burst-modus, ECC, enz.). Voor meer informatie over de configuratieregisters van de DDR-controller raadpleegt u de Microsemi SmartFusion2 Gebruikershandleiding.

Configuratie van Fabric DDR-registers 

Gebruik de tabbladen Geheugeninitialisatie (Afbeelding 2-1) en Geheugentiming (Afbeelding 2-2) om parameters in te voeren die overeenkomen met uw DDR-geheugen en toepassing. Waarden die u op deze tabbladen invoert, worden automatisch vertaald naar de juiste registerwaarden. Wanneer u op een specifieke parameter klikt, wordt het bijbehorende register beschreven in het venster Registerbeschrijving (Afbeelding 1-1 op pagina 4).

Afbeelding 2-1 • FDDR-configuratie – Tabblad Geheugeninitialisatie

Afbeelding 2-2 • FDDR-configuratie – tabblad Geheugentiming

DDR-configuratie importeren Files

Naast het invoeren van DDR-geheugenparameters via de tabbladen Geheugeninitialisatie en Timing, kunt u DDR-registerwaarden importeren uit een file. Klik hiervoor op de knop Configuratie importeren en navigeer naar de tekst file met DDR-registernamen en -waarden. Figuur 2-3 toont de syntaxis van de importconfiguratie.

Figuur 2-3 • DDR-registerconfiguratie File Syntaxis

Opmerking: Als u ervoor kiest registerwaarden te importeren in plaats van ze in te voeren via de GUI, moet u alle benodigde registerwaarden opgeven. Raadpleeg de SmartFusion2-gebruikershandleiding voor meer informatie

DDR-configuratie exporteren Files

U kunt de huidige registerconfiguratiegegevens ook naar een tekst exporteren file. Dit file bevat registerwaarden die u hebt geïmporteerd (indien aanwezig) en de waarden die zijn berekend op basis van GUI-parameters die u in dit dialoogvenster hebt ingevoerd.
Als u wijzigingen die u in de DDR-registerconfiguratie hebt aangebracht ongedaan wilt maken, kunt u dit doen met Standaard herstellen. Hierdoor worden alle registerconfiguratiegegevens verwijderd en moet u deze gegevens opnieuw importeren of opnieuw invoeren. De gegevens worden gereset naar de hardware-resetwaarden.

Gegenereerde gegevens 

Klik op OK om de configuratie te genereren. Op basis van uw invoer op de tabbladen Algemeen, Geheugentiming en Geheugeninitialisatie berekent de FDDR-configurator waarden voor alle DDR-configuratieregisters en exporteert deze waarden naar uw firmwareproject en simulatie fileS. De geëxporteerde file syntaxis wordt getoond in Figuur 2-4.

Figuur 2-4 • Geëxporteerde DDR-registerconfiguratie File Syntaxis

Bedrijfsprogramma

Wanneer u het SmartDesign genereert, gebeurt het volgende files worden gegenereerd in de map /firmware/drivers_config/sys_config. Deze files zijn vereist om de CMSIS-firmwarekern correct te laten compileren en informatie te bevatten over uw huidige ontwerp, inclusief configuratiegegevens van randapparatuur en klokconfiguratie-informatie voor de MSS. Bewerk deze niet files handmatig, omdat ze elke keer opnieuw worden gemaakt wanneer uw hoofdontwerp opnieuw wordt gegenereerd.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR-configuratiegegevens.
• sys_config_fddr_define.h – FDDR-configuratiegegevens.
• sys_config_mss_clocks.h – MSS-klokconfiguratie

Simulatie

Wanneer u het SmartDesign genereert dat aan uw MSS is gekoppeld, wordt de volgende simulatie uitgevoerd files worden gegenereerd in de directory /simulation:

• test.bfm – BFM van het hoogste niveau file die voor het eerst wordt uitgevoerd tijdens elke simulatie waarbij de SmartFusion2 MSS Cortex-M3-processor wordt gebruikt. Het voert perifer_init.bfm en user.bfm uit, in die volgorde.
• perifere_init.bfm – Bevat de BFM-procedure die de functie CMSIS::SystemInit() emuleert die op de Cortex-M3 wordt uitgevoerd voordat u de main()-procedure opent. Het kopieert de configuratiegegevens voor elk randapparaat dat in het ontwerp wordt gebruikt naar de juiste randapparatuurconfiguratieregisters en wacht vervolgens tot alle randapparatuur gereed is voordat wordt beweerd dat de gebruiker deze randapparatuur kan gebruiken.
• FDDR_init.bfm – Bevat BFM-schrijfopdrachten die het schrijven simuleren van de Fabric DDR-configuratieregistergegevens die u hebt ingevoerd (met behulp van het dialoogvenster Registers bewerken) in de registers van de DDR-controller.
• gebruiker.bfm – Bedoeld voor gebruikersopdrachten. U kunt het datapad simuleren door hierin uw eigen BFM-opdrachten toe te voegen file. Commando's hierin file wordt uitgevoerd nadat periferie_init.bfm is voltooid.

Met behulp van de fileZoals hierboven te zien is, wordt het configuratiepad automatisch gesimuleerd. U hoeft alleen de user.bfm te bewerken file om het datapad te simuleren. Bewerk test.bfm, perifere_init.bfm of MDDR_init.bfm niet files als deze fileElke keer dat uw rootontwerp opnieuw wordt gegenereerd, worden deze opnieuw gemaakt.

Fabric DDR-configuratiepad 

De Peripheral Initialization-oplossing vereist dat u, naast het opgeven van Fabric DDR-configuratieregisterwaarden, ook het APB-configuratiegegevenspad in de MSS (FIC_2) configureert. De functie SystemInit() schrijft de gegevens naar de FDDR-configuratieregisters via de FIC_2 APB-interface.

Opmerking: Als u System Builder gebruikt, wordt het configuratiepad automatisch ingesteld en verbonden.

Afbeelding 2-5 • FIC_2-configurator voltooidview

Om de FIC_2-interface te configureren:

1. Open het FIC_2-configuratordialoogvenster (Figuur 2-5) vanuit de MSS-configurator.
2. Selecteer de optie Randapparatuur initialiseren met Cortex-M3.
3. Zorg ervoor dat de MSS DDR is aangevinkt, evenals de Fabric DDR/SERDES-blokken als u deze gebruikt.
4. Klik op OK om uw instellingen op te slaan. Dit toont de FIC_2-configuratiepoorten (klok-, reset- en APB-businterfaces), zoals weergegeven in figuur 2-6.
5. Genereer het MSS. De FIC_2-poorten (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK en FIC_2_APB_M_RESET_N) zijn nu zichtbaar op de MSS-interface en kunnen worden aangesloten op CoreSF2Config en CoreSF2Reset volgens de specificatie van de Peripheral Initialization-oplossing

Afbeelding 2-6 • FIC_2-poorten

Havenbeschrijving

FDDR-kernpoorten 

Tabel 3-1 • FDDR-kernpoorten

Havennaam	Richting	Beschrijving
CORE_RESET_N	IN	FDDR-controller opnieuw instellen
CLK_BASE	IN	FDDR Fabric-interfaceklok
FPLL_LOCK	UIT	FDDR PLL Lock-uitgang – hoog wanneer FDDR PLL is vergrendeld
CLK_BASE_PLL_LOCK	IN	Fabric PLL-vergrendelingsinvoer. Deze ingang wordt alleen zichtbaar als de optie FAB_PLL_LOCK gebruiken is geselecteerd.

Onderbreek poorten

Deze groep poorten wordt zichtbaar wanneer u de optie Interrupts inschakelen selecteert.

Tabel 3-2 • Interrupt-poorten

Havennaam	Richting	Beschrijving
PLL_LOCK_INT	UIT	Wordt bevestigd wanneer FDDR PLL vergrendelt.
PLL_LOCKLOST_INT	UIT	Wordt bevestigd wanneer FDDR PLL-vergrendeling verloren gaat.
ECC_INT	UIT	Wordt bevestigd wanneer er een ECC-gebeurtenis plaatsvindt.
IO_CALIB_INT	UIT	Wordt bevestigd wanneer de I/O-kalibratie is voltooid.
FIC_INT	UIT	Beweert wanneer er een fout is in het AHB/AXI-protocol op de Fabric-interface.

APB3-configuratie-interface 

Tabel 3-3 • APB3-configuratie-interface

Havennaam	Richting	Beschrijving
APB_S_PENABLE	IN	Slave inschakelen
APB_S_PSEL	IN	Slave selecteren
APB_S_PWRITE	IN	Schrijven inschakelen
APB_S_PADDR[10:2]	IN	Adres
APB_S_PWDATA[15:0]	IN	Gegevens schrijven
APB_S_PREADY	UIT	Slaaf klaar
APB_S_PSLVERR	UIT	Slave-fout
APB_S_PRDATA[15:0]	UIT	Gegevens lezen
APB_S_PRESET_N	IN	Slave-reset
APB_S_PCLK	IN	Klok

DDR PHY-interface 

Tabel 3-4 • DDR PHY-interface 

Havennaam	Richting	Beschrijving
FDDR_CAS_N	UIT	DRAM CASN
FDDR_CKE	UIT	DRAM CKE
FDDR_CLK	UIT	Klok, P-kant
FDDR_CLK_N	UIT	Klok, N-kant
FDDR_CS_N	UIT	DRAM CSN
FDDR_ODT	UIT	DRAM ODT
FDDR_RAS_N	UIT	DRAM RASN
FDDR_RESET_N	UIT	DRAM-reset voor DDR3
FDDR_WE_N	UIT	DRAM WEN
FDDR_ADDR[15:0]	UIT	Dram-adresbits
FDDR_BA[2:0]	UIT	Adres Drambank
FDDR_DM_RDQS[4:0]	IN UIT	Dram-gegevensmasker
FDDR_DQS[4:0]	IN UIT	Dram Data Strobe-invoer/uitvoer – P-zijde
FDDR_DQS_N[4:0]	IN UIT	Dram Data Strobe-invoer/uitvoer – N-zijde
FDDR_DQ[35:0]	IN UIT	DRAM-gegevensinvoer/uitvoer
FDDR_FIFO_WE_IN[2:0]	IN	FIFO in signaal
FDDR_FIFO_WE_OUT[2:0]	UIT	FIFO-uitsignaal
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	IN UIT	Dram-gegevensmasker
FDDR_DQS ([3:0]/[1:0]/[0])	IN UIT	Dram Data Strobe-invoer/uitvoer – P-zijde
FDDR_DQS_N ([3:0]/[1:0]/[0])	IN UIT	Dram Data Strobe-invoer/uitvoer – N-zijde
FDDR_DQ ([31:0]/[15:0]/[7:0])	IN UIT	DRAM-gegevensinvoer/uitvoer
FDDR_DQS_TMATCH_0_IN	IN	FIFO in signaal
FDDR_DQS_TMATCH_0_OUT	UIT	FIFO-uitsignaal
FDDR_DQS_TMATCH_1_IN	IN	FIFO in signaal (alleen 32-bits)
FDDR_DQS_TMATCH_1_OUT	UIT	FIFO-uitsignaal (alleen 32-bits)
FDDR_DM_RDQS_ECC	IN UIT	Dram ECC-gegevensmasker
FDDR_DQS_ECC	IN UIT	Dram ECC Data Strobe-invoer/uitvoer – P-zijde
FDDR_DQS_ECC_N	IN UIT	Dram ECC Data Strobe-ingang/uitgang – N-zijde
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	IN UIT	DRAM ECC Gegevensinvoer/uitvoer
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO in signaal
FDDR_DQS_TMATCH_ECC_OUT	UIT	ECC FIFO-uitsignaal (alleen 32-bits)

Opmerking: Poortbreedtes voor sommige poorten veranderen afhankelijk van de selectie van de PHY-breedte. De notatie “[a:0]/ [b:0]/[c:0]” wordt gebruikt om dergelijke poorten aan te duiden, waarbij “[a:0]” verwijst naar de poortbreedte wanneer een 32-bits PHY-breedte is geselecteerd , “[b:0]” komt overeen met een 16-bits PHY-breedte, en “[c:0]” komt overeen met een 8-bits PHY-breedte.

AXI-businterface 

Tabel 3-5 • AXI-businterface

Havennaam	Richting	Beschrijving
AXI_S_AWREADY	UIT	Schrijf adres klaar
AXI_S_WREADY	UIT	Schrijf adres klaar
AXI_S_BID[3:0]	UIT	Reactie-ID
AXI_S_BRESP[1:0]	UIT	Schrijf reactie
AXI_S_BVALID	UIT	Schrijfantwoord geldig
AXI_S_ARREADY	UIT	Adres lezen klaar
AXI_S_RID[3:0]	UIT	Lees ID Tag
AXI_S_RRESP[1:0]	UIT	Reactie lezen
AXI_S_RDATA[63:0]	UIT	Gegevens lezen
AXI_S_RLAST	UIT	Lees laatste – Dit signaal geeft de laatste overdracht in een leesburst aan.
AXI_S_RVALID	UIT	Leesadres geldig
AXI_S_AWID[3:0]	IN	Schrijf adres-ID
AXI_S_AWADDR[31:0]	IN	Schrijf adres
AXI_S_AWLEN[3:0]	IN	Lengte van de burst
AXI_S_AWSIZE[1:0]	IN	Burst-grootte
AXI_S_AWBURST[1:0]	IN	Burst-type
AXI_S_AWLOCK[1:0]	IN	Slottype – Dit signaal geeft aanvullende informatie over de atomaire kenmerken van de overdracht.
AXI_S_AWVALID	IN	Schrijf adres geldig
AXI_S_WID[3:0]	IN	Gegevens-ID schrijven tag
AXI_S_WDATA[63:0]	IN	Gegevens schrijven
AXI_S_WSTRB[7:0]	IN	Schrijf flitsers
AXI_S_WLAST	IN	Schrijf als laatste
AXI_S_WVALID	IN	Schrijf geldig
AXI_S_BREADY	IN	Schrijf klaar
AXI_S_ARID[3:0]	IN	Adres-ID lezen
AXI_S_ARADDR[31:0]	IN	Lees adres
AXI_S_ARLEN[3:0]	IN	Lengte van de burst
AXI_S_ARSIZE[1:0]	IN	Burst-grootte
AXI_S_ARBURST[1:0]	IN	Burst-type
AXI_S_ARLOCK[1:0]	IN	Slottype
AXI_S_ARVALID	IN	Leesadres geldig
AXI_S_RREADY	IN	Adres lezen klaar
Havennaam	Richting	Beschrijving
AXI_S_CORE_RESET_N	IN	MDDR Globale reset
AXI_S_RMW	IN	Geeft aan of alle bytes van een 64-bits baan geldig zijn voor alle beats van een AXI-overdracht. Geeft aan dat alle bytes in alle beats geldig zijn in de burst en dat de controller standaard opdrachten moet schrijven. Geeft aan dat sommige bytes ongeldig zijn en dat de controller standaard RMW-opdrachten moet gebruiken. Dit wordt geclassificeerd als een AXI-schrijfadreskanaalzijbandsignaal en is geldig met het AWVALID-signaal. Wordt alleen gebruikt als ECC is ingeschakeld.

AHB0-businterface 

Tabel 3-6 • AHB0-businterface 

Havennaam	Richting	Beschrijving
AHB0_S_HREADYOUT	UIT	AHBL-slave gereed – Wanneer hoog voor schrijven aangeeft dat de slave gereed is om gegevens te accepteren en wanneer hoog voor lezen aangeeft dat gegevens geldig zijn.
AHB0_S_HRESP	UIT	AHBL-reactiestatus – Wanneer deze aan het einde van een transactie hoog wordt weergegeven, geeft dit aan dat de transactie met fouten is voltooid. Wanneer de waarde aan het einde van een transactie laag is, geeft dit aan dat de transactie met succes is voltooid.
AHB0_S_HRDATA[31:0]	UIT	AHBL data lezen – Gegevens lezen van de slave naar de master
AHB0_S_HSEL	IN	AHBL-slaveselectie – Wanneer dit wordt bevestigd, is de slaaf de momenteel geselecteerde AHBL-slave op de AHB-bus.
AHB0_S_HADDR[31:0]	IN	AHBL-adres – byte-adres op de AHBL-interface
AHB0_S_HBURST[2:0]	IN	AHBL-burstlengte
AHB0_S_HSIZE[1:0]	IN	AHBL-overdrachtsgrootte – Geeft de grootte van de huidige overdracht aan (alleen 8/16/32 byte-transacties)
AHB0_S_HTRANS[1:0]	IN	AHBL-overdrachtstype – Geeft het overdrachtstype van de huidige transactie aan.
AHB0_S_HMASTLOCK	IN	AHBL-vergrendeling – Wanneer deze wordt bevestigd, maakt de huidige overdracht deel uit van een vergrendelde transactie.
AHB0_S_HWRITE	IN	AHBL schrijven – Wanneer hoog geeft aan dat de huidige transactie een schrijfactie is. Wanneer laag geeft aan dat de huidige transactie gelezen is.
AHB0_S_HREADY	IN	AHBL gereed – Indien hoog, geeft dit aan dat de slaaf klaar is om een ​​nieuwe transactie te accepteren.
AHB0_S_HWDATA[31:0]	IN	AHBL schrijfgegevens – Schrijf gegevens van de master naar de slave

AHB1-businterface 

Tabel 3-7 • AHB1-businterface

Havennaam	Richting	Beschrijving
AHB1_S_HREADYOUT	UIT	AHBL-slave gereed – Wanneer deze hoog is voor schrijven, geeft dit aan dat de slave gereed is om gegevens te accepteren, en wanneer deze hoog is voor lezen, geeft dit aan dat de gegevens geldig zijn.
AHB1_S_HRESP	UIT	AHBL-reactiestatus – Wanneer deze aan het einde van een transactie hoog wordt weergegeven, geeft dit aan dat de transactie met fouten is voltooid. Wanneer deze aan het einde van een transactie laag wordt weergegeven, geeft dit aan dat de transactie met succes is voltooid.
AHB1_S_HRDATA[31:0]	UIT	AHBL data lezen – Gegevens lezen van de slave naar de master
AHB1_S_HSEL	IN	AHBL-slaveselectie – Wanneer dit wordt bevestigd, is de slaaf de momenteel geselecteerde AHBL-slave op de AHB-bus.
AHB1_S_HADDR[31:0]	IN	AHBL-adres – byte-adres op de AHBL-interface
AHB1_S_HBURST[2:0]	IN	AHBL-burstlengte
AHB1_S_HSIZE[1:0]	IN	AHBL-overdrachtsgrootte – Geeft de grootte van de huidige overdracht aan (alleen 8/16/32 byte-transacties).
AHB1_S_HTRANS[1:0]	IN	AHBL-overdrachtstype – Geeft het overdrachtstype van de huidige transactie aan.
AHB1_S_HMASTLOCK	IN	AHBL-vergrendeling – Wanneer deze wordt bevestigd, maakt de huidige overdracht deel uit van een vergrendelde transactie.
AHB1_S_HWRITE	IN	AHBL schrijven – Indien hoog, geeft dit aan dat de huidige transactie een schrijfactie is. Indien laag: geeft aan dat de huidige transactie gelezen is.
AHB1_S_HREADY	IN	AHBL gereed – Indien hoog, geeft dit aan dat de slaaf klaar is om een ​​nieuwe transactie te accepteren.
AHB1_S_HWDATA[31:0]	IN	AHBL schrijfgegevens – Schrijf gegevens van de master naar de slave

Productondersteuning

Microsemi SoC Products Group ondersteunt haar producten met verschillende ondersteunende diensten, waaronder Customer Service, Customer Technical Support Center, een website, e-mail en wereldwijde verkoopkantoren. Deze bijlage bevat informatie over contact opnemen met Microsemi SoC Products Group en het gebruik van deze ondersteuningsdiensten.

Klantenservice 

Neem contact op met de klantenservice voor niet-technische productondersteuning, zoals productprijzen, productupgrades, update-informatie, bestelstatus en autorisatie.
Vanuit Noord-Amerika belt u 800.262.1060
Vanuit de rest van de wereld belt u 650.318.4460
Fax, overal ter wereld, 408.643.6913

Klantencentrum voor technische ondersteuning 

Microsemi SoC Products Group heeft zijn Customer Technical Support Center bemand met hoogopgeleide technici die u kunnen helpen bij het beantwoorden van uw hardware-, software- en ontwerpvragen over Microsemi SoC Products. Het Customer Technical Support Center besteedt veel tijd aan het maken van toepassingsnotities, antwoorden op algemene ontwerpcyclusvragen, documentatie van bekende problemen en diverse veelgestelde vragen. Bezoek daarom onze online bronnen voordat u contact met ons opneemt. Het is zeer waarschijnlijk dat we uw vragen al hebben beantwoord.

Technische ondersteuning 

Bezoek de klantenservice website (www.microsemi.com/soc/support/search/default.aspx) voor meer informatie en ondersteuning. Veel antwoorden beschikbaar op de doorzoekbare web bron omvatten diagrammen, illustraties en koppelingen naar andere bronnen op de webplaats.

Webplaats

U kunt door een verscheidenheid aan technische en niet-technische informatie bladeren op de SoC-startpagina op www.microsemi.com/soc.

Contact opnemen met het Customer Technical Support Center 

Hoogopgeleide ingenieurs bemannen het Technical Support Center. U kunt contact opnemen met het Technical Support Center via e-mail of via de Microsemi SoC Products Group webplaats.

E-mail

U kunt uw technische vragen naar ons e-mailadres sturen en antwoorden per e-mail, fax of telefoon ontvangen. Ook als u ontwerpproblemen heeft, kunt u uw ontwerp e-mailen files om hulp te krijgen. We houden het e-mailaccount de hele dag constant in de gaten. Zorg ervoor dat u bij het verzenden van uw verzoek uw volledige naam, bedrijfsnaam en uw contactgegevens vermeldt voor een efficiënte verwerking van uw verzoek. Het e-mailadres voor technische ondersteuning is soc_tech@microsemi.com.

Mijn zaken 

Klanten van Microsemi SoC Products Group kunnen technische cases online indienen en volgen door naar My Case te gaan

Buiten de VS 

Klanten die hulp nodig hebben buiten de Amerikaanse tijdzones kunnen contact opnemen met de technische ondersteuning via e-mail (soc_tech@microsemi.com) of neem contact op met een plaatselijk verkoopkantoor. Advertenties van verkoopkantoren zijn te vinden op www.microsemi.com/soc/company/contact/default.aspx.

ITAR technische ondersteuning

Neem voor technische ondersteuning voor RH- en RT-FPGA's die worden gereguleerd door International Traffic in Arms Regulations (ITAR) contact met ons op via soc_tech_itar@microsemi.com. U kunt ook binnen Mijn cases Ja selecteren in de vervolgkeuzelijst ITAR. Bezoek de ITAR voor een volledige lijst van door ITAR gereguleerde Microsemi FPGA's web pagina.

Microsemi Corporation (NASDAQ: MSCC) biedt een uitgebreid portfolio van halfgeleideroplossingen voor: lucht- en ruimtevaart, defensie en veiligheid; onderneming en communicatie; en industriële en alternatieve energiemarkten. Producten omvatten hoogwaardige, zeer betrouwbare analoge en RF-apparaten, gemengde signaal- en RF-geïntegreerde schakelingen, aanpasbare SoC's, FPGA's en complete subsystemen. Het hoofdkantoor van Microsemi is gevestigd in Aliso Viejo, Californië. Meer informatie op www.microsemi.com.

© 2014 Microsemi Corporation. Alle rechten voorbehouden. Microsemi en het Microsemi-logo zijn handelsmerken van Microsemi Corporation. Alle andere handelsmerken en dienstmerken zijn het eigendom van hun respectieve eigenaars.

Microsemi-hoofdkantoor
Eén onderneming, Aliso Viejo CA 92656 VS
Binnen de VS: +1 949-380-6100
Verkoop: +1 949-380-6136
Fax: +1 949-215-4996

Documenten / Bronnen

Microsemi SmartFusion2 FPGA Fabric DDR-controllerconfiguratie [pdf] Gebruikershandleiding SmartFusion2 FPGA Fabric DDR-controllerconfiguratie, SmartFusion2, FPGA Fabric DDR-controllerconfiguratie, controllerconfiguratie

Referenties

• Gebruiksaanwijzing