מיקראָסעמי סמאַרטפוסיאָן 2 פפּגאַ שטאָף דדר קאָנטראָללער קאַנפיגיעריישאַן באַניצער גייד

הקדמה

די SmartFusion2 FPGA האט צוויי עמבעדיד דדר קאַנטראָולערז - איינער צוטריטלעך דורך די MSS (MDDR) און די אנדערע בדעה פֿאַר דירעקט אַקסעס פֿון די FPGA שטאָף (FDDR). די MDDR און FDDR ביידע קאָנטראָלירן אַוועק-שפּאָן דדר מעמעריז.
צו גאָר קאַנפיגיער די Fabric DDR קאָנטראָללער איר מוזן:

1. ניצן די שטאָף פונדרויסנדיק זכּרון דדר קאָנטראָללער קאָנפיגוראַטאָר צו קאַנפיגיער די דדר קאָנטראָללער, אויסקלייַבן זייַן דאַטאַפּאַט ויטאָבוס צובינד (AXI אָדער AHBLite), און אויסקלייַבן די דדר זייגער אָפטקייַט ווי געזונט ווי די שטאָף דאַטאַפּאַט זייגער אָפטקייַט.
2. באַשטעטיק די רעגיסטרי וואַלועס פֿאַר די DDR קאָנטראָללער רעדזשיסטערז צו גלייַכן דיין פונדרויסנדיק DDR זכּרון קעראַקטעריסטיקס.
3. ינסטאַנטייט די Fabric DDR ווי אַ טייל פון אַ באַניצער אַפּלאַקיישאַן און מאַכן דאַטאַפּאַט קאַנעקשאַנז.
4. פאַרבינדן די APB קאַנפיגיעריישאַן צובינד פון די DDR קאָנטראָללער ווי דיפיינד דורך די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג.

שטאָף פונדרויסנדיק זכּרון דדר קאָנטראָללער קאָנפיגוראַטאָר

די פאַבריק פונדרויסנדיק זכּרון דדר (FDDR) קאָנפיגוראַטאָר איז געניצט צו קאַנפיגיער די קוילעלדיק דאַטאַפּאַט און די פונדרויסנדיק דדר זכּרון פּאַראַמעטערס פֿאַר די פאַבריק דדר קאָנטראָללער.

פיגורע 1-1 • FDDR קאָנפיגוראַטאָר איבערview

זכּרון סעטטינגס 

ניצן זכּרון סעטטינגס צו קאַנפיגיער דיין זכּרון אָפּציעס אין די MDDR.

• זכּרון טיפּ - LPDDR, DDR2 אָדער DDR3
• דאַטאַ ברייט - 32-ביסל, 16-ביסל אָדער 8-ביסל
• זייגער אָפטקייַט - קיין ווערט (דעצימאַל / פראַקשאַנאַל) אין די קייט פון 20 מהז צו 333 מהז
• סעקדעד ענייבאַלד ECC - ON אָדער OFF
• אַדרעס מאַפּינג – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

שטאָף צובינד סעטטינגס 

FPGA שטאָף צובינד - דאָס איז די דאַטן צובינד צווישן די FDDR און די FPGA פּלאַן. ווייַל די FDDR איז אַ זכּרון קאַנטראָולער, עס איז בדעה צו זיין אַ שקלאַף אויף אַן AXI אָדער AHB ויטאָבוס. דער בעל פון די ויטאָבוס ינישיאַץ ויטאָבוס טראַנזאַקשאַנז, וואָס זענען אין קער ינטערפּראַטאַד דורך די FDDR ווי זכּרון טראַנזאַקשאַנז און קאַמיונאַקייטיד צו די אַוועק-שפּאָן דדר זכּרון. FDDR שטאָף צובינד אָפּציעס זענען:

• ניצן אַן AXI-64 צובינד - איין בעל אַקסעס די FDDR דורך אַ 64-ביסל AXI צובינד.
• ניצן אַ איין אַהב-32 צובינד - איין בעל אַקסעס די FDDR דורך אַ איין 32-ביסל אַהב צובינד.
• ניצן צוויי אַהב-32 ינטערפייסיז - צוויי הארן אַקסעס די FDDR ניצן צוויי 32-ביסל אַהב ינטערפייסיז.

FPGA זייגער דיוויסאָר - ספּעציפיצירט די אָפטקייַט פאַרהעלטעניש צווישן די דדר קאָנטראָללער זייגער (CLK_FDDR) און די זייגער קאַנטראָולינג די שטאָף צובינד (CLK_FIC64). די CLK_FIC64 אָפטקייַט זאָל זיין גלייַך צו די AHB/AXI סאַבסיסטעם וואָס איז קאָננעקטעד צו די FDDR AHB/AXI ויטאָבוס צובינד. פֿאַר עקסampאויב איר האָבן אַ דדר באַראַן פליסנדיק ביי 200 מהז און דיין שטאָף / אַקסי סובסיסטעם לויפט ביי 100 מהז, איר מוזן אויסקלייַבן אַ דיווייזער פון 2 (פיגורע 1-2).

פיגורע 1-2 • שטאָף צובינד סעטטינגס - AXI צובינד און FDDR זייגער דיוויסאָר העסקעם

ניצן שטאָף PLL LOCK - אויב CLK_BASE איז מקור פון אַ פאַבריק CCC, איר קענען פאַרבינדן די שטאָף CCC LOCK רעזולטאַט צו די FDDR FAB_PLL_LOCK אַרייַנשרייַב. CLK_BASE איז נישט סטאַביל ביז די פאַבריק קקק לאַקס. דעריבער, מיקראָסעמי רעקאַמענדז אַז איר האַלטן די FDDR אין באַשטעטיק (ד"ה באַשטעטיקן די CORE_RESET_N אַרייַנשרייַב) ביז CLK_BASE איז סטאַביל. די LOCK רעזולטאַט פון די Fabric CCC ינדיקייץ אַז די Fabric CCC רעזולטאַט קלאַקס זענען סטאַביל. דורך קאָנטראָלירן די נוצן FAB_PLL_LOCK אָפּציע, איר קענען ויסשטעלן די FAB_PLL_LOCK אַרייַנשרייַב פּאָרט פון די FDDR. דערנאָך איר קענען פאַרבינדן די LOCK רעזולטאַט פון די Fabric CCC צו די FAB_PLL_LOCK אַרייַנשרייַב פון די FDDR.

יאָ דרייוו סטרענגטה 

סעלעקטירן איינער פון די פאלגענדע פאָר סטרענגקטס פֿאַר דיין DDR I/O ס:

• האַלב דרייוו סטרענגטה
• גאַנץ דרייוו סטרענגטה

דעפּענדינג אויף דיין דדר זכּרון טיפּ און די I/O סטרענגטה איר אויסקלייַבן, Libero SoC שטעלט די DDR I/O סטאַנדאַרד פֿאַר דיין FDDR סיסטעם ווי גייט:

דדר זכּרון טיפּ	האַלב דרייוו סטרענגטה	גאַנץ דרייוו סטרענגטה
דדר3	SSTL15I	SSTL15II
דדר2	SSTL18I	SSTL18II
LPDDR	לפּדרי	LPDRII

געבן ינטעראַפּץ 

די FDDR איז ביכולת צו כאַפּן ינטעראַפּץ ווען זיכער פּרעדעפינעד טנאָים זענען צופֿרידן. קוק געבן ינטעראַפּץ אין די FDDR קאַנפיגיערייטער אויב איר ווילט צו נוצן די ינטעראַפּץ אין דיין אַפּלאַקיישאַן.
דאָס יקספּאָוזיז די יבעררייַס סיגנאַלז אויף די FDDR בייַשפּיל. איר קענען פאַרבינדן די יבעררייַס סיגנאַלז ווי דיין פּלאַן ריקווייערז. די פאלגענדע ינטעראַפּטינג סיגנאַלז און זייער פּריקאַנדישאַנז זענען בארעכטיגט:

• FIC_INT - דזשענערייטאַד ווען עס איז אַ טעות אין די טראַנסאַקטיאָן צווישן די האר און די FDDR
• IO_CAL_INT - ינייבאַלז איר צו רעקאַליברירן DDR I/O ס דורך שרייבן צו DDR קאָנטראָללער רעדזשיסטערז דורך די APB קאַנפיגיעריישאַן צובינד. ווען קאַלאַבריישאַן איז גאַנץ, דעם יבעררייַס איז אויפגעשטאנען. פֿאַר דעטאַילס וועגן י / אָ רעקאַליבריישאַן, אָפּשיקן צו די Microsemi SmartFusion2 יוזערז גייד.
• PLL_LOCK_INT - ינדיקייץ אַז די FDDR FPLL איז פארשפארט
• PLL_LOCKLOST_INT - ינדיקייץ אַז די FDDR FPLL האט פאַרפאַלן שלאָס
• FDDR_ECC_INT - ינדיקייץ אַז אַ איין אָדער צוויי-ביסל טעות איז דיטעקטאַד

שטאָף זייגער אָפטקייַט 

זייגער אָפטקייַט כעזשבן באזירט אויף דיין קראַנט זייגער אָפטקייַט און זייגער דיווייזער, געוויזן אין מהז.
שטאָף זייגער פרעקווענסי (אין מהז) = זייגער פרעקווענסי / זייגער דיווייזער

זכּרון באַנדווידט 

זיקאָרן באַנדווידט כעזשבן באזירט אויף דיין קראַנט זייגער פרעקווענסי ווערט אין מבפּס.
זכּרון באַנדווידטה (אין מבפּס) = 2 * זייגער אָפטקייַט

גאַנץ באַנדווידט

גאַנץ באַנדווידט כעזשבן באזירט אויף דיין קראַנט זייגער אָפטקייַט, דאַטן ברייט און זייגער דיווייזער, אין מבפּס.
גאַנץ באַנדווידט (אין מבפּס) = (2 * זייגער אָפטקייַט * דאַטאַ ברייט) / זייגער דיוויסאָר

FDDR קאָנטראָללער קאַנפיגיעריישאַן

ווען איר נוצן די פאַבריק דדר קאָנטראָללער צו אַקסעס אַ פונדרויסנדיק דדר זכּרון, די דדר קאָנטראָללער מוזן זיין קאַנפיגיערד ביי רונטימע. דאָס איז דורכגעקאָכט דורך שרייבן קאַנפיגיעריישאַן דאַטן צו דעדאַקייטאַד דדר קאָנטראָללער קאַנפיגיעריישאַן רעדזשיסטערז. די קאַנפיגיעריישאַן דאַטע איז אָפענגיק אויף די קעראַקטעריסטיקס פון די פונדרויסנדיק דדר זכּרון און דיין אַפּלאַקיישאַן. דער אָפּטיילונג באשרייבט ווי צו אַרייַן די קאַנפיגיעריישאַן פּאַראַמעטערס אין די FDDR קאַנטראָולער קאַנפיגיערייטער און ווי די קאַנפיגיעריישאַן דאַטן זענען געראטן ווי אַ טייל פון די קוילעלדיק פּעריפעראַל יניטיאַליזאַטיאָן לייזונג. אָפּשיקן צו די פּעריפעראַל יניטיאַליזאַטיאָן באַניצער גייד פֿאַר דיטיילד אינפֿאָרמאַציע וועגן די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג.

שטאָף דדר קאָנטראָל רעדזשיסטערס 

די פאַבריק דדר קאָנטראָללער האט אַ גאַנג פון רעדזשיסטערז וואָס דאַרפֿן צו זיין קאַנפיגיערד ביי רונטימע. די קאַנפיגיעריישאַן וואַלועס פֿאַר די רעדזשיסטערז רעפּראַזענץ פאַרשידענע פּאַראַמעטערס (למשלample, DDR מאָדע, PHY ברייט, פּלאַצן מאָדע, ECC, עטק). פֿאַר דעטאַילס וועגן די דדר קאָנטראָללער קאַנפיגיעריישאַן רעדזשיסטערז, אָפּשיקן צו די Microsemi SmartFusion2 באַניצער גייד.

שטאָף דדר רעדזשיסטערס קאַנפיגיעריישאַן 

ניצן די מעמאָרי יניטיאַליזאַטיאָן (פיגורע 2-1) און זכּרון טיימינג (פיגורע 2-2) טאַבס צו אַרייַן פּאַראַמעטערס וואָס שטימען צו דיין דדר זכּרון און אַפּלאַקיישאַן. וואַלועס איר אַרייַן אין די טאַבס זענען אויטאָמאַטיש איבערגעזעצט צו די צונעמען רעגיסטרירן וואַלועס. ווען איר גיט אַ ספּעציפיש פּאַראַמעטער, די קאָראַספּאַנדינג רעגיסטרירן איז דיסקרייבד אין די רעגיסטרי באַשרייַבונג פֿענצטער (פיגורע 1-1 אויף בלאַט 4).

פיגורע 2-1 • FDDR קאַנפיגיעריישאַן - זכּרון יניטיאַליזאַטיאָן טאַב

פיגורע 2-2 • FDDR קאַנפיגיעריישאַן - זכּרון טיימינג טאַב

ימפּאָרטינג DDR קאָנפיגוראַטיאָן Files

אין אַדישאַן צו אַרייַן DDR זכּרון פּאַראַמעטערס ניצן די זכּרון יניטיאַליזאַטיאָן און טיימינג טאַבס, איר קענען אַרייַנפיר DDR רעגיסטרירן וואַלועס פֿון אַ file. צו טאָן דאָס, גיט די אַרייַנפיר קאָנפיגוראַטיאָן קנעפּל און נאַוויגירן צו די טעקסט file מיט DDR רעגיסטרירן נעמען און וואַלועס. פיגורע 2-3 ווייזט די אַרייַנפיר קאַנפיגיעריישאַן סינטאַקס.

פיגורע 2-3 • דדר רעגיסטרירן קאַנפיגיעריישאַן File סינטאַקס

באַמערקונג: אויב איר קלייַבן צו אַרייַנפיר רעגיסטרירן וואַלועס אלא ווי אַרייַן זיי מיט די GUI, איר מוזן ספּעציפיצירן אַלע נייטיק רעגיסטרירן וואַלועס. אָפּשיקן צו די SmartFusion2 באַניצער גייד פֿאַר פרטים

עקספּאָרטינג DDR קאָנפיגוראַטיאָן Files

איר קענען אויך אַרויספירן די קראַנט רעגיסטרירן קאַנפיגיעריישאַן דאַטן אין אַ טעקסט file. דאס file וועט אַנטהאַלטן רעגיסטרירט וואַלועס וואָס איר האָט ימפּאָרטיד (אויב קיין) און די וואָס זענען קאַמפּיוטאַד פֿון GUI פּאַראַמעטערס וואָס איר האָט אריין אין דעם דיאַלאָג קעסטל.
אויב איר ווילן צו ופמאַכן ענדערונגען וואָס איר האָט געמאכט אין די DDR רעגיסטרירן קאַנפיגיעריישאַן, איר קענען טאָן דאָס מיט ריסטאָר דיפאָלט. דאָס דיליץ אַלע רעגיסטרירט קאַנפיגיעריישאַן דאַטן און איר מוזן אַרייַנפיר אָדער ווידער אַרייַן די דאַטן. די דאַטן זענען באַשטעטיק צו די ייַזנוואַרג באַשטעטיק וואַלועס.

דזשענערייטאַד דאַטאַ 

דריקט OK צו דזשענערייט די קאַנפיגיעריישאַן. באַזירט אויף דיין אַרייַנשרייַב אין די אַלגעמיינע, זכּרון טיימינג און זכּרון יניטיאַליזאַטיאָן טאַבס, די FDDR קאָנפיגוראַטאָר קאַמפּיוץ וואַלועס פֿאַר אַלע DDR קאַנפיגיעריישאַן רעדזשיסטערז און עקספּאָרץ די וואַלועס אין דיין פירמוואַרע פּרויעקט און סימיאַליישאַן. fileס. ד י עקספארטירטע file סינטאַקס איז געוויזן אין פיגורע 2-4.

פיגורע 2-4 • עקספּאָרטעד דדר רעגיסטרירן קאַנפיגיעריישאַן File סינטאַקס

פירמוואַרע

ווען איר דזשענערייט די SmartDesign, די פאלגענדע files זענען דזשענערייטאַד אין די / פירמוואַרע / drivers_config/sys_config וועגווייַזער. די files זענען פארלאנגט פֿאַר די CMSIS פירמוואַרע האַרץ צו צונויפנעמען רעכט און אַנטהאַלטן אינפֿאָרמאַציע וועגן דיין קראַנט פּלאַן, אַרייַנגערעכנט פּעריפעראַל קאַנפיגיעריישאַן דאַטן און זייגער קאַנפיגיעריישאַן אינפֿאָרמאַציע פֿאַר די MSS. טאָן ניט רעדאַגירן די fileס מאַניואַלי, ווי זיי זענען ריקריייטיד יעדער מאָל דיין וואָרצל פּלאַן איז רידזשענערייטיד.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h - MDDR קאַנפיגיעריישאַן דאַטן.
• sys_config_fddr_define.h - FDDR קאַנפיגיעריישאַן דאַטן.
• sys_config_mss_clocks.h - MSS קלאַקס קאַנפיגיעריישאַן

סימיאַליישאַן

ווען איר דזשענערייט די SmartDesign פֿאַרבונדן מיט דיין MSS, די פאלגענדע סימיאַליישאַן files זענען דזשענערייטאַד אין די / סימיאַליישאַן וועגווייַזער:

• test.bfm - BFM אויף שפּיץ file וואָס איז ערשטער עקסאַקיוטאַד בעשאַס קיין סימיאַליישאַן וואָס עקסערסייזיז די SmartFusion2 MSS Cortex-M3 פּראַסעסער. עס עקסאַקיוץ פּעריפעראַל_יניט.בפם און באַניצער.בפם, אין אַז סדר.
• peripheral_init.bfm - כּולל די BFM פּראָצעדור וואָס עמולאַטעס די CMSIS :: SystemInit () פֿונקציע לויפן אויף די Cortex-M3 איידער איר אַרייַן די הויפּט () פּראָצעדור. עס קאַפּיז די קאַנפיגיעריישאַן דאַטן פֿאַר קיין פּעריפעראַל געניצט אין די פּלאַן צו די ריכטיק פּעריפעראַל קאַנפיגיעריישאַן רעדזשיסטערז און דעמאָלט ווייץ פֿאַר אַלע די פּעריפעראַלס צו זיין גרייט איידער באַשטעטיקן אַז דער באַניצער קענען נוצן די פּעריפעראַלס.
• FDDR_init.bfm - כּולל BFM שרייַבן קאַמאַנדז וואָס סימולירן שרייבט פון די פאַבריק דדר קאַנפיגיעריישאַן רעגיסטרירן דאַטן וואָס איר האָט אריין (ניצן די עדיט רעדזשיסטערס דיאַלאָג קעסטל) אין די דדר קאָנטראָללער רעדזשיסטערז.
• user.bfm - בדעה פֿאַר באַניצער קאַמאַנדז. איר קענען סימולירן די דאַטאַפּאַט דורך אַדינג דיין אייגענע BFM קאַמאַנדז אין דעם file. קאַמאַנדז אין דעם file וועט זיין עקסאַקיוטאַד נאָך Peripheral_init.bfm איז געענדיקט.

ניצן די fileאין אויבן, די קאַנפיגיעריישאַן דרך איז סימיאַלייטיד אויטאָמאַטיש. איר נאָר דאַרפֿן צו רעדאַגירן די user.bfm file צו סימולירן די דאַטאַפּאַט. טאָן ניט רעדאַגירן די test.bfm, peripheral_init.bfm אָדער MDDR_init.bfm fileס ווי די files זענען ריקריייטיד יעדער מאָל דיין וואָרצל פּלאַן איז רידזשענערייטיד.

שטאָף דדר קאַנפיגיעריישאַן פּאַט 

די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג ריקווייערז אַז, אין אַדישאַן צו ספּעציפיצירן די Fabric DDR קאַנפיגיעריישאַן רעגיסטרירן וואַלועס, איר קאַנפיגיער די APB קאַנפיגיעריישאַן דאַטן דרך אין די MSS (FIC_2). די SystemInit () פֿונקציע שרייבט די דאַטן צו די FDDR קאַנפיגיעריישאַן רעדזשיסטערז דורך די FIC_2 APB צובינד.

באַמערקונג: אויב איר נוצן סיסטעם בילדער, די קאַנפיגיעריישאַן דרך איז באַשטימט און אויטאָמאַטיש קאָננעקטעד.

פיגורע 2-5 • FIC_2 קאָנפיגוראַטאָר איבערview

צו קאַנפיגיער די FIC_2 צובינד:

1. עפֿענען די FIC_2 קאָנפיגוראַטאָר דיאַלאָג (פיגורע 2-5) פֿון די MSS קאָנפיגוראַטאָר.
2. סעלעקטירן דעם איניציאליזירן פּעריפעראַלס ניצן קאָרטעקס-מ3 אָפּציע.
3. מאַכן זיכער אַז די MSS DDR איז אָפּגעשטעלט, ווי אויך די Fabric DDR / SERDES בלאַקס אויב איר נוצן זיי.
4. דריקט OK צו ראַטעווען דיין סעטטינגס. דאָס יקספּאָוזיז די FIC_2 קאַנפיגיעריישאַן פּאָרץ (זייגער, באַשטעטיק און אַפּב ויטאָבוס ינטערפייסיז), ווי געוויזן אין פיגורע 2-6.
5. דזשענערייט די MSS. די FIC_2 פּאָרץ (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK און FIC_2_APB_M_RESET_N) זענען איצט יקספּאָוזד צו די MSS צובינד און קענען זיין קאָננעקטעד צו CoreSF2Config און CoreSF2Reset לויט די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג באַשרייַבונג

פיגורע 2-6 • FIC_2 פּאָרץ

פּאָרט באַשרייַבונג

FDDR קאָר פּאָרץ 

טיש 3-1 • FDDR קאָר פּאָרץ

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
CORE_RESET_N	IN	FDDR קאָנטראָללער באַשטעטיק
CLK_BASE	IN	FDDR שטאָף צובינד זייגער
FPLL_LOCK	OUT	FDDR PLL לאַק רעזולטאַט - הויך ווען FDDR PLL איז פארשפארט
CLK_BASE_PLL_LOCK	IN	שטאָף PLL לאַק אַרייַנשרייַב. דער אַרייַנשרייַב איז יקספּאָוזד בלויז ווען די נוצן FAB_PLL_LOCK אָפּציע איז אויסגעקליבן.

יבעררייַסן פּאָרץ

די גרופּע פון ​​פּאָרץ איז יקספּאָוזד ווען איר אויסקלייַבן די געבן ינטעראַפּץ אָפּציע.

טיש 3-2 • יבעררייַסן פּאָרץ

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
PLL_LOCK_INT	OUT	טענהט ווען FDDR PLL לאַקס.
PLL_LOCKLOST_INT	OUT	באַשטעטיקט ווען FDDR PLL שלאָס איז פאַרפאַלן.
ECC_INT	OUT	טענהט ווען אַן ECC געשעעניש אַקערז.
IO_CALIB_INT	OUT	באַשטעטיקט ווען איך / אָ קאַלאַבריישאַן איז גאַנץ.
FIC_INT	OUT	באַשטעטיקט ווען עס איז אַ טעות אין די אַהב / אַקסי פּראָטאָקאָל אויף די שטאָף צובינד.

APB3 קאָנפיגוראַטיאָן צובינד 

טיש 3-3 • אַפּב3 קאָנפיגוראַטיאָן צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
APB_S_PENABLE	IN	Slave Enable
APB_S_PSEL	IN	שקלאַף אויסקלייַבן
APB_S_PWRITE	IN	שרייב געבן
APB_S_PADDR[10:2]	IN	אַדרעס
APB_S_PWDATA[15:0]	IN	שרייב דאַטאַ
APB_S_PREADY	OUT	שקלאַף גרייט
APB_S_PSLVERR	OUT	שקלאַף טעות
APB_S_PRDATA[15:0]	OUT	לייענען דאַטאַ
APB_S_PRESET_N	IN	Slave Reset
APB_S_PCLK	IN	זייגער

DDR PHY צובינד 

טיש 3-4 • DDR PHY צובינד 

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
FDDR_CAS_N	OUT	DRAM CASN
FDDR_CKE	OUT	DRAM CKE
FDDR_CLK	OUT	זייגער, פּ זייַט
FDDR_CLK_N	OUT	זייגער, ן זייט
FDDR_CS_N	OUT	DRAM CSN
FDDR_ODT	OUT	DRAM ODT
FDDR_RAS_N	OUT	DRAM RASN
FDDR_RESET_N	OUT	DRAM באַשטעטיק פֿאַר DDR3
FDDR_WE_N	OUT	DRAM WEN
FDDR_ADDR[15:0]	OUT	דראַם אַדרעס ביטן
FDDR_BA[2:0]	OUT	דראַם באַנק אַדרעס
FDDR_DM_RDQS[4:0]	ינאָוט	דראַם דאַטאַ מאַסקע
FDDR_DQS[4:0]	ינאָוט	דראַם דאַטאַ סטראָבע ינפּוט / רעזולטאַט - פּ זייַט
FDDR_DQS_N[4:0]	ינאָוט	דראַם דאַטאַ סטראָבע ינפּוט / רעזולטאַט - N זייַט
FDDR_DQ[35:0]	ינאָוט	DRAM דאַטן אַרייַנשרייַב / רעזולטאַט
FDDR_FIFO_WE_IN[2:0]	IN	FIFO אין סיגנאַל
FDDR_FIFO_WE_OUT[2:0]	OUT	FIFO אויס סיגנאַל
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	ינאָוט	דראַם דאַטאַ מאַסקע
FDDR_DQS ([3:0]/[1:0]/[0])	ינאָוט	דראַם דאַטאַ סטראָבע ינפּוט / רעזולטאַט - פּ זייַט
FDDR_DQS_N ([3:0]/[1:0]/[0])	ינאָוט	דראַם דאַטאַ סטראָבע ינפּוט / רעזולטאַט - N זייַט
FDDR_DQ ([31:0]/[15:0]/[7:0])	ינאָוט	DRAM דאַטן אַרייַנשרייַב / רעזולטאַט
FDDR_DQS_TMATCH_0_IN	IN	FIFO אין סיגנאַל
FDDR_DQS_TMATCH_0_OUT	OUT	FIFO אויס סיגנאַל
FDDR_DQS_TMATCH_1_IN	IN	FIFO אין סיגנאַל (בלויז 32-ביסל)
FDDR_DQS_TMATCH_1_OUT	OUT	FIFO אויס סיגנאַל (בלויז 32-ביסל)
FDDR_DM_RDQS_ECC	ינאָוט	דראַם ECC דאַטאַ מאַסקע
FDDR_DQS_ECC	ינאָוט	דראַם ECC דאַטאַ סטראָבע ינפּוט / רעזולטאַט - פּ זייַט
FDDR_DQS_ECC_N	ינאָוט	דראַם ECC דאַטאַ סטראָבע ינפּוט / רעזולטאַט - N זייַט
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	ינאָוט	DRAM ECC דאַטאַ ינפּוט / רעזולטאַט
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO אין סיגנאַל
FDDR_DQS_TMATCH_ECC_OUT	OUT	ECC FIFO אַרויס סיגנאַל (בלויז 32-ביסל)

באַמערקונג: פּאָרט ווידטס פֿאַר עטלעכע פּאָרץ טוישן דיפּענדינג אויף די סעלעקציע פון ​​די PHY ברייט. די נאָוטיישאַן "[אַ: 0] / [ב: 0] / [ק: 0]" איז געניצט צו באַצייכענען אַזאַ פּאָרץ, ווו "[אַ: 0]" רעפערס צו די פּאָרט ברייט ווען אַ 32-ביסל PHY ברייט איז אויסגעקליבן , "[ב:0]" קאָראַספּאַנדז צו אַ 16-ביסל PHY ברייט, און "[c:0]" קאָראַספּאַנדז צו אַ 8-ביסל PHY ברייט.

AXI ויטאָבוס צובינד 

טיש 3-5 • AXI Bus Interface

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
AXI_S_AWREADY	OUT	שרייב אַדרעס גרייט
AXI_S_WREADY	OUT	שרייב אַדרעס גרייט
AXI_S_BID[3:0]	OUT	ענטפער ID
AXI_S_BRESP[1:0]	OUT	שרייב ענטפער
AXI_S_BVALID	OUT	שרייב ענטפער גילטיק
AXI_S_ARREADY	OUT	לייענען אַדרעס גרייט
AXI_S_RID[3:0]	OUT	לייענען ID Tag
AXI_S_RRRESP[1:0]	OUT	לייענען ענטפער
AXI_S_RDATA[63:0]	OUT	לייענען דאַטן
AXI_S_RLAST	OUT	לייענען לעצטע - דער סיגנאַל ינדיקייץ די לעצטע אַריבערפירן אין אַ לייענען פּלאַצן.
AXI_S_RVALID	OUT	לייענען אַדרעס גילטיק
AXI_S_AWID[3:0]	IN	שרייב אַדרעס שייַן
AXI_S_AWADDR[31:0]	IN	שרייב אַדרעס
AXI_S_AWLEN[3:0]	IN	פּלאַצן לענג
AXI_S_AWSIZE[1:0]	IN	פּלאַצן גרייס
AXI_S_AWBURST[1:0]	IN	פּלאַצן טיפּ
AXI_S_AWLOCK[1:0]	IN	לאַק טיפּ - דער סיגנאַל גיט נאָך אינפֿאָרמאַציע וועגן די אַטאָמישע קעראַקטעריסטיקס פון די אַריבערפירן.
AXI_S_AWVALID	IN	שרייב אַדרעס גילטיק
AXI_S_WID[3:0]	IN	שרייב דאַטאַ שייַן tag
AXI_S_WDATA[63:0]	IN	שרייב דאַטן
AXI_S_WSTRB[7:0]	IN	שרייב סטראָבעס
AXI_S_WLAST	IN	שרייב לעצטע
AXI_S_WVALID	IN	שרייב גילטיק
AXI_S_BREADY	IN	שרייב גרייט
AXI_S_ARID[3:0]	IN	לייענען אַדרעס שייַן
AXI_S_ARADDR[31:0]	IN	לייענען אַדרעס
AXI_S_ARLEN[3:0]	IN	פּלאַצן לענג
AXI_S_ARSIZE[1:0]	IN	פּלאַצן גרייס
AXI_S_ARBURST[1:0]	IN	פּלאַצן טיפּ
AXI_S_ARLOCK[1:0]	IN	לאַק טיפּ
AXI_S_ARVALID	IN	לייענען אַדרעס גילטיק
AXI_S_RREADY	IN	לייענען אַדרעס גרייט
פּאָרט נאָמען	ריכטונג	באַשרייַבונג
AXI_S_CORE_RESET_N	IN	MDDR גלאבאלע באַשטעטיק
AXI_S_RMW	IN	ינדיקייץ צי אַלע ביטעס פון אַ 64-ביסל שטעג זענען גילטיק פֿאַר אַלע ביץ פון אַ AXI אַריבערפירן. ינדיקייץ אַז אַלע ביטעס אין אַלע ביץ זענען גילטיק אין די פּלאַצן און די קאָנטראָללער זאָל פעליקייַט צו שרייַבן קאַמאַנדז. ינדיקייץ אַז עטלעכע ביטעס זענען פאַרקריפּלט און די קאָנטראָללער זאָל פעליקייַט צו RMW קאַמאַנדז. דעם איז קלאַסאַפייד ווי אַ AXI שרייַבן אַדרעס קאַנאַל סיידבאַנד סיגנאַל און איז גילטיק מיט די AWVALID סיגנאַל. בלויז געניצט ווען ECC איז ענייבאַלד.

AHB0 ויטאָבוס צובינד 

טיש 3-6 • אַהב0 ויטאָבוס צובינד 

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
AHB0_S_HREADYOUT	OUT	AHBL שקלאַף גרייט - ווען הויך פֿאַר אַ שרייַבן ינדיקייץ די שקלאַף איז גרייט צו אָננעמען דאַטן און ווען הויך פֿאַר אַ לייענען ינדיקייץ אַז דאַטן זענען גילטיק.
AHB0_S_HRESP	OUT	AHBL ענטפער סטאַטוס - ווען געטריבן הויך אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט מיט ערראָרס. ווען געטריבן נידעריק אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט הצלחה.
AHB0_S_HRDATA[31:0]	OUT	AHBL לייענען דאַטן - לייענען דאַטן פון די שקלאַף צו די בעל
AHB0_S_HSEL	IN	אַהבל שקלאַף אויסקלייַבן - ווען עס איז באשטעטיקט, די שקלאַף איז דער דערווייַל אויסגעקליבן אַהבל שקלאַף אויף די אַהב ויטאָבוס.
AHB0_S_HADDR[31:0]	IN	AHBL אַדרעס - בייט אַדרעס אויף די AHBL צובינד
AHB0_S_HBURST[2:0]	IN	אַהבל פּלאַצן לענג
AHB0_S_HSIZE[1:0]	IN	AHBL אַריבערפירן גרייס - ינדיקייץ די גרייס פון דעם קראַנט אַריבערפירן (בלויז 8/16/32 בייט טראַנזאַקשאַנז)
AHB0_S_HTRANS[1:0]	IN	AHBL אַריבערפירן טיפּ - ינדיקייץ די אַריבערפירן טיפּ פון די קראַנט טראַנסאַקטיאָן.
AHB0_S_HMASTLOCK	IN	AHBL שלאָס - אויב די קראַנט אַריבערפירן איז אַ טייל פון אַ פארשפארט טראַנסאַקטיאָן.
AHB0_S_HWRITE	IN	AHBL שרייַבן - ווען הויך ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ שרייַבן. ווען נידעריק ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ לייענען.
AHB0_S_HREADY	IN	AHBL גרייט - ווען הויך, ינדיקייץ אַז דער שקלאַף איז גרייט צו אָננעמען אַ נייַע טראַנסאַקטיאָן.
AHB0_S_HWDATA[31:0]	IN	AHBL שרייַבן דאַטן - שרייב דאַטן פון די בעל צו די שקלאַף

AHB1 ויטאָבוס צובינד 

טיש 3-7 • אַהב1 ויטאָבוס צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
AHB1_S_HREADYOUT	OUT	AHBL שקלאַף גרייט - ווען הויך פֿאַר אַ שרייַבן, ינדיקייץ דער שקלאַף איז גרייט צו אָננעמען דאַטן, און ווען הויך פֿאַר אַ לייענען, ינדיקייץ אַז דאַטן זענען גילטיק.
AHB1_S_HRESP	OUT	AHBL ענטפער סטאַטוס - ווען געטריבן הויך אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט מיט ערראָרס. ווען געטריבן נידעריק אין די סוף פון אַ טראַנסאַקטיאָן, ינדיקייץ אַז די טראַנסאַקטיאָן איז דורכגעקאָכט הצלחה.
AHB1_S_HRDATA[31:0]	OUT	AHBL לייענען דאַטן - לייענען דאַטן פון די שקלאַף צו די בעל
AHB1_S_HSEL	IN	אַהבל שקלאַף אויסקלייַבן - ווען עס איז באשטעטיקט, די שקלאַף איז דער דערווייַל אויסגעקליבן אַהבל שקלאַף אויף די אַהב ויטאָבוס.
AHB1_S_HADDR[31:0]	IN	AHBL אַדרעס - בייט אַדרעס אויף די AHBL צובינד
AHB1_S_HBURST[2:0]	IN	אַהבל פּלאַצן לענג
AHB1_S_HSIZE[1:0]	IN	AHBL אַריבערפירן גרייס - ינדיקייץ די גרייס פון דעם קראַנט אַריבערפירן (בלויז 8/16/32 בייט טראַנזאַקשאַנז).
AHB1_S_HTRANS[1:0]	IN	AHBL אַריבערפירן טיפּ - ינדיקייץ די אַריבערפירן טיפּ פון די קראַנט טראַנסאַקטיאָן.
AHB1_S_HMASTLOCK	IN	AHBL שלאָס - ווען אַססיסטעד, די קראַנט אַריבערפירן איז טייל פון אַ פארשפארט טראַנסאַקטיאָן.
AHB1_S_HWRITE	IN	AHBL שרייַבן - ווען הויך, ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ שרייַבן. ווען נידעריק, ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ לייענען.
AHB1_S_HREADY	IN	AHBL גרייט - ווען הויך, ינדיקייץ אַז דער שקלאַף איז גרייט צו אָננעמען אַ נייַע טראַנסאַקטיאָן.
AHB1_S_HWDATA[31:0]	IN	AHBL שרייַבן דאַטן - שרייב דאַטן פון די בעל צו די שקלאַף

פּראָדוקט שטיצן

Microsemi SoC Products Group שטיצט זייַן פּראָדוקטן מיט פאַרשידן שטיצן באַדינונגס, אַרייַנגערעכנט קונה סערוויס, קונה טעכניש שטיצן צענטער, webפּלאַץ, עלעקטראָניש פּאָסט און ווערלדווייד פארקויפונג אָפאַסיז. דער אַפּפּענדיקס כּולל אינפֿאָרמאַציע וועגן קאָנטאַקט Microsemi SoC פּראָדוקטן גרופע און ניצן די שטיצן באַדינונגס.

קונה סערוויס 

קאָנטאַקט קונה סערוויס פֿאַר ניט-טעכניש פּראָדוקט שטיצן, אַזאַ ווי פּראָדוקט פּרייסינג, פּראָדוקט אַפּגריידז, דערהייַנטיקן אינפֿאָרמאַציע, סדר סטאַטוס און דערלויבעניש.
פֿון צפון אַמעריקע, רופן 800.262.1060
פון די רעשט פון דער וועלט, רופן 650.318.4460
פאַקס, פֿון ערגעץ אין דער וועלט, 408.643.6913

קונה טעכניש שטיצן צענטער 

Microsemi SoC פּראָדוקץ גרופע סטאַפּס זיין קונה טעכניש שטיצן צענטער מיט העכסט באָקע ענדזשאַנירז וואָס קענען העלפֿן ענטפֿערן דיין ייַזנוואַרג, ווייכווארג און פּלאַן פֿראגן וועגן Microsemi SoC פּראָדוקטן. דער קונה טעכניש שטיצן צענטער ספּענדז אַ פּלאַץ פון צייט צו שאַפֿן אַפּלאַקיישאַן הערות, ענטפֿערס צו פּראָסט פּלאַן ציקל פֿראגן, דאַקיומענטיישאַן פון באַוווסט ישוז און פאַרשידן FAQ. אַזוי, איידער איר קאָנטאַקט אונדז, ביטע באַזוכן אונדזער אָנליין רעסורסן. עס איז זייער מסתּמא אַז מיר האָבן שוין געענטפערט דיין פֿראגן.

טעכניש שטיצן 

באַזוכן די קונה סופּפּאָרט webפּלאַץ (www.microsemi.com/soc/support/search/default.aspx) פֿאַר מער אינפֿאָרמאַציע און שטיצן. פילע ענטפֿערס בנימצא אויף די זוך web מיטל אַרייַננעמען דייאַגראַמז, אילוסטראציעס און לינקס צו אנדערע רעסורסן אויף די webפּלאַץ.

Webפּלאַץ

איר קענען בלעטער אַ פאַרשיידנקייַט פון טעכניש און ניט-טעכניש אינפֿאָרמאַציע אויף די SoC היים בלאַט www.microsemi.com/soc.

קאָנטאַקט די קונה טעכניש שטיצן צענטער 

העכסט באָקע ענדזשאַנירז שטעקן די טעכניש שטיצן צענטער. די טעכניש שטיצן צענטער קענען זיין קאָנטאַקטעד דורך E- בריוו אָדער דורך די Microsemi SoC פּראָדוקטן גרופע webפּלאַץ.

בליצפּאָסט

איר קענען יבערגעבן דיין טעכניש פֿראגן צו אונדזער E- בריוו אַדרעס און באַקומען ענטפֿערס צוריק דורך E- בריוו, פאַקס אָדער טעלעפאָן. אויך, אויב איר האָבן פּלאַן פּראָבלעמס, איר קענען E- בריוו דיין פּלאַן fileס צו באַקומען הילף. מיר קעסיידער מאָניטאָר די E- בריוו חשבון איבער דעם טאָג. ווען איר שיקן דיין בקשה צו אונדז, ביטע זיין זיכער צו אַרייַננעמען דיין פול נאָמען, פירמע נאָמען און דיין קאָנטאַקט אינפֿאָרמאַציע פֿאַר עפעקטיוו פּראַסעסינג פון דיין בקשה. די טעכניש שטיצן בליצפּאָסט אַדרעס איז soc_tech@microsemi.com.

מייַן קאַסעס 

קאַסטאַמערז פון Microsemi SoC פּראָדוקץ גרופע קענען פאָרלייגן און שפּור טעכניש קאַסעס אָנליין דורך גיין צו מייַן קאַסע

אַרויס די יו 

קוסטאָמערס וואָס דאַרפֿן הילף אַרויס די יו. עס. צייט זאָנעס קענען אָדער קאָנטאַקט טעכניש שטיצן דורך E- בריוו (soc_tech@microsemi.com) אָדער קאָנטאַקט אַ היגע פארקויפונג אָפיס. פארקויפונג אָפיס ליסטינגס קענען זיין געפֿונען אין www.microsemi.com/soc/company/contact/default.aspx.

ITAR טעכניש שטיצן

פֿאַר טעכניש שטיצן אויף RH און RT FPGAs וואָס זענען רעגיאַלייטאַד דורך ינטערנאַטיאָנאַל טראַפיק אין געווער רעגולאַטיאָנס (ITAR), קאָנטאַקט אונדז דורך soc_tech_itar@microsemi.com. אַלטערנאַטיוועלי, אין מיין קאַסעס, סעלעקטירן יאָ אין די ITAR פאַל-אַראָפּ רשימה. פֿאַר אַ גאַנץ רשימה פון ITAR-רעגיאַלייטאַד מיקראָסעעמי פפּגאַ, באַזוכן די ITAR web בלאַט.

מיקראָסעמי קאָרפּאָראַטיאָן (NASDAQ: MSCC) אָפפערס אַ פולשטענדיק פּאָרטפעל פון סעמיקאַנדאַקטער סאַלושאַנז פֿאַר: עראָוספּייס, פאַרטיידיקונג און זיכערהייט; פאַרנעמונג און קאָמוניקאַציע; און ינדאַסטריאַל און אנדער ברירה ענערגיע מארקפלעצער. פּראָדוקטן אַרייַננעמען הויך-פאָרשטעלונג, הויך-פאַרלאָזלעך אַנאַלאָג און רף דעוויסעס, געמישט סיגנאַל און רף ינאַגרייטיד סערקאַץ, קוסטאָמיזאַבלע סאָקס, FPGAs און גאַנץ סאַבסיסטאַמז. מיקראָסעמי איז כעדקאָרטערד אין Aliso Viejo, קאַליפאָרניאַ. לערן מער ביי www.microsemi.com.

© 2014 מיקראָסעמי קאָרפּאָראַטיאָן. אלע רעכטן רעזערווירט. מיקראָסעמי און די מיקראָסעמי לאָגאָ זענען טריידמאַרקס פון מיקראָסעמי קאָרפּאָראַטיאָן. אַלע אנדערע טריידמאַרקס און דינסט מאַרקס זענען די פאַרמאָג פון זייער ריספּעקטיוו אָונערז.

מיקראָסעמי קאָרפּאָראַטע הויפּטקוואַרטיר
איין ענטערפּרייז, Aliso Viejo CA 92656 USA
אין די USA: +1 949-380-6100
פֿאַרקויף: +1 949-380-6136
פאַקס: +1 949-215-4996

דאָקומענטן / רעסאָורסעס

Microsemi SmartFusion2 FPGA שטאָף דדר קאָנטראָללער קאַנפיגיעריישאַן [pdfבאַניצער גייד SmartFusion2 FPGA שטאָף דדר קאָנטראָללער קאַנפיגיעריישאַן, SmartFusion2, FPGA שטאָף דדר קאָנטראָללער קאַנפיגיעריישאַן, קאָנטראָללער קאַנפיגיעריישאַן

רעפערענצן

• באַניצער מאַנואַל