Microsemi SmartFusion2 FPGA Fabric DDR Controller Configuration User Guide

Indledning

SmartFusion2 FPGA har to indlejrede DDR-controllere – en tilgængelig via MSS (MDDR) og den anden beregnet til direkte adgang fra FPGA Fabric (FDDR). MDDR og FDDR styrer begge off-chip DDR-hukommelser.
For fuldt ud at konfigurere Fabric DDR-controlleren skal du:

1. Brug Fabric External Memory DDR Controller Configurator til at konfigurere DDR-controlleren, vælg dens datapath-busgrænseflade (AXI eller AHBLite), og vælg DDR-clockfrekvensen såvel som fabric datapath-clockfrekvensen.
2. Indstil registerværdierne for DDR-controllerregistrene, så de matcher dine eksterne DDR-hukommelseskarakteristika.
3. Instantiér Fabric DDR som en del af en brugerapplikation og lav datastiforbindelser.
4. Tilslut DDR-controllerens APB-konfigurationsinterface som defineret af Peripheral Initialization-løsningen.

Fabric Ekstern Hukommelse DDR Controller Configurator

Fabric External Memory DDR (FDDR) Configurator bruges til at konfigurere den overordnede datasti og de eksterne DDR-hukommelsesparametre for Fabric DDR-controlleren.

Figur 1-1 • FDDR Configurator Overview

Hukommelsesindstillinger 

Brug Hukommelsesindstillinger til at konfigurere dine hukommelsesindstillinger i MDDR.

• Hukommelsestype – LPDDR, DDR2 eller DDR3
• Databredde – 32-bit, 16-bit eller 8-bit
• Urfrekvens – Enhver værdi (decimal/brøk) i intervallet 20 MHz til 333 MHz
• SECDED Aktiveret ECC – TIL eller FRA
• Adressekortlægning – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

Indstillinger for stofgrænseflade 

FPGA Fabric Interface – Dette er datagrænsefladen mellem FDDR og FPGA-designet. Fordi FDDR er en hukommelsescontroller, er den beregnet til at være en slave på en AXI- eller AHB-bus. Bussens Master initierer bustransaktioner, som igen fortolkes af FDDR som hukommelsestransaktioner og kommunikeres til off-chip DDR-hukommelsen. FDDR stof interface muligheder er:

• Brug af en AXI-64-grænseflade – Én master får adgang til FDDR'en gennem en 64-bit\AXI-grænseflade.
• Brug af en enkelt AHB-32-grænseflade – Én master får adgang til FDDR'en gennem en enkelt 32-bit AHB-grænseflade.
• Brug af to AHB-32-grænseflader – To mastere får adgang til FDDR ved hjælp af to 32-bit AHB-grænseflader.

FPGA CLOCK Divisor – Specificerer frekvensforholdet mellem DDR-controllerens ur (CLK_FDDR) og uret, der styrer stofgrænsefladen (CLK_FIC64). CLK_FIC64-frekvensen skal være lig med frekvensen for AHB/AXI-undersystemet, der er forbundet til FDDR AHB/AXI-busgrænsefladen. F.eksampHvis du har en DDR RAM, der kører på 200 MHz, og dit Fabric/AXI-undersystem kører på 100 MHz, skal du vælge en divisor på 2 (Figur 1-2).

Figur 1-2 • Fabric Interface Settings – AXI Interface og FDDR Clock Divisor Agreement

Brug stof PLL LÅSE – Hvis CLK_BASE er hentet fra en stof CCC, kan du forbinde stof CCC LOCK-udgangen til FDDR FAB_PLL_LOCK-indgangen. CLK_BASE er ikke stabil, før Fabric CCC låser. Derfor anbefaler Microsemi, at du holder FDDR i nulstilling (dvs. hævder CORE_RESET_N input), indtil CLK_BASE er stabil. LOCK-outputtet fra Fabric CCC indikerer, at Fabric CCC-outputklokkerne er stabile. Ved at markere indstillingen Brug FAB_PLL_LOCK kan du afsløre FAB_PLL_LOCK-inputporten på FDDR. Du kan derefter forbinde LOCK-udgangen fra Fabric CCC til FAB_PLL_LOCK-indgangen på FDDR.

IO Drive Styrke 

Vælg en af ​​følgende drevstyrker til dine DDR I/O'er:

• Halv drivstyrke
• Fuld drivstyrke

Afhængigt af din DDR-hukommelsestype og den I/O-styrke, du vælger, indstiller Libero SoC DDR I/O-standarden for dit FDDR-system som følger:

DDR-hukommelsestype	Halv drivstyrke	Fuld drivstyrke
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Aktiver afbrydelser 

FDDR er i stand til at udløse interrupts, når visse foruddefinerede betingelser er opfyldt. Marker Aktiver afbrydelser i FDDR-konfiguratoren, hvis du vil bruge disse afbrydelser i din applikation.
Dette afslører interrupt-signalerne på FDDR-instansen. Du kan tilslutte disse afbrydelsessignaler, som dit design kræver. Følgende afbrydelsessignaler og deres forudsætninger er tilgængelige:

• FIC_INT – Genereret, når der er en fejl i transaktionen mellem Master og FDDR
• IO_CAL_INT – Gør det muligt at genkalibrere DDR I/O'er ved at skrive til DDR-controllerregistre via APB-konfigurationsgrænsefladen. Når kalibreringen er fuldført, hæves denne afbrydelse. For detaljer om I/O-rekalibrering henvises til Microsemi SmartFusion2 User Guide.
• PLL_LOCK_INT – Angiver, at FDDR FPLL er låst
• PLL_LOCKLOST_INT – Indikerer, at FDDR FPLL har mistet låsen
• FDDR_ECC_INT – Angiver, at en enkelt eller to-bit fejl er blevet opdaget

Stof ur frekvens 

Urfrekvensberegning baseret på din aktuelle urfrekvens og CLOCK divisor, vist i MHz.
Fabric Clock Frequency (i MHz) = Clock Frequency / CLOCK divisor

Hukommelses båndbredde 

Hukommelsesbåndbreddeberegning baseret på din aktuelle Clock Frequency-værdi i Mbps.
Hukommelsesbåndbredde (i Mbps) = 2 * Urfrekvens

Samlet båndbredde

Beregning af total båndbredde baseret på din aktuelle urfrekvens, databredde og ur-divisor i Mbps.
Samlet båndbredde (i Mbps) = (2 * Urfrekvens * Databredde) / CLOCK Divisor

FDDR-controllerkonfiguration

Når du bruger Fabric DDR-controlleren til at få adgang til en ekstern DDR-hukommelse, skal DDR-controlleren konfigureres under kørsel. Dette gøres ved at skrive konfigurationsdata til dedikerede DDR-controllerkonfigurationsregistre. Disse konfigurationsdata afhænger af egenskaberne for den eksterne DDR-hukommelse og dit program. Dette afsnit beskriver, hvordan du indtaster disse konfigurationsparametre i FDDR-controllerkonfiguratoren, og hvordan konfigurationsdataene administreres som en del af den overordnede Peripheral Initialization-løsning. Se brugervejledningen til Peripheral Initialization for detaljerede oplysninger om Peripheral Initialization-løsningen.

Stof DDR-kontrolregistre 

Fabric DDR-controlleren har et sæt registre, der skal konfigureres under kørsel. Konfigurationsværdierne for disse registre repræsenterer forskellige parametre (f.eksample, DDR-tilstand, PHY-bredde, burst-tilstand, ECC osv.). For detaljer om DDR-controllerens konfigurationsregistre henvises til Microsemi SmartFusion2 User's Guide.

Fabric DDR Registers Configuration 

Brug fanerne Memory Initialization (Figur 2-1) og Memory Timing (Figur 2-2) til at indtaste parametre, der svarer til din DDR-hukommelse og applikation. Værdier, du indtaster i disse faner, oversættes automatisk til de relevante registerværdier. Når du klikker på en specifik parameter, er dets tilsvarende register beskrevet i vinduet Registerbeskrivelse (Figur 1-1 på side 4).

Figur 2-1 • FDDR-konfiguration – Hukommelsesinitialisering Faneblad

Figur 2-2 • FDDR Configuration – Memory Timing Fane

Importerer DDR-konfiguration Files

Ud over at indtaste DDR-hukommelsesparametre ved hjælp af fanerne Memory Initialization og Timing, kan du importere DDR-registerværdier fra en file. For at gøre det skal du klikke på knappen Importer konfiguration og navigere til teksten file indeholdende DDR-registernavne og -værdier. Figur 2-3 viser importkonfigurationens syntaks.

Figur 2-3 • DDR Register Configuration File Syntaks

Note: Hvis du vælger at importere registerværdier i stedet for at indtaste dem ved hjælp af GUI, skal du angive alle nødvendige registerværdier. Se SmartFusion2-brugervejledningen for detaljer

Eksport af DDR-konfiguration Files

Du kan også eksportere de aktuelle registerkonfigurationsdata til en tekst file. Denne file vil indeholde registerværdier, som du importerede (hvis nogen), samt dem, der blev beregnet ud fra GUI-parametre, du indtastede i denne dialogboks.
Hvis du vil fortryde ændringer, du har foretaget i DDR-registerkonfigurationen, kan du gøre det med Gendan standard. Dette sletter alle registerkonfigurationsdata, og du skal enten genimportere eller genindtaste disse data. Dataene nulstilles til hardwarenulstillingsværdierne.

Genererede data 

Klik på OK for at generere konfigurationen. Baseret på dit input i fanerne Generelt, Hukommelsestiming og Hukommelsesinitialisering, beregner FDDR-konfiguratoren værdier for alle DDR-konfigurationsregistre og eksporterer disse værdier til dit firmwareprojekt og -simulering files. Den eksporterede file syntaks er vist i figur 2-4.

Figur 2-4 • Eksporteret DDR-registerkonfiguration File Syntaks

Firmware

Når du genererer SmartDesign, vil følgende files genereres i mappen /firmware/ drivers_config/sys_config. Disse files er påkrævet for, at CMSIS-firmwarekernen kan kompilere korrekt og indeholde oplysninger om dit nuværende design, herunder perifere konfigurationsdata og clock-konfigurationsoplysninger for MSS. Rediger ikke disse files manuelt, da de genskabes, hver gang dit roddesign bliver regenereret.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR-konfigurationsdata.
• sys_config_fddr_define.h – FDDR-konfigurationsdata.
• sys_config_mss_clocks.h – MSS ure konfiguration

Simulering

Når du genererer det SmartDesign, der er knyttet til din MSS, vil følgende simulering files genereres i mappen /simulering:

• test.bfm – BFM på topniveau file som først udføres under enhver simulering, der træner SmartFusion2 MSS Cortex-M3-processoren. Den udfører peripheral_init.bfm og user.bfm, i den rækkefølge.
• perifer_init.bfm – Indeholder BFM-proceduren, der emulerer CMSIS::SystemInit()-funktionen, der køres på Cortex-M3, før du går ind i main()-proceduren. Den kopierer konfigurationsdataene for enhver perifer enhed, der er brugt i designet, til de korrekte perifere konfigurationsregistre og venter derefter på, at alle de perifere enheder er klar, før den hævder, at brugeren kan bruge disse perifere enheder.
• FDDR_init.bfm – Indeholder BFM-skrivekommandoer, der simulerer skrivning af de Fabric DDR-konfigurationsregisterdata, du har indtastet (ved hjælp af dialogboksen Rediger registre) i DDR-controllerregistrene.
• bruger.bfm – Beregnet til brugerkommandoer. Du kan simulere datastien ved at tilføje dine egne BFM-kommandoer i denne file. Kommandoer i dette file vil blive udført efter peripheral_init.bfm er afsluttet.

Ved hjælp af files ovenfor, simuleres konfigurationsstien automatisk. Du behøver kun at redigere user.bfm file at simulere datastien. Rediger ikke test.bfm, peripheral_init.bfm eller MDDR_init.bfm files som disse files genskabes, hver gang dit roddesign bliver regenereret.

Stof DDR-konfigurationssti 

Peripheral Initialization-løsningen kræver, at du ud over at specificere Fabric DDR-konfigurationsregisterværdier konfigurerer APB-konfigurationsdatastien i MSS (FIC_2). SystemInit()-funktionen skriver dataene til FDDR-konfigurationsregistrene via FIC_2 APB-grænsefladen.

Note: Hvis du bruger System Builder, indstilles og tilsluttes konfigurationsstien automatisk.

Figur 2-5 • FIC_2 Configurator Overview

Sådan konfigurerer du FIC_2-grænsefladen:

1. Åbn FIC_2-konfiguratordialogen (Figur 2-5) fra MSS-konfiguratoren.
2. Vælg indstillingen Initialiser periferiudstyr med Cortex-M3.
3. Sørg for, at MSS DDR er markeret, ligesom Fabric DDR/SERDES-blokkene, hvis du bruger dem.
4. Klik på OK for at gemme dine indstillinger. Dette afslører FIC_2-konfigurationsportene (Clock-, Reset- og APB-busgrænseflader), som vist i figur 2-6.
5. Generer MSS. FIC_2-portene (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK og FIC_2_APB_M_RESET_N) er nu synlige ved MSS-grænsefladen og kan forbindes til CoreSF2Config og CoreSF2Reset i henhold til specifikationerne for Peripheral Initialization-løsningen

Figur 2-6 • FIC_2-porte

Portbeskrivelse

FDDR kerneporte 

Tabel 3-1 • FDDR-kerneporte

Port navn	Retning	Beskrivelse
CORE_RESET_N	IN	FDDR-controllernulstilling
CLK_BASE	IN	FDDR Fabric Interface Ur
FPLL_LOCK	UD	FDDR PLL Lås output – høj, når FDDR PLL er låst
CLK_BASE_PLL_LOCK	IN	Stof PLL Lock Input. Dette input vises kun, når indstillingen Brug FAB_PLL_LOCK er valgt.

Afbryd porte

Denne gruppe af porte vises, når du vælger indstillingen Aktiver afbrydelser.

Tabel 3-2 • Afbrydelsesporte

Port navn	Retning	Beskrivelse
PLL_LOCK_INT	UD	Påstår, når FDDR PLL låser.
PLL_LOCKLOST_INT	UD	Hævder, når FDDR PLL-låsen går tabt.
ECC_INT	UD	Påstår, når en ECC-hændelse opstår.
IO_CALIB_INT	UD	Angiver, når I/O-kalibrering er fuldført.
FIC_INT	UD	Angiver, når der er en fejl i AHB/AXI-protokollen på Fabric-grænsefladen.

APB3-konfigurationsgrænseflade 

Tabel 3-3 • APB3-konfigurationsgrænseflade

Port navn	Retning	Beskrivelse
APB_S_PENABLE	IN	Slave Aktiver
APB_S_PSEL	IN	Slavevalg
APB_S_PWRITE	IN	Skriv Aktiver
APB_S_PADDR[10:2]	IN	Adresse
APB_S_PWDATA[15:0]	IN	Skriv data
APB_S_PREADY	UD	Slave klar
APB_S_PSLVERR	UD	Slave fejl
APB_S_PRDATA[15:0]	UD	Læs data
APB_S_PRESET_N	IN	Slave-nulstilling
APB_S_PCLK	IN	Ur

DDR PHY-grænseflade 

Tabel 3-4 • DDR PHY-grænseflade 

Port navn	Retning	Beskrivelse
FDDR_CAS_N	UD	DRAM CASN
FDDR_CKE	UD	DRAM CKE
FDDR_CLK	UD	Ur, P-side
FDDR_CLK_N	UD	Ur, N-side
FDDR_CS_N	UD	DRAM CSN
FDDR_ODT	UD	DRAM ODT
FDDR_RAS_N	UD	DRAM RASN
FDDR_RESET_N	UD	DRAM-nulstilling til DDR3
FDDR_WE_N	UD	DRAM WEN
FDDR_ADDR[15:0]	UD	Dram adresse bits
FDDR_BA[2:0]	UD	Dram Bank Adresse
FDDR_DM_RDQS[4:0]	IND UD	Dram Data Mask
FDDR_DQS[4:0]	IND UD	Dram Data Strobe Input/Output – P Side
FDDR_DQS_N[4:0]	IND UD	Dram Data Strobe Input/Output – N Side
FDDR_DQ[35:0]	IND UD	DRAM Data Input/Output
FDDR_FIFO_WE_IN[2:0]	IN	FIFO i signal
FDDR_FIFO_WE_OUT[2:0]	UD	FIFO ud-signal
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	IND UD	Dram Data Mask
FDDR_DQS ([3:0]/[1:0]/[0])	IND UD	Dram Data Strobe Input/Output – P Side
FDDR_DQS_N ([3:0]/[1:0]/[0])	IND UD	Dram Data Strobe Input/Output – N Side
FDDR_DQ ([31:0]/[15:0]/[7:0])	IND UD	DRAM Data Input/Output
FDDR_DQS_TMATCH_0_IN	IN	FIFO i signal
FDDR_DQS_TMATCH_0_OUT	UD	FIFO ud-signal
FDDR_DQS_TMATCH_1_IN	IN	FIFO i signal (kun 32-bit)
FDDR_DQS_TMATCH_1_OUT	UD	FIFO ud-signal (kun 32-bit)
FDDR_DM_RDQS_ECC	IND UD	Dram ECC Data Mask
FDDR_DQS_ECC	IND UD	Dram ECC Data Strobe Input/Output – P Side
FDDR_DQS_ECC_N	IND UD	Dram ECC Data Strobe Input/Output – N Side
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	IND UD	DRAM ECC Data Input/Output
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO i signal
FDDR_DQS_TMATCH_ECC_OUT	UD	ECC FIFO udsignal (kun 32-bit)

Note: Portbredder for nogle porte ændres afhængigt af valget af PHY-bredden. Notationen "[a:0]/ [b:0]/[c:0]" bruges til at angive sådanne porte, hvor "[a:0]" refererer til portbredden, når en 32-bit PHY-bredde er valgt , "[b:0]" svarer til en 16-bit PHY-bredde, og "[c:0]" svarer til en 8-bit PHY-bredde.

AXI Bus Interface 

Tabel 3-5 • AXI Bus Interface

Port navn	Retning	Beskrivelse
AXI_S_AWREADY	UD	Skriv adresse klar
AXI_S_WREADY	UD	Skriv adresse klar
AXI_S_BID[3:0]	UD	Svar ID
AXI_S_BRESP[1:0]	UD	Skriv svar
AXI_S_BVALID	UD	Skriv svar gyldigt
AXI_S_ARREADY	UD	Læs adresse klar
AXI_S_RID[3:0]	UD	Læs ID Tag
AXI_S_RRESP[1:0]	UD	Læs svar
AXI_S_RDATA[63:0]	UD	Læs data
AXI_S_RLAST	UD	Læs sidst – Dette signal angiver den sidste overførsel i en læst burst.
AXI_S_RVALID	UD	Læs adresse gyldig
AXI_S_AWID[3:0]	IN	Skriv adresse-id
AXI_S_AWADDR[31:0]	IN	Skriv adresse
AXI_S_AWLEN[3:0]	IN	Sprænglængde
AXI_S_AWSIZE[1:0]	IN	Burst størrelse
AXI_S_AWBURST[1:0]	IN	Burst type
AXI_S_AWLOCK[1:0]	IN	Låsetype – Dette signal giver yderligere information om overførslens atomare egenskaber.
AXI_S_AWVALID	IN	Skriv adresse gyldig
AXI_S_WID[3:0]	IN	Skriv data-id tag
AXI_S_WDATA[63:0]	IN	Skriv data
AXI_S_WSTRB[7:0]	IN	Skriv strobes
AXI_S_WLAST	IN	Skriv sidst
AXI_S_WVALID	IN	Skriv gyldigt
AXI_S_BREADY	IN	Skriv klar
AXI_S_ARID[3:0]	IN	Læs adresse-id
AXI_S_ARADDR[31:0]	IN	Læs adresse
AXI_S_ARLEN[3:0]	IN	Sprænglængde
AXI_S_ARSIZE[1:0]	IN	Burst størrelse
AXI_S_ARBURST[1:0]	IN	Burst type
AXI_S_ARLOCK[1:0]	IN	Låsetype
AXI_S_ARVALID	IN	Læs adresse gyldig
AXI_S_RREADY	IN	Læs adresse klar
Port navn	Retning	Beskrivelse
AXI_S_CORE_RESET_N	IN	MDDR global nulstilling
AXI_S_RMW	IN	Indikerer, om alle bytes i en 64-bit bane er gyldige for alle slag i en AXI-overførsel. Indikerer, at alle bytes i alle beats er gyldige i burst, og controlleren bør som standard skrive kommandoer. Indikerer, at nogle bytes er ugyldige, og at controlleren som standard skal bruge RMW-kommandoer. Dette er klassificeret som et AXI skriveadressekanal-sidebåndssignal og er gyldigt med AWVALID-signalet. Bruges kun, når ECC er aktiveret.

AHB0 Bus Interface 

Tabel 3-6 • AHB0 Bus Interface 

Port navn	Retning	Beskrivelse
AHB0_S_HREADYOUT	UD	AHBL slave klar – Når høj for en skrivning angiver, at slaven er klar til at acceptere data, og når høj for en læsning angiver, at data er gyldige.
AHB0_S_HRESP	UD	AHBL-svarstatus – Når den køres højt i slutningen af ​​en transaktion, indikerer det, at transaktionen er gennemført med fejl. Når den køres lavt i slutningen af ​​en transaktion, indikerer det, at transaktionen er gennemført med succes.
AHB0_S_HRDATA[31:0]	UD	AHBL læs data – Læs data fra slaven til masteren
AHB0_S_HSEL	IN	AHBL-slavevalg – Når det bekræftes, er slaven den aktuelt valgte AHBL-slave på AHB-bussen.
AHB0_S_HADDR[31:0]	IN	AHBL-adresse – byte-adresse på AHBL-grænsefladen
AHB0_S_HBURST[2:0]	IN	AHBL Sprænglængde
AHB0_S_HSIZE[1:0]	IN	AHBL-overførselsstørrelse – Angiver størrelsen af ​​den aktuelle overførsel (kun 8/16/32 byte-transaktioner)
AHB0_S_HTRANS[1:0]	IN	AHBL overførselstype – Angiver overførselstypen for den aktuelle transaktion.
AHB0_S_HMASTLOCK	IN	AHBL-lås – Når den hævdes, er den aktuelle overførsel en del af en låst transaktion.
AHB0_S_HWRITE	IN	AHBL-skrivning – Når høj angiver, at den aktuelle transaktion er en skrivning. Når lav angiver, at den aktuelle transaktion er en læsning.
AHB0_S_HREADY	IN	AHBL klar – Når høj, angiver, at slaven er klar til at acceptere en ny transaktion.
AHB0_S_HWDATA[31:0]	IN	AHBL skrive data – Skriv data fra masteren til slaven

AHB1 Bus Interface 

Tabel 3-7 • AHB1 Bus Interface

Port navn	Retning	Beskrivelse
AHB1_S_HREADYOUT	UD	AHBL slave klar – Når høj for en skrivning, angiver slaven er klar til at acceptere data, og når høj for en læsning, angiver, at data er gyldige.
AHB1_S_HRESP	UD	AHBL-svarstatus – Når den køres højt i slutningen af ​​en transaktion, indikerer det, at transaktionen er gennemført med fejl. Når drevet lavt i slutningen af ​​en transaktion, indikerer det, at transaktionen er gennemført.
AHB1_S_HRDATA[31:0]	UD	AHBL læs data – Læs data fra slaven til masteren
AHB1_S_HSEL	IN	AHBL-slavevalg – Når det bekræftes, er slaven den aktuelt valgte AHBL-slave på AHB-bussen.
AHB1_S_HADDR[31:0]	IN	AHBL-adresse – byte-adresse på AHBL-grænsefladen
AHB1_S_HBURST[2:0]	IN	AHBL Sprænglængde
AHB1_S_HSIZE[1:0]	IN	AHBL-overførselsstørrelse – Angiver størrelsen af ​​den aktuelle overførsel (kun 8/16/32 byte-transaktioner).
AHB1_S_HTRANS[1:0]	IN	AHBL overførselstype – Angiver overførselstypen for den aktuelle transaktion.
AHB1_S_HMASTLOCK	IN	AHBL-lås – Når den hævdes, er den aktuelle overførsel en del af en låst transaktion.
AHB1_S_HWRITE	IN	AHBL-skrivning – Når høj, angiver den, at den aktuelle transaktion er en skrivning. Når den er lav, angiver den, at den aktuelle transaktion er en aflæsning.
AHB1_S_HREADY	IN	AHBL klar – Når høj, angiver, at slaven er klar til at acceptere en ny transaktion.
AHB1_S_HWDATA[31:0]	IN	AHBL skrive data – Skriv data fra masteren til slaven

Produktsupport

Microsemi SoC Products Group støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted, elektronisk post og verdensomspændende salgskontorer. Dette appendiks indeholder oplysninger om at kontakte Microsemi SoC Products Group og bruge disse supporttjenester.

Kundeservice 

Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdateringsoplysninger, ordrestatus og godkendelse.
Fra Nordamerika, ring 800.262.1060
Fra resten af ​​verden, ring på 650.318.4460
Fax, hvor som helst i verden, 408.643.6913

Kunde Teknisk Support Center 

Microsemi SoC Products Group bemander sit tekniske kundesupportcenter med højtuddannede ingeniører, som kan hjælpe med at besvare dine hardware-, software- og designspørgsmål om Microsemi SoC-produkter. Customer Technical Support Center bruger meget tid på at oprette applikationsnotater, svar på almindelige designcyklusspørgsmål, dokumentation af kendte problemer og forskellige ofte stillede spørgsmål. Så før du kontakter os, bedes du besøge vores onlineressourcer. Det er meget sandsynligt, at vi allerede har besvaret dine spørgsmål.

Teknisk support 

Besøg kundesupporten webwebsted (www.microsemi.com/soc/support/search/default.aspx) for mere information og support. Mange svar tilgængelige på den søgbare web ressource inkluderer diagrammer, illustrationer og links til andre ressourcer på webwebsted.

Webwebsted

Du kan gennemse en række forskellige tekniske og ikke-tekniske oplysninger på SoC-hjemmesiden på www.microsemi.com/soc.

Kontakt det tekniske kundesupportcenter 

Højt dygtige ingeniører bemander Technical Support Center. Det tekniske supportcenter kan kontaktes via e-mail eller gennem Microsemi SoC Products Group webwebsted.

E-mail

Du kan kommunikere dine tekniske spørgsmål til vores e-mailadresse og modtage svar tilbage via e-mail, fax eller telefon. Hvis du har designproblemer, kan du også maile dit design files at modtage assistance. Vi overvåger konstant e-mail-kontoen i løbet af dagen. Når du sender din anmodning til os, skal du sørge for at inkludere dit fulde navn, firmanavn og dine kontaktoplysninger for effektiv behandling af din anmodning. Den tekniske support-e-mailadresse er soc_tech@microsemi.com.

Mine sager 

Microsemi SoC Products Group-kunder kan indsende og spore tekniske sager online ved at gå til Min sag

Uden for USA 

Kunder, der har brug for assistance uden for de amerikanske tidszoner, kan enten kontakte teknisk support via e-mail (soc_tech@microsemi.com) eller kontakt et lokalt salgskontor. Salgskontoroversigter kan findes på www.microsemi.com/soc/company/contact/default.aspx.

ITAR teknisk support

For teknisk support på RH og RT FPGA'er, der er reguleret af International Traffic in Arms Regulations (ITAR), kontakt os via soc_tech_itar@microsemi.com. Alternativt kan du i Mine sager vælge Ja på rullelisten ITAR. Besøg ITAR for en komplet liste over ITAR-regulerede Microsemi FPGA'er web side.

Microsemi Corporation (NASDAQ: MSCC) tilbyder en omfattende portefølje af halvlederløsninger til: rumfart, forsvar og sikkerhed; virksomhed og kommunikation; og industrielle og alternative energimarkeder. Produkterne omfatter højtydende, højpålidelige analoge og RF-enheder, blandede signal- og RF-integrerede kredsløb, tilpassede SoC'er, FPGA'er og komplette undersystemer. Microsemi har hovedkvarter i Aliso Viejo, Californien. Lær mere på www.microsemi.com.

© 2014 Microsemi Corporation. Alle rettigheder forbeholdes. Microsemi og Microsemi-logoet er varemærker tilhørende Microsemi Corporation. Alle andre varemærker og servicemærker tilhører deres respektive ejere.

Microsemi Corporate hovedkvarter
One Enterprise, Aliso Viejo CA 92656 USA
Inden for USA: +1 949-380-6100
Salg: +1 949-380-6136
Fax: +1 949-215-4996

Dokumenter/ressourcer

Microsemi SmartFusion2 FPGA Fabric DDR-controllerkonfiguration [pdfBrugervejledning SmartFusion2 FPGA Fabric DDR Controller Configuration, SmartFusion2, FPGA Fabric DDR Controller Configuration, Controller Configuration

Referencer

• Brugermanual