راهنمای کاربر پیکربندی کنترلر DDR Fabric Microsemi SmartFusion2 FPGA

راهنمای کاربر پیکربندی کنترلر DDR Fabric Microsemi SmartFusion2 FPGA

مطالب پنهان کردن

1 مقدمه

2 پیکربندی کنترلر DDR حافظه خارجی Fabric

3 پیکربندی کنترلر FDDR

مقدمه

SmartFusion2 FPGA دارای دو کنترلر DDR تعبیه شده است - یکی از طریق MSS (MDDR) قابل دسترسی است و دیگری برای دسترسی مستقیم از FPGA Fabric (FDDR) در نظر گرفته شده است. MDDR و FDDR هر دو حافظه های DDR خارج از تراشه را کنترل می کنند.
برای پیکربندی کامل کنترلر Fabric DDR باید:

از پیکربندی کننده کنترلر DDR حافظه خارجی Fabric برای پیکربندی کنترلر DDR استفاده کنید، رابط گذرگاه مسیر داده آن (AXI یا AHBLite) را انتخاب کنید و فرکانس ساعت DDR و همچنین فرکانس ساعت مسیر داده فابریک را انتخاب کنید.

مقادیر ثبت را برای رجیسترهای کنترلر DDR تنظیم کنید تا با ویژگی های حافظه DDR خارجی شما مطابقت داشته باشد.
Fabric DDR را به‌عنوان بخشی از یک برنامه کاربردی نمونه‌سازی کنید و اتصالات مسیر داده را ایجاد کنید.

رابط پیکربندی APB کنترلر DDR را همانطور که توسط راه حل Peripheral Initialization تعریف شده است وصل کنید.

پیکربندی کنترلر DDR حافظه خارجی Fabric

پیکربندی کننده حافظه خارجی Fabric DDR (FDDR) برای پیکربندی مسیر کلی داده و پارامترهای حافظه خارجی DDR برای کنترلر Fabric DDR استفاده می شود.

شکل 1-1 • FDDR Configurator Overview

تنظیمات حافظه

از تنظیمات حافظه برای پیکربندی گزینه های حافظه خود در MDDR استفاده کنید.

نوع حافظه - LPDDR، DDR2، یا DDR3
پهنای داده – 32 بیتی، 16 بیتی یا 8 بیتی
فرکانس ساعت – هر مقدار (اعشاری/کسری) در محدوده 20 مگاهرتز تا 333 مگاهرتز

SECDED ECC فعال شد - روشن یا خاموش
نقشه برداری آدرس – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

تنظیمات رابط فابریک

رابط فابریک FPGA - این رابط داده بین طراحی FDDR و FPGA است. از آنجایی که FDDR یک کنترل کننده حافظه است، در نظر گرفته شده است که در یک گذرگاه AXI یا AHB قرار گیرد. Master of the bus تراکنش های گذرگاهی را آغاز می کند که به نوبه خود توسط FDDR به عنوان تراکنش های حافظه تفسیر شده و به حافظه DDR خارج از تراشه منتقل می شود. گزینه های رابط پارچه FDDR عبارتند از:

با استفاده از رابط AXI-64 - One Master از طریق یک رابط 64 بیتی به FDDR دسترسی دارد.

با استفاده از یک رابط AHB-32 - یک استاد از طریق یک رابط AHB 32 بیتی به FDDR دسترسی دارد.
استفاده از دو رابط AHB-32 - دو استاد با استفاده از دو رابط AHB 32 بیتی به FDDR دسترسی دارند.

تقسیم کننده ساعت FPGA – نسبت فرکانس بین ساعت کنترل کننده DDR (CLK_FDDR) و ساعت کنترل کننده رابط پارچه (CLK_FIC64) را مشخص می کند. فرکانس CLK_FIC64 باید برابر با فرکانس زیرسیستم AHB/AXI باشد که به رابط باس FDDR AHB/AXI متصل است. برای مثالampاگر یک رم DDR با فرکانس 200 مگاهرتز دارید و زیرسیستم Fabric/AXI شما با فرکانس 100 مگاهرتز کار می کند، باید مقسوم علیه 2 را انتخاب کنید (شکل 1-2).

شکل 1-2 • تنظیمات رابط فابریک - توافق نامه رابط AXI و Clock FDDR

از پارچه استفاده کنید PLL قفل – اگر CLK_BASE از Fabric CCC تهیه شده است، می توانید خروجی CCC LOCK فابریک را به ورودی FDDR FAB_PLL_LOCK متصل کنید. تا زمانی که Fabric CCC قفل نشود، CLK_BASE پایدار نیست. بنابراین، Microsemi توصیه می کند که FDDR را در حالت بازنشانی نگه دارید (یعنی ورودی CORE_RESET_N را تا زمانی که CLK_BASE پایدار شود، ثابت کنید). خروجی LOCK Fabric CCC نشان می دهد که ساعت های خروجی Fabric CCC پایدار هستند. با علامت زدن گزینه Use FAB_PLL_LOCK، می توانید درگاه ورودی FAB_PLL_LOCK FDDR را در معرض دید قرار دهید. سپس می توانید خروجی LOCK Fabric CCC را به ورودی FAB_PLL_LOCK FDDR متصل کنید.

قدرت درایو IO

یکی از نقاط قوت درایو زیر را برای ورودی/خروجی های DDR خود انتخاب کنید:

قدرت نیمه درایو
قدرت کامل درایو

بسته به نوع حافظه DDR و قدرت I/O که انتخاب می‌کنید، Libero SoC استاندارد DDR I/O را برای سیستم FDDR شما به صورت زیر تنظیم می‌کند:

نوع حافظه DDR	قدرت نیمه درایو	قدرت کامل درایو
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

وقفه ها را فعال کنید

FDDR قادر است در صورت برآورده شدن شرایط از پیش تعریف شده خاصی، وقفه ها را افزایش دهد. اگر می خواهید از این وقفه ها در برنامه خود استفاده کنید، گزینه Enable Interrupts در پیکربندی FDDR را علامت بزنید.
این سیگنال های وقفه را در نمونه FDDR آشکار می کند. شما می توانید این سیگنال های وقفه را همانطور که طراحی شما نیاز دارد وصل کنید. سیگنال های وقفه زیر و پیش شرط های آنها در دسترس هستند:

FIC_INT - زمانی ایجاد می شود که در تراکنش بین Master و FDDR خطایی وجود داشته باشد
IO_CAL_INT - شما را قادر می سازد تا با نوشتن روی رجیسترهای کنترلر DDR از طریق رابط پیکربندی APB، ورودی/خروجی های DDR را مجددا کالیبره کنید. وقتی کالیبراسیون کامل شد، این وقفه افزایش می یابد. برای جزئیات در مورد کالیبراسیون مجدد I/O، به راهنمای کاربران Microsemi SmartFusion2 مراجعه کنید.

PLL_LOCK_INT - نشان می دهد که FDDR FPLL قفل شده است
PLL_LOCKLOST_INT – نشان می دهد که FDDR FPLL قفل را از دست داده است
FDDR_ECC_INT - نشان می دهد که یک خطای یک یا دو بیتی شناسایی شده است

فرکانس ساعت پارچه ای

محاسبه فرکانس ساعت بر اساس فرکانس ساعت فعلی و مقسوم‌کننده ساعت، که در مگاهرتز نمایش داده می‌شود.
فرکانس ساعت فابریک (به مگاهرتز) = فرکانس ساعت / مقسوم‌کننده ساعت

پهنای باند حافظه

محاسبه پهنای باند حافظه بر اساس مقدار فرکانس ساعت فعلی شما در مگابیت بر ثانیه.
پهنای باند حافظه (به مگابیت بر ثانیه) = 2 * فرکانس ساعت

پهنای باند کل

محاسبه پهنای باند کل بر اساس فرکانس ساعت فعلی، عرض داده و مقسوم‌کننده ساعت، بر حسب مگابیت بر ثانیه.
پهنای باند کل (به مگابیت در ثانیه) = (2 * فرکانس ساعت * عرض داده) / مقسوم کننده ساعت

پیکربندی کنترلر FDDR

هنگامی که از کنترلر Fabric DDR برای دسترسی به حافظه DDR خارجی استفاده می کنید، کنترلر DDR باید در زمان اجرا پیکربندی شود. این کار با نوشتن داده های پیکربندی در رجیسترهای پیکربندی کنترلر DDR اختصاصی انجام می شود. این داده های پیکربندی به ویژگی های حافظه DDR خارجی و برنامه شما بستگی دارد. این بخش نحوه وارد کردن این پارامترهای پیکربندی را در پیکربندی کننده کنترلر FDDR و نحوه مدیریت داده های پیکربندی به عنوان بخشی از راه حل کلی اولیه سازی محیطی توضیح می دهد. برای اطلاعات دقیق در مورد راه حل راه‌اندازی محیطی، به راهنمای کاربر راه‌اندازی محیطی مراجعه کنید.

رجیسترهای کنترل DDR فابریک

کنترلر Fabric DDR مجموعه ای از رجیسترها دارد که باید در زمان اجرا پیکربندی شوند. مقادیر پیکربندی برای این رجیسترها پارامترهای مختلفی را نشان می دهد (به عنوان مثالample، حالت DDR، عرض PHY، حالت انفجاری، ECC و غیره). برای جزئیات بیشتر در مورد رجیسترهای پیکربندی کنترلر DDR، به راهنمای کاربر Microsemi SmartFusion2 مراجعه کنید.

پیکربندی رجیسترهای DDR Fabric

از تب های Memory Initialization (شکل 2-1) و Memory Timeming (شکل 2-2) برای وارد کردن پارامترهایی که با حافظه DDR و برنامه شما مطابقت دارند، استفاده کنید. مقادیری که در این زبانه ها وارد می کنید به طور خودکار به مقادیر ثبت مناسب ترجمه می شوند. هنگامی که روی یک پارامتر خاص کلیک می کنید، ثبت مربوطه آن در پنجره توضیحات ثبت توضیح داده می شود (شکل 1-1 در صفحه 4).

شکل 2-1 • پیکربندی FDDR - برگه مقداردهی حافظه

شکل 2-2 • پیکربندی FDDR – برگه زمان بندی حافظه

وارد کردن پیکربندی DDR Files

علاوه بر وارد کردن پارامترهای حافظه DDR با استفاده از زبانه های Memory Initialization و Timeming، می توانید مقادیر ثبت DDR را از یک file. برای انجام این کار، روی دکمه Import Configuration کلیک کنید و به متن بروید file حاوی نام ها و مقادیر رجیستر DDR. شکل 2-3 نحو پیکربندی واردات را نشان می دهد.

شکل 2-3 • پیکربندی ثبت DDR File نحو

توجه: اگر به جای وارد کردن آنها با استفاده از رابط کاربری گرافیکی، مقادیر ثبت را وارد کنید، باید تمام مقادیر ثبت لازم را مشخص کنید. برای جزئیات به راهنمای کاربر SmartFusion2 مراجعه کنید

صادر کردن پیکربندی DDR Files

همچنین می توانید داده های پیکربندی رجیستر فعلی را به یک متن صادر کنید file. این file حاوی مقادیر ثبتی است که وارد کرده اید (در صورت وجود) و همچنین مقادیری که از پارامترهای رابط کاربری گرافیکی که در این کادر محاوره ای وارد کرده اید محاسبه شده است.
اگر می خواهید تغییراتی را که در پیکربندی رجیستر DDR ایجاد کرده اید لغو کنید، می توانید این کار را با Restore Default انجام دهید. این همه داده‌های پیکربندی رجیستر را حذف می‌کند و باید این داده‌ها را دوباره وارد کنید یا دوباره وارد کنید. داده ها به مقادیر بازنشانی سخت افزاری بازنشانی می شوند.

داده های تولید شده

برای ایجاد پیکربندی روی OK کلیک کنید. بر اساس ورودی شما در زبانه های General، Memory Timing و Memory Initialization، FDDR Configurator مقادیر را برای تمام تنظیمات پیکربندی DDR محاسبه می کند و این مقادیر را به پروژه سفت افزار و شبیه سازی شما صادر می کند. fileس صادر شده file نحو در شکل 2-4 نشان داده شده است.

شکل 2-4 • پیکربندی ثبت DDR صادر شده File نحو

سیستم عامل

هنگامی که SmartDesign را تولید می کنید، موارد زیر را نشان می دهد files در پوشه /firmware/ drivers_config/sys_config ایجاد می شود. اینها fileبرای اینکه هسته سیستم عامل CMSIS به درستی کامپایل شود و حاوی اطلاعاتی در مورد طراحی فعلی شما باشد، از جمله اطلاعات پیکربندی محیطی و اطلاعات پیکربندی ساعت برای MSS، مورد نیاز است. اینها را ویرایش نکنید fileبه صورت دستی، زیرا هر بار که طراحی ریشه شما بازسازی می شود، دوباره ایجاد می شوند.

sys_config.c
sys_config.h
sys_config_mddr_define.h – داده های پیکربندی MDDR.
sys_config_fddr_define.h – داده های پیکربندی FDDR.
sys_config_mss_clocks.h – پیکربندی ساعت MSS

شبیه سازی

هنگامی که SmartDesign مرتبط با MSS خود را تولید می کنید، شبیه سازی زیر است files در دایرکتوری شبیه سازی / ایجاد می شوند:

test.bfm – BFM سطح بالا file که ابتدا در طول هر شبیه سازی که پردازنده SmartFusion2 MSS Cortex-M3 را تمرین می کند، اجرا می شود. peripheral_init.bfm و user.bfm را به ترتیب اجرا می کند.
peripheral_init.bfm – حاوی رویه BFM است که تابع CMSIS::SystemInit() اجرا شده در Cortex-M3 را قبل از ورود به رویه main() شبیه سازی می کند. داده‌های پیکربندی برای هر وسیله جانبی مورد استفاده در طراحی را در رجیسترهای پیکربندی محیطی صحیح کپی می‌کند و سپس منتظر می‌ماند تا همه دستگاه‌های جانبی آماده شوند قبل از اینکه ادعا کند کاربر می‌تواند از این لوازم جانبی استفاده کند.
FDDR_init.bfm - حاوی دستورات نوشتن BFM است که نوشتن اطلاعات ثبت پیکربندی Fabric DDR را که وارد کرده اید (با استفاده از کادر گفتگوی Edit Registers) در رجیسترهای DDR Controller شبیه سازی می کند.
user.bfm - برای دستورات کاربر در نظر گرفته شده است. شما می توانید مسیر داده را با افزودن دستورات BFM خود در این شبیه سازی کنید file. دستورات در این file پس از تکمیل peripheral_init.bfm اجرا خواهد شد.

با استفاده از files بالا، مسیر پیکربندی به طور خودکار شبیه سازی می شود. شما فقط باید user.bfm را ویرایش کنید file برای شبیه سازی مسیر داده test.bfm، peripheral_init.bfm، یا MDDR_init.bfm را ویرایش نکنید fileمثل اینها files هر بار که طراحی ریشه شما بازسازی می شود، دوباره ایجاد می شود.

مسیر پیکربندی Fabric DDR

راه حل Peripheral Initialization مستلزم آن است که علاوه بر تعیین مقادیر ثبت پیکربندی Fabric DDR، مسیر داده پیکربندی APB را در MSS (FIC_2) پیکربندی کنید. تابع SystemInit() داده ها را از طریق رابط FIC_2 APB در رجیسترهای پیکربندی FDDR می نویسد.

توجه: اگر از System Builder استفاده می کنید، مسیر پیکربندی به طور خودکار تنظیم و متصل می شود.

شکل 2-5 • FIC_2 Configurator Overview

برای پیکربندی رابط FIC_2:

کادر گفتگوی پیکربندی FIC_2 (شکل 2-5) را از پیکربندی MSS باز کنید.
گزینه Initialize peripherals using Cortex-M3 را انتخاب کنید.
مطمئن شوید که MSS DDR بررسی شده است، همانطور که بلوک های Fabric DDR/SERDES اگر از آنها استفاده می کنید، بررسی می شوند.
برای ذخیره تنظیمات خود روی OK کلیک کنید. همانطور که در شکل 2-2 نشان داده شده است، درگاه های پیکربندی FIC_6 (واسط های Clock، Reset و APB bus) در معرض دید قرار می گیرد.

MSS را تولید کنید. پورت‌های FIC_2 (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK و FIC_2_APB_M_RESET_N) اکنون در رابط MSS در معرض دید قرار گرفته‌اند و می‌توانند طبق مشخصات راه‌حل راه‌اندازی اولیه محیطی به CoreSF2Config و CoreSF2Reset متصل شوند.

شکل 2-6 • پورت های FIC_2

توضیحات بندر

پورت های اصلی FDDR

جدول 3-1 • پورت های هسته FDDR

نام بندر	جهت	توضیحات
CORE_RESET_N	IN	تنظیم مجدد کنترلر FDDR
CLK_BASE	IN	ساعت رابط فابریک FDDR
FPLL_LOCK	خارج	خروجی قفل FDDR PLL – زمانی که FDDR PLL قفل است زیاد است
CLK_BASE_PLL_LOCK	IN	ورودی قفل Fabric PLL. این ورودی تنها زمانی نمایان می شود که گزینه Use FAB_PLL_LOCK انتخاب شده باشد.

پورت های وقفه

این گروه از پورت ها با انتخاب گزینه Enable Interrupts در معرض دید قرار می گیرند.

جدول 3-2 • پورت های وقفه

نام بندر	جهت	توضیحات
PLL_LOCK_INT	خارج	زمانی که FDDR PLL قفل می شود، اظهار می کند.
PLL_LOCKLOST_INT	خارج	زمانی که قفل FDDR PLL گم شده است، اظهار می کند.
ECC_INT	خارج	زمانی که یک رویداد ECC رخ می دهد، اظهار می کند.
IO_CALIB_INT	خارج	زمانی که کالیبراسیون I/O کامل شده است، اظهار می کند.
FIC_INT	خارج	وقتی خطایی در پروتکل AHB/AXI در رابط Fabric وجود دارد، اظهار می‌کند.

رابط پیکربندی APB3

جدول 3-3 • رابط پیکربندی APB3

نام بندر	جهت	توضیحات
APB_S_PENABLE	IN	Slave Enable
APB_S_PSEL	IN	انتخاب برده
APB_S_PWRITE	IN	Enable را بنویسید
APB_S_PADDR[10:2]	IN	آدرس
APB_S_PWDATA[15:0]	IN	داده ها را بنویسید
APB_S_PREADY	خارج	برده آماده است
APB_S_PSLVERR	خارج	خطای برده
APB_S_PRDATA[15:0]	خارج	داده ها را بخوانید
APB_S_PRESET_N	IN	Slave Reset
APB_S_PCLK	IN	ساعت

رابط DDR PHY

جدول 3-4 • رابط DDR PHY

نام بندر	جهت	توضیحات
FDDR_CAS_N	خارج	DRAM CASN
FDDR_CKE	خارج	DRAM CKE
FDDR_CLK	خارج	ساعت، سمت P
FDDR_CLK_N	خارج	ساعت، سمت N
FDDR_CS_N	خارج	DRAM CSN
FDDR_ODT	خارج	DRAM ODT
FDDR_RAS_N	خارج	DRAM RASN
FDDR_RESET_N	خارج	تنظیم مجدد DRAM برای DDR3
FDDR_WE_N	خارج	DRAM WEN
FDDR_ADDR [15:0]	خارج	بیت آدرس درام
FDDR_BA [2:0]	خارج	آدرس بانک درام
FDDR_DM_RDQS[4:0]	داخل	ماسک داده درام
FDDR_DQS [4:0]	داخل	ورودی/خروجی بارق داده درام – سمت P
FDDR_DQS_N[4:0]	داخل	ورودی/خروجی بارق داده درام – سمت N
FDDR_DQ[35:0]	داخل	ورودی/خروجی داده DRAM
FDDR_FIFO_WE_IN[2:0]	IN	FIFO در سیگنال
FDDR_FIFO_WE_OUT[2:0]	خارج	سیگنال خروجی FIFO
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	داخل	ماسک داده درام
FDDR_DQS ([3:0]/[1:0]/[0])	داخل	ورودی/خروجی بارق داده درام – سمت P
FDDR_DQS_N ([3:0]/[1:0]/[0])	داخل	ورودی/خروجی بارق داده درام – سمت N
FDDR_DQ ([31:0]/[15:0]/[7:0])	داخل	ورودی/خروجی داده DRAM
FDDR_DQS_TMATCH_0_IN	IN	FIFO در سیگنال
FDDR_DQS_TMATCH_0_OUT	خارج	سیگنال خروجی FIFO
FDDR_DQS_TMATCH_1_IN	IN	FIFO در سیگنال (فقط 32 بیت)
FDDR_DQS_TMATCH_1_OUT	خارج	سیگنال خروجی FIFO (فقط 32 بیت)
FDDR_DM_RDQS_ECC	داخل	Dram ECC Data Mask
FDDR_DQS_ECC	داخل	ورودی/خروجی بارق داده درام ECC – سمت P
FDDR_DQS_ECC_N	داخل	ورودی/خروجی بارق داده درام ECC – سمت N
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	داخل	ورودی/خروجی داده DRAM ECC
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO در سیگنال
FDDR_DQS_TMATCH_ECC_OUT	خارج	سیگنال خروجی ECC FIFO (فقط 32 بیت)

توجه: عرض پورت برای برخی از پورت ها بسته به انتخاب عرض PHY تغییر می کند. نماد "[a:0]/ [b:0]/[c:0]" برای نشان دادن چنین پورت‌هایی استفاده می‌شود، جایی که "[a:0]" به عرض پورت اشاره دارد که عرض PHY 32 بیتی انتخاب شود. ، "[b:0]" مربوط به عرض PHY 16 بیتی و "[c:0]" مربوط به عرض PHY 8 بیتی است.

رابط اتوبوس AXI

جدول 3-5 • رابط اتوبوس AXI

نام بندر	جهت	توضیحات
AXI_S_AWREADY	خارج	آدرس را آماده بنویسید
AXI_S_WREADY	خارج	آدرس را آماده بنویسید
AXI_S_BID[3:0]	خارج	شناسه پاسخ
AXI_S_BRESP[1:0]	خارج	پاسخ را بنویسید
AXI_S_BVALID	خارج	پاسخ را معتبر بنویسید
AXI_S_ARREADY	خارج	آدرس آماده را بخوانید
AXI_S_RID[3:0]	خارج	شناسه را بخوانید Tag
AXI_S_RRESP[1:0]	خارج	پاسخ را بخوانید
AXI_S_RDATA[63:0]	خارج	داده ها را بخوانید
AXI_S_RLAST	خارج	Read Last - این سیگنال آخرین انتقال را در یک پیاپی خواندن نشان می دهد.
AXI_S_RVALID	خارج	خواندن آدرس معتبر است
AXI_S_AWID[3:0]	IN	شناسه آدرس را بنویسید
AXI_S_AWADDR[31:0]	IN	آدرس بنویس
AXI_S_AWLEN[3:0]	IN	طول انفجار
AXI_S_AWSIZE[1:0]	IN	اندازه انفجار
AXI_S_AWBURST[1:0]	IN	نوع انفجاری
AXI_S_AWLOCK[1:0]	IN	نوع قفل - این سیگنال اطلاعات اضافی در مورد ویژگی های اتمی انتقال ارائه می دهد.
AXI_S_AWVALID	IN	آدرس را معتبر بنویسید
AXI_S_WID[3:0]	IN	شناسه داده را بنویسید tag
AXI_S_WDATA[63:0]	IN	داده ها را بنویسید
AXI_S_WSTRB[7:0]	IN	بارق بنویسید
AXI_S_WLAST	IN	آخر بنویس
AXI_S_WVALID	IN	معتبر بنویس
AXI_S_BREADY	IN	آماده بنویس
AXI_S_ARID[3:0]	IN	شناسه آدرس را بخوانید
AXI_S_ARADDR[31:0]	IN	آدرس را بخوانید
AXI_S_ARLEN[3:0]	IN	طول انفجار
AXI_S_ARSIZE[1:0]	IN	اندازه انفجار
AXI_S_ARBURST[1:0]	IN	نوع انفجاری
AXI_S_ARLOCK[1:0]	IN	نوع قفل
AXI_S_ARVALID	IN	خواندن آدرس معتبر است
AXI_S_RREADY	IN	آدرس آماده را بخوانید
نام بندر	جهت	توضیحات
AXI_S_CORE_RESET_N	IN	تنظیم مجدد جهانی MDDR
AXI_S_RMW	IN	نشان می دهد که آیا تمام بایت های یک خط 64 بیتی برای تمام ضربات یک انتقال AXI معتبر هستند یا خیر. نشان می دهد که تمام بایت ها در تمام ضربات در انفجار معتبر هستند و کنترل کننده باید به طور پیش فرض دستورات را بنویسد. نشان می دهد که برخی از بایت ها نامعتبر هستند و کنترل کننده باید به طور پیش فرض دستورات RMW را تنظیم کند. این سیگنال به عنوان سیگنال باند جانبی کانال آدرس نوشتن AXI طبقه بندی می شود و با سیگنال AWVALID معتبر است. فقط زمانی استفاده می شود که ECC فعال باشد.

رابط اتوبوس AHB0

جدول 3-6 • رابط اتوبوس AHB0

نام بندر	جهت	توضیحات
AHB0_S_HREADYOUT	خارج	AHBL Slave آماده – زمانی که مقدار بالا برای نوشتن نشان می دهد که برده آماده پذیرش داده است و زمانی که مقدار زیاد برای خواندن نشان می دهد که داده معتبر است.
AHB0_S_HRESP	خارج	وضعیت پاسخ AHBL - هنگامی که در پایان تراکنش بالا می رود نشان می دهد که تراکنش با خطا تکمیل شده است. هنگامی که در پایان تراکنش به پایین هدایت می شود، نشان می دهد که تراکنش با موفقیت انجام شده است.
AHB0_S_HRDATA[31:0]	خارج	داده های خواندن AHBL - خواندن داده ها از Slave به Master
AHB0_S_HSEL	IN	انتخاب برده AHBL – هنگامی که عنوان می شود، برده، برده AHBL انتخابی فعلی در گذرگاه AHB است.
AHB0_S_HADDR [31:0]	IN	آدرس AHBL – آدرس بایت در رابط AHBL
AHB0_S_HBURST[2:0]	IN	طول انفجار AHBL
AHB0_S_HSIZE[1:0]	IN	اندازه انتقال AHBL - اندازه انتقال فعلی را نشان می دهد (فقط تراکنش های 8/16/32 بایت)
AHB0_S_HTRANS[1:0]	IN	نوع انتقال AHBL - نوع انتقال تراکنش جاری را نشان می دهد.
AHB0_S_HMASTLOCK	IN	قفل AHBL - هنگامی که ادعا می شود انتقال فعلی بخشی از یک تراکنش قفل شده است.
AHB0_S_HWRITE	IN	نوشتن AHBL – زمانی که high نشان می دهد که تراکنش فعلی یک نوشتن است. وقتی پایین نشان می دهد که تراکنش فعلی خوانده شده است.
AHB0_S_HREADY	IN	AHBL آماده – وقتی بالا باشد، نشان می دهد که برده آماده پذیرش تراکنش جدید است.
AHB0_S_HWDATA[31:0]	IN	داده‌های نوشتن AHBL - داده‌ها را از Master به Slave بنویسید

رابط اتوبوس AHB1

جدول 3-7 • رابط اتوبوس AHB1

نام بندر	جهت	توضیحات
AHB1_S_HREADYOUT	خارج	AHBL Slave آماده – هنگامی که برای نوشتن بالا باشد، نشان می دهد که برده آماده پذیرش داده است و زمانی که برای خواندن بالا باشد، نشان دهنده معتبر بودن داده است.
AHB1_S_HRESP	خارج	وضعیت پاسخ AHBL - هنگامی که در پایان تراکنش بالا می رود نشان می دهد که تراکنش با خطا تکمیل شده است. هنگامی که در پایان تراکنش به پایین هدایت می شود، نشان می دهد که تراکنش با موفقیت انجام شده است.
AHB1_S_HRDATA[31:0]	خارج	داده های خواندن AHBL - خواندن داده ها از Slave به Master
AHB1_S_HSEL	IN	انتخاب برده AHBL – هنگامی که عنوان می شود، برده، برده AHBL انتخابی فعلی در گذرگاه AHB است.
AHB1_S_HADDR [31:0]	IN	آدرس AHBL – آدرس بایت در رابط AHBL
AHB1_S_HBURST[2:0]	IN	طول انفجار AHBL
AHB1_S_HSIZE[1:0]	IN	اندازه انتقال AHBL - اندازه انتقال فعلی را نشان می دهد (فقط تراکنش های 8/16/32 بایت).
AHB1_S_HTRANS[1:0]	IN	نوع انتقال AHBL - نوع انتقال تراکنش جاری را نشان می دهد.
AHB1_S_HMASTLOCK	IN	قفل AHBL - هنگامی که ادعا می شود، انتقال فعلی بخشی از یک تراکنش قفل شده است.
AHB1_S_HWRITE	IN	نوشتن AHBL - وقتی بالا باشد، نشان می دهد که تراکنش فعلی یک نوشتن است. وقتی کم باشد، نشان می دهد که تراکنش فعلی خوانده شده است.
AHB1_S_HREADY	IN	AHBL آماده – وقتی بالا باشد، نشان می دهد که برده آماده پذیرش تراکنش جدید است.
AHB1_S_HWDATA[31:0]	IN	داده‌های نوشتن AHBL - داده‌ها را از Master به Slave بنویسید

پشتیبانی محصول

گروه محصولات Microsemi SoC از محصولات خود با خدمات پشتیبانی مختلف از جمله خدمات مشتری، مرکز پشتیبانی فنی مشتری، پشتیبانی می کند. webسایت، پست الکترونیکی و دفاتر فروش در سراسر جهان. این پیوست حاوی اطلاعاتی در مورد تماس با گروه محصولات Microsemi SoC و استفاده از این خدمات پشتیبانی است.

خدمات مشتری

برای پشتیبانی غیر فنی محصول، مانند قیمت گذاری محصول، ارتقاء محصول، اطلاعات به روز رسانی، وضعیت سفارش و مجوز، با خدمات مشتری تماس بگیرید.
از آمریکای شمالی، با 800.262.1060 تماس بگیرید
از سایر نقاط جهان با شماره 650.318.4460 تماس بگیرید
فکس، از هر کجای دنیا، 408.643.6913

مرکز پشتیبانی فنی مشتریان

گروه محصولات Microsemi SoC مرکز پشتیبانی فنی مشتریان خود را با مهندسین بسیار ماهر تشکیل می دهد که می توانند به سوالات سخت افزاری، نرم افزاری و طراحی شما در مورد محصولات Microsemi SoC پاسخ دهند. مرکز پشتیبانی فنی مشتری زمان زیادی را صرف ایجاد یادداشت های برنامه، پاسخ به سؤالات رایج چرخه طراحی، مستندسازی مسائل شناخته شده و سؤالات متداول مختلف می کند. بنابراین، قبل از تماس با ما، لطفا از منابع آنلاین ما بازدید کنید. به احتمال زیاد ما قبلا به سوالات شما پاسخ داده ایم.

پشتیبانی فنی

به بخش پشتیبانی مشتری مراجعه کنید webسایت (www.microsemi.com/soc/support/search/default.aspx) برای اطلاعات بیشتر و پشتیبانی پاسخ های زیادی در جستجو در دسترس است web منابع شامل نمودارها، تصاویر، و پیوندهایی به منابع دیگر در webسایت

Webسایت

شما می توانید انواع اطلاعات فنی و غیر فنی را در صفحه اصلی SoC، در www.microsemi.com/soc.

تماس با مرکز پشتیبانی فنی مشتریان

مهندسان بسیار ماهر مرکز پشتیبانی فنی را کار می کنند. با مرکز پشتیبانی فنی می توان از طریق ایمیل یا از طریق گروه محصولات Microsemi SoC تماس گرفت webسایت

ایمیل

شما می توانید سوالات فنی خود را به آدرس ایمیل ما در میان بگذارید و پاسخ ها را از طریق ایمیل، فکس یا تلفن دریافت کنید. همچنین اگر مشکل طراحی دارید می توانید طرح خود را ایمیل کنید fileبرای دریافت کمک. ما دائماً حساب ایمیل را در طول روز نظارت می کنیم. هنگام ارسال درخواست خود برای ما، لطفاً نام کامل، نام شرکت و اطلاعات تماس خود را برای پردازش کارآمد درخواست خود درج کنید. آدرس ایمیل پشتیبانی فنی است soc_tech@microsemi.com.

موارد من

مشتریان Microsemi SoC Products Group می توانند با مراجعه به My Case موارد فنی را به صورت آنلاین ارسال و پیگیری کنند

خارج از آمریکا

مشتریانی که در خارج از مناطق زمانی ایالات متحده نیاز به کمک دارند می توانند از طریق ایمیل با پشتیبانی فنی تماس بگیرند (soc_tech@microsemi.com) یا با یک دفتر فروش محلی تماس بگیرید. لیست دفتر فروش را می توان در این آدرس یافت www.microsemi.com/soc/company/contact/default.aspx.

پشتیبانی فنی ITAR

برای پشتیبانی فنی در مورد FPGA های RH و RT که توسط مقررات بین المللی ترافیک اسلحه (ITAR) تنظیم می شوند، از طریق ما تماس بگیرید soc_tech_itar@microsemi.com. یا در موارد من، بله را در لیست کشویی ITAR انتخاب کنید. برای لیست کاملی از FPGA های Microsemi تنظیم شده توسط ITAR، از ITAR دیدن کنید web صفحه

Microsemi Corporation (NASDAQ: MSCC) مجموعه ای جامع از راه حل های نیمه هادی را برای: هوافضا، دفاع و امنیت ارائه می دهد. شرکت و ارتباطات؛ و بازارهای انرژی صنعتی و جایگزین. محصولات شامل دستگاه‌های آنالوگ و RF با کارایی بالا، مدارهای مجتمع سیگنال و RF، SoCهای قابل تنظیم، FPGA و زیرسیستم‌های کامل هستند. دفتر مرکزی Microsemi در Aliso Viejo، کالیفرنیا قرار دارد. بیشتر بدانید در www.microsemi.com.

دفتر مرکزی شرکت میکروسمی
One Enterprise، Aliso Viejo CA 92656 USA
در ایالات متحده آمریکا: +1 949-380-6100
فروش: +1 949-380-6136
فکس: +1 949-215-4996

اسناد / منابع

پیکربندی کنترلر DDR Fabric Microsemi SmartFusion2 FPGA [pdfراهنمای کاربر
پیکربندی کنترلر DDR Fabric SmartFusion2 FPGA، SmartFusion2، پیکربندی کنترلر FPGA Fabric DDR، پیکربندی کنترلر

مراجع

راهنمای کاربر