Microsemi SmartFusion2 FPGA Fabric DDR Konfigurasi Pandhuan pangguna

Pambuka

SmartFusion2 FPGA duwe loro pengontrol DDR sing dipasang - siji bisa diakses liwat MSS (MDDR) lan liyane kanggo akses langsung saka FPGA Fabric (FDDR). MDDR lan FDDR ngontrol memori DDR mati-chip.
Kanggo ngatur pengontrol DDR Fabric kanthi lengkap, sampeyan kudu:

1. Gunakake Fabric External Memory DDR Controller Configurator kanggo ngatur Controller DDR, pilih antarmuka bus datapath (AXI utawa AHBLite), lan pilih frekuensi jam DDR uga frekuensi jam datapath kain.
2. Setel nilai ndhaftar kanggo ndhaftar controller DDR cocog karo karakteristik memori DDR external Panjenengan.
3. Instantiate DDR Fabric minangka bagéan saka aplikasi pangguna lan nggawe sambungan datapath.
4. Sambungake antarmuka konfigurasi APB controller DDR minangka ditetepake dening solusi Peripheral Initialization.

Kain External Memory DDR Controller Configurator

Kain External Memory DDR (FDDR) Configurator digunakake kanggo ngatur datapath sakabèhé lan paramèter memori DDR external kanggo Kain DDR Controller.

Figure 1-1 • FDDR Configurator Swaraview

Setelan memori 

Gunakake Setelan Memori kanggo ngatur pilihan memori ing MDDR.

• Tipe Memori - LPDDR, DDR2, utawa DDR3
• Jembar Data - 32-dicokot, 16-dicokot utawa 8-dicokot
• Frekuensi Jam – Nilai apa wae (Desimal/Pecahan) ing kisaran 20 MHz nganti 333 MHz
• SECDED Aktif ECC – ON utawa OFF
• Pemetaan Alamat – {ROW, BANK, COLUMN},{BANK, ROW, COLUMN}

Setelan Antarmuka Kain 

Antarmuka Kain FPGA - Iki antarmuka data antarane FDDR lan desain FPGA. Amarga FDDR minangka pengontrol memori, dimaksudake kanggo dadi budak ing bis AXI utawa AHB. Master bis miwiti transaksi bis, kang ing siji Juru FDDR minangka transaksi memori lan disampekno menyang mati-chip DDR Memori. Opsi antarmuka kain FDDR yaiku:

• Nggunakake Antarmuka AXI-64 - Siji master ngakses FDDR liwat antarmuka AXI 64-bit.
• Nggunakake Antarmuka AHB-32 Tunggal - Siji master ngakses FDDR liwat antarmuka AHB 32-bit tunggal.
• Nggunakake Loro Antarmuka AHB-32 - Loro master ngakses FDDR nggunakake rong antarmuka AHB 32-bit.

FPGA CLOCK Divisor - Nemtokake rasio frekuensi antarane jam DDR Controller (CLK_FDDR) lan jam kontrol antarmuka kain (CLK_FIC64). Frekuensi CLK_FIC64 kudu padha karo subsistem AHB / AXI sing disambungake menyang antarmuka bus FDDR AHB / AXI. Kanggo example, yen sampeyan duwe RAM DDR mlaku ing 200 MHz lan kain / AXI Subsistem ing 100 MHz, sampeyan kudu milih divisor 2 (Figure 1-2).

Gambar 1-2 • Setelan Antarmuka Fabric – Antarmuka AXI lan Perjanjian Pembagi Jam FDDR

Gunakake Kain PLL KUNCI - Yen CLK_BASE sumber saka kain CCC, sampeyan bisa nyambungake kain CCC LOCK output kanggo FDDR FAB_PLL_LOCK input. CLK_BASE ora stabil nganti CCC kain dikunci. Mulane, Microsemi nyaranake sampeyan terus FDDR ing reset (ie, negesake input CORE_RESET_N) nganti CLK_BASE stabil. Output KUNCI saka CCC Fabric nuduhake yen jam output Fabric CCC stabil. Kanthi mriksa pilihan Gunakake FAB_PLL_LOCK, sampeyan bisa mbukak port input FAB_PLL_LOCK saka FDDR. Sampeyan banjur bisa nyambungake output KUNCI saka CCC Kain menyang input FAB_PLL_LOCK saka FDDR.

Kekuwatan Drive IO 

Pilih salah siji saka kekuwatan drive ing ngisor iki kanggo DDR I/O:

• Setengah Drive Strength
• Kekuwatan Drive Full

Gumantung saka jinis Memori DDR lan Kekuwatan I/O sing sampeyan pilih, Libero SoC nyetel Standar DDR I/O kanggo sistem FDDR sampeyan kaya ing ngisor iki:

Tipe Memori DDR	Setengah Drive Strength	Kekuwatan Drive Full
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Aktifake Interrupts 

FDDR bisa ngunggahake interupsi nalika kahanan sing wis ditemtokake ditemtokake. Priksa Aktifake Interrupts ing FDDR configurator yen sampeyan pengin nggunakake interrupts iki ing aplikasi.
Iki nyedhiyakake sinyal interupsi ing conto FDDR. Sampeyan bisa nyambungake sinyal interupsi iki miturut desain sampeyan. Sinyal Interrupt ing ngisor iki lan prasyarat kasedhiya:

• FIC_INT – Digawe nalika ana kesalahan ing transaksi antarane Master lan FDDR
• IO_CAL_INT – Mbisakake sampeyan recalibrate DDR I / O dening nulis kanggo DDR controller ndhaftar liwat antarmuka konfigurasi APB. Nalika kalibrasi rampung, interupsi iki mundhak. Kanggo rincian babagan kalibrasi ulang I/O, waca Pandhuan Pangguna Microsemi SmartFusion2.
• PLL_LOCK_INT – Nuduhake yen FDDR FPLL wis dikunci
• PLL_LOCKLOST_INT – Nuduhake yen FDDR FPLL wis ilang kunci
• FDDR_ECC_INT – Nuduhake kesalahan siji utawa loro-bit wis dideteksi

Frekuensi Jam Kain 

Pitungan frekuensi jam adhedhasar frekuensi Jam saiki lan pembagi JAM, ditampilake ing MHz.
Frekuensi Jam Kain (ing MHz) = Frekuensi Jam / pembagi JAM

Bandwidth memori 

Pitungan bandwidth memori adhedhasar nilai Frekuensi Jam saiki ing Mbps.
Bandwidth memori (ing Mbps) = 2 * Frekuensi Jam

Total Bandwidth

Pitungan bandwidth total adhedhasar Frekuensi Jam saiki, Jembar Data lan pembagi JAM, ing Mbps.
Bandwidth Total (ing Mbps) = (2 * Frekuensi Jam * Jembar Data) / Pembagi JAM

Konfigurasi Kontroler FDDR

Nalika sampeyan nggunakake Kain DDR Controller kanggo ngakses memori DDR external, kudu DDR Controller dikonfigurasi ing runtime. Iki rampung kanthi nulis data konfigurasi menyang register konfigurasi controller DDR darmabakti. data konfigurasi iki gumantung ing karakteristik saka memori DDR external lan aplikasi. Bagean iki njlèntrèhaké carane ngetik paramèter konfigurasi iki ing FDDR controller configurator lan carane data konfigurasi ngatur minangka bagéan saka solusi Initialization Peripheral sakabèhé. Deleng Pandhuan Pangguna Inisialisasi Periferal kanggo informasi rinci babagan solusi Inisialisasi Periferal.

Kain DDR Control Registers 

Kain DDR Controller wis pesawat saka ndhaftar sing kudu diatur ing runtime. Nilai konfigurasi kanggo register iki makili paramèter beda (kanggo example, mode DDR, jembaré PHY, mode burst, ECC, etc.). Kanggo rincian babagan register konfigurasi controller DDR, waca Pandhuan pangguna Microsemi SmartFusion2.

Kain DDR Registers Konfigurasi 

Gunakake tab Memory Initialization (Figure 2-1) lan Timing Memory (Figure 2-2) kanggo ngetik paramèter sing cocog karo Memori DDR lan aplikasi. Nilai sing sampeyan lebokake ing tab kasebut diterjemahake kanthi otomatis menyang nilai register sing cocog. Nalika sampeyan ngeklik parameter tartamtu, register sing cocog diterangake ing Jendela Deskripsi Register (Gambar 1-1 ing kaca 4).

Gambar 2-1 • Konfigurasi FDDR - Tab Initialization Memori

Gambar 2-2 • Konfigurasi FDDR - Tab Wektu Memori

Ngimpor Konfigurasi DDR Files

Saliyane ngetik parameter Memori DDR nggunakake tab Inisialisasi Memori lan Wektu, sampeyan bisa ngimpor nilai register DDR saka file. Kanggo nindakake, klik tombol Konfigurasi Impor lan navigasi menyang teks file ngemot DDR ndhaftar jeneng lan nilai. Gambar 2-3 nuduhake sintaks konfigurasi impor.

Figure 2-3 • Konfigurasi Register DDR File Sintaksis

Cathetan: Yen sampeyan milih ngimpor nilai register tinimbang ngetik nganggo GUI, sampeyan kudu nemtokake kabeh nilai register sing perlu. Deleng Pandhuan pangguna SmartFusion2 kanggo rincian

Ngekspor Konfigurasi DDR Files

Sampeyan uga bisa ngekspor data konfigurasi register saiki menyang teks file. Iki file bakal ngemot nilai register sing diimpor (yen ana) uga sing diitung saka parameter GUI sing sampeyan lebokake ing kothak dialog iki.
Yen sampeyan pengin mbatalake owah-owahan sing wis digawe kanggo konfigurasi ndhaftar DDR, sampeyan bisa nindakake karo Mulihake Default. Iki mbusak kabeh data konfigurasi ndhaptar lan sampeyan kudu ngimpor maneh utawa ngetik maneh data iki. Data direset menyang nilai reset hardware.

Data sing digawe 

Klik OK kanggo nggawe konfigurasi. Adhedhasar input sampeyan ing tab Umum, Wektu Memori lan Inisialisasi Memori, FDDR Configurator ngetung nilai kanggo kabeh registrasi konfigurasi DDR lan ngekspor nilai kasebut menyang proyek perangkat kukuh lan simulasi. files. Sing diekspor file sintaksis ditampilake ing Figure 2-4.

Figure 2-4 • Diekspor DDR Konfigurasi Register File Sintaksis

Firmware

Nalika sampeyan nggawe SmartDesign, ing ngisor iki files kui ing direktori / firmware / drivers_config / sys_config. Iki files dibutuhake kanggo inti perangkat kukuh CMSIS kanggo ngumpulake mlaku lan ngemot informasi babagan desain saiki, kalebu data konfigurasi peripheral lan informasi konfigurasi jam kanggo MSS. Aja nyunting iki files kanthi manual, lagi recreated saben-saben desain ROOT regenerated.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – data konfigurasi MDDR.
• sys_config_fddr_define.h – data konfigurasi FDDR.
• sys_config_mss_clocks.h – Konfigurasi jam MSS

Simulasi

Nalika sampeyan generate SmartDesign gadhah MSS, simulasi ing ngisor iki files digawe ing direktori / simulasi:

• tes.bfm - BFM tingkat paling dhuwur file sing pisanan dieksekusi sajrone simulasi apa wae sing ngleksanani prosesor SmartFusion2 MSS Cortex-M3. Iku executes peripheral_init.bfm lan user.bfm, ing urutan sing.
• peripheral_init.bfm - Ngandhut prosedur BFM sing emulates CMSIS :: SystemInit () fungsi mbukak ing Cortex-M3 sadurunge sampeyan ngetik utama () prosedur. Iki nyalin data konfigurasi kanggo piranti apa wae sing digunakake ing desain menyang register konfigurasi periferal sing bener lan banjur ngenteni kabeh periferal siap sadurunge negesake manawa pangguna bisa nggunakake periferal kasebut.
• FDDR_init.bfm - Ngandhut printah nulis BFM sing simulasi nulis saka Kain DDR konfigurasi ndhaftar data sing sampeyan lebokake (nggunakake kothak dialog Sunting Registers) menyang DDR Controller ndhaftar.
• panganggo.bfm - Dikarepake kanggo prentah pangguna. Sampeyan bisa simulasi datapath kanthi nambah printah BFM dhewe ing iki file. Prentah ing iki file bakal dieksekusi sawise peripheral_init.bfm wis rampung.

Nggunakake files ndhuwur, path konfigurasi simulasi otomatis. Sampeyan mung perlu ngowahi user.bfm file kanggo simulasi datapath. Aja nyunting test.bfm, peripheral_init.bfm, utawa MDDR_init.bfm files minangka iki files digawe maneh saben-saben desain ROOT digawe maneh.

Path Konfigurasi DDR Kain 

Solusi Peripheral Initialization mbutuhake, saliyane nemtokake Nilai ndhaftar konfigurasi Kain DDR, sampeyan ngatur path data konfigurasi APB ing MSS (FIC_2). SystemInit () fungsi nulis data kanggo konfigurasi FDDR ndhaftar liwat antarmuka FIC_2 APB.

Cathetan: Yen sampeyan nggunakake System Builder, path konfigurasi disetel lan disambungake kanthi otomatis.

Figure 2-5 • FIC_2 Configurator Swaraview

Kanggo ngatur antarmuka FIC_2:

1. Mbukak dialog FIC_2 configurator (Gambar 2-5) saka MSS configurator.
2. Pilih opsi Initialize peripherals using Cortex-M3.
3. Priksa manawa MSS DDR wis dicenthang, uga pamblokiran Fabric DDR / SERDES yen sampeyan nggunakake.
4. Klik OK kanggo nyimpen setelan sampeyan. Iki mbukak port konfigurasi FIC_2 (Jam, Reset, lan antarmuka bus APB), minangka ditampilake ing Figure 2-6.
5. Nggawe MSS. Port FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK lan FIC_2_APB_M_RESET_N) saiki katon ing antarmuka MSS lan bisa disambungake menyang CoreSF2Config lan CoreSF2Reset miturut spesifikasi solusi Peripheral Initialization

Gambar 2-6 • FIC_2 Port

Katrangan Port

Port inti FDDR 

Tabel 3-1 • Port inti FDDR

Jeneng Port	arah	Katrangan
CORE_RESET_N	IN	FDDR Controller Reset
CLK_BASE	IN	Jam Antarmuka Kain FDDR
FPLL_LOCK	OUT	FDDR PLL Output Kunci - dhuwur nalika FDDR PLL dikunci
CLK_BASE_PLL_LOCK	IN	Input Kunci PLL Kain. Input iki katon mung nalika pilihan Gunakake FAB_PLL_LOCK dipilih.

Interrupt Ports

Klompok port iki katon nalika sampeyan milih opsi Aktifake Interrupts.

Tabel 3-2 • Port interrupt

Jeneng Port	arah	Katrangan
PLL_LOCK_INT	OUT	Negesake nalika FDDR PLL ngunci.
PLL_LOCKLOST_INT	OUT	Negesake nalika kunci FDDR PLL ilang.
ECC_INT	OUT	Negesake nalika ana Acara ECC.
IO_CALIB_INT	OUT	Negesake nalika kalibrasi I / O rampung.
FIC_INT	OUT	Negesake nalika ana kesalahan ing protokol AHB / AXI ing antarmuka Fabric.

Antarmuka Konfigurasi APB3 

Tabel 3-3 • Antarmuka Konfigurasi APB3

Jeneng Port	arah	Katrangan
APB_S_PENABLE	IN	Budak Aktifake
APB_S_PSEL	IN	Budak Pilih
APB_S_PWRITE	IN	Tulis Aktifake
APB_S_PADDR[10:2]	IN	alamat
APB_S_PWDATA[15:0]	IN	Nulis Data
APB_S_PREADY	OUT	Budak Siap
APB_S_PSLVERR	OUT	Kasalahan Budak
APB_S_PRDATA[15:0]	OUT	Maca Data
APB_S_PRESET_N	IN	Reset budak
APB_S_PCLK	IN	jam

Antarmuka DDR PHY 

Tabel 3-4 • DDR PHY Antarmuka 

Jeneng Port	arah	Katrangan
FDDR_CAS_N	OUT	DRAM CASN
FDDR_CKE	OUT	DRAM CKE
FDDR_CLK	OUT	Jam, sisih P
FDDR_CLK_N	OUT	Jam, sisih N
FDDR_CS_N	OUT	DRAM CSN
FDDR_ODT	OUT	DRAM ODT
FDDR_RAS_N	OUT	DRAM RASN
FDDR_RESET_N	OUT	DRAM Reset kanggo DDR3
FDDR_WE_N	OUT	DRAM WEN
FDDR_ADDR[15:0]	OUT	Dram Alamat bit
FDDR_BA[2:0]	OUT	Alamat Bank Dram
FDDR_DM_RDQS[4:0]	INOUT	Topeng Dram Data
FDDR_DQS[4:0]	INOUT	Dram Data Strobe Input / Output - P Side
FDDR_DQS_N[4:0]	INOUT	Dram Data Strobe Input / Output - N Sisih
FDDR_DQ[35:0]	INOUT	DRAM Data Input / Output
FDDR_FIFO_WE_IN[2:0]	IN	FIFO ing sinyal
FDDR_FIFO_WE_OUT[2:0]	OUT	sinyal FIFO metu
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Topeng Dram Data
FDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input / Output - P Side
FDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input / Output - N Sisih
FDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM Data Input / Output
FDDR_DQS_TMATCH_0_IN	IN	FIFO ing sinyal
FDDR_DQS_TMATCH_0_OUT	OUT	sinyal FIFO metu
FDDR_DQS_TMATCH_1_IN	IN	FIFO ing sinyal (32-bit mung)
FDDR_DQS_TMATCH_1_OUT	OUT	Sinyal metu FIFO (mung 32-bit)
FDDR_DM_RDQS_ECC	INOUT	Topeng Data Dram ECC
FDDR_DQS_ECC	INOUT	Dram ECC Data Strobe Input / Output - P Side
FDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe Input / Output - N Side
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC Data Input / Output
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO ing sinyal
FDDR_DQS_TMATCH_ECC_OUT	OUT	Sinyal ECC FIFO metu (mung 32-bit)

Cathetan: Jembar port kanggo sawetara port diganti gumantung saka pilihan saka jembaré PHY. Notasi "[a: 0] / [b: 0] / [c: 0]" digunakake kanggo nuduhake port kasebut, ing ngendi "[a: 0]" nuduhake jembar port nalika lebar PHY 32-bit dipilih. , "[b:0]" cocog karo jembaré PHY 16-bit, lan "[c:0]" cocog karo jembaré PHY 8-bit.

Antarmuka Bus AXI 

Tabel 3-5 • Antarmuka Bus AXI

Jeneng Port	arah	Katrangan
AXI_S_AWREADY	OUT	Tulis alamat siap
AXI_S_WREADY	OUT	Tulis alamat siap
AXI_S_BID[3:0]	OUT	ID tanggapan
AXI_S_BRESP[1:0]	OUT	Tulis tanggapan
AXI_S_BVALID	OUT	Tulis tanggapan sing bener
AXI_S_ARREADY	OUT	Waca alamat siap
AXI_S_RID[3:0]	OUT	Waca ID Tag
AXI_S_RESP[1:0]	OUT	Maca Tanggapan
AXI_S_RDATA[63:0]	OUT	Maca data
AXI_S_RLAST	OUT	Read Last - Sinyal iki nuduhake transfer pungkasan ing bledosan maca.
AXI_S_RVALID	OUT	Waca alamat bener
AXI_S_AWID[3:0]	IN	Tulis Alamat ID
AXI_S_AWADDR[31:0]	IN	Tulis alamat
AXI_S_AWLEN[3:0]	IN	Dawane bledosan
AXI_S_AWSIZE[1:0]	IN	Ukuran burst
AXI_S_AWBURST[1:0]	IN	Tipe burst
AXI_S_AWLOCK[1:0]	IN	Jinis kunci - Sinyal iki menehi informasi tambahan babagan karakteristik atom transfer.
AXI_S_AWVALID	IN	Tulis alamat sing bener
AXI_S_WID[3:0]	IN	Tulis ID Data tag
AXI_S_WDATA[63:0]	IN	Nulis data
AXI_S_WSTRB[7:0]	IN	Tulis strobo
AXI_S_WLAST	IN	Tulis pungkasan
AXI_S_WVALID	IN	Tulis sah
AXI_S_BREADY	IN	Tulis siap
AXI_S_ARID[3:0]	IN	Waca ID Alamat
AXI_S_ARADDR[31:0]	IN	Alamat maca
AXI_S_ARLEN[3:0]	IN	Dawane bledosan
AXI_S_ARSIZE[1:0]	IN	Ukuran burst
AXI_S_ARBURST[1:0]	IN	Tipe burst
AXI_S_ARLOCK[1:0]	IN	Tipe Kunci
AXI_S_ARVALID	IN	Waca alamat bener
AXI_S_READY	IN	Waca alamat siap
Jeneng Port	arah	Katrangan
AXI_S_CORE_RESET_N	IN	MDDR Global Reset
AXI_S_RMW	IN	Nuduhake apa kabeh bita saka lane 64-dicokot bener kanggo kabeh beat saka transfer AXI. Nuduhake yen kabeh bita ing kabeh beats bener ing bledosan lan controller kudu gawan kanggo nulis printah. Nuduhake yen sawetara bita ora bener lan controller kudu standar kanggo printah RMW. Iki digolongake minangka sinyal sideband saluran alamat nulis AXI lan bener karo sinyal AWVALID. Mung digunakake nalika ECC diaktifake.

Antarmuka Bus AHB0 

Tabel 3-6 • Antarmuka Bus AHB0 

Jeneng Port	arah	Katrangan
AHB0_S_READYOUT	OUT	Abdi AHBL siap - Nalika dhuwur kanggo nulis nuduhake abdi siap nampa data lan nalika dhuwur kanggo diwaca nuduhake yen data bener.
AHB0_S_HRESP	OUT	Status respon AHBL - Nalika mimpin dhuwur ing mburi transaksi nuduhake yen transaksi wis rampung karo kasalahan. Nalika mimpin kurang ing mburi transaksi nuduhake yen transaksi wis rampung kasil.
AHB0_S_HRDATA[31:0]	OUT	AHBL maca data - Maca data saka abdi menyang master
AHB0_S_HSEL	IN	Pilih budak AHBL - Nalika ditegesake, budak kasebut minangka budak AHBL sing saiki dipilih ing bis AHB.
AHB0_S_HADDR[31:0]	IN	Alamat AHBL - alamat byte ing antarmuka AHBL
AHB0_S_HBURST[2:0]	IN	AHBL Burst Length
AHB0_S_HSIZE[1:0]	IN	Ukuran transfer AHBL - Nuduhake ukuran transfer saiki (mung transaksi 8/16/32 byte)
AHB0_S_HTRANS[1:0]	IN	Jinis transfer AHBL - Nuduhake jinis transfer transaksi saiki.
AHB0_S_HMASTLOCK	IN	Kunci AHBL - Nalika negesake transfer saiki minangka bagean saka transaksi sing dikunci.
AHB0_S_HWRITE	IN	AHBL nulis - Nalika dhuwur nuduhake yen transaksi saiki nulis. Nalika kurang nuduhake yen transaksi saiki diwaca.
AHB0_S_READY	IN	AHBL siap - Nalika dhuwur, nuduhake yen abdi siap nampa transaksi anyar.
AHB0_S_HWDATA[31:0]	IN	AHBL nulis data - Tulis data saka master menyang abdi

Antarmuka Bus AHB1 

Tabel 3-7 • Antarmuka Bus AHB1

Jeneng Port	arah	Katrangan
AHB1_S_READYOUT	OUT	Abdi AHBL siap - Nalika dhuwur kanggo nulis, nuduhake babu siap nampa data, lan nalika dhuwur kanggo diwaca, nuduhake yen data bener.
AHB1_S_HRESP	OUT	Status respon AHBL - Nalika mimpin dhuwur ing mburi transaksi nuduhake yen transaksi wis rampung karo kasalahan. Nalika mimpin kurang ing mburi transaksi, nuduhake yen transaksi wis rampung kasil.
AHB1_S_HRDATA[31:0]	OUT	AHBL maca data - Maca data saka abdi menyang master
AHB1_S_HSEL	IN	Pilih budak AHBL - Nalika ditegesake, budak kasebut minangka budak AHBL sing saiki dipilih ing bis AHB.
AHB1_S_HADDR[31:0]	IN	Alamat AHBL - alamat byte ing antarmuka AHBL
AHB1_S_HBURST[2:0]	IN	AHBL Burst Length
AHB1_S_HSIZE[1:0]	IN	Ukuran transfer AHBL - Nuduhake ukuran transfer saiki (mung transaksi 8/16/32 byte).
AHB1_S_HTRANS[1:0]	IN	Jinis transfer AHBL - Nuduhake jinis transfer transaksi saiki.
AHB1_S_HMASTLOCK	IN	Kunci AHBL - Yen ditegesake, transfer saiki minangka bagean saka transaksi sing dikunci.
AHB1_S_HWRITE	IN	AHBL nulis - Nalika dhuwur, nuduhake yen transaksi saiki nulis. Nalika kurang, nuduhake yen transaksi saiki diwaca.
AHB1_S_READY	IN	AHBL siap - Nalika dhuwur, nuduhake yen abdi siap nampa transaksi anyar.
AHB1_S_HWDATA[31:0]	IN	AHBL nulis data - Tulis data saka master menyang abdi

Dhukungan produk

Microsemi SoC Products Group ndhukung produk kanthi macem-macem layanan dhukungan, kalebu Layanan Pelanggan, Pusat Dhukungan Teknis Pelanggan, a websitus, surat elektronik, lan kantor penjualan ing saindenging jagad. Lampiran iki ngemot informasi babagan ngubungi Microsemi SoC Products Group lan nggunakake layanan dhukungan kasebut.

Layanan Pelanggan 

Hubungi Layanan Pelanggan kanggo dhukungan produk non-teknis, kayata rega produk, upgrade produk, informasi nganyari, status pesenan, lan wewenang.
Saka Amerika Utara, telpon 800.262.1060
Saka negara liya, hubungi 650.318.4460
Fax, saka ngendi wae ing donya, 408.643.6913

Pusat Dhukungan Teknis Pelanggan 

Microsemi SoC Products Group staf Pusat Dhukungan Teknis Pelanggan karo insinyur sing trampil sing bisa mbantu njawab pitakonan hardware, software, lan desain babagan Produk Microsemi SoC. Pusat Dhukungan Teknis Pelanggan mbuwang wektu akeh kanggo nggawe cathetan aplikasi, jawaban kanggo pitakonan siklus desain umum, dokumentasi masalah sing dikenal, lan macem-macem FAQ. Dadi, sadurunge hubungi kita, bukak sumber daya online kita. Kemungkinan banget kita wis mangsuli pitakon sampeyan.

Dhukungan Teknis 

Dolan maring Dhukungan Pelanggan websitus (www.microsemi.com/soc/support/search/default.aspx) kanggo informasi luwih lengkap lan dhukungan. Akeh jawaban sing kasedhiya ing telusuran web sumber kalebu diagram, ilustrasi, lan pranala menyang sumber daya liyane ing websitus.

Websitus

Sampeyan bisa nelusuri macem-macem informasi teknis lan non-teknis ing kaca ngarep SoC, ing www.microsemi.com/soc.

Hubungi Pusat Dhukungan Teknis Pelanggan 

Insinyur sing terampil banget ing Pusat Dhukungan Teknis. Pusat Dhukungan Teknis bisa dikontak liwat email utawa liwat Microsemi SoC Products Group websitus.

Email

Sampeyan bisa ngirim pitakonan teknis menyang alamat email kita lan nampa jawaban liwat email, fax, utawa telpon. Uga, yen sampeyan duwe masalah desain, sampeyan bisa ngirim email desain sampeyan files kanggo nampa pitulungan. Kita terus-terusan ngawasi akun email sedina muput. Nalika ngirim panjalukan kanggo kita, mangga manawa kanggo kalebu jeneng lengkap, jeneng perusahaan, lan informasi kontak kanggo proses efisien panjalukan. Alamat email dhukungan teknis yaiku soc_tech@microsemi.com.

Kasus Kula 

Pelanggan Microsemi SoC Products Group bisa ngirim lan nglacak kasus teknis kanthi online kanthi pindhah menyang My Case

Ing njaba AS 

Pelanggan sing mbutuhake pitulung ing njaba zona wektu AS bisa ngontak dhukungan teknis liwat email (soc_tech@microsemi.com) utawa hubungi kantor sales lokal. Daftar kantor sales bisa ditemokake ing www.microsemi.com/soc/company/contact/default.aspx.

Dhukungan Teknis ITAR

Kanggo dhukungan teknis babagan RH lan RT FPGAs sing diatur dening International Traffic in Arms Regulations (ITAR), hubungi kita liwat soc_tech_itar@microsemi.com. Utawa, ing Kasusku, pilih Ya ing dhaptar gulung mudhun ITAR. Kanggo dhaptar lengkap FPGA Microsemi sing diatur ITAR, bukak ITAR web kaca.

Microsemi Corporation (NASDAQ: MSCC) nawakake portofolio komprehensif solusi semikonduktor kanggo: aerospace, pertahanan lan keamanan; perusahaan lan komunikasi; lan pasar energi industri lan alternatif. Produk kalebu piranti analog lan RF kanthi kinerja dhuwur, linuwih dhuwur, sinyal campuran lan sirkuit terpadu RF, SoC sing bisa disesuaikan, FPGA, lan subsistem lengkap. Microsemi kantor pusat ing Aliso Viejo, Calif. Sinau luwih lengkap ing www.microsemi.com.

© 2014 Microsemi Corporation. Kabeh hak dilindhungi undhang-undhang. Microsemi lan logo Microsemi minangka merek dagang Microsemi Corporation. Kabeh merek dagang lan merek layanan liyane minangka properti saka sing nduweni.

Kantor Pusat Perusahaan Microsemi
One Enterprise, Aliso Viejo CA 92656 USA
Ing AS: +1 949-380-6100
Sales: +1 949-380-6136
Fax: +1 949-215-4996

Dokumen / Sumber Daya

Konfigurasi Pengontrol DDR Kain Microsemi SmartFusion2 FPGA [pdf] Pandhuan pangguna SmartFusion2 Konfigurasi Pengontrol DDR Kain FPGA, SmartFusion2, Konfigurasi Pengontrol DDR Kain FPGA, Konfigurasi Pengontrol

Referensi

• Manual pangguna