Microsemi SmartFusion2 FPGA कपडा DDR नियन्त्रक कन्फिगरेसन प्रयोगकर्ता गाइड

परिचय

SmartFusion2 FPGA सँग दुईवटा एम्बेडेड DDR नियन्त्रकहरू छन् - एउटा MSS (MDDR) मार्फत पहुँचयोग्य र अर्को FPGA Fabric (FDDR) बाट प्रत्यक्ष पहुँचको लागि अभिप्रेरित। MDDR र FDDR दुवैले अफ-चिप DDR मेमोरीहरूलाई नियन्त्रण गर्छ।
कपडा DDR नियन्त्रक पूर्ण रूपमा कन्फिगर गर्न तपाईंले निम्न गर्नुपर्छ:

1. DDR नियन्त्रक कन्फिगर गर्न, यसको डाटापाथ बस इन्टरफेस (AXI वा AHBLite) चयन गर्न, र DDR घडी फ्रिक्वेन्सी साथै कपडा डेटापाथ घडी आवृत्ति चयन गर्न फेब्रिक बाह्य मेमोरी DDR कन्ट्रोलर कन्फिगरेटर प्रयोग गर्नुहोस्।
2. तपाईंको बाह्य DDR मेमोरी विशेषताहरूसँग मेल खाने DDR नियन्त्रक दर्ताहरूको लागि दर्ता मानहरू सेट गर्नुहोस्।
3. प्रयोगकर्ता अनुप्रयोगको भागको रूपमा फेब्रिक DDR इन्स्ट्यान्टिएट गर्नुहोस् र डाटापाथ जडानहरू बनाउनुहोस्।
4. परिधीय प्रारम्भिक समाधान द्वारा परिभाषित अनुसार DDR नियन्त्रकको APB कन्फिगरेसन इन्टरफेस जडान गर्नुहोस्।

कपडा बाह्य मेमोरी DDR नियन्त्रक कन्फिगरेटर

Fabric External Memory DDR (FDDR) कन्फिगरेटर समग्र डेटापाथ र Fabric DDR नियन्त्रकका लागि बाह्य DDR मेमोरी प्यारामिटरहरू कन्फिगर गर्न प्रयोग गरिन्छ।

चित्र १-१ • FDDR कन्फिगुरेटर ओभरview

मेमोरी सेटिङहरू 

MDDR मा आफ्नो मेमोरी विकल्पहरू कन्फिगर गर्न मेमोरी सेटिङहरू प्रयोग गर्नुहोस्।

• मेमोरी प्रकार - LPDDR, DDR2, वा DDR3
• डाटा चौडाइ - 32-बिट, 16-बिट वा 8-बिट
• घडी फ्रिक्वेन्सी - 20 MHz देखि 333 MHz को दायरामा कुनै पनि मान (दशमलव/फ्राक्शनल)
• SECDED सक्षम ECC - अन वा अफ
• ठेगाना म्यापिङ – {रो, बैंक, स्तम्भ}, {बैंक, पंक्ति, स्तम्भ}

कपडा इन्टरफेस सेटिङहरू 

FPGA कपडा इन्टरफेस - यो FDDR र FPGA डिजाइन बीचको डाटा इन्टरफेस हो। किनभने FDDR मेमोरी नियन्त्रक हो, यो AXI वा AHB बसमा दास बन्नको लागि हो। बसको मास्टरले बस लेनदेनहरू सुरु गर्छ, जसलाई FDDR ले मेमोरी लेनदेनको रूपमा व्याख्या गरेको छ र अफ-चिप DDR मेमोरीमा सञ्चार गरिन्छ। FDDR कपडा इन्टरफेस विकल्पहरू छन्:

• AXI-64 इन्टरफेस प्रयोग गर्दै - एक मास्टरले 64-bit\ AXI इन्टरफेस मार्फत FDDR पहुँच गर्छ।
• एकल AHB-32 इन्टरफेस प्रयोग गर्दै - एक मास्टरले एकल 32-bit AHB इन्टरफेस मार्फत FDDR पहुँच गर्छ।
• दुई AHB-32 इन्टरफेसहरू प्रयोग गर्दै - दुई मास्टरहरूले दुई 32-bit AHB इन्टरफेसहरू प्रयोग गरेर FDDR पहुँच गर्छन्।

FPGA घडी विभाजक - DDR नियन्त्रक घडी (CLK_FDDR) र कपडा इन्टरफेस (CLK_FIC64) लाई नियन्त्रण गर्ने घडी बीचको आवृत्ति अनुपात निर्दिष्ट गर्दछ। CLK_FIC64 फ्रिक्वेन्सी FDDR AHB/AXI बस इन्टरफेसमा जडान भएको AHB/AXI उपप्रणालीको बराबर हुनुपर्छ। पूर्वका लागिampले, यदि तपाईंसँग 200 मेगाहर्ट्जमा चलिरहेको DDR र्याम छ र तपाईंको कपडा/AXI सबसिस्टम 100 मेगाहर्ट्जमा चल्छ भने, तपाईंले 2 (चित्र 1-2) को भाजक चयन गर्नुपर्छ।

चित्र 1-2 • कपडा इन्टरफेस सेटिङहरू - AXI इन्टरफेस र FDDR घडी विभाजक सम्झौता

कपडा प्रयोग गर्नुहोस् PLL लक - यदि CLK_BASE फेब्रिक CCC बाट सोर्स गरिएको हो भने, तपाइँ FDDR FAB_PLL_LOCK इनपुटमा कपडा CCC LOCK आउटपुट जडान गर्न सक्नुहुन्छ। Fabric CCC लक नभएसम्म CLK_BASE स्थिर हुँदैन। तसर्थ, माइक्रोसेमीले CLK_BASE स्थिर नभएसम्म FDDR रिसेट (अर्थात्, CORE_RESET_N इनपुट दाबी गर्नुहोस्) होल्ड गर्न सुझाव दिन्छ। Fabric CCC को LOCK आउटपुटले Fabric CCC आउटपुट घडीहरू स्थिर छन् भनी संकेत गर्छ। FAB_PLL_LOCK प्रयोग गर्नुहोस् विकल्प जाँच गरेर, तपाईंले FDDR को FAB_PLL_LOCK इनपुट पोर्ट खुलाउन सक्नुहुन्छ। त्यसपछि तपाईले फेब्रिक CCC को LOCK आउटपुट FDDR को FAB_PLL_LOCK इनपुटमा जडान गर्न सक्नुहुन्छ।

IO ड्राइभ शक्ति 

तपाईंको DDR I/O को लागि निम्न ड्राइभ शक्तिहरू मध्ये एउटा चयन गर्नुहोस्:

• आधा ड्राइभ शक्ति
• पूर्ण ड्राइभ शक्ति

तपाइँको DDR मेमोरी प्रकार र तपाइँले चयन गर्नुभएको I/O शक्तिको आधारमा, Libero SoC ले तपाइँको FDDR प्रणालीको लागि DDR I/O मानक निम्नानुसार सेट गर्दछ:

DDR मेमोरी प्रकार	आधा ड्राइभ शक्ति	पूर्ण ड्राइभ शक्ति
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRI

अवरोधहरू सक्षम गर्नुहोस् 

FDDR केही पूर्वनिर्धारित सर्तहरू सन्तुष्ट हुँदा अवरोधहरू उठाउन सक्षम छ। यदि तपाइँ तपाइँको अनुप्रयोगमा यी अवरोधहरू प्रयोग गर्न चाहनुहुन्छ भने FDDR कन्फिगरेटरमा अवरोधहरू सक्षम गर्नुहोस् जाँच गर्नुहोस्।
यसले FDDR दृष्टान्तमा अवरोध संकेतहरू उजागर गर्दछ। तपाईँको डिजाइन आवश्यकता अनुसार यी अवरोध संकेतहरू जडान गर्न सक्नुहुन्छ। निम्न अवरोध संकेतहरू र तिनीहरूका पूर्व शर्तहरू उपलब्ध छन्:

• FIC_INT - मास्टर र FDDR बीचको कारोबारमा त्रुटि हुँदा उत्पन्न हुन्छ
• IO_CAL_INT - तपाईंलाई APB कन्फिगरेसन इन्टरफेस मार्फत DDR नियन्त्रक दर्ताहरूमा लेखेर DDR I/O को पुन: क्यालिब्रेट गर्न सक्षम बनाउँछ। क्यालिब्रेसन पूरा भएपछि, यो अवरोध उठाइएको छ। I/O पुन: क्यालिब्रेसन बारे विवरणहरूको लागि, Microsemi SmartFusion2 प्रयोगकर्ता गाइड हेर्नुहोस्।
• PLL_LOCK_INT - FDDR FPLL लक भएको संकेत गर्दछ
• PLL_LOCKLOST_INT - FDDR FPLL लक हराएको संकेत गर्छ
• FDDR_ECC_INT - एकल वा दुई-बिट त्रुटि फेला परेको संकेत गर्दछ

कपडा घडी आवृत्ति 

घडी फ्रिक्वेन्सी गणना तपाईको हालको घडी फ्रिक्वेन्सी र MHz मा प्रदर्शित CLOCK भाजकको आधारमा।
कपडा घडी आवृत्ति (MHz मा) = घडी आवृत्ति / घडी भाजक

मेमोरी ब्यान्डविथ 

Mbps मा तपाइँको हालको घडी आवृत्ति मान मा आधारित मेमोरी ब्यान्डविथ गणना।
मेमोरी ब्यान्डविथ (Mbps मा) = 2 * घडी आवृत्ति

कुल ब्यान्डविथ

कुल ब्यान्डविथ गणना तपाईको हालको घडी फ्रिक्वेन्सी, डाटा चौडाइ र CLOCK भाजक, Mbps मा आधारित।
कुल ब्यान्डविथ (Mbps मा) = (२ * घडी आवृत्ति * डाटा चौडाइ) / घडी विभाजक

FDDR नियन्त्रक कन्फिगरेसन

जब तपाइँ बाहिरी DDR मेमोरी पहुँच गर्न कपडा DDR नियन्त्रक प्रयोग गर्नुहुन्छ, DDR नियन्त्रक रनटाइममा कन्फिगर हुनुपर्छ। यो समर्पित DDR नियन्त्रक कन्फिगरेसन दर्ताहरूमा कन्फिगरेसन डाटा लेखेर गरिन्छ। यो कन्फिगरेसन डाटा बाह्य DDR मेमोरी र तपाईंको अनुप्रयोगको विशेषताहरूमा निर्भर छ। यस खण्डले FDDR कन्ट्रोलर कन्फिगरेटरमा यी कन्फिगरेसन प्यारामिटरहरू कसरी प्रविष्ट गर्ने र समग्र परिधीय प्रारम्भिक समाधानको भागको रूपमा कन्फिगरेसन डाटा कसरी व्यवस्थित गरिन्छ भनेर वर्णन गर्दछ। परिधीय प्रारम्भिक समाधानको बारेमा विस्तृत जानकारीको लागि परिधीय प्रारम्भिक प्रयोगकर्ता गाइडलाई सन्दर्भ गर्नुहोस्।

कपडा DDR नियन्त्रण दर्ता 

Fabric DDR नियन्त्रकसँग दर्ताहरूको सेट छ जुन रनटाइममा कन्फिगर गर्न आवश्यक छ। यी दर्ताहरूका लागि कन्फिगरेसन मानहरूले विभिन्न प्यारामिटरहरू (उदाहरणका लागिample, DDR मोड, PHY चौडाइ, बर्स्ट मोड, ECC, आदि)। DDR नियन्त्रक कन्फिगरेसन दर्ताहरूको बारेमा विवरणहरूको लागि, Microsemi SmartFusion2 प्रयोगकर्ताको गाइडलाई सन्दर्भ गर्नुहोस्।

कपडा DDR दर्ता कन्फिगरेसन 

तपाईंको DDR मेमोरी र अनुप्रयोगसँग मिल्दोजुल्दो प्यारामिटरहरू प्रविष्ट गर्न मेमोरी प्रारम्भ (चित्र 2-1) र मेमोरी समय (चित्र 2-2) ट्याबहरू प्रयोग गर्नुहोस्। तपाईंले यी ट्याबहरूमा प्रविष्ट गर्नुभएको मानहरू स्वचालित रूपमा उपयुक्त दर्ता मानहरूमा अनुवाद हुन्छन्। जब तपाइँ एक विशेष प्यारामिटर क्लिक गर्नुहुन्छ, यसको सम्बन्धित दर्ता दर्ता वर्णन विन्डोमा वर्णन गरिएको छ (पृष्ठ 1 मा चित्र 1-4)।

चित्र २-१ • FDDR कन्फिगरेसन - मेमोरी प्रारम्भिक ट्याब

चित्र २-२ • FDDR कन्फिगरेसन - मेमोरी टाइमिङ ट्याब

DDR कन्फिगरेसन आयात गर्दै Files

मेमोरी प्रारम्भ र समय ट्याबहरू प्रयोग गरेर DDR मेमोरी प्यारामिटरहरू प्रविष्ट गर्नुको अतिरिक्त, तपाईंले DDR दर्ता मानहरू आयात गर्न सक्नुहुन्छ file। त्यसो गर्न, आयात कन्फिगरेसन बटन क्लिक गर्नुहोस् र पाठमा नेभिगेट गर्नुहोस् file DDR दर्ता नाम र मानहरू समावेश। चित्र २-५ ले आयात कन्फिगरेसन सिन्ट्याक्स देखाउँछ।

चित्र २-३ • DDR दर्ता कन्फिगरेसन File वाक्य रचना

नोट: यदि तपाईँले GUI प्रयोग गरेर दर्ता मानहरू आयात गर्नुको सट्टा आयात गर्न रोज्नुहुन्छ भने, तपाईँले सबै आवश्यक दर्ता मानहरू निर्दिष्ट गर्नुपर्छ। विवरणहरूको लागि SmartFusion2 प्रयोगकर्ता गाइडलाई सन्दर्भ गर्नुहोस्

DDR कन्फिगरेसन निर्यात गर्दै Files

तपाइँ हालको दर्ता कन्फिगरेसन डाटा पाठमा निर्यात गर्न सक्नुहुन्छ file। यो file तपाईंले आयात गर्नुभएको दर्ता मानहरू समावेश हुनेछ (यदि कुनै हो भने) साथै तपाईंले यो संवाद बाकसमा प्रविष्ट गर्नुभएको GUI प्यारामिटरहरूबाट गणना गरिएको थियो।
यदि तपाईंले DDR दर्ता कन्फिगरेसनमा गर्नुभएका परिवर्तनहरू पूर्ववत गर्न चाहनुहुन्छ भने, तपाईंले पूर्वनिर्धारित पुनर्स्थापना मार्फत त्यसो गर्न सक्नुहुन्छ। यसले सबै दर्ता कन्फिगरेसन डाटा मेटाउँछ र तपाईंले या त यो डाटा पुन: आयात वा पुन: प्रविष्ट गर्नुपर्छ। डाटा हार्डवेयर रिसेट मानहरूमा रिसेट गरिएको छ।

उत्पन्न डाटा 

कन्फिगरेसन उत्पन्न गर्न ठीक क्लिक गर्नुहोस्। सामान्य, मेमोरी समय र मेमोरी प्रारम्भिक ट्याबहरूमा तपाईंको इनपुटको आधारमा, FDDR कन्फिगुरेटरले सबै DDR कन्फिगरेसन दर्ताहरूको लागि मानहरू गणना गर्दछ र यी मानहरूलाई तपाईंको फर्मवेयर परियोजना र सिमुलेशनमा निर्यात गर्दछ। files निकासी गरेको छ file वाक्य रचना चित्र २-६ मा देखाइएको छ।

चित्र २-४ • निर्यात गरिएको DDR दर्ता कन्फिगरेसन File वाक्य रचना

फर्मवेयर

जब तपाइँ SmartDesign उत्पन्न गर्नुहुन्छ, निम्न files /firmware/drivers_config/sys_config डाइरेक्टरीमा उत्पन्न हुन्छ। यी fileCMSIS फर्मवेयर कोरलाई राम्रोसँग कम्पाइल गर्न र MSS को लागि परिधीय कन्फिगरेसन डाटा र घडी कन्फिगरेसन जानकारी सहित तपाईंको हालको डिजाइनको बारेमा जानकारी समावेश गर्न आवश्यक छ। यी सम्पादन नगर्नुहोस् files म्यानुअल रूपमा, जस्तै कि तिनीहरू प्रत्येक पटक तपाईंको रूट डिजाइन पुन: उत्पन्न हुँदा पुन: सिर्जना गरिन्छ।

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h - MDDR कन्फिगरेसन डाटा।
• sys_config_fddr_define.h - FDDR कन्फिगरेसन डाटा।
• sys_config_mss_clocks.h - MSS घडीहरू कन्फिगरेसन

सिमुलेशन

जब तपाइँ तपाइँको MSS सँग सम्बन्धित SmartDesign उत्पन्न गर्नुहुन्छ, निम्न सिमुलेशन files / सिमुलेशन डाइरेक्टरीमा उत्पन्न हुन्छ:

• test.bfm - शीर्ष-स्तर BFM file जुन SmartFusion2 MSS Cortex-M3 प्रोसेसरको अभ्यास गर्ने कुनै पनि सिमुलेशनको समयमा पहिलो पटक कार्यान्वयन हुन्छ। यसले peripheral_init.bfm र user.bfm लाई त्यस क्रममा कार्यान्वयन गर्छ।
• peripheral_init.bfm - BFM प्रक्रिया समावेश गर्दछ जसले CMSIS::SystemInit() प्रकार्यको अनुकरण गर्दछ Cortex-M3 मा तपाईले मुख्य() प्रक्रियामा प्रवेश गर्नु अघि। यसले डिजाइनमा प्रयोग गरिएको कुनै पनि परिधीयको लागि कन्फिगरेसन डाटालाई सही परिधीय कन्फिगरेसन दर्ताहरूमा प्रतिलिपि गर्दछ र त्यसपछि प्रयोगकर्ताले यी परिधीयहरू प्रयोग गर्न सक्छ भनी दाबी गर्नु अघि सबै परिधीयहरू तयार हुनको लागि पर्खन्छ।
• FDDR_init.bfm - BFM लेखन आदेशहरू समावेश गर्दछ जुन तपाईंले प्रविष्ट गर्नुभएको फेब्रिक DDR कन्फिगरेसन रजिष्टर डाटा (सम्पादन रजिष्टर संवाद बाकस प्रयोग गरेर) DDR नियन्त्रक दर्ताहरूमा लेखिएको अनुकरण गर्दछ।
• user.bfm - प्रयोगकर्ता आदेशहरूको लागि अभिप्रेरित। तपाईं यसमा आफ्नै BFM आदेशहरू थपेर डाटापाथ सिमुलेट गर्न सक्नुहुन्छ file। यसमा आदेशहरू file peripheral_init.bfm पूरा भएपछि कार्यान्वयन गरिनेछ।

को प्रयोग गरेर fileमाथि, कन्फिगरेसन मार्ग स्वचालित रूपमा सिमुलेटेड छ। तपाईंले मात्र user.bfm सम्पादन गर्न आवश्यक छ file डाटापाथ अनुकरण गर्न। test.bfm, peripheral_init.bfm, वा MDDR_init.bfm सम्पादन नगर्नुहोस् fileयी जस्तै छन् files लाई प्रत्येक पटक तपाईंको रूट डिजाइन पुन: उत्पन्न गर्दा पुन: सिर्जना गरिन्छ।

कपडा DDR कन्फिगरेसन पथ 

परिधीय प्रारम्भिक समाधानको लागि आवश्यक छ कि, फेब्रिक DDR कन्फिगरेसन दर्ता मानहरू निर्दिष्ट गर्नुको अतिरिक्त, तपाईंले MSS (FIC_2) मा APB कन्फिगरेसन डेटा मार्ग कन्फिगर गर्नुहोस्। SystemInit() प्रकार्यले FIC_2 APB इन्टरफेस मार्फत FDDR कन्फिगरेसन दर्ताहरूमा डाटा लेख्छ।

नोट: यदि तपाइँ प्रणाली निर्माणकर्ता प्रयोग गर्दै हुनुहुन्छ भने कन्फिगरेसन पथ सेट गरिएको छ र स्वचालित रूपमा जडान भएको छ।

चित्र २-५ • FIC_2 कन्फिगुरेटर ओभरview

FIC_2 इन्टरफेस कन्फिगर गर्न:

1. MSS कन्फिगुरेटरबाट FIC_2 कन्फिगरेटर संवाद (चित्र 2-5) खोल्नुहोस्।
2. Cortex-M3 विकल्प प्रयोग गरेर बाह्य उपकरणहरू प्रारम्भ गर्नुहोस् चयन गर्नुहोस्।
3. यदि तपाइँ तिनीहरूलाई प्रयोग गर्दै हुनुहुन्छ भने फेब्रिक DDR/SERDES ब्लकहरू जस्तै MSS DDR जाँच गरिएको छ भनी सुनिश्चित गर्नुहोस्।
4. आफ्नो सेटिङहरू बचत गर्न ठीक क्लिक गर्नुहोस्। यसले FIC_2 कन्फिगरेसन पोर्टहरू (घडी, रिसेट, र APB बस इन्टरफेसहरू) लाई चित्र 2-6 मा देखाइए अनुसार उजागर गर्दछ।
5. MSS उत्पन्न गर्नुहोस्। FIC_2 पोर्टहरू (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK र FIC_2_APB_M_RESET_N) अब MSS इन्टरफेसमा पर्दाफास छन् र CoreSF2Config र CoreSF2Reset मा परिधीय प्रारम्भिक समाधान अनुसार जडान गर्न सकिन्छ।

चित्र २-६ • FIC_2 पोर्टहरू

पोर्ट विवरण

FDDR कोर पोर्टहरू 

तालिका ३-१ • FDDR कोर पोर्टहरू

पोर्ट नाम	दिशा	विवरण
CORE_RESET_N	IN	FDDR नियन्त्रक रिसेट
CLK_BASE	IN	FDDR कपडा इन्टरफेस घडी
FPLL_LOCK	बाहिर	FDDR PLL लक आउटपुट - FDDR PLL लक हुँदा उच्च
CLK_BASE_PLL_LOCK	IN	कपडा PLL लक इनपुट। FAB_PLL_LOCK प्रयोग गर्नुहोस् विकल्प चयन गर्दा मात्र यो इनपुट खुला हुन्छ।

अवरोध पोर्टहरू

पोर्टहरूको यो समूह खुला हुन्छ जब तपाईंले अवरोधहरू सक्षम गर्नुहोस् विकल्प चयन गर्नुहुन्छ।

तालिका ३-२ • अवरोध पोर्टहरू

पोर्ट नाम	दिशा	विवरण
PLL_LOCK_INT	बाहिर	FDDR PLL लक हुँदा दाबी गर्दछ।
PLL_LOCKLOST_INT	बाहिर	FDDR PLL लक हराउँदा दाबी गर्दछ।
ECC_INT	बाहिर	ECC घटना हुँदा दावी गर्दछ।
IO_CALIB_INT	बाहिर	I/O क्यालिब्रेसन पूरा भएपछि दाबी गर्दछ।
FIC_INT	बाहिर	फेब्रिक इन्टरफेसमा AHB/AXI प्रोटोकलमा त्रुटि हुँदा दाबी गर्छ।

APB3 कन्फिगरेसन इन्टरफेस 

तालिका ३-३ • APB3 कन्फिगरेसन इन्टरफेस

पोर्ट नाम	दिशा	विवरण
APB_S_PENABLE	IN	दास सक्षम गर्नुहोस्
APB_S_PSEL	IN	दास चयन
APB_S_PWRITE	IN	सक्षम लेख्नुहोस्
APB_S_PADDR[१०:२]	IN	ठेगाना
APB_S_PWDATA[१५:०]	IN	डाटा लेख्नुहोस्
APB_S_PREADY	बाहिर	दास तयार
APB_S_PSLVERR	बाहिर	दास त्रुटि
APB_S_PRDATA[१५:०]	बाहिर	डाटा पढ्नुहोस्
APB_S_PRESET_N	IN	दास रिसेट
APB_S_PCLK	IN	घडी

DDR PHY इन्टरफेस 

तालिका ३-१ • DDR PHY इन्टरफेस 

पोर्ट नाम	दिशा	विवरण
FDDR_CAS_N	बाहिर	DRAM CASN
FDDR_CKE	बाहिर	DRAM CKE
FDDR_CLK	बाहिर	घडी, P साइड
FDDR_CLK_N	बाहिर	घडी, एन साइड
FDDR_CS_N	बाहिर	DRAM CSN
FDDR_ODT	बाहिर	DRAM ODT
FDDR_RAS_N	बाहिर	DRAM RASN
FDDR_RESET_N	बाहिर	DDR3 को लागि DRAM रिसेट
FDDR_WE_N	बाहिर	DRAM WEN
FDDR_ADDR [१५:०]	बाहिर	ड्रम ठेगाना बिट्स
FDDR_BA[2:0]	बाहिर	Dram बैंक ठेगाना
FDDR_DM_RDQS [४:०]	भित्र बाहिर	Dram डाटा मास्क
FDDR_DQS [४:०]	भित्र बाहिर	Dram डाटा स्ट्रोब इनपुट/आउटपुट - P साइड
FDDR_DQS_N [४:०]	भित्र बाहिर	Dram डाटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ [३५:०]	भित्र बाहिर	DRAM डाटा इनपुट/आउटपुट
FDDR_FIFO_WE_IN[2:0]	IN	FIFO संकेतमा
FDDR_FIFO_WE_OUT[2:0]	बाहिर	FIFO बाहिर संकेत
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	भित्र बाहिर	Dram डाटा मास्क
FDDR_DQS ([3:0]/[1:0]/[0])	भित्र बाहिर	Dram डाटा स्ट्रोब इनपुट/आउटपुट - P साइड
FDDR_DQS_N ([3:0]/[1:0]/[0])	भित्र बाहिर	Dram डाटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ ([31:0]/[15:0]/[7:0])	भित्र बाहिर	DRAM डाटा इनपुट/आउटपुट
FDDR_DQS_TMATCH_0_IN	IN	FIFO संकेतमा
FDDR_DQS_TMATCH_0_OUT	बाहिर	FIFO बाहिर संकेत
FDDR_DQS_TMATCH_1_IN	IN	FIFO सिग्नलमा (३२-बिट मात्र)
FDDR_DQS_TMATCH_1_OUT	बाहिर	FIFO आउट सिग्नल (३२-बिट मात्र)
FDDR_DM_RDQS_ECC	भित्र बाहिर	Dram ECC डाटा मास्क
FDDR_DQS_ECC	भित्र बाहिर	Dram ECC डाटा स्ट्रोब इनपुट/आउटपुट - P साइड
FDDR_DQS_ECC_N	भित्र बाहिर	Dram ECC डाटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	भित्र बाहिर	DRAM ECC डाटा इनपुट/आउटपुट
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO संकेतमा
FDDR_DQS_TMATCH_ECC_OUT	बाहिर	ECC FIFO आउट सिग्नल (३२-बिट मात्र)

नोट: PHY चौडाइको चयनको आधारमा केही पोर्टहरूको लागि पोर्ट चौडाइहरू परिवर्तन हुन्छ। नोटेशन "[a:0]/ [b:0]/[c:0]" त्यस्ता पोर्टहरू बुझाउन प्रयोग गरिन्छ, जहाँ "[a:0]" ले 32-bit PHY चौडाइ चयन गर्दा पोर्ट चौडाइलाई जनाउँछ। , "[b:0]" 16-bit PHY चौडाइसँग मेल खान्छ, र "[c:0]" 8-bit PHY चौडाइसँग मेल खान्छ।

AXI बस इन्टरफेस 

तालिका ३-५ • AXI बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
AXI_S_AWREADY	बाहिर	ठेगाना तयार लेख्नुहोस्
AXI_S_WREADY	बाहिर	ठेगाना तयार लेख्नुहोस्
AXI_S_BID[३:०]	बाहिर	प्रतिक्रिया आईडी
AXI_S_BRESP[1:0]	बाहिर	प्रतिक्रिया लेख्नुहोस्
AXI_S_BVALID	बाहिर	प्रतिक्रिया मान्य लेख्नुहोस्
AXI_S_ARREADY	बाहिर	पढ्नुहोस् ठेगाना तयार छ
AXI_S_RID [३:०]	बाहिर	आईडी पढ्नुहोस् Tag
AXI_S_RRESP[१:०]	बाहिर	प्रतिक्रिया पढ्नुहोस्
AXI_S_RDATA [६३:०]	बाहिर	डाटा पढ्नुहोस्
AXI_S_RLAST	बाहिर	अन्तिम पढ्नुहोस् - यो संकेतले रिड बर्स्टमा अन्तिम स्थानान्तरणलाई संकेत गर्दछ।
AXI_S_RVALID	बाहिर	ठेगाना मान्य पढ्नुहोस्
AXI_S_AWID[३:०]	IN	ठेगाना आईडी लेख्नुहोस्
AXI_S_AWADDR [३१:०]	IN	ठेगाना लेख्नुहोस्
AXI_S_AWLEN [३:०]	IN	फट लम्बाइ
AXI_S_AWSIZE[1:0]	IN	फट आकार
AXI_S_AWBURST[1:0]	IN	फट प्रकार
AXI_S_AWLOCK[1:0]	IN	लक प्रकार - यो संकेत स्थानान्तरण को परमाणु विशेषताहरु बारे थप जानकारी प्रदान गर्दछ।
AXI_S_AWVALID	IN	ठेगाना मान्य लेख्नुहोस्
AXI_S_WID[3:0]	IN	डाटा आईडी लेख्नुहोस् tag
AXI_S_WDATA[63:0]	IN	डाटा लेख्नुहोस्
AXI_S_WSTRB [७:०]	IN	स्ट्रोबहरू लेख्नुहोस्
AXI_S_WLAST	IN	अन्तिम लेख्नुहोस्
AXI_S_WVALID	IN	मान्य लेख्नुहोस्
AXI_S_BREADY	IN	तयार लेख्नुहोस्
AXI_S_ARID [३:०]	IN	ठेगाना आईडी पढ्नुहोस्
AXI_S_ARADDR [३१:०]	IN	ठेगाना पढ्नुहोस्
AXI_S_ARLEN [३:०]	IN	फट लम्बाइ
AXI_S_ARSIZE[1:0]	IN	फट आकार
AXI_S_ARBURST[1:0]	IN	फट प्रकार
AXI_S_ARLOCK[1:0]	IN	लक प्रकार
AXI_S_ARVALID	IN	ठेगाना मान्य पढ्नुहोस्
AXI_S_RREADY	IN	पढ्नुहोस् ठेगाना तयार छ
पोर्ट नाम	दिशा	विवरण
AXI_S_CORE_RESET_N	IN	MDDR ग्लोबल रिसेट
AXI_S_RMW	IN	64-बिट लेनका सबै बाइटहरू AXI स्थानान्तरणका सबै बीटहरूका लागि मान्य छन् कि छैनन् भनी संकेत गर्छ। संकेत गर्दछ कि सबै बीटहरूमा सबै बाइटहरू बर्स्टमा मान्य छन् र नियन्त्रकले आदेशहरू लेख्न पूर्वनिर्धारित हुनुपर्छ। संकेत गर्दछ कि केहि बाइटहरू अमान्य छन् र नियन्त्रकले RMW आदेशहरूमा पूर्वनिर्धारित हुनुपर्छ। यसलाई AXI लेख्ने ठेगाना च्यानल साइडब्यान्ड सिग्नलको रूपमा वर्गीकृत गरिएको छ र AWVALID संकेतसँग मान्य छ। ECC सक्षम हुँदा मात्र प्रयोग गरिन्छ।

AHB0 बस इन्टरफेस 

तालिका ३-६ • AHB3 बस इन्टरफेस 

पोर्ट नाम	दिशा	विवरण
AHB0_S_HREADYOUT	बाहिर	AHBL दास तयार - जब लेखको लागि उच्चले संकेत गर्दछ कि दास डेटा स्वीकार गर्न तयार छ र पढ्नको लागि उच्च हुँदा डाटा मान्य छ भनेर संकेत गर्दछ।
AHB0_S_HRESP	बाहिर	AHBL प्रतिक्रिया स्थिति - लेनदेनको अन्त्यमा उच्च चालित हुँदा लेनदेन त्रुटिहरूसँग पूरा भएको संकेत गर्दछ। लेनदेनको अन्त्यमा कम चालु हुँदा लेनदेन सफलतापूर्वक सम्पन्न भएको संकेत गर्दछ।
AHB0_S_HRDATA [३१:०]	बाहिर	AHBL डेटा पढ्नुहोस् - दासबाट मालिकलाई डेटा पढ्नुहोस्
AHB0_S_HSEL	IN	AHBL दास चयन गर्नुहोस् - जब दाबी गरिन्छ, दास हाल AHB बसमा चयन गरिएको AHBL दास हो।
AHB0_S_HADDR [३१:०]	IN	AHBL ठेगाना - AHBL इन्टरफेसमा बाइट ठेगाना
AHB0_S_HBURST[2:0]	IN	AHBL बर्स्ट लम्बाइ
AHB0_S_HSIZE[1:0]	IN	AHBL स्थानान्तरण आकार - हालको स्थानान्तरणको आकारलाई संकेत गर्दछ (8/16/32 बाइट लेनदेन मात्र)
AHB0_S_HTRANS[1:0]	IN	AHBL स्थानान्तरण प्रकार - हालको लेनदेनको स्थानान्तरण प्रकारलाई संकेत गर्दछ।
AHB0_S_HMASTLOCK	IN	AHBL लक - हालको स्थानान्तरण लक गरिएको कारोबारको अंश हो भनी दाबी गर्दा।
AHB0_S_HWRITE	IN	AHBL लेख्नुहोस् - जब उच्च ले हालको लेनदेन एक लेखन हो भनेर संकेत गर्दछ। कम हुँदा हालको लेनदेन पढिएको हो भनेर संकेत गर्छ।
AHB0_S_HREADY	IN	AHBL तयार - उच्च हुँदा, दास नयाँ लेनदेन स्वीकार गर्न तयार छ भनेर संकेत गर्दछ।
AHB0_S_HWDATA[३१:०]	IN	AHBL डेटा लेख्नुहोस् - मालिकबाट दासलाई डेटा लेख्नुहोस्

AHB1 बस इन्टरफेस 

तालिका ३-६ • AHB3 बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
AHB1_S_HREADYOUT	बाहिर	AHBL दास तयार - जब लेख्नको लागि उच्च हुन्छ, दास डेटा स्वीकार गर्न तयार छ भनेर संकेत गर्दछ, र पढ्नको लागि उच्च हुँदा, डेटा मान्य छ भनेर संकेत गर्दछ।
AHB1_S_HRESP	बाहिर	AHBL प्रतिक्रिया स्थिति - लेनदेनको अन्त्यमा उच्च चालित हुँदा लेनदेन त्रुटिहरूसँग पूरा भएको संकेत गर्दछ। लेनदेनको अन्त्यमा कम चलाउँदा, लेनदेन सफलतापूर्वक सम्पन्न भएको संकेत गर्दछ।
AHB1_S_HRDATA [३१:०]	बाहिर	AHBL डेटा पढ्नुहोस् - दासबाट मालिकलाई डेटा पढ्नुहोस्
AHB1_S_HSEL	IN	AHBL दास चयन गर्नुहोस् - जब दाबी गरिन्छ, दास हाल AHB बसमा चयन गरिएको AHBL दास हो।
AHB1_S_HADDR [३१:०]	IN	AHBL ठेगाना - AHBL इन्टरफेसमा बाइट ठेगाना
AHB1_S_HBURST[2:0]	IN	AHBL बर्स्ट लम्बाइ
AHB1_S_HSIZE[1:0]	IN	AHBL स्थानान्तरण आकार - हालको स्थानान्तरणको आकारलाई संकेत गर्दछ (8/16/32 बाइट लेनदेन मात्र)।
AHB1_S_HTRANS[1:0]	IN	AHBL स्थानान्तरण प्रकार - हालको लेनदेनको स्थानान्तरण प्रकारलाई संकेत गर्दछ।
AHB1_S_HMASTLOCK	IN	AHBL लक - दाबी गर्दा, हालको स्थानान्तरण लक गरिएको कारोबारको अंश हो।
AHB1_S_HWRITE	IN	AHBL लेख्नुहोस् - उच्च हुँदा, हालको लेनदेन एक लेखन हो भनेर संकेत गर्दछ। कम हुँदा, हालको लेनदेन पढिएको हो भनेर संकेत गर्छ।
AHB1_S_HREADY	IN	AHBL तयार - उच्च हुँदा, दास नयाँ लेनदेन स्वीकार गर्न तयार छ भनेर संकेत गर्दछ।
AHB1_S_HWDATA[३१:०]	IN	AHBL डेटा लेख्नुहोस् - मालिकबाट दासलाई डेटा लेख्नुहोस्

उत्पादन समर्थन

Microsemi SoC Product Group ले आफ्ना उत्पादनहरूलाई ग्राहक सेवा, ग्राहक प्राविधिक सहायता केन्द्र, ए सहित विभिन्न समर्थन सेवाहरू प्रदान गर्दछ। webसाइट, इलेक्ट्रोनिक मेल, र विश्वव्यापी बिक्री कार्यालयहरू। यस परिशिष्टमा Microsemi SoC उत्पादन समूहलाई सम्पर्क गर्ने र यी समर्थन सेवाहरू प्रयोग गर्ने बारे जानकारी समावेश छ।

ग्राहक सेवा 

गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।
उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्
बाँकी संसारबाट, 650.318.4460 मा कल गर्नुहोस्
फ्याक्स, संसारको कुनै पनि ठाउँबाट, 408.643.6913

ग्राहक प्राविधिक सहयोग केन्द्र 

Microsemi SoC Products Group ले आफ्नो ग्राहक प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियरहरू राख्छ जसले तपाइँको हार्डवेयर, सफ्टवेयर, र Microsemi SoC उत्पादनहरू बारे डिजाइन प्रश्नहरूको जवाफ दिन मद्दत गर्न सक्छ। ग्राहक प्राविधिक सहयोग केन्द्रले एप्लिकेसन नोटहरू, साधारण डिजाइन चक्र प्रश्नहरूको जवाफ, ज्ञात मुद्दाहरूको कागजात, र विभिन्न FAQहरू सिर्जना गर्न धेरै समय खर्च गर्दछ। त्यसोभए, तपाईंले हामीलाई सम्पर्क गर्नु अघि, कृपया हाम्रो अनलाइन स्रोतहरूमा जानुहोस्। यो धेरै सम्भव छ कि हामीले पहिले नै तपाइँका प्रश्नहरूको जवाफ दिएका छौं।

प्राविधिक समर्थन 

ग्राहक समर्थन मा जानुहोस् webसाइट (www.microsemi.com/soc/support/search/default.aspx) थप जानकारी र समर्थनको लागि। खोजीयोग्यमा धेरै जवाफहरू उपलब्ध छन् web संसाधनमा रेखाचित्र, चित्रण, र अन्य स्रोतहरूमा लिङ्कहरू समावेश छन् webसाइट।

Webसाइट

तपाईं SoC गृह पृष्ठमा विभिन्न प्राविधिक र गैर-प्राविधिक जानकारी ब्राउज गर्न सक्नुहुन्छ www.microsemi.com/soc।

ग्राहक प्राविधिक सहयोग केन्द्रमा सम्पर्क गर्दै 

प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियर कर्मचारीहरू। प्राविधिक सहायता केन्द्रलाई इमेल वा Microsemi SoC उत्पादन समूह मार्फत सम्पर्क गर्न सकिन्छ webसाइट।

इमेल

तपाईंले आफ्नो प्राविधिक प्रश्नहरू हाम्रो इमेल ठेगानामा सञ्चार गर्न सक्नुहुन्छ र इमेल, फ्याक्स वा फोनद्वारा जवाफहरू प्राप्त गर्न सक्नुहुन्छ। साथै, यदि तपाइँसँग डिजाइन समस्या छ भने, तपाइँ तपाइँको डिजाइन इमेल गर्न सक्नुहुन्छ files सहयोग प्राप्त गर्न। हामी दिनभर इमेल खाताको निरन्तर निगरानी गर्छौं। हामीलाई तपाईंको अनुरोध पठाउँदा, कृपया तपाईंको अनुरोधको प्रभावकारी प्रक्रियाको लागि तपाईंको पूरा नाम, कम्पनीको नाम, र तपाईंको सम्पर्क जानकारी समावेश गर्न निश्चित हुनुहोस्। प्राविधिक समर्थन इमेल ठेगाना हो soc_tech@microsemi.com.

मेरा केसहरू 

Microsemi SoC उत्पादन समूहका ग्राहकहरूले My Case मा गएर अनलाइन प्राविधिक केसहरू पेश गर्न र ट्र्याक गर्न सक्छन्

अमेरिका बाहिर 

अमेरिकी समय क्षेत्र बाहिरको सहयोग चाहिने ग्राहकहरूले या त इमेल मार्फत प्राविधिक सहयोगलाई सम्पर्क गर्न सक्छन् (soc_tech@microsemi.comवा स्थानीय बिक्री कार्यालयमा सम्पर्क गर्नुहोस्। बिक्री कार्यालय सूची मा पाउन सकिन्छ www.microsemi.com/soc/company/contact/default.aspx।

ITAR प्राविधिक समर्थन

अन्तर्राष्ट्रिय ट्राफिक इन आर्म्स रेगुलेसन (ITAR) द्वारा नियन्त्रित RH र RT FPGA मा प्राविधिक सहयोगको लागि, हामीलाई मार्फत सम्पर्क गर्नुहोस्। soc_tech_itar@microsemi.com। वैकल्पिक रूपमा, मेरा केसहरू भित्र, ITAR ड्रप-डाउन सूचीमा हो चयन गर्नुहोस्। ITAR-नियमित Microsemi FPGAs को पूर्ण सूचीको लागि, ITAR मा जानुहोस् web पृष्ठ।

Microsemi Corporation (NASDAQ: MSCC) ले अर्धचालक समाधानहरूको विस्तृत पोर्टफोलियो प्रदान गर्दछ: एयरोस्पेस, रक्षा र सुरक्षा; उद्यम र संचार; र औद्योगिक र वैकल्पिक ऊर्जा बजार। उत्पादनहरूमा उच्च-प्रदर्शन, उच्च-विश्वसनीयता एनालग र RF उपकरणहरू, मिश्रित संकेत र RF एकीकृत सर्किटहरू, अनुकूलन योग्य SoCs, FPGAs, र पूर्ण उपप्रणालीहरू समावेश छन्। Microsemi मुख्यालय Aliso Viejo, Calif मा छ। मा थप जान्नुहोस् www.microsemi.com.

© 2014 माइक्रोसेमी निगम। सबै अधिकार सुरक्षित। माइक्रोसेमी र माइक्रोसेमी लोगो माइक्रोसेमी कर्पोरेशनका ट्रेडमार्क हुन्। अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्।

माइक्रोसेमी कर्पोरेट मुख्यालय
एक उद्यम, Aliso Viejo CA 92656 USA
संयुक्त राज्य अमेरिका भित्र: +1 ८००-५५५-०१९९
बिक्री: +1 ८००-५५५-०१९९
फ्याक्स: +1 ८००-५५५-०१९९

कागजातहरू / स्रोतहरू

Microsemi SmartFusion2 FPGA कपडा DDR नियन्त्रक कन्फिगरेसन [pdf] प्रयोगकर्ता गाइड SmartFusion2 FPGA कपडा DDR नियन्त्रक कन्फिगरेसन, SmartFusion2, FPGA कपडा DDR नियन्त्रक कन्फिगरेसन, नियन्त्रक कन्फिगरेसन

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका