Microsemi SmartFusion2 FPGA فیبرک DDR کنٹرولر کنفیگریشن صارف گائیڈ
Microsemi SmartFusion2 FPGA فیبرک DDR کنٹرولر کنفیگریشن

مشمولات چھپائیں
1 تعارف
2 فیبرک ایکسٹرنل میموری ڈی ڈی آر کنٹرولر کنفیگریٹر
3 FDDR کنٹرولر کنفیگریشن
4 پورٹ کی تفصیل
5 پروڈکٹ سپورٹ
6 دستاویزات / وسائل
6.1 حوالہ جات
7 متعلقہ پوسٹس

تعارف

SmartFusion2 FPGA میں دو ایمبیڈڈ DDR کنٹرولرز ہیں - ایک MSS (MDDR) کے ذریعے قابل رسائی اور دوسرا FPGA Fabric (FDDR) سے براہ راست رسائی کے لیے ہے۔ MDDR اور FDDR دونوں آف چپ DDR یادوں کو کنٹرول کرتے ہیں۔
فیبرک ڈی ڈی آر کنٹرولر کو مکمل طور پر ترتیب دینے کے لیے آپ کو:

  1. DDR کنٹرولر کو کنفیگر کرنے کے لیے فیبرک ایکسٹرنل میموری DDR کنٹرولر کنفیگریٹر کا استعمال کریں، اس کا ڈیٹا پاتھ بس انٹرفیس (AXI یا AHBLite) منتخب کریں، اور DDR کلاک فریکوئنسی کے ساتھ ساتھ فیبرک ڈیٹا پاتھ کلاک فریکوئنسی کو بھی منتخب کریں۔
  2. DDR کنٹرولر رجسٹر کے لیے رجسٹر کی قدریں سیٹ کریں تاکہ آپ کی بیرونی DDR میموری کی خصوصیات سے مماثل ہو۔
  3. فیبرک ڈی ڈی آر کو صارف کی درخواست کے حصے کے طور پر انسٹینٹیٹ کریں اور ڈیٹا پاتھ کنکشن بنائیں۔
  4. ڈی ڈی آر کنٹرولر کے اے پی بی کنفیگریشن انٹرفیس کو مربوط کریں جیسا کہ پیریفرل انیشیلائزیشن سلوشن کے ذریعے بیان کیا گیا ہے۔

فیبرک ایکسٹرنل میموری ڈی ڈی آر کنٹرولر کنفیگریٹر

فیبرک ایکسٹرنل میموری ڈی ڈی آر (ایف ڈی ڈی آر) کنفیگریٹر کا استعمال فیبرک ڈی ڈی آر کنٹرولر کے لیے مجموعی ڈیٹا پاتھ اور ایکسٹرنل ڈی ڈی آر میموری پیرامیٹرز کو کنفیگر کرنے کے لیے کیا جاتا ہے۔

شکل 1-1 • FDDR کنفیگریٹر اوورview
فیبرک ایکسٹرنل میموری ڈی ڈی آر کنٹرولر کنفیگریٹر

میموری کی ترتیبات 

MDDR میں اپنے میموری آپشنز کو کنفیگر کرنے کے لیے میموری سیٹنگز کا استعمال کریں۔

  • میموری کی قسم - LPDDR، DDR2، یا DDR3
  • ڈیٹا کی چوڑائی - 32 بٹ، 16 بٹ یا 8 بٹ
  • گھڑی تعدد - 20 میگاہرٹز سے 333 میگاہرٹز کی حد میں کوئی بھی قدر (اعشاریہ/فرکشنل)
  • SECDED فعال ECC - آن یا آف
  • ایڈریس میپنگ – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

فیبرک انٹرفیس کی ترتیبات 

ایف پی جی اے فیبرک انٹرفیس - یہ FDDR اور FPGA ڈیزائن کے درمیان ڈیٹا انٹرفیس ہے۔ کیونکہ FDDR ایک میموری کنٹرولر ہے، اس کا مقصد AXI یا AHB بس پر غلام ہونا ہے۔ بس کا ماسٹر بس ٹرانزیکشنز کا آغاز کرتا ہے، جس کی تعبیر FDDR کے ذریعے میموری ٹرانزیکشنز کے طور پر کی جاتی ہے اور آف چپ DDR میموری کو بتائی جاتی ہے۔ FDDR فیبرک انٹرفیس کے اختیارات ہیں:

  • AXI-64 انٹرفیس کا استعمال کرتے ہوئے - ایک ماسٹر 64-bit\ AXI انٹرفیس کے ذریعے FDDR تک رسائی حاصل کرتا ہے۔
  • سنگل AHB-32 انٹرفیس کا استعمال - ایک ماسٹر واحد 32-bit AHB انٹرفیس کے ذریعے FDDR تک رسائی حاصل کرتا ہے۔
  • دو AHB-32 انٹرفیس کا استعمال - دو ماسٹرز دو 32-bit AHB انٹرفیس کا استعمال کرتے ہوئے FDDR تک رسائی حاصل کرتے ہیں۔

ایف پی جی اے کلاک ڈیوائزر - DDR کنٹرولر کلاک (CLK_FDDR) اور فیبرک انٹرفیس کو کنٹرول کرنے والی گھڑی (CLK_FIC64) کے درمیان تعدد کا تناسب بتاتا ہے۔ CLK_FIC64 فریکوئنسی AHB/AXI سب سسٹم کے برابر ہونی چاہیے جو FDDR AHB/AXI بس انٹرفیس سے منسلک ہے۔ سابق کے لیےampمثال کے طور پر، اگر آپ کے پاس DDR RAM 200 MHz پر چل رہی ہے اور آپ کا Fabric/AXI سب سسٹم 100 MHz پر چلتا ہے، تو آپ کو 2 کا تقسیم کار منتخب کرنا چاہیے (شکل 1-2)۔

شکل 1-2 • فیبرک انٹرفیس سیٹنگز – AXI انٹرفیس اور FDDR کلاک ڈیوائزر ایگریمنٹ
فیبرک انٹرفیس کی ترتیبات

فیبرک استعمال کریں۔ پی ایل ایل لاک - اگر CLK_BASE فیبرک CCC سے حاصل کیا گیا ہے، تو آپ فیبرک CCC LOCK آؤٹ پٹ کو FDDR FAB_PLL_LOCK ان پٹ سے جوڑ سکتے ہیں۔ CLK_BASE اس وقت تک مستحکم نہیں ہوتا جب تک کہ فیبرک CCC لاک نہ ہو جائے۔ لہذا، مائیکروسیمی تجویز کرتا ہے کہ آپ FDDR کو ری سیٹ میں رکھیں (یعنی CORE_RESET_N ان پٹ پر زور دیں) جب تک کہ CLK_BASE مستحکم نہ ہو۔ فیبرک سی سی سی کا لاک آؤٹ پٹ اشارہ کرتا ہے کہ فیبرک سی سی سی آؤٹ پٹ گھڑیاں مستحکم ہیں۔ استعمال کریں FAB_PLL_LOCK آپشن کو چیک کر کے، آپ FDDR کے FAB_PLL_LOCK ان پٹ پورٹ کو بے نقاب کر سکتے ہیں۔ اس کے بعد آپ فیبرک CCC کے LOCK آؤٹ پٹ کو FDDR کے FAB_PLL_LOCK ان پٹ سے جوڑ سکتے ہیں۔

IO ڈرائیو کی طاقت 

اپنے DDR I/O کے لیے درج ذیل ڈرائیو کی طاقتوں میں سے ایک کو منتخب کریں:

  • ہاف ڈرائیو کی طاقت
  • مکمل ڈرائیو کی طاقت

آپ کی DDR میموری کی قسم اور آپ کی منتخب کردہ I/O طاقت پر منحصر ہے، Libero SoC آپ کے FDDR سسٹم کے لیے DDR I/O معیار کو مندرجہ ذیل ترتیب دیتا ہے:

ڈی ڈی آر میموری کی قسم ہاف ڈرائیو کی طاقت مکمل ڈرائیو کی طاقت
DDR3 SSTL15I SSTL15II
DDR2 SSTL18I SSTL18II
ایل پی ڈی ڈی آر ایل پی ڈی آر آئی ایل پی ڈی آر آئی

مداخلتوں کو فعال کریں۔ 

FDDR کچھ پہلے سے طے شدہ شرائط کے مطمئن ہونے پر رکاوٹیں بڑھانے کے قابل ہے۔ اگر آپ اپنی ایپلیکیشن میں ان رکاوٹوں کو استعمال کرنا چاہتے ہیں تو FDDR کنفیگریٹر میں انبل انٹرپٹس کو چیک کریں۔
یہ FDDR مثال پر رکاوٹ سگنل کو بے نقاب کرتا ہے۔ آپ ان مداخلتی سگنلز کو جوڑ سکتے ہیں جیسا کہ آپ کے ڈیزائن کی ضرورت ہے۔ درج ذیل انٹرپٹ سگنلز اور ان کی پیشگی شرائط دستیاب ہیں:

  • FIC_INT - Master اور FDDR کے درمیان لین دین میں خرابی ہونے پر پیدا ہوتا ہے۔
  • IO_CAL_INT - APB کنفیگریشن انٹرفیس کے ذریعے DDR کنٹرولر رجسٹروں کو لکھ کر آپ کو DDR I/O کو دوبارہ کیلیبریٹ کرنے کے قابل بناتا ہے۔ جب انشانکن مکمل ہو جاتا ہے، تو یہ رکاوٹ بڑھ جاتی ہے۔ I/O ری کیلیبریشن کے بارے میں تفصیلات کے لیے، Microsemi SmartFusion2 یوزر گائیڈ سے رجوع کریں۔
  • PLL_LOCK_INT - اشارہ کرتا ہے کہ FDDR FPLL لاک ہو گیا ہے۔
  • PLL_LOCKLOST_INT - اشارہ کرتا ہے کہ FDDR FPLL تالا کھو گیا ہے۔
  • FDDR_ECC_INT - اشارہ کرتا ہے کہ ایک یا دو بٹ ​​کی غلطی کا پتہ چلا ہے۔

فیبرک کلاک فریکوئنسی 

گھڑی کی فریکوئنسی کا حساب کتاب آپ کی موجودہ گھڑی کی فریکوئنسی اور CLOCK تقسیم کرنے والے کی بنیاد پر، MHz میں ظاہر ہوتا ہے۔
فیبرک کلاک فریکوئنسی (MHz میں) = گھڑی کی فریکوئنسی / کلاک ڈیوائزر

میموری بینڈوڈتھ 

ایم بی پی ایس میں آپ کی موجودہ کلاک فریکوئنسی ویلیو پر مبنی میموری بینڈوڈتھ کا حساب۔
میموری بینڈوڈتھ (Mbps میں) = 2 * گھڑی کی فریکوئنسی

کل بینڈوتھ

کل بینڈوڈتھ کا حساب آپ کی موجودہ گھڑی کی فریکوئنسی، ڈیٹا کی چوڑائی اور CLOCK تقسیم کرنے والے کی بنیاد پر، Mbps میں۔
کل بینڈوتھ (ایم بی پی ایس میں) = (2 * گھڑی کی فریکوئنسی * ڈیٹا کی چوڑائی) / گھڑی تقسیم

FDDR کنٹرولر کنفیگریشن

جب آپ بیرونی DDR میموری تک رسائی کے لیے Fabric DDR کنٹرولر استعمال کرتے ہیں، DDR کنٹرولر کو رن ٹائم کے وقت کنفیگر کیا جانا چاہیے۔ یہ سرشار DDR کنٹرولر کنفیگریشن رجسٹروں پر کنفیگریشن ڈیٹا لکھ کر کیا جاتا ہے۔ یہ کنفیگریشن ڈیٹا بیرونی DDR میموری اور آپ کی ایپلی کیشن کی خصوصیات پر منحصر ہے۔ یہ سیکشن بیان کرتا ہے کہ ان کنفیگریشن پیرامیٹرز کو FDDR کنٹرولر کنفیگریٹر میں کیسے داخل کیا جائے اور کنفیگریشن ڈیٹا کو مجموعی پیریفرل انیشیلائزیشن سلوشن کے حصے کے طور پر کیسے منظم کیا جاتا ہے۔ پیریفرل انیشیئلائزیشن کے حل کے بارے میں تفصیلی معلومات کے لیے پیریفرل انیشیلائزیشن یوزر گائیڈ سے رجوع کریں۔

فیبرک ڈی ڈی آر کنٹرول رجسٹر 

فیبرک ڈی ڈی آر کنٹرولر کے پاس رجسٹروں کا ایک سیٹ ہوتا ہے جسے رن ٹائم پر کنفیگر کرنے کی ضرورت ہوتی ہے۔ ان رجسٹروں کی ترتیب کی قدریں مختلف پیرامیٹرز کی نمائندگی کرتی ہیں (مثال کے طور پرample، DDR موڈ، PHY چوڑائی، برسٹ موڈ، ECC، وغیرہ)۔ DDR کنٹرولر کنفیگریشن رجسٹر کے بارے میں تفصیلات کے لیے، Microsemi SmartFusion2 یوزر گائیڈ سے رجوع کریں۔

فیبرک ڈی ڈی آر رجسٹر کنفیگریشن 

آپ کی ڈی ڈی آر میموری اور ایپلیکیشن سے مطابقت رکھنے والے پیرامیٹرز داخل کرنے کے لیے میموری انیشیلائزیشن (فگر 2-1) اور میموری ٹائمنگ (فگر 2-2) ٹیبز کا استعمال کریں۔ ان ٹیبز میں آپ جو قدریں داخل کرتے ہیں وہ خود بخود مناسب رجسٹر اقدار میں ترجمہ ہو جاتی ہیں۔ جب آپ کسی مخصوص پیرامیٹر پر کلک کرتے ہیں، تو اس کے متعلقہ رجسٹر کو رجسٹر کی تفصیل ونڈو میں بیان کیا جاتا ہے (صفحہ 1 پر تصویر 1-4)۔

شکل 2-1 • FDDR کنفیگریشن - میموری انیشیلائزیشن ٹیب
FDDR کنٹرولر کنفیگریشن

شکل 2-2 • FDDR کنفیگریشن - میموری ٹائمنگ ٹیب
FDDR کنٹرولر کنفیگریشن

ڈی ڈی آر کنفیگریشن درآمد کرنا Files

میموری انیشیلائزیشن اور ٹائمنگ ٹیبز کا استعمال کرتے ہوئے ڈی ڈی آر میموری پیرامیٹر داخل کرنے کے علاوہ، آپ ڈی ڈی آر رجسٹر ویلیوز کو ایک سے درآمد کر سکتے ہیں۔ file. ایسا کرنے کے لیے، امپورٹ کنفیگریشن بٹن پر کلک کریں اور متن پر جائیں۔ file DDR رجسٹر کے نام اور اقدار پر مشتمل ہے۔ شکل 2-3 درآمد کنفیگریشن نحو کو دکھاتا ہے۔

شکل 2-3 • DDR رجسٹر کنفیگریشن File نحو
ڈی ڈی آر کنفیگریشن درآمد کرنا Files
نوٹ: اگر آپ GUI کا استعمال کرتے ہوئے رجسٹر کی قدریں داخل کرنے کے بجائے درآمد کرنے کا انتخاب کرتے ہیں، تو آپ کو تمام ضروری رجسٹر اقدار کی وضاحت کرنی ہوگی۔ تفصیلات کے لیے SmartFusion2 یوزر گائیڈ سے رجوع کریں۔

ڈی ڈی آر کنفیگریشن برآمد کرنا Files

آپ موجودہ رجسٹر کنفیگریشن ڈیٹا کو ٹیکسٹ میں بھی ایکسپورٹ کر سکتے ہیں۔ file. یہ file اس میں وہ رجسٹر ویلیوز شامل ہوں گی جو آپ نے درآمد کی ہیں (اگر کوئی ہیں) اور ساتھ ہی وہ جو کہ آپ نے اس ڈائیلاگ باکس میں درج کیے گئے GUI پیرامیٹرز سے شمار کی ہیں۔
اگر آپ DDR رجسٹر کنفیگریشن میں کی گئی تبدیلیوں کو کالعدم کرنا چاہتے ہیں، تو آپ Restore Default کے ساتھ ایسا کر سکتے ہیں۔ یہ تمام رجسٹر کنفیگریشن ڈیٹا کو حذف کر دیتا ہے اور آپ کو یہ ڈیٹا دوبارہ درآمد کرنا یا دوبارہ داخل کرنا ہوگا۔ ڈیٹا کو ہارڈ ویئر ری سیٹ کی اقدار پر دوبارہ ترتیب دیا گیا ہے۔

تیار کردہ ڈیٹا 

کنفیگریشن تیار کرنے کے لیے ٹھیک ہے پر کلک کریں۔ جنرل، میموری ٹائمنگ اور میموری انیشیلائزیشن ٹیبز میں آپ کے ان پٹ کی بنیاد پر، FDDR کنفیگریٹر تمام DDR کنفیگریشن رجسٹروں کے لیے قدروں کی گنتی کرتا ہے اور ان اقدار کو آپ کے فرم ویئر پروجیکٹ اور سمولیشن میں برآمد کرتا ہے۔ files برآمد کیا گیا۔ file نحو کو شکل 2-4 میں دکھایا گیا ہے۔

شکل 2-4 • برآمد شدہ DDR رجسٹر کنفیگریشن File نحو
تیار کردہ ڈیٹا

فرم ویئر

جب آپ SmartDesign تیار کرتے ہیں تو درج ذیل files کو /firmware/drivers_config/sys_config ڈائریکٹری میں تیار کیا جاتا ہے۔ یہ fileCMSIS فرم ویئر کور کے لیے ضروری ہے کہ وہ مناسب طریقے سے مرتب کرے اور آپ کے موجودہ ڈیزائن سے متعلق معلومات پر مشتمل ہو، بشمول پیریفرل کنفیگریشن ڈیٹا اور MSS کے لیے گھڑی کی ترتیب کی معلومات۔ ان میں ترمیم نہ کریں۔ files دستی طور پر، جیسا کہ ہر بار جب آپ کے روٹ ڈیزائن کو دوبارہ تخلیق کیا جاتا ہے تو انہیں دوبارہ بنایا جاتا ہے۔

  • sys_config.c
  • sys_config.h
  • sys_config_mddr_define.h - MDDR کنفیگریشن ڈیٹا۔
  • sys_config_fddr_define.h - FDDR کنفیگریشن ڈیٹا۔
  • sys_config_mss_clocks.h - MSS گھڑیوں کی ترتیب

تخروپن

جب آپ اپنے MSS سے وابستہ SmartDesign تیار کرتے ہیں تو درج ذیل سمولیشن files کو /simulation ڈائریکٹری میں تیار کیا جاتا ہے:

  • test.bfm - اعلی سطحی BFM file جو SmartFusion2 MSS Cortex-M3 پروسیسر کو استعمال کرنے والے کسی بھی تخروپن کے دوران سب سے پہلے عمل میں لایا جاتا ہے۔ یہ peripheral_init.bfm اور user.bfm کو اس ترتیب میں انجام دیتا ہے۔
  • peripheral_init.bfm - BFM طریقہ کار پر مشتمل ہے جو CMSIS::SystemInit() فنکشن کی تقلید کرتا ہے جو Cortex-M3 پر آپ کے مین() طریقہ کار میں داخل ہونے سے پہلے چلتا ہے۔ یہ ڈیزائن میں استعمال ہونے والے کسی بھی پیریفیرل کے کنفیگریشن ڈیٹا کو صحیح پیریفیرل کنفیگریشن رجسٹروں میں کاپی کرتا ہے اور پھر یہ دعویٰ کرنے سے پہلے کہ صارف ان پیری فیرلز کو استعمال کر سکتا ہے تمام پیری فیرلز کے تیار ہونے کا انتظار کرتا ہے۔
  • FDDR_init.bfm - BFM تحریری کمانڈز پر مشتمل ہے جو DDR کنٹرولر رجسٹروں میں آپ کے درج کردہ فیبرک DDR کنفیگریشن رجسٹر ڈیٹا کی تحریروں کو نقل کرتا ہے (رجسٹرز میں ترمیم کریں ڈائیلاگ باکس کا استعمال کرتے ہوئے)۔
  • user.bfm - صارف کے احکامات کے لئے ارادہ. آپ اس میں اپنی BFM کمانڈز شامل کرکے ڈیٹا پاتھ کی نقل بنا سکتے ہیں۔ file. اس میں احکام file peripheral_init.bfm مکمل ہونے کے بعد عمل میں لایا جائے گا۔

کا استعمال کرتے ہوئے files اوپر، کنفیگریشن کا راستہ خود بخود بنا دیا جاتا ہے۔ آپ کو صرف user.bfm میں ترمیم کرنے کی ضرورت ہے۔ file ڈیٹا پاتھ کی نقل کرنا۔ test.bfm، peripheral_init.bfm، یا MDDR_init.bfm میں ترمیم نہ کریں files ان کے طور پر fileہر بار جب آپ کے روٹ ڈیزائن کو دوبارہ تخلیق کیا جاتا ہے تو s کو دوبارہ بنایا جاتا ہے۔

فیبرک DDR کنفیگریشن پاتھ 

پیریفرل انیشیلائزیشن حل کا تقاضا ہے کہ، فیبرک ڈی ڈی آر کنفیگریشن رجسٹر ویلیوز کو بتانے کے علاوہ، آپ APB کنفیگریشن ڈیٹا پاتھ کو MSS (FIC_2) میں کنفیگر کریں۔ SystemInit() فنکشن FIC_2 APB انٹرفیس کے ذریعے FDDR کنفیگریشن رجسٹر میں ڈیٹا لکھتا ہے۔

نوٹ: اگر آپ سسٹم بلڈر استعمال کر رہے ہیں تو کنفیگریشن کا راستہ خود بخود سیٹ اور جڑ جاتا ہے۔

شکل 2-5 • FIC_2 کنفیگریٹر اوورview
فیبرک DDR کنفیگریشن پاتھ

FIC_2 انٹرفیس کو ترتیب دینے کے لیے:

  1. MSS کنفیگریٹر سے FIC_2 کنفیگریٹر ڈائیلاگ (شکل 2-5) کھولیں۔
  2. Cortex-M3 آپشن کا استعمال کرتے ہوئے انیشیلائز پیری فیرلز کو منتخب کریں۔
  3. اس بات کو یقینی بنائیں کہ MSS DDR چیک کیا گیا ہے، جیسا کہ فیبرک DDR/SERDES بلاکس ہیں اگر آپ انہیں استعمال کر رہے ہیں۔
  4. اپنی ترتیبات کو محفوظ کرنے کے لیے ٹھیک ہے پر کلک کریں۔ یہ FIC_2 کنفیگریشن پورٹس (کلاک، ری سیٹ، اور APB بس انٹرفیس) کو بے نقاب کرتا ہے، جیسا کہ شکل 2-6 میں دکھایا گیا ہے۔
  5. ایم ایس ایس بنائیں۔ FIC_2 بندرگاہیں (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK اور FIC_2_APB_M_RESET_N) اب MSS انٹرفیس پر سامنے آئی ہیں اور پیری فیرل انیشیل اسپیشلائزیشن سلوشن کے مطابق CoreSF2Config اور CoreSF2Reset سے منسلک ہو سکتی ہیں۔

شکل 2-6 • FIC_2 پورٹس
FIC_2 پورٹس

پورٹ کی تفصیل

ایف ڈی ڈی آر کور پورٹس 

جدول 3-1 • FDDR کور پورٹس

پورٹ کا نام سمت تفصیل
CORE_RESET_N IN FDDR کنٹرولر ری سیٹ
CLK_BASE IN FDDR فیبرک انٹرفیس گھڑی
FPLL_LOCK باہر FDDR PLL لاک آؤٹ پٹ - FDDR PLL لاک ہونے پر زیادہ
CLK_BASE_PLL_LOCK IN فیبرک PLL لاک ان پٹ۔ یہ ان پٹ صرف اس وقت سامنے آتا ہے جب FAB_PLL_LOCK استعمال کا اختیار منتخب کیا جاتا ہے۔

بندرگاہوں میں خلل ڈالنا

جب آپ Enable Interrupts آپشن کو منتخب کرتے ہیں تو بندرگاہوں کا یہ گروپ سامنے آتا ہے۔

جدول 3-2 • انٹرپٹ پورٹس

پورٹ کا نام سمت تفصیل
PLL_LOCK_INT باہر FDDR PLL لاک ہونے پر دعوی کرتا ہے۔
PLL_LOCKLOST_INT باہر FDDR PLL لاک کھو جانے پر دعویٰ کرتا ہے۔
ECC_INT باہر جب کوئی ECC ایونٹ ہوتا ہے تو دعویٰ کرتا ہے۔
IO_CALIB_INT باہر I/O کیلیبریشن مکمل ہونے پر دعویٰ کرتا ہے۔
FIC_INT باہر جب فیبرک انٹرفیس پر AHB/AXI پروٹوکول میں کوئی خرابی ہوتی ہے تو دعوی کرتا ہے۔

APB3 کنفیگریشن انٹرفیس 

جدول 3-3 • APB3 کنفیگریشن انٹرفیس

پورٹ کا نام سمت تفصیل
APB_S_PENABLE IN غلام کو فعال کریں۔
APB_S_PSEL IN غلام منتخب کریں۔
APB_S_PWRITE IN Enable لکھیں۔
APB_S_PADDR[10:2] IN پتہ
APB_S_PWDATA[15:0] IN ڈیٹا لکھیں۔
APB_S_PREADY باہر غلام تیار
APB_S_PSLVERR باہر غلام کی غلطی
APB_S_PRDATA[15:0] باہر ڈیٹا پڑھیں
APB_S_PRESET_N IN غلام ری سیٹ
APB_S_PCLK IN گھڑی

DDR PHY انٹرفیس 

جدول 3-4 • DDR PHY انٹرفیس 

پورٹ کا نام سمت تفصیل
FDDR_CAS_N باہر DRAM CASN
FDDR_CKE باہر DRAM CKE
FDDR_CLK باہر گھڑی، پی کی طرف
FDDR_CLK_N باہر گھڑی، N طرف
FDDR_CS_N باہر DRAM CSN
FDDR_ODT باہر DRAM ODT
FDDR_RAS_N باہر DRAM RASN
FDDR_RESET_N باہر DDR3 کے لیے DRAM ری سیٹ
FDDR_WE_N باہر ڈرم وین
FDDR_ADDR[15:0] باہر ڈرم ایڈریس بٹس
FDDR_BA[2:0] باہر ڈرم بینک کا پتہ
FDDR_DM_RDQS[4:0] آؤٹ آؤٹ ڈرام ڈیٹا ماسک
FDDR_DQS[4:0] آؤٹ آؤٹ ڈرم ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ - پی سائیڈ
FDDR_DQS_N[4:0] آؤٹ آؤٹ ڈرم ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ – این سائیڈ
FDDR_DQ[35:0] آؤٹ آؤٹ DRAM ڈیٹا ان پٹ/آؤٹ پٹ
FDDR_FIFO_WE_IN[2:0] IN FIFO سگنل میں
FDDR_FIFO_WE_OUT[2:0] باہر FIFO آؤٹ سگنل
FDDR_DM_RDQS ([3:0]/[1:0]/[0]) آؤٹ آؤٹ ڈرام ڈیٹا ماسک
FDDR_DQS ([3:0]/[1:0]/[0]) آؤٹ آؤٹ ڈرم ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ - پی سائیڈ
FDDR_DQS_N ([3:0]/[1:0]/[0]) آؤٹ آؤٹ ڈرم ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ – این سائیڈ
FDDR_DQ ([31:0]/[15:0]/[7:0]) آؤٹ آؤٹ DRAM ڈیٹا ان پٹ/آؤٹ پٹ
FDDR_DQS_TMATCH_0_IN IN FIFO سگنل میں
FDDR_DQS_TMATCH_0_OUT باہر FIFO آؤٹ سگنل
FDDR_DQS_TMATCH_1_IN IN FIFO سگنل میں (صرف 32 بٹ)
FDDR_DQS_TMATCH_1_OUT باہر FIFO آؤٹ سگنل (صرف 32 بٹ)
FDDR_DM_RDQS_ECC آؤٹ آؤٹ ڈرام ای سی سی ڈیٹا ماسک
FDDR_DQS_ECC آؤٹ آؤٹ ڈرام ای سی سی ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ - پی سائیڈ
FDDR_DQS_ECC_N آؤٹ آؤٹ Dram ECC ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ – N سائیڈ
FDDR_DQ_ECC ([3:0]/[1:0]/[0]) آؤٹ آؤٹ DRAM ECC ڈیٹا ان پٹ/آؤٹ پٹ
FDDR_DQS_TMATCH_ECC_IN IN ECC FIFO سگنل میں
FDDR_DQS_TMATCH_ECC_OUT باہر ECC FIFO آؤٹ سگنل (صرف 32 بٹ)

نوٹ: کچھ بندرگاہوں کے لیے پورٹ کی چوڑائی PHY چوڑائی کے انتخاب پر منحصر ہوتی ہے۔ اشارے "[a:0]/ [b:0]/[c:0]" ایسی بندرگاہوں کو ظاہر کرنے کے لیے استعمال کیا جاتا ہے، جہاں "[a:0]" سے مراد بندرگاہ کی چوڑائی ہے جب 32 بٹ PHY چوڑائی منتخب کی جاتی ہے۔ , "[b:0]" 16-bit PHY چوڑائی کے مساوی ہے، اور "[c:0]" 8-bit PHY چوڑائی کے مساوی ہے۔

AXI بس انٹرفیس 

جدول 3-5 • AXI بس انٹرفیس

پورٹ کا نام سمت تفصیل
AXI_S_AWREADY باہر ایڈریس تیار ہے۔
AXI_S_WREADY باہر ایڈریس تیار ہے۔
AXI_S_BID[3:0] باہر جوابی ID
AXI_S_BRESP[1:0] باہر جواب لکھیں۔
AXI_S_BVALID باہر درست جواب لکھیں۔
AXI_S_ARREADY باہر ایڈریس تیار ہے۔
AXI_S_RID[3:0] باہر آئی ڈی پڑھیں Tag
AXI_S_RRESP[1:0] باہر جواب پڑھیں
AXI_S_RDATA[63:0] باہر ڈیٹا پڑھیں
AXI_S_RLAST باہر آخری پڑھیں - یہ سگنل ریڈ برسٹ میں آخری منتقلی کی نشاندہی کرتا ہے۔
AXI_S_RVALID باہر درست ایڈریس پڑھیں
AXI_S_AWID[3:0] IN ایڈریس ID لکھیں۔
AXI_S_AWADDR[31:0] IN پتہ لکھیں۔
AXI_S_AWLEN[3:0] IN برسٹ کی لمبائی
AXI_S_AWSIZE[1:0] IN برسٹ سائز
AXI_S_AWBURST[1:0] IN برسٹ قسم
AXI_S_AWLOCK[1:0] IN لاک کی قسم - یہ سگنل منتقلی کی جوہری خصوصیات کے بارے میں اضافی معلومات فراہم کرتا ہے۔
AXI_S_AWVALID IN درست پتہ لکھیں۔
AXI_S_WID[3:0] IN ڈیٹا ID لکھیں۔ tag
AXI_S_WDATA[63:0] IN ڈیٹا لکھیں۔
AXI_S_WSTRB[7:0] IN اسٹروبس لکھیں۔
AXI_S_WLAST IN آخری لکھیں۔
AXI_S_WVALID IN درست لکھیں۔
AXI_S_BREADY IN تیار لکھیں۔
AXI_S_ARID[3:0] IN ایڈریس آئی ڈی پڑھیں
AXI_S_ARADDR[31:0] IN ایڈریس پڑھیں
AXI_S_ARLEN[3:0] IN برسٹ کی لمبائی
AXI_S_ARSIZE[1:0] IN برسٹ سائز
AXI_S_ARBURST[1:0] IN برسٹ قسم
AXI_S_ARLOCK[1:0] IN لاک کی قسم
AXI_S_ARVALID IN درست ایڈریس پڑھیں
AXI_S_RREADY IN ایڈریس تیار ہے۔
پورٹ کا نام سمت تفصیل
AXI_S_CORE_RESET_N IN MDDR گلوبل ری سیٹ
AXI_S_RMW IN اشارہ کرتا ہے کہ آیا 64 بٹ لین کے تمام بائٹس AXI ٹرانسفر کے تمام بیٹس کے لیے درست ہیں۔
  1. اشارہ کرتا ہے کہ تمام بیٹس میں موجود تمام بائٹس برسٹ میں درست ہیں اور کنٹرولر کو کمانڈز لکھنے کے لیے ڈیفالٹ ہونا چاہیے۔
  2. اشارہ کرتا ہے کہ کچھ بائٹس غلط ہیں اور کنٹرولر کو ڈیفالٹ RMW کمانڈز پر ہونا چاہیے۔
    اسے AXI رائٹ ایڈریس چینل سائیڈ بینڈ سگنل کے طور پر درجہ بندی کیا گیا ہے اور یہ AWVALID سگنل کے ساتھ درست ہے۔ صرف ECC فعال ہونے پر استعمال کیا جاتا ہے۔

AHB0 بس انٹرفیس 

جدول 3-6 • AHB0 بس انٹرفیس 

پورٹ کا نام سمت تفصیل
AHB0_S_HREADYOUT باہر AHBL غلام کے لیے تیار - جب لکھنے کے لیے زیادہ ہونا اس بات کی نشاندہی کرتا ہے کہ غلام ڈیٹا کو قبول کرنے کے لیے تیار ہے اور جب پڑھنے کے لیے زیادہ ہونا ظاہر کرتا ہے کہ ڈیٹا درست ہے۔
AHB0_S_HRESP باہر AHBL رسپانس اسٹیٹس - جب ٹرانزیکشن کے اختتام پر اونچا ہوتا ہے تو اس بات کی نشاندہی کرتا ہے کہ ٹرانزیکشن غلطیوں کے ساتھ مکمل ہو گیا ہے۔ لین دین کے اختتام پر کم ہونے پر ظاہر ہوتا ہے کہ لین دین کامیابی سے مکمل ہو گیا ہے۔
AHB0_S_HRDATA[31:0] باہر AHBL ڈیٹا پڑھتا ہے - غلام سے آقا تک ڈیٹا پڑھیں
AHB0_S_HSEL IN AHBL غلام کا انتخاب - جب دعویٰ کیا جائے، غلام AHB بس میں فی الحال منتخب AHBL غلام ہے۔
AHB0_S_HADDR[31:0] IN AHBL ایڈریس - AHBL انٹرفیس پر بائٹ ایڈریس
AHB0_S_HBURST[2:0] IN اے ایچ بی ایل برسٹ کی لمبائی
AHB0_S_HSIZE[1:0] IN AHBL ٹرانسفر سائز - موجودہ ٹرانسفر کے سائز کی نشاندہی کرتا ہے (صرف 8/16/32 بائٹ ٹرانزیکشنز)
AHB0_S_HTRANS[1:0] IN AHBL منتقلی کی قسم - موجودہ لین دین کی منتقلی کی قسم کی نشاندہی کرتی ہے۔
AHB0_S_HMASTLOCK IN AHBL لاک - جب یہ دعویٰ کیا جائے کہ موجودہ منتقلی ایک مقفل لین دین کا حصہ ہے۔
AHB0_S_HWRITE IN AHBL لکھنا - جب اعلی اشارہ کرتا ہے کہ موجودہ لین دین ایک تحریر ہے۔ جب کم اشارہ کرتا ہے کہ موجودہ لین دین پڑھا ہوا ہے۔
AHB0_S_HREADY IN AHBL تیار - جب زیادہ ہو، اشارہ کرتا ہے کہ غلام ایک نیا لین دین قبول کرنے کے لیے تیار ہے۔
AHB0_S_HWDATA[31:0] IN اے ایچ بی ایل ڈیٹا لکھیں - آقا سے غلام تک ڈیٹا لکھیں۔

AHB1 بس انٹرفیس 

جدول 3-7 • AHB1 بس انٹرفیس

پورٹ کا نام سمت تفصیل
AHB1_S_HREADYOUT باہر AHBL غلام تیار - جب لکھنے کے لیے زیادہ ہو، یہ اشارہ کرتا ہے کہ غلام ڈیٹا کو قبول کرنے کے لیے تیار ہے، اور جب پڑھنے کے لیے زیادہ ہو، تو یہ ظاہر کرتا ہے کہ ڈیٹا درست ہے۔
AHB1_S_HRESP باہر AHBL رسپانس اسٹیٹس - جب ٹرانزیکشن کے اختتام پر اونچا ہوتا ہے تو اس بات کی نشاندہی کرتا ہے کہ ٹرانزیکشن غلطیوں کے ساتھ مکمل ہو گیا ہے۔ لین دین کے اختتام پر کم ہونے پر، اس بات کی نشاندہی کرتا ہے کہ لین دین کامیابی سے مکمل ہو گیا ہے۔
AHB1_S_HRDATA[31:0] باہر AHBL ڈیٹا پڑھتا ہے - غلام سے آقا تک ڈیٹا پڑھیں
AHB1_S_HSEL IN AHBL غلام کا انتخاب - جب دعویٰ کیا جائے، غلام AHB بس میں فی الحال منتخب AHBL غلام ہے۔
AHB1_S_HADDR[31:0] IN AHBL ایڈریس - AHBL انٹرفیس پر بائٹ ایڈریس
AHB1_S_HBURST[2:0] IN اے ایچ بی ایل برسٹ کی لمبائی
AHB1_S_HSIZE[1:0] IN AHBL ٹرانسفر سائز - موجودہ ٹرانسفر کے سائز کی نشاندہی کرتا ہے (صرف 8/16/32 بائٹ ٹرانزیکشنز)۔
AHB1_S_HTRANS[1:0] IN AHBL منتقلی کی قسم - موجودہ لین دین کی منتقلی کی قسم کی نشاندہی کرتی ہے۔
AHB1_S_HMASTLOCK IN AHBL لاک - جب زور دیا جائے، موجودہ منتقلی ایک مقفل لین دین کا حصہ ہے۔
AHB1_S_HWRITE IN AHBL لکھنا - جب زیادہ ہو، اشارہ کرتا ہے کہ موجودہ لین دین ایک تحریر ہے۔ کم ہونے پر، اشارہ کرتا ہے کہ موجودہ لین دین پڑھا ہوا ہے۔
AHB1_S_HREADY IN AHBL تیار - جب زیادہ ہو، اشارہ کرتا ہے کہ غلام ایک نیا لین دین قبول کرنے کے لیے تیار ہے۔
AHB1_S_HWDATA[31:0] IN اے ایچ بی ایل ڈیٹا لکھیں - آقا سے غلام تک ڈیٹا لکھیں۔

پروڈکٹ سپورٹ

مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنی مصنوعات کو مختلف سپورٹ سروسز بشمول کسٹمر سروس، کسٹمر ٹیکنیکل سپورٹ سینٹر، webسائٹ، الیکٹرانک میل، اور دنیا بھر میں فروخت کے دفاتر۔ اس ضمیمہ میں Microsemi SoC پروڈکٹس گروپ سے رابطہ کرنے اور ان سپورٹ سروسز کے استعمال کے بارے میں معلومات شامل ہیں۔

کسٹمر سروس 

غیر تکنیکی پروڈکٹ سپورٹ کے لیے کسٹمر سروس سے رابطہ کریں، جیسے پروڈکٹ کی قیمتوں کا تعین، پروڈکٹ اپ گریڈ، اپ ڈیٹ کی معلومات، آرڈر کی حیثیت، اور اجازت۔
شمالی امریکہ سے، 800.262.1060 پر کال کریں۔
باقی دنیا سے، 650.318.4460 پر کال کریں۔
فیکس، دنیا میں کہیں سے بھی، 408.643.6913

کسٹمر ٹیکنیکل سپورٹ سینٹر 

مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنے کسٹمر ٹیکنیکل سپورٹ سینٹر کا عملہ انتہائی ہنر مند انجینئرز کے ساتھ رکھتا ہے جو مائیکروسیمی ایس او سی پروڈکٹس کے بارے میں آپ کے ہارڈ ویئر، سافٹ ویئر اور ڈیزائن کے سوالات کے جوابات دینے میں مدد کر سکتے ہیں۔ کسٹمر ٹیکنیکل سپورٹ سنٹر ایپلیکیشن نوٹس بنانے، ڈیزائن سائیکل کے عام سوالات کے جوابات، معلوم مسائل کی دستاویزات، اور مختلف سوالات کے جوابات بنانے میں کافی وقت صرف کرتا ہے۔ لہذا، ہم سے رابطہ کرنے سے پہلے، براہ کرم ہمارے آن لائن وسائل ملاحظہ کریں۔ یہ بہت ممکن ہے کہ ہم پہلے ہی آپ کے سوالات کا جواب دے چکے ہوں۔

ٹیکنیکل سپورٹ 

کسٹمر سپورٹ پر جائیں۔ webسائٹ (www.microsemi.com/soc/support/search/default.aspx) مزید معلومات اور مدد کے لیے۔ تلاش کے قابل پر بہت سے جوابات دستیاب ہیں۔ web وسائل میں خاکے، عکاسی، اور دیگر وسائل کے لنکس شامل ہیں۔ webسائٹ

Webسائٹ

آپ SoC ہوم پیج پر مختلف قسم کی تکنیکی اور غیر تکنیکی معلومات کو براؤز کر سکتے ہیں۔ www.microsemi.com/soc۔

کسٹمر ٹیکنیکل سپورٹ سینٹر سے رابطہ کرنا 

ٹیکنیکل سپورٹ سینٹر میں انتہائی ہنر مند انجینئرز کا عملہ۔ ٹیکنیکل سپورٹ سنٹر سے ای میل یا Microsemi SoC پروڈکٹس گروپ کے ذریعے رابطہ کیا جا سکتا ہے۔ webسائٹ

ای میل

آپ اپنے تکنیکی سوالات ہمارے ای میل ایڈریس پر بھیج سکتے ہیں اور ای میل، فیکس یا فون کے ذریعے جوابات وصول کر سکتے ہیں۔ اس کے علاوہ، اگر آپ کو ڈیزائن کے مسائل ہیں، تو آپ اپنے ڈیزائن کو ای میل کر سکتے ہیں۔ fileمدد حاصل کرنے کے لیے۔ ہم دن بھر ای میل اکاؤنٹ کی مسلسل نگرانی کرتے ہیں۔ ہمیں اپنی درخواست بھیجتے وقت، براہ کرم اپنی درخواست پر موثر کارروائی کے لیے اپنا پورا نام، کمپنی کا نام، اور اپنی رابطہ کی معلومات ضرور شامل کریں۔ تکنیکی مدد کا ای میل پتہ ہے۔ soc_tech@microsemi.com.

میرے کیسز 

مائیکروسیمی ایس او سی پروڈکٹس گروپ کے صارفین مائی کیس پر جا کر تکنیکی کیسز آن لائن جمع کروا سکتے ہیں اور ٹریک کر سکتے ہیں۔

امریکہ سے باہر 

امریکی ٹائم زون سے باہر مدد کی ضرورت والے صارفین یا تو ای میل کے ذریعے تکنیکی مدد سے رابطہ کر سکتے ہیں (soc_tech@microsemi.comیا مقامی سیلز آفس سے رابطہ کریں۔ سیلز آفس کی فہرستیں یہاں مل سکتی ہیں۔ www.microsemi.com/soc/company/contact/default.aspx۔

ITAR ٹیکنیکل سپورٹ

آر ایچ اور آر ٹی ایف پی جی اے پر تکنیکی مدد کے لیے جو انٹرنیشنل ٹریفک ان آرمز ریگولیشنز (ITAR) کے ذریعے ریگولیٹ ہوتے ہیں، ہم سے بذریعہ رابطہ کریں۔ soc_tech_itar@microsemi.com. متبادل طور پر، My Cases میں، ITAR ڈراپ ڈاؤن فہرست میں ہاں کو منتخب کریں۔ ITAR کے ذریعے ریگولیٹڈ Microsemi FPGAs کی مکمل فہرست کے لیے، ITAR ملاحظہ کریں۔ web صفحہ

Microsemi Corporation (NASDAQ: MSCC) سیمی کنڈکٹر کے حل کا ایک جامع پورٹ فولیو پیش کرتا ہے: ایرو اسپیس، دفاع اور سیکورٹی؛ انٹرپرائز اور مواصلات؛ اور صنعتی اور متبادل توانائی کے بازار۔ مصنوعات میں اعلیٰ کارکردگی، اعلیٰ قابل اعتماد اینالاگ اور RF ڈیوائسز، مخلوط سگنل اور RF انٹیگریٹڈ سرکٹس، حسب ضرورت SoCs، FPGAs، اور مکمل سب سسٹم شامل ہیں۔ Microsemi کا صدر دفتر Aliso Viejo، Calif. میں ہے مزید جانیں۔ www.microsemi.com.

© 2014 مائیکروسیمی کارپوریشن۔ جملہ حقوق محفوظ ہیں. مائیکروسیمی اور مائیکروسیمی لوگو مائیکروسیمی کارپوریشن کے ٹریڈ مارک ہیں۔ دیگر تمام ٹریڈ مارکس اور سروس مارکس ان کے متعلقہ مالکان کی ملکیت ہیں۔

مائیکروسیمی کارپوریٹ ہیڈ کوارٹر
One Enterprise, Aliso Viejo CA 92656 USA
USA کے اندر: +1 949-380-6100
فروخت: +1 949-380-6136
فیکس: +1 949-215-4996

مائیکروسیمی لوگو

دستاویزات / وسائل

Microsemi SmartFusion2 FPGA فیبرک DDR کنٹرولر کنفیگریشن [پی ڈی ایف] یوزر گائیڈ
SmartFusion2 FPGA Fabric DDR کنٹرولر کنفیگریشن، SmartFusion2، FPGA فیبرک DDR کنٹرولر کنفیگریشن، کنٹرولر کنفیگریشن

حوالہ جات

متعلقہ پوسٹس

ایک تبصرہ چھوڑیں۔

آپ کا ای میل پتہ شائع نہیں کیا جائے گا۔ مطلوبہ فیلڈز نشان زد ہیں۔ *