Microsemi SmartFusion2 FPGA Yapı DDR Denetleyici Yapılandırma Kullanıcı Kılavuzu

giriiş

SmartFusion2 FPGA'da iki gömülü DDR denetleyicisi bulunur - biri MSS (MDDR) üzerinden erişilebilir ve diğeri FPGA Fabric'ten doğrudan erişim için tasarlanmıştır (FDDR). MDDR ve FDDR, çip dışı DDR bellekleri kontrol eder.
Fabric DDR denetleyicisini tam olarak yapılandırmak için şunları yapmalısınız:

1. DDR Denetleyicisini yapılandırmak, veri yolu veri yolu arayüzünü (AXI veya AHBLite) seçmek ve DDR saat frekansının yanı sıra yapı veri yolu saat frekansını seçmek için Fabric Harici Bellek DDR Denetleyici Yapılandırıcısını kullanın.
2. DDR denetleyici kayıtları için kayıt değerlerini, harici DDR belleğinizin özelliklerine uyacak şekilde ayarlayın.
3. Fabric DDR'yi bir kullanıcı uygulamasının parçası olarak örnekleştirin ve veri yolu bağlantıları yapın.
4. DDR denetleyicisinin APB yapılandırma arayüzünü, Çevre Birimi Başlatma çözümü tarafından tanımlandığı şekilde bağlayın.

Fabric Harici Bellek DDR Denetleyici Yapılandırıcısı

Fabric Harici Bellek DDR (FDDR) Yapılandırıcısı, Fabric DDR Denetleyicisi için genel veri yolunu ve harici DDR bellek parametrelerini yapılandırmak için kullanılır.

Şekil 1-1 • FDDR Yapılandırıcısı Üzerindeview

Bellek Ayarları 

MDDR'deki bellek seçeneklerinizi yapılandırmak için Bellek Ayarları'nı kullanın.

• Bellek Türü – LPDDR, DDR2 veya DDR3
• Veri Genişliği – 32 bit, 16 bit veya 8 bit
• Saat Frekansı – 20 MHz ile 333 MHz aralığındaki herhangi bir değer (Ondalık/Kesirli)
• SECDED Etkinleştirilmiş ECC – AÇIK veya KAPALI
• Adres Eşleme – {SATIR,BANKA,SÜTUN},{BANKA,SATIR,SÜTUN}

Yapı Arayüzü Ayarları 

FPGA Fabric Arayüzü – Bu, FDDR ile FPGA tasarımı arasındaki veri arayüzüdür. FDDR bir bellek denetleyicisi olduğundan, bir AXI veya AHB veri yolunda bir köle olması amaçlanmıştır. Veri yolunun Ana Bilgisayarı, veri yolu işlemlerini başlatır ve bunlar da FDDR tarafından bellek işlemleri olarak yorumlanır ve çip dışı DDR Belleğe iletilir. FDDR yapı arayüzü seçenekleri şunlardır:

• AXI-64 Arayüzü Kullanılarak – Bir ana cihaz, 64 bitlik bir AXI arayüzü aracılığıyla FDDR'ye erişir.
• Tek Bir AHB-32 Arayüzü Kullanma – Bir ana cihaz, FDDR'ye tek bir 32 bitlik AHB arayüzü aracılığıyla erişir.
• İki AHB-32 Arayüzünün Kullanılması – İki ana cihaz, iki 32 bitlik AHB arayüzünü kullanarak FDDR'ye erişir.

FPGA SAAT Bölücü – DDR Denetleyici saati (CLK_FDDR) ile yapı arayüzünü kontrol eden saat (CLK_FIC64) arasındaki frekans oranını belirtir. CLK_FIC64 frekansı, FDDR AHB/AXI veri yolu arayüzüne bağlı olan AHB/AXI alt sisteminin frekansına eşit olmalıdır. ÖrneğinampÖrneğin, 200 MHz'de çalışan bir DDR RAM'iniz ve Fabric/AXI Alt Sisteminiz 100 MHz'de çalışıyorsa, 2'nin bölenini seçmelisiniz (Şekil 1-2).

Şekil 1-2 • Fabric Arayüz Ayarları – AXI Arayüzü ve FDDR Saat Bölücü Anlaşması

Kumaş Kullan Lütfen KİLİT – CLK_BASE bir Fabric CCC'den kaynaklanıyorsa, Fabric CCC LOCK çıkışını FDDR FAB_PLL_LOCK girişine bağlayabilirsiniz. CLK_BASE, Fabric CCC kilitlenene kadar kararlı değildir. Bu nedenle, Microsemi, CLK_BASE kararlı olana kadar FDDR'yi sıfırlamada tutmanızı (yani, CORE_RESET_N girişini onaylamanızı) önerir. Fabric CCC'nin LOCK çıkışı, Fabric CCC çıkış saatlerinin kararlı olduğunu gösterir. FAB_PLL_LOCK Kullan seçeneğini işaretleyerek, FDDR'nin FAB_PLL_LOCK giriş portunu açığa çıkarabilirsiniz. Daha sonra Fabric CCC'nin LOCK çıkışını FDDR'nin FAB_PLL_LOCK girişine bağlayabilirsiniz.

IO Sürücü Gücü 

DDR G/Ç'leriniz için aşağıdaki sürücü güçlerinden birini seçin:

• Yarım Tahrik Gücü
• Tam Tahrik Gücü

DDR Bellek türünüze ve seçtiğiniz G/Ç Gücüne bağlı olarak Libero SoC, FDDR sisteminiz için DDR G/Ç Standardını aşağıdaki gibi ayarlar:

DDR Bellek Türü	Yarım Tahrik Gücü	Tam Tahrik Gücü
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Kesintileri Etkinleştir 

FDDR, belirli önceden tanımlanmış koşullar karşılandığında kesmeleri yükseltme yeteneğine sahiptir. Uygulamanızda bu kesmeleri kullanmak istiyorsanız FDDR yapılandırıcısında Kesmeleri Etkinleştir'i işaretleyin.
Bu, FDDR örneğindeki kesme sinyallerini açığa çıkarır. Bu kesme sinyallerini tasarımınızın gerektirdiği şekilde bağlayabilirsiniz. Aşağıdaki Kesme sinyalleri ve ön koşulları mevcuttur:

• FIC_INT – Master ve FDDR arasındaki işlemde bir hata olduğunda oluşturulur
• IO_CAL_INT – APB yapılandırma arayüzü aracılığıyla DDR denetleyici kayıtlarına yazarak DDR G/Ç'lerini yeniden kalibre etmenizi sağlar. Kalibrasyon tamamlandığında, bu kesinti oluşturulur. G/Ç yeniden kalibrasyonu hakkında ayrıntılar için Microsemi SmartFusion2 Kullanıcı Kılavuzuna bakın.
• PLL_LOCK_INT – FDDR FPLL'nin kilitlendiğini gösterir
• PLL_LOCKLOST_INT – FDDR FPLL'nin kilidini kaybettiğini gösterir
• FDDR_ECC_INT – Tek veya iki bitlik bir hatanın algılandığını gösterir

Kumaş Saat Frekansı 

Mevcut Saat frekansınıza ve SAAT böleninize dayalı saat frekansı hesaplaması, MHz cinsinden görüntülenir.
Kumaş Saat Frekansı (MHz cinsinden) = Saat Frekansı / SAAT böleni

Bellek Bant Genişliği 

Bellek bant genişliği hesaplaması, mevcut Saat Frekansı değerinize (Mbps) göre yapılır.
Bellek Bant Genişliği (Mbps cinsinden) = 2 * Saat Frekansı

Toplam Bant Genişliği

Toplam bant genişliği hesaplaması, mevcut Saat Frekansınıza, Veri Genişliğinize ve SAAT böleninize (Mbps cinsinden) dayanmaktadır.
Toplam Bant Genişliği (Mbps cinsinden) = (2 * Saat Frekansı * Veri Genişliği) / SAAT Bölücü

FDDR Denetleyici Yapılandırması

Fabric DDR Denetleyicisini harici bir DDR Belleğe erişmek için kullandığınızda, DDR Denetleyicisi çalışma zamanında yapılandırılmalıdır. Bu, yapılandırma verilerinin özel DDR denetleyici yapılandırma kayıtlarına yazılmasıyla yapılır. Bu yapılandırma verileri, harici DDR belleğinin ve uygulamanızın özelliklerine bağlıdır. Bu bölüm, bu yapılandırma parametrelerinin FDDR denetleyici yapılandırıcısına nasıl girileceğini ve yapılandırma verilerinin genel Çevre Birimi Başlatma çözümünün bir parçası olarak nasıl yönetildiğini açıklar. Çevre Birimi Başlatma çözümü hakkında ayrıntılı bilgi için Çevre Birimi Başlatma Kullanıcı Kılavuzuna bakın.

Fabric DDR Kontrol Kayıtları 

Fabric DDR Denetleyicisi, çalışma zamanında yapılandırılması gereken bir dizi kayıta sahiptir. Bu kayıtların yapılandırma değerleri farklı parametreleri temsil eder (örneğinamp(le, DDR modu, PHY genişliği, patlama modu, ECC, vb.) DDR denetleyici yapılandırma kayıtları hakkında ayrıntılı bilgi için Microsemi SmartFusion2 Kullanıcı Kılavuzu'na bakın.

Fabric DDR Kayıtları Yapılandırması 

DDR Belleğinize ve uygulamanıza karşılık gelen parametreleri girmek için Bellek Başlatma (Şekil 2-1) ve Bellek Zamanlaması (Şekil 2-2) sekmelerini kullanın. Bu sekmelere girdiğiniz değerler otomatik olarak uygun kayıt değerlerine çevrilir. Belirli bir parametreye tıkladığınızda, karşılık gelen kayıt Kayıt Açıklama Penceresinde (sayfa 1'teki Şekil 1-4) açıklanır.

Şekil 2-1 • FDDR Yapılandırması – Bellek Başlatma Sekmesi

Şekil 2-2 • FDDR Yapılandırması – Bellek Zamanlaması Sekmesi

DDR Yapılandırmasını İçe Aktarma Files

Bellek Başlatma ve Zamanlama sekmelerini kullanarak DDR Bellek parametrelerini girmeye ek olarak, DDR kayıt değerlerini bir file. Bunu yapmak için Yapılandırmayı İçe Aktar düğmesini tıklayın ve metne gidin file DDR kayıt adlarını ve değerlerini içerir. Şekil 2-3 içe aktarma yapılandırmasının sözdizimini göstermektedir.

Şekil 2-3 • DDR Kayıt Yapılandırması File Sözdizimi

Not: GUI kullanarak girmek yerine kayıt değerlerini içe aktarmayı seçerseniz, gerekli tüm kayıt değerlerini belirtmeniz gerekir. Ayrıntılar için SmartFusion2 Kullanıcı Kılavuzuna bakın

DDR Yapılandırmasını Dışa Aktarma Files

Ayrıca mevcut kayıt konfigürasyon verilerini bir metne de aktarabilirsiniz. file. Bu file (eğer varsa) içe aktardığınız kayıt değerlerinin yanı sıra bu iletişim kutusuna girdiğiniz GUI parametrelerinden hesaplanan değerleri de içerecektir.
DDR kayıt yapılandırmasında yaptığınız değişiklikleri geri almak istiyorsanız, bunu Varsayılanı Geri Yükle ile yapabilirsiniz. Bu, tüm kayıt yapılandırma verilerini siler ve bu verileri yeniden içe aktarmanız veya yeniden girmeniz gerekir. Veriler donanım sıfırlama değerlerine sıfırlanır.

Oluşturulan Veriler 

Yapılandırmayı oluşturmak için Tamam'ı tıklayın. Genel, Bellek Zamanlaması ve Bellek Başlatma sekmelerindeki girdinize dayanarak, FDDR Yapılandırıcısı tüm DDR yapılandırma kayıtları için değerleri hesaplar ve bu değerleri aygıt yazılımı projenize ve simülasyonunuza aktarır fileS. İhraç edilen file sözdizimi Şekil 2-4'da gösterilmektedir.

Şekil 2-4 • Dışa Aktarılan DDR Kayıt Yapılandırması File Sözdizimi

Donanım yazılımı

SmartDesign'ı oluşturduğunuzda aşağıdakiler files /firmware/ drivers_config/sys_config dizininde üretilir. Bunlar fileCMSIS aygıt yazılımı çekirdeğinin düzgün bir şekilde derlenmesi ve çevresel yapılandırma verileri ve MSS için saat yapılandırma bilgileri dahil olmak üzere geçerli tasarımınızla ilgili bilgileri içermesi için s gereklidir. Bunları düzenlemeyin filemanuel olarak yapmanız gerekmez, çünkü kök tasarımınız her yenilendiğinde yeniden oluşturulurlar.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR yapılandırma verileri.
• sys_config_fddr_define.h – FDDR yapılandırma verileri.
• sys_config_mss_clocks.h – MSS saat yapılandırması

Simülasyon

MSS'nizle ilişkili SmartDesign'ı oluşturduğunuzda aşağıdaki simülasyon files /simulation dizininde üretilir:

• test.bfm – Üst düzey BFM file Bu ilk olarak SmartFusion2 MSS Cortex-M3 işlemcisini çalıştıran herhangi bir simülasyon sırasında gerçekleştirilir. Periferik_init.bfm ve user.bfm'yi bu sırayla çalıştırır.
• çevresel_init.bfm – Cortex-M3'te main() prosedürüne girmeden önce CMSIS::SystemInit() fonksiyonunun çalıştırılmasını taklit eden BFM prosedürünü içerir. Tasarımda kullanılan herhangi bir çevre birimi için yapılandırma verilerini doğru çevre birimi yapılandırma kayıtlarına kopyalar ve ardından kullanıcının bu çevre birimlerini kullanabileceğini onaylamadan önce tüm çevre birimlerinin hazır olmasını bekler.
• FDDR_init.bfm – DDR Denetleyici kayıtlarına girdiğiniz (Kayıtları Düzenle iletişim kutusunu kullanarak) Fabric DDR yapılandırma kayıt verilerinin yazılmasını simüle eden BFM yazma komutlarını içerir.
• kullanıcı.bfm – Kullanıcı komutları için tasarlanmıştır. Bu komutlara kendi BFM komutlarınızı ekleyerek veri yolunu simüle edebilirsiniz. file. Bundaki komutlar file environmental_init.bfm tamamlandıktan sonra yürütülecektir.

Kullanımı fileYukarıdaki gibi, yapılandırma yolu otomatik olarak simüle edilir. Sadece user.bfm'yi düzenlemeniz gerekir file veri yolunu simüle etmek için. test.bfm, ambient_init.bfm veya MDDR_init.bfm'yi düzenlemeyin filebunlar gibi fileKök tasarımınız her yenilendiğinde s yeniden yaratılır.

Fabric DDR Yapılandırma Yolu 

Peripheral Initialization çözümü, Fabric DDR yapılandırma kayıt değerlerini belirtmenin yanı sıra, MSS'de (FIC_2) APB yapılandırma veri yolunu yapılandırmanızı gerektirir. SystemInit() işlevi, verileri FIC_2 APB arabirimi aracılığıyla FDDR yapılandırma kayıtlarına yazar.

Not: Sistem Üreticisi kullanıyorsanız konfigürasyon yolu otomatik olarak ayarlanır ve bağlanır.

Şekil 2-5 • FIC_2 Yapılandırıcısı Üzerindeview

FIC_2 arayüzünü yapılandırmak için:

1. MSS yapılandırıcısından FIC_2 yapılandırıcı iletişim kutusunu (Şekil 2-5) açın.
2. Cortex-M3 seçeneğini kullanarak çevre birimlerini başlat seçeneğini seçin.
3. Kullanıyorsanız Fabric DDR/SERDES blokları gibi MSS DDR'nin de işaretlendiğinden emin olun.
4. Ayarlarınızı kaydetmek için Tamam'a tıklayın. Bu, Şekil 2-2'da gösterildiği gibi FIC_6 yapılandırma portlarını (Saat, Sıfırlama ve APB veri yolu arayüzleri) açığa çıkarır.
5. MSS'yi oluşturun. FIC_2 portları (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ve FIC_2_APB_M_RESET_N) artık MSS arayüzünde açığa çıkarılmış olup Çevre Birimi Başlatma çözümü spesifikasyonuna göre CoreSF2Config ve CoreSF2Reset'e bağlanabilir

Şekil 2-6 • FIC_2 Bağlantı Noktaları

Liman Açıklaması

FDDR Çekirdek Bağlantı Noktaları 

Tablo 3-1 • FDDR Çekirdek Bağlantı Noktaları

Liman Adı	Yön	Tanım
ÇEKİRDEK_SIFIRLAMA_N	IN	FDDR Denetleyici Sıfırlama
CLK_TABAN	IN	FDDR Fabric Arayüz Saati
FPLL_KİLİT	DIŞARI	FDDR PLL Kilit çıkışı – FDDR PLL kilitlendiğinde yüksek
CLK_TABAN_PLL_KİLİDİ	IN	Fabric PLL Kilit Girişi. Bu giriş yalnızca Use FAB_PLL_LOCK seçeneği seçildiğinde ortaya çıkar.

Kesinti Bağlantı Noktaları

Bu port grubu, Kesintileri Etkinleştir seçeneğini belirlediğinizde ortaya çıkar.

Tablo 3-2 • Kesinti Bağlantı Noktaları

Liman Adı	Yön	Tanım
PLL_KİLİT_INT	DIŞARI	FDDR PLL kilitlendiğinde onaylanır.
PLL_KİLİTLENMEMİŞ_INT	DIŞARI	FDDR PLL kilidi kaybolduğunda onaylanır.
ECC_INT	DIŞARI	Bir ECC Olayı meydana geldiğinde onaylar.
IO_CALIB_INT	DIŞARI	G/Ç kalibrasyonunun ne zaman tamamlandığını belirtir.
FIC_INT	DIŞARI	Fabric arayüzünde AHB/AXI protokolünde bir hata olduğunda onay verir.

APB3 Yapılandırma Arayüzü 

Tablo 3-3 • APB3 Yapılandırma Arayüzü

Liman Adı	Yön	Tanım
APB_S_KALDIRILABİLİR	IN	Bağımlı Etkinleştirme
APB_S_PSEL	IN	Köle Seçimi
APB_S_PWRITE	IN	Yazmayı Etkinleştir
APB_S_PADDR[10:2]	IN	Adres
APB_S_PWDATA[15:0]	IN	Veri Yaz
APB_S_ÖNCEDEN HAZIRLANIYOR	DIŞARI	köle hazır
APB_S_PSLVERR	DIŞARI	Köle Hatası
APB_S_PRVERİSİ[15:0]	DIŞARI	Verileri Oku
APB_S_ÖN AYAR_N	IN	Köle Sıfırlama
APB_S_PCLK	IN	Saat

DDR PHY Arayüzü 

Tablo 3-4 • DDR PHY Arayüzü 

Liman Adı	Yön	Tanım
FDDR_CAS_N	DIŞARI	DRAM CASN'ı
FDDR_CKE	DIŞARI	DRAM CKE
FDDR_CLK	DIŞARI	Saat, P tarafı
FDDR_CLK_N	DIŞARI	Saat, N tarafı
FDDR_CS_N	DIŞARI	DRAM CSN'si
FDDR_ODT	DIŞARI	DRAM ODT'si
FDDR_RAS_N	DIŞARI	DRAM RASN
FDDR_SIFIRLA_N	DIŞARI	DDR3 için DRAM Sıfırlama
FDDR_BİZ_N	DIŞARI	DRAM WEN
FDDR_ADDR[15:0]	DIŞARI	Dram Adresi bitleri
FDDR_BA[2:0]	DIŞARI	Dram Bankası Adresi
FDDR_DM_RDQS[4:0]	GİRİŞ	Dram Veri Maskesi
FDDR_DQS[4:0]	GİRİŞ	Dram Verisi Strobe Girişi/Çıkışı – P Tarafı
FDDR_DQS_N[4:0]	GİRİŞ	Dram Verisi Strobe Girişi/Çıkışı – N Tarafı
FDDR_DQ[35:0]	GİRİŞ	DRAM Veri Girişi/Çıkışı
FDDR_FIFO_BİZ_GİRİŞTE[2:0]	IN	FIFO sinyali
FDDR_FIFO_ÇIKIŞI[2:0]	DIŞARI	FIFO çıkış sinyali
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	GİRİŞ	Dram Veri Maskesi
FDDR_DQS ([3:0]/[1:0]/[0])	GİRİŞ	Dram Verisi Strobe Girişi/Çıkışı – P Tarafı
FDDR_DQS_N ([3:0]/[1:0]/[0])	GİRİŞ	Dram Verisi Strobe Girişi/Çıkışı – N Tarafı
FDDR_DQ ([31:0]/[15:0]/[7:0])	GİRİŞ	DRAM Veri Girişi/Çıkışı
FDDR_DQS_TMATCH_0_IN	IN	FIFO sinyali
FDDR_DQS_TMATCH_0_OUT	DIŞARI	FIFO çıkış sinyali
FDDR_DQS_TMATCH_1_IN	IN	FIFO sinyali (yalnızca 32 bit)
FDDR_DQS_TMATCH_1_OUT	DIŞARI	FIFO çıkış sinyali (yalnızca 32 bit)
FDDR_DM_RDQS_ECC	GİRİŞ	Dram ECC Veri Maskesi
FDDR_DQS_ECC	GİRİŞ	Dram ECC Veri Strobe Girişi/Çıkışı – P Tarafı
FDDR_DQS_ECC_N	GİRİŞ	Dram ECC Veri Strobe Girişi/Çıkışı – N Tarafı
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	GİRİŞ	DRAM ECC Veri Girişi/Çıkışı
FDDR_DQS_TMATCH_ECC_IN	IN	Sinyalde ECC FIFO
FDDR_DQS_TMATCH_ECC_OUT	DIŞARI	ECC FIFO çıkış sinyali (yalnızca 32 bit)

Not: Bazı bağlantı noktaları için bağlantı noktası genişlikleri, PHY genişliği seçimine bağlı olarak değişir. Bu tür bağlantı noktalarını belirtmek için "[a:0]/ [b:0]/[c:0]" gösterimi kullanılır; burada "[a:0]", 32 bit PHY genişliği seçildiğinde bağlantı noktası genişliğini ifade eder. , “[b:0]” 16 bitlik PHY genişliğine karşılık gelir ve “[c:0]” 8 bitlik PHY genişliğine karşılık gelir.

AXI Veriyolu Arayüzü 

Tablo 3-5 • AXI Veri Yolu Arayüzü

Liman Adı	Yön	Tanım
AXI_S_HAZIR	DIŞARI	Adresi hazır yaz
AXI_S_HAZIR	DIŞARI	Adresi hazır yaz
AXI_S_BID[3:0]	DIŞARI	Yanıt Kimliği
AXI_S_BRESP[1:0]	DIŞARI	Yanıt yaz
AXI_S_BGEÇERLİ	DIŞARI	Yanıt yaz geçerli
AXI_S_HAZIR	DIŞARI	Adresi oku hazır
EKSEN_S_RID[3:0]	DIŞARI	Kimliği oku Tag
AXI_S_RRESP[1:0]	DIŞARI	Yanıtı Oku
AXI_S_RDATA[63:0]	DIŞARI	Verileri oku
EKSEN_S_SON_SON	DIŞARI	Son Okuma – Bu sinyal, okuma patlamasındaki son aktarımı belirtir.
AXI_S_RVALID	DIŞARI	Adresi oku geçerli
AXI_S_AWID[3:0]	IN	Adres Kimliğini Yaz
AXI_S_AWADDR[31:0]	IN	adres yaz
AXI_S_AWLEN[3:0]	IN	Patlama uzunluğu
AXI_S_AWSIZE[1:0]	IN	Patlama boyutu
AXI_S_AWBURST[1:0]	IN	Patlama türü
AXI_S_AWLOCK[1:0]	IN	Kilit tipi – Bu sinyal, transferin atomik özellikleri hakkında ek bilgi sağlar.
AXI_S_AWGEÇERLİ	IN	Geçerli adresi yaz
AXI_S_WID[3:0]	IN	Veri Kimliğini Yaz tag
AXI_S_WDATA[63:0]	IN	Veri yaz
EKSEN_S_WSTRB[7:0]	IN	Flaş yaz
EKSEN_S_GELİŞ	IN	Sonuncuyu yaz
AXI_S_WGEÇERLİ	IN	Geçerli yaz
AXI_S_BREADY	IN	Hazır yaz
EKSEN_S_ARID[3:0]	IN	Adres Kimliğini Oku
AXI_S_ARADDR[31:0]	IN	Adresi oku
EKSEN_S_ARLEN[3:0]	IN	Patlama uzunluğu
EKSEN_S_BOYUT[1:0]	IN	Patlama boyutu
AXI_S_ARBURST[1:0]	IN	Patlama türü
AXI_S_ARLOCK[1:0]	IN	Kilit Tipi
AXI_S_ARVALID	IN	Adresi oku geçerli
AXI_S_HAZIR	IN	Adresi oku hazır
Liman Adı	Yön	Tanım
AXI_S_ÇEKİRDEK_SIFIRLA_N	IN	MDDR Genel Sıfırlama
AXI_S_RMW	IN	64 bitlik bir şeridin tüm baytlarının bir AXI aktarımının tüm vuruşları için geçerli olup olmadığını belirtir. Tüm vuruşlardaki tüm baytların patlamada geçerli olduğunu ve denetleyicinin varsayılan olarak komut yazmaya ayarlanması gerektiğini belirtir. Bazı baytların geçersiz olduğunu ve denetleyicinin varsayılan olarak RMW komutlarına dönmesi gerektiğini belirtir. Bu, bir AXI yazma adresi kanalı yan bant sinyali olarak sınıflandırılır ve AWVALID sinyaliyle geçerlidir. Yalnızca ECC etkinleştirildiğinde kullanılır.

AHB0 Veriyolu Arayüzü 

Tablo 3-6 • AHB0 Veriyolu Arayüzü 

Liman Adı	Yön	Tanım
AHB0_S_HREADYOUT	DIŞARI	AHBL slave hazır – Yazma için yüksek olduğunda slave'in veriyi kabul etmeye hazır olduğu, okuma için yüksek olduğunda ise verinin geçerli olduğu anlamına gelir.
AHB0_S_HRESP	DIŞARI	AHBL yanıt durumu – Bir işlemin sonunda yüksek seviyeye sürüldüğünde, işlemin hatalarla tamamlandığını gösterir. Bir işlemin sonunda düşük seviyeye çekildiğinde, işlemin başarıyla tamamlandığını gösterir.
AHB0_S_HRDATA[31:0]	DIŞARI	AHBL veri okuma – Verileri köleden ana bilgisayara okuma
AHB0_S_HSEL	IN	AHBL slave seçimi – Onaylandığında, slave, AHB veriyolunda şu anda seçili olan AHBL slave'idir.
AHB0_S_HADDR[31:0]	IN	AHBL adresi – AHBL arayüzündeki bayt adresi
AHB0_S_HBURST[2:0]	IN	AHBL Patlama Uzunluğu
AHB0_S_HSIZE[1:0]	IN	AHBL aktarım boyutu – Mevcut aktarımın boyutunu belirtir (yalnızca 8/16/32 baytlık işlemler)
AHB0_S_HTRANS[1:0]	IN	AHBL aktarım türü – Geçerli işlemin aktarım türünü belirtir.
AHB0_S_HMASTLOCK	IN	AHBL kilidi – İddia edildiğinde, mevcut transfer kilitli bir işlemin parçasıdır.
AHB0_S_HWRITE	IN	AHBL yazma – Yüksek olduğunda geçerli işlemin bir yazma işlemi olduğunu belirtir. Düşük olması, mevcut işlemin bir okuma olduğunu gösterir.
AHB0_S_HAREKETLİ	IN	AHBL hazır – Yüksek olduğunda, kölenin yeni bir işlemi kabul etmeye hazır olduğunu gösterir.
AHB0_S_HWDATA[31:0]	IN	AHBL veri yazma – Verileri ana bilgisayardan köle bilgisayara yazma

AHB1 Veriyolu Arayüzü 

Tablo 3-7 • AHB1 Veriyolu Arayüzü

Liman Adı	Yön	Tanım
AHB1_S_HREADYOUT	DIŞARI	AHBL slave hazır – Yazma için yüksek olduğunda, slave'in veriyi kabul etmeye hazır olduğunu, okuma için yüksek olduğunda ise verinin geçerli olduğunu gösterir.
AHB1_S_HRESP	DIŞARI	AHBL yanıt durumu – Bir işlemin sonunda yüksek olduğunda, işlemin hatalarla tamamlandığını gösterir. Bir işlemin sonunda düşük olduğunda, işlemin başarıyla tamamlandığını gösterir.
AHB1_S_HRDATA[31:0]	DIŞARI	AHBL veri okuma – Verileri köleden ana bilgisayara okuma
AHB1_S_HSEL	IN	AHBL slave seçimi – Onaylandığında, slave, AHB veriyolunda şu anda seçili olan AHBL slave'idir.
AHB1_S_HADDR[31:0]	IN	AHBL adresi – AHBL arayüzündeki bayt adresi
AHB1_S_HBURST[2:0]	IN	AHBL Patlama Uzunluğu
AHB1_S_HSIZE[1:0]	IN	AHBL transfer boyutu – Mevcut transferin boyutunu belirtir (sadece 8/16/32 baytlık işlemler).
AHB1_S_HTRANS[1:0]	IN	AHBL aktarım türü – Geçerli işlemin aktarım türünü belirtir.
AHB1_S_HMASTLOCK	IN	AHBL kilidi – İddia edildiğinde, geçerli transfer kilitli bir işlemin parçasıdır.
AHB1_S_HWRITE	IN	AHBL yazma – Yüksek olduğunda, geçerli işlemin bir yazma olduğunu gösterir. Düşük olduğunda, geçerli işlemin bir okuma olduğunu gösterir.
AHB1_S_HAREKETLİ	IN	AHBL hazır – Yüksek olduğunda, kölenin yeni bir işlemi kabul etmeye hazır olduğunu gösterir.
AHB1_S_HWDATA[31:0]	IN	AHBL veri yazma – Verileri ana bilgisayardan köle bilgisayara yazma

Ürün Desteği

Microsemi SoC Ürünleri Grubu, ürünlerini Müşteri Hizmetleri, Müşteri Teknik Destek Merkezi, websitesi, elektronik posta ve dünya çapındaki satış ofisleri. Bu ek, Microsemi SoC Products Group ile iletişime geçme ve bu destek hizmetlerini kullanma hakkında bilgiler içerir.

Müşteri Hizmetleri 

Ürün fiyatlandırması, ürün yükseltmeleri, güncelleme bilgileri, sipariş durumu ve yetkilendirme gibi teknik olmayan ürün desteği için Müşteri Hizmetleri ile iletişime geçin.
Kuzey Amerika'dan 800.262.1060'ı arayın
Dünyanın geri kalanından 650.318.4460'ı arayın
Faks, dünyanın her yerinden, 408.643.6913

Müşteri Teknik Destek Merkezi 

Microsemi SoC Ürünleri Grubu, Müşteri Teknik Destek Merkezi'nde, Microsemi SoC Ürünleri ile ilgili donanım, yazılım ve tasarım sorularınızı yanıtlamaya yardımcı olabilecek son derece yetenekli mühendislerle çalışmaktadır. Müşteri Teknik Destek Merkezi, uygulama notları, yaygın tasarım döngüsü sorularının yanıtları, bilinen sorunların belgeleri ve çeşitli SSS oluşturmak için çok zaman harcıyor. Bu nedenle, bizimle iletişime geçmeden önce lütfen çevrimiçi kaynaklarımızı ziyaret edin. Büyük ihtimalle sorularınızı zaten cevaplamışızdır.

Teknik Destek 

Müşteri Desteğini ziyaret edin webalan (www.microsemi.com/soc/support/search/default.aspx) daha fazla bilgi ve destek için. Aranabilir birçok cevap mevcuttur web kaynak diyagramlar, çizimler ve diğer kaynaklara bağlantılar içerir. webalan.

Webalan

SoC ana sayfasında çeşitli teknik ve teknik olmayan bilgilere göz atabilirsiniz. www.microsemi.com/soc.

Müşteri Teknik Destek Merkezi ile İletişime Geçme 

Teknik Destek Merkezi'nde yüksek vasıflı mühendisler çalışmaktadır. Teknik Destek Merkezi ile e-posta yoluyla veya Microsemi SoC Ürünleri Grubu aracılığıyla iletişime geçilebilir. webalan.

E-posta

Teknik sorularınızı e-posta adresimize iletebilir ve e-posta, faks veya telefon yoluyla yanıt alabilirsiniz. Ayrıca, tasarım sorunlarınız varsa, tasarımınızı e-posta ile gönderebilirsiniz. files yardım almak için. E-posta hesabını gün boyunca sürekli izliyoruz. Talebinizi bize gönderirken, talebinizin verimli bir şekilde işlenmesi için lütfen tam adınızı, şirket adınızı ve iletişim bilgilerinizi eklediğinizden emin olun. Teknik destek e-posta adresi: soc_tech@microsemi.com.

Davalarım 

Microsemi SoC Products Group müşterileri, My Case'e giderek teknik vakaları çevrimiçi olarak gönderebilir ve takip edebilirler.

ABD dışında 

ABD saat dilimleri dışında yardıma ihtiyaç duyan müşteriler, teknik destekle e-posta yoluyla iletişime geçebilir (soc_tech@microsemi.com) veya yerel bir satış ofisi ile iletişime geçin. Satış ofisi listeleri şu adreste bulunabilir: www.microsemi.com/soc/company/contact/default.aspx.

ITAR Teknik Destek

Uluslararası Silah Trafiği Mevzuatı (ITAR) tarafından düzenlenen RH ve RT FPGA'lar hakkında teknik destek için bizimle şu adresten iletişime geçin: soc_tech_itar@microsemi.com. Alternatif olarak, Vakalarım içinde, ITAR açılır listesinden Evet'i seçin. ITAR tarafından düzenlenen Microsemi FPGA'ların tam listesi için ITAR'ı ziyaret edin web sayfa.

Microsemi Corporation (NASDAQ: MSCC), aşağıdakiler için kapsamlı bir yarı iletken çözümleri portföyü sunar: havacılık, savunma ve güvenlik; işletme ve iletişim; ve endüstriyel ve alternatif enerji piyasaları. Ürünler arasında yüksek performanslı, yüksek güvenilirlikli analog ve RF cihazları, karışık sinyal ve RF entegre devreler, özelleştirilebilir SoC'ler, FPGA'lar ve eksiksiz alt sistemler bulunur. Microsemi'nin genel merkezi Kaliforniya, Aliso Viejo'dadır. Daha fazla bilgi için şu adresi ziyaret edin: www.microsemi.com.

© 2014 Mikrosemi Şirketi. Her hakkı saklıdır. Microsemi ve Microsemi logosu, Microsemi Corporation'ın ticari markalarıdır. Diğer tüm ticari markalar ve hizmet markaları ilgili sahiplerinin mülkiyetindedir.

Microsemi Kurumsal Genel Merkez
One Enterprise, Aliso Viejo CA 92656 ABD
ABD içinde: +1 949-380-6100
Satış: +1 949-380-6136
Faks: +1 949-215-4996

Belgeler / Kaynaklar

Microsemi SmartFusion2 FPGA Yapı DDR Denetleyici Yapılandırması [pdf] Kullanıcı Kılavuzu SmartFusion2 FPGA Fabric DDR Denetleyici Yapılandırması, SmartFusion2, FPGA Fabric DDR Denetleyici Yapılandırması, Denetleyici Yapılandırması

Referanslar

• Kullanıcı Kılavuzu