„Microsemi SmartFusion2 FPGA Fabric“ DDR valdiklio konfigūravimo vartotojo vadovas

Įvadas

SmartFusion2 FPGA turi du integruotus DDR valdiklius – vieną pasiekiamą per MSS (MDDR), o kitą – tiesioginei prieigai iš FPGA audinio (FDDR). MDDR ir FDDR valdo ne lustines DDR atmintis.
Norėdami visiškai sukonfigūruoti Fabric DDR valdiklį, turite:

1. Naudokite Fabric išorinės atminties DDR valdiklio konfigūratorių, kad sukonfigūruotumėte DDR valdiklį, pasirinkite jo duomenų kelio magistralės sąsają (AXI arba AHBLite) ir pasirinkite DDR laikrodžio dažnį bei audinio duomenų kelio laikrodžio dažnį.
2. Nustatykite DDR valdiklio registrų registro reikšmes, kad jos atitiktų jūsų išorinės DDR atminties charakteristikas.
3. Sukurkite Fabric DDR kaip vartotojo programos dalį ir užmegzkite duomenų kelio ryšius.
4. Prijunkite DDR valdiklio APB konfigūracijos sąsają, kaip apibrėžta periferinio inicijavimo sprendime.

Audinio išorinės atminties DDR valdiklio konfigūratorius

Audinio išorinės atminties DDR (FDDR) konfigūravimo priemonė naudojama bendram duomenų keliui ir išorinės DDR atminties parametrams konfigūruoti audinio DDR valdikliui.

1-1 pav. • FDDR konfigūravimo priemonė baigtaview

Atminties nustatymai 

Naudokite Atminties nustatymus, kad sukonfigūruotumėte atminties parinktis MDDR.

• Atminties tipas – LPDDR, DDR2 arba DDR3
• Duomenų plotis – 32 bitų, 16 bitų arba 8 bitų
• Laikrodžio dažnis – Bet kokia reikšmė (dešimtainė / trupmeninė dalis) diapazone nuo 20 MHz iki 333 MHz
• SECDED Įjungtas ECC – ĮJUNGTA arba IŠJUNGTA
• Adreso atvaizdavimas – {ROW,BANK,COLUMN},{BANK,ROW,COLUMN}

Audinio sąsajos nustatymai 

FPGA audinio sąsaja – Tai duomenų sąsaja tarp FDDR ir FPGA dizaino. Kadangi FDDR yra atminties valdiklis, jis skirtas AXI arba AHB magistralės vergui. Magistralės valdiklis inicijuoja magistralės operacijas, kurias FDDR savo ruožtu interpretuoja kaip atminties operacijas ir perduoda į ne lustą esančią DDR atmintį. FDDR audinio sąsajos parinktys yra šios:

• Naudojant AXI-64 sąsają – vienas meistras pasiekia FDDR per 64 bitų\ AXI sąsają.
• Vienos AHB-32 sąsajos naudojimas – vienas meistras pasiekia FDDR per vieną 32 bitų AHB sąsają.
• Dviejų AHB-32 sąsajų naudojimas – du pagrindiniai įrenginiai pasiekia FDDR naudodami dvi 32 bitų AHB sąsajas.

FPGA CLOCK daliklis – Nurodo dažnio santykį tarp DDR valdiklio laikrodžio (CLK_FDDR) ir laikrodžio, valdančio audinio sąsają (CLK_FIC64). CLK_FIC64 dažnis turi būti lygus AHB/AXI posistemio, prijungto prie FDDR AHB/AXI magistralės sąsajos, dažniui. Pavyzdžiui,ampJei turite DDR RAM, veikiančią 200 MHz dažniu, o jūsų „Fabric/AXI“ posistemė veikia 100 MHz dažniu, turite pasirinkti daliklį iš 2 (1-2 pav.).

1-2 pav. • Audinio sąsajos nustatymai – AXI sąsajos ir FDDR laikrodžio skirstytuvo sutartis

Naudokite audinį PLL UŽRAKTAS – Jei CLK_BASE gaunamas iš audinio CCC, audinio CCC LOCK išvestį galite prijungti prie FDDR FAB_PLL_LOCK įvesties. CLK_BASE nėra stabilus, kol audinio CCC neužblokuojamas. Todėl „Microsemi“ rekomenduoja palaikyti FDDR nustatymą iš naujo (ty patvirtinti CORE_RESET_N įvestį), kol CLK_BASE bus stabilus. „Fabric CCC“ išvestis LOCK rodo, kad „Fabric CCC“ išvesties laikrodžiai yra stabilūs. Pažymėję parinktį Naudoti FAB_PLL_LOCK, galite atskleisti FDDR FAB_PLL_LOCK įvesties prievadą. Tada galite prijungti audinio CCC LOCK išvestį prie FDDR FAB_PLL_LOCK įvesties.

IO disko stiprumas 

Pasirinkite vieną iš šių DDR įvesties / išvesties disko stiprumų:

• Pusė važiavimo jėgos
• Visiška pavaros jėga

Atsižvelgdama į jūsų DDR atminties tipą ir pasirinktą I/O stiprumą, Libero SoC nustato DDR įvesties/išvesties standartą jūsų FDDR sistemai taip:

DDR atminties tipas	Pusė važiavimo jėgos	Visiška pavaros jėga
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Įgalinti pertraukimus 

FDDR gali padidinti pertraukimus, kai tenkinamos tam tikros iš anksto nustatytos sąlygos. Pažymėkite Įgalinti pertraukimus FDDR konfigūravimo priemonėje, jei norite naudoti šiuos pertraukimus savo programoje.
Tai atskleidžia pertraukimo signalus FDDR egzemplioriuje. Šiuos pertraukimo signalus galite prijungti pagal jūsų dizainą. Galimi šie pertraukimo signalai ir jų išankstinės sąlygos:

• FIC_INT – Sukuriamas, kai įvyksta klaida tarp pagrindinio įrenginio ir FDDR
• IO_CAL_INT – Leidžia iš naujo kalibruoti DDR įvestis/išvestis rašant į DDR valdiklio registrus per APB konfigūracijos sąsają. Kai kalibravimas baigtas, šis pertraukimas padidinamas. Daugiau informacijos apie įvesties / išvesties kalibravimą rasite Microsemi SmartFusion2 naudotojų vadove.
• PLL_LOCK_INT – Nurodo, kad FDDR FPLL užrakintas
• PLL_LOCKLOST_INT – Nurodo, kad FDDR FPLL prarado užraktą
• FDDR_ECC_INT – Nurodo, kad buvo aptikta vieno arba dviejų bitų klaida

Audinio laikrodžio dažnis 

Laikrodžio dažnio apskaičiavimas pagal dabartinį Laikrodžio dažnį ir CLOCK daliklį, rodomą MHz.
Audinio laikrodžio dažnis (MHz) = Clock Frequency / CLOCK daliklis

Atminties juostos plotis 

Atminties pralaidumo apskaičiavimas pagal dabartinę laikrodžio dažnio vertę Mbps.
Atminties pralaidumas (Mbps) = 2 * Laikrodžio dažnis

Bendras pralaidumas

Bendras pralaidumo apskaičiavimas, pagrįstas dabartiniu laikrodžio dažniu, duomenų plotiu ir CLOCK dalikliu, Mbps.
Bendras pralaidumas (Mbps) = (2 * Laikrodžio dažnis * Duomenų plotis) / LAIKRODŽIO daliklis

FDDR valdiklio konfigūracija

Kai naudojate Fabric DDR valdiklį norėdami pasiekti išorinę DDR atmintį, DDR valdiklis turi būti sukonfigūruotas vykdymo metu. Tai atliekama įrašant konfigūracijos duomenis į tam skirtus DDR valdiklio konfigūracijos registrus. Šie konfigūracijos duomenys priklauso nuo išorinės DDR atminties ir jūsų programos savybių. Šiame skyriuje aprašoma, kaip įvesti šiuos konfigūracijos parametrus į FDDR valdiklio konfigūratorių ir kaip tvarkomi konfigūracijos duomenys kaip bendro periferinio inicijavimo sprendimo dalis. Išsamios informacijos apie periferinės įrangos inicijavimo sprendimą ieškokite Periferinės įrangos inicijavimo vartotojo vadove.

Audinio DDR valdymo registrai 

Fabric DDR valdiklis turi registrų rinkinį, kurį reikia sukonfigūruoti vykdymo metu. Šių registrų konfigūracijos reikšmės nurodo skirtingus parametrus (pvz.,ample, DDR režimas, PHY plotis, serijos režimas, ECC ir kt.). Daugiau informacijos apie DDR valdiklio konfigūracijos registrus rasite Microsemi SmartFusion2 vartotojo vadove.

Audinio DDR registrų konfigūracija 

Norėdami įvesti parametrus, atitinkančius jūsų DDR atmintį ir programą, naudokite skirtukus Atminties inicijavimas (2-1 pav.) ir Atminties laikas (2-2 pav.). Reikšmės, kurias įvedėte šiuose skirtukuose, automatiškai išverčiamos į atitinkamas registro reikšmes. Spustelėjus konkretų parametrą, jį atitinkantis registras aprašomas registro aprašo lange (1-1 pav., 4 puslapyje).

2-1 pav. • FDDR konfigūracija – Atminties inicijavimo skirtukas

2-2 pav. • FDDR konfigūracija – Atminties laiko skirtukas

Importuojama DDR konfigūracija Files

Be DDR atminties parametrų įvedimo naudodami skirtukus Atminties inicijavimas ir Laikas, galite importuoti DDR registro reikšmes iš file. Norėdami tai padaryti, spustelėkite mygtuką Importuoti konfigūraciją ir eikite į tekstą file kuriame yra DDR registro pavadinimai ir reikšmės. 2-3 paveiksle parodyta importavimo konfigūracijos sintaksė.

2-3 pav. • DDR registro konfigūracija File Sintaksė

Pastaba: Jei pasirenkate importuoti registro reikšmes, o ne įvesti jas naudodami GUI, turite nurodyti visas būtinas registro reikšmes. Išsamesnės informacijos ieškokite SmartFusion2 vartotojo vadove

Eksportuojama DDR konfigūracija Files

Taip pat galite eksportuoti esamus registro konfigūracijos duomenis į tekstą file. Tai file bus registrų reikšmės, kurias importavote (jei yra), taip pat tos, kurios buvo apskaičiuotos pagal šiame dialogo lange įvestus GUI parametrus.
Jei norite anuliuoti DDR registro konfigūracijos pakeitimus, tai galite padaryti naudodami Atkurti numatytuosius nustatymus. Taip ištrinami visi registro konfigūracijos duomenys ir jūs turite iš naujo importuoti arba įvesti šiuos duomenis. Duomenys iš naujo nustatomi į aparatinės įrangos atstatymo vertes.

Sugeneruoti duomenys 

Spustelėkite Gerai, kad sugeneruotumėte konfigūraciją. Remdamasis jūsų įvestis skirtukuose Bendra, Atminties laikas ir Atminties inicijavimas, FDDR konfigūravimo priemonė apskaičiuoja visų DDR konfigūracijos registrų reikšmes ir eksportuoja šias reikšmes į jūsų programinės įrangos projektą ir modeliavimą. files. Eksportuotas file sintaksė parodyta 2-4 pav.

2-4 pav. • Eksportuota DDR registro konfigūracija File Sintaksė

Firmware

Kai kuriate SmartDesign, atlikite toliau nurodytus veiksmus files generuojami /firmware/drivers_config/sys_config kataloge. Šie files reikalingos, kad CMSIS programinės aparatinės įrangos branduolys galėtų tinkamai kompiliuoti ir jame būtų informacija apie jūsų dabartinį dizainą, įskaitant periferinės konfigūracijos duomenis ir MSS laikrodžio konfigūracijos informaciją. Neredaguokite šių files rankiniu būdu, nes jie atkuriami kiekvieną kartą, kai atkuriamas jūsų šakninis dizainas.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR konfigūracijos duomenys.
• sys_config_fddr_define.h – FDDR konfigūracijos duomenys.
• sys_config_mss_clocks.h – MSS laikrodžių konfigūracija

Modeliavimas

Kai generuojate su jūsų MSS susietą SmartDesign, šis modeliavimas files generuojami /simulation kataloge:

• test.bfm – Aukščiausio lygio BFM file kuri pirmą kartą vykdoma atliekant bet kokį modeliavimą, kuriame naudojamas SmartFusion2 MSS Cortex-M3 procesorius. Ji vykdo peripheral_init.bfm ir user.bfm tokia tvarka.
• peripheral_init.bfm – Yra BFM procedūra, kuri imituoja CMSIS::SystemInit() funkciją, vykdomą Cortex-M3 prieš įvedant main() procedūrą. Jis nukopijuoja bet kurio konstrukcijoje naudojamo periferinio įrenginio konfigūracijos duomenis į teisingus periferinių įrenginių konfigūracijos registrus ir laukia, kol bus paruošti visi išoriniai įrenginiai, prieš patvirtindama, kad vartotojas gali naudoti šiuos išorinius įrenginius.
• FDDR_init.bfm – Yra BFM rašymo komandos, kurios imituoja „Fabric“ DDR konfigūracijos registro duomenų, kuriuos įvedėte (naudojant dialogo langą Redaguoti registrus) į DDR valdiklio registrus, įrašymą.
• user.bfm – Skirta vartotojo komandoms. Galite imituoti duomenų kelią, pridėdami savo BFM komandas file. Komandos šioje file bus vykdomas užbaigus peripheral_init.bfm.

Naudojant files aukščiau, konfigūracijos kelias imituojamas automatiškai. Jums tereikia redaguoti user.bfm file modeliuoti duomenų kelią. Neredaguokite test.bfm, peripheral_init.bfm arba MDDR_init.bfm files kaip šie files atkuriami kiekvieną kartą, kai atkuriamas jūsų šaknies dizainas.

Audinio DDR konfigūracijos kelias 

Periferinio inicijavimo sprendimas reikalauja, kad ne tik nurodytumėte audinio DDR konfigūracijos registro reikšmes, bet ir sukonfigūruotumėte APB konfigūracijos duomenų kelią MSS (FIC_2). Funkcija SystemInit() įrašo duomenis į FDDR konfigūracijos registrus per FIC_2 APB sąsają.

Pastaba: Jei naudojate System Builder, konfigūracijos kelias nustatomas ir prijungiamas automatiškai.

2-5 pav. • FIC_2 Configurator Overview

Norėdami sukonfigūruoti FIC_2 sąsają:

1. MSS konfigūravimo priemonėje atidarykite FIC_2 konfigūratoriaus dialogo langą (2-5 pav.).
2. Pasirinkite parinktį Inicijuoti periferinius įrenginius naudojant Cortex-M3.
3. Įsitikinkite, kad pažymėtas MSS DDR, kaip ir audinio DDR/SERDES blokai, jei juos naudojate.
4. Spustelėkite Gerai, kad išsaugotumėte nustatymus. Tai atskleidžia FIC_2 konfigūracijos prievadus (Laikrodis, Reset ir APB magistralės sąsajos), kaip parodyta 2-6 pav.
5. Sukurkite MSS. FIC_2 prievadai (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ir FIC_2_APB_M_RESET_N) dabar rodomi MSS sąsajoje ir gali būti prijungti prie CoreSF2Config ir CoreSF2Reset, kaip nurodyta periferinio inicijavimo sprendimo specifikacijoje.

2-6 pav. • FIC_2 prievadai

Uosto aprašymas

FDDR pagrindiniai prievadai 

3-1 lentelė • FDDR pagrindiniai prievadai

Uosto pavadinimas	Kryptis	Aprašymas
CORE_RESET_N	IN	FDDR valdiklio nustatymas iš naujo
CLK_BASE	IN	FDDR audinio sąsajos laikrodis
FPLL_LOCK	OUT	FDDR PLL užrakto išvestis – aukšta, kai FDDR PLL užrakintas
CLK_BASE_PLL_LOCK	IN	Audinio PLL užrakto įvestis. Ši įvestis rodoma tik tada, kai pasirenkama parinktis Naudoti FAB_PLL_LOCK.

Pertraukite prievadus

Ši prievadų grupė rodoma, kai pasirenkate parinktį Įjungti pertraukimus.

3-2 lentelė • Pertraukimo prievadai

Uosto pavadinimas	Kryptis	Aprašymas
PLL_LOCK_INT	OUT	Tvirtina, kai FDDR PLL užrakinamas.
PLL_LOCKLOST_INT	OUT	Patvirtina, kai FDDR PLL užraktas pametamas.
ECC_INT	OUT	Tvirtina, kai įvyksta ECC įvykis.
IO_CALIB_INT	OUT	Patvirtina, kai I/O kalibravimas baigtas.
FIC_INT	OUT	Patvirtina, kai „Fabric“ sąsajoje yra AHB/AXI protokolo klaida.

APB3 konfigūravimo sąsaja 

3-3 lentelė • APB3 konfigūracijos sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
APB_S_PENABLE	IN	Vergas įjungti
APB_S_PSEL	IN	Slave Select
APB_S_PWRITE	IN	Rašymo įgalinimas
APB_S_PADDR[10:2]	IN	Adresas
APB_S_PWDATA[15:0]	IN	Rašyti duomenis
APB_S_PREADY	OUT	Paruošta vergams
APB_S_PSLVERR	OUT	Vergo klaida
APB_S_PRDATA[15:0]	OUT	Skaityti duomenis
APB_S_PRESET_N	IN	Slave Reset
APB_S_PCLK	IN	Laikrodis

DDR PHY sąsaja 

3-4 lentelė • DDR PHY sąsaja 

Uosto pavadinimas	Kryptis	Aprašymas
FDDR_CAS_N	OUT	DRAM CASN
FDDR_CKE	OUT	DRAM CKE
FDDR_CLK	OUT	Laikrodis, P pusė
FDDR_CLK_N	OUT	Laikrodis, N pusė
FDDR_CS_N	OUT	DRAM CSN
FDDR_ODT	OUT	DRAM ODT
FDDR_RAS_N	OUT	DRAM RASN
FDDR_RESET_N	OUT	DRAM atstatymas DDR3
FDDR_WE_N	OUT	DRAM WEN
FDDR_ADDR[15:0]	OUT	Dram Adreso bitai
FDDR_BA[2:0]	OUT	Dram banko adresas
FDDR_DM_RDQS[4:0]	INOUT	Dram duomenų kaukė
FDDR_DQS[4:0]	INOUT	Dram Data Strobe įvestis/išvestis – P pusė
FDDR_DQS_N[4:0]	INOUT	„Dram Data Strobe“ įvestis/išvestis – N pusė
FDDR_DQ[35:0]	INOUT	DRAM duomenų įvestis/išvestis
FDDR_FIFO_WE_IN[2:0]	IN	FIFO signale
FDDR_FIFO_WE_OUT[2:0]	OUT	FIFO išvesties signalas
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram duomenų kaukė
FDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe įvestis/išvestis – P pusė
FDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	„Dram Data Strobe“ įvestis/išvestis – N pusė
FDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM duomenų įvestis/išvestis
FDDR_DQS_TMATCH_0_IN	IN	FIFO signale
FDDR_DQS_TMATCH_0_OUT	OUT	FIFO išvesties signalas
FDDR_DQS_TMATCH_1_IN	IN	FIFO signalas (tik 32 bitų)
FDDR_DQS_TMATCH_1_OUT	OUT	FIFO išvesties signalas (tik 32 bitų)
FDDR_DM_RDQS_ECC	INOUT	Dram ECC duomenų kaukė
FDDR_DQS_ECC	INOUT	Dram ECC duomenų strobo įvestis/išvestis – P pusė
FDDR_DQS_ECC_N	INOUT	Dram ECC duomenų strobo įvestis/išvestis – N pusė
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC duomenų įvestis/išvestis
FDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO signale
FDDR_DQS_TMATCH_ECC_OUT	OUT	ECC FIFO išvesties signalas (tik 32 bitų)

Pastaba: Kai kurių prievadų prievadų plotis keičiasi priklausomai nuo pasirinkto PHY pločio. Tokiems prievadams žymėti naudojamas žymėjimas „[a:0]/ [b:0]/[c:0]“, kur „[a:0]“ nurodo prievado plotį, kai pasirenkamas 32 bitų PHY plotis. , „[b:0]“ atitinka 16 bitų PHY plotį, o „[c:0]“ – 8 bitų PHY plotį.

AXI autobuso sąsaja 

3-5 lentelė • AXI magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
AXI_S_AWREADY	OUT	Parašykite adresą pasiruošę
AXI_S_WREADY	OUT	Parašykite adresą pasiruošę
AXI_S_BID[3:0]	OUT	Atsakymo ID
AXI_S_BRESP[1:0]	OUT	Parašyk atsakymą
AXI_S_BVALID	OUT	Rašyti atsakymą galiojantį
AXI_S_ARREADY	OUT	Paruošta skaityti adresą
AXI_S_RID[3:0]	OUT	Skaityti ID Tag
AXI_S_RRESP[1:0]	OUT	Perskaitykite atsakymą
AXI_S_RDATA[63:0]	OUT	Skaityti duomenis
AXI_S_RLAST	OUT	Skaityti paskutinį – šis signalas rodo paskutinį skaitymo serijos perdavimą.
AXI_S_RVALID	OUT	Perskaitytas adresas galioja
AXI_S_AWID[3:0]	IN	Parašykite adreso ID
AXI_S_AWADDR[31:0]	IN	Rašyti adresą
AXI_S_AWLEN[3:0]	IN	Plyšio ilgis
AXI_S_AWSIZE[1:0]	IN	Plyšio dydis
AXI_S_AWBURST[1:0]	IN	Burst tipas
AXI_S_AWLOCK[1:0]	IN	Užrakto tipas – šis signalas suteikia papildomos informacijos apie perdavimo atomines charakteristikas.
AXI_S_AWVALID	IN	Rašykite teisingą adresą
AXI_S_WID[3:0]	IN	Įrašykite duomenų ID tag
AXI_S_WDATA[63:0]	IN	Rašyti duomenis
AXI_S_WSTRB[7:0]	IN	Rašykite strobus
AXI_S_WLAST	IN	Rašyk paskutinis
AXI_S_WVALID	IN	Rašyti galiojantį
AXI_S_DUONA	IN	Rašykite pasiruošę
AXI_S_ARID[3:0]	IN	Skaityti adreso ID
AXI_S_ARADDR[31:0]	IN	Skaityti adresą
AXI_S_ARLEN[3:0]	IN	Plyšio ilgis
AXI_S_ARSIZE[1:0]	IN	Plyšio dydis
AXI_S_ARBURST[1:0]	IN	Burst tipas
AXI_S_ARLOCK[1:0]	IN	Užrakto tipas
AXI_S_ARVALID	IN	Perskaitytas adresas galioja
AXI_S_RREADY	IN	Paruošta skaityti adresą
Uosto pavadinimas	Kryptis	Aprašymas
AXI_S_CORE_RESET_N	IN	MDDR visuotinis atstatymas
AXI_S_RMW	IN	Nurodo, ar visi 64 bitų juostos baitai galioja visiems AXI perdavimo ritmams. Nurodo, kad visi baitai visuose ritmuose galioja serijoje ir valdiklis pagal numatytuosius nustatymus turėtų rašyti komandas. Nurodo, kad kai kurie baitai yra neteisingi ir valdiklis pagal numatytuosius nustatymus turėtų naudoti RMW komandas. Tai klasifikuojama kaip AXI rašymo adreso kanalo šoninės juostos signalas ir galioja su AWVALID signalu. Naudojamas tik tada, kai įjungta ECC.

AHB0 magistralės sąsaja 

3-6 lentelė • AHB0 magistralės sąsaja 

Uosto pavadinimas	Kryptis	Aprašymas
AHB0_S_HREADYOUT	OUT	AHBL vergas paruoštas – kai aukštas įrašymo laikas reiškia, kad pavaldinys yra pasirengęs priimti duomenis, o kai aukštas skaitymui rodo, kad duomenys galioja.
AHB0_S_HRESP	OUT	AHBL atsako būsena – kai operacijos pabaigoje rodoma aukšta vertė, reiškia, kad operacija baigta su klaidomis. Kai operacijos pabaigoje nukrenta žema vertė, tai reiškia, kad operacija sėkmingai baigta.
AHB0_S_HRDATA[31:0]	OUT	AHBL skaitymo duomenys – nuskaitykite duomenis iš pavaldinio į pagrindinį įrenginį
AHB0_S_HSEL	IN	AHBL vergogo pasirinkimas – kai teigiama, pavaldinys yra šiuo metu AHB magistralėje pasirinktas AHBL pavaldinys.
AHB0_S_HADDR[31:0]	IN	AHBL adresas – baito adresas AHBL sąsajoje
AHB0_S_HBURST[2:0]	IN	AHBL sprogimo ilgis
AHB0_S_HSIZE[1:0]	IN	AHBL perdavimo dydis – nurodo dabartinio pervedimo dydį (tik 8/16/32 baitų operacijos)
AHB0_S_HTRANS[1:0]	IN	AHBL pervedimo tipas – nurodo dabartinės operacijos pervedimo tipą.
AHB0_S_HMASTLOCK	IN	AHBL užraktas – kai teigiama, dabartinis pervedimas yra užrakintos operacijos dalis.
AHB0_S_HWRITE	IN	AHBL rašymas – kai aukštas rodo, kad dabartinė operacija yra įrašymas. Kai žema, reiškia, kad dabartinė operacija yra nuskaitoma.
AHB0_S_HREADY	IN	AHBL paruoštas – kai aukštas, rodo, kad vergas yra pasirengęs priimti naują operaciją.
AHB0_S_HWDATA[31:0]	IN	AHBL rašyti duomenis – įrašykite duomenis iš pagrindinio įrenginio į pavaldinį

AHB1 magistralės sąsaja 

3-7 lentelė • AHB1 magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
AHB1_S_HREADYOUT	OUT	AHBL vergas paruoštas – kai aukšta įrašymui, rodo, kad pavaldinys yra pasirengęs priimti duomenis, o kai aukštas skaitymui, rodo, kad duomenys galioja.
AHB1_S_HRESP	OUT	AHBL atsako būsena – kai operacijos pabaigoje rodoma aukšta vertė, reiškia, kad operacija baigta su klaidomis. Kai operacijos pabaigoje sumažėja, rodo, kad operacija sėkmingai baigta.
AHB1_S_HRDATA[31:0]	OUT	AHBL skaitymo duomenys – nuskaitykite duomenis iš pavaldinio į pagrindinį įrenginį
AHB1_S_HSEL	IN	AHBL vergogo pasirinkimas – kai teigiama, pavaldinys yra šiuo metu AHB magistralėje pasirinktas AHBL pavaldinys.
AHB1_S_HADDR[31:0]	IN	AHBL adresas – baito adresas AHBL sąsajoje
AHB1_S_HBURST[2:0]	IN	AHBL sprogimo ilgis
AHB1_S_HSIZE[1:0]	IN	AHBL perdavimo dydis – nurodo dabartinio perdavimo dydį (tik 8/16/32 baitų operacijos).
AHB1_S_HTRANS[1:0]	IN	AHBL pervedimo tipas – nurodo dabartinės operacijos pervedimo tipą.
AHB1_S_HMASTLOCK	IN	AHBL užraktas – kai teigiama, dabartinis pervedimas yra užrakintos operacijos dalis.
AHB1_S_HWRITE	IN	AHBL rašymas – kai aukštas, rodo, kad dabartinė operacija yra įrašymas. Kai žema, rodo, kad dabartinė operacija yra nuskaitoma.
AHB1_S_HREADY	IN	AHBL paruoštas – kai aukštas, rodo, kad vergas yra pasirengęs priimti naują operaciją.
AHB1_S_HWDATA[31:0]	IN	AHBL rašyti duomenis – įrašykite duomenis iš pagrindinio įrenginio į pavaldinį

Produkto palaikymas

„Microsemi SoC Products Group“ teikia savo gaminius įvairiomis palaikymo paslaugomis, įskaitant klientų aptarnavimą, klientų techninės pagalbos centrą ir kt websvetainę, elektroninį paštą ir pasaulinius pardavimo biurus. Šiame priede pateikiama informacija apie tai, kaip susisiekti su Microsemi SoC Products Group ir naudotis šiomis palaikymo paslaugomis.

Klientų aptarnavimas 

Susisiekite su klientų aptarnavimo tarnyba dėl netechninio produkto palaikymo, pvz., produkto kainodaros, gaminio atnaujinimo, atnaujinimo informacijos, užsakymo būsenos ir įgaliojimo.
Iš Šiaurės Amerikos skambinkite numeriu 800.262.1060
Iš viso pasaulio skambinkite numeriu 650.318.4460
Faksas iš bet kurios pasaulio vietos 408.643.6913 XNUMX XNUMX

Klientų techninės pagalbos centras 

„Microsemi SoC Products Group“ klientų techninio aptarnavimo centre dirba aukštos kvalifikacijos inžinieriai, kurie gali padėti atsakyti į jūsų techninės, programinės įrangos ir dizaino klausimus apie „Microsemi SoC“ produktus. Klientų techninės pagalbos centras praleidžia daug laiko kurdamas pastabas apie taikomąsias programas, atsakymus į dažniausiai pasitaikančius projektavimo ciklo klausimus, žinomų problemų dokumentaciją ir įvairius DUK. Taigi, prieš susisiekdami su mumis, apsilankykite mūsų internetiniuose šaltiniuose. Labai tikėtina, kad mes jau atsakėme į jūsų klausimus.

Techninė pagalba 

Apsilankykite klientų aptarnavimo skyriuje websvetainė (www.microsemi.com/soc/support/search/default.aspx) Norėdami gauti daugiau informacijos ir palaikymo. Daug atsakymų galima rasti paieškos sistemoje web ištekliai apima diagramas, iliustracijas ir nuorodas į kitus išteklius websvetainę.

Websvetainę

Galite naršyti įvairią techninę ir netechninę informaciją SoC pagrindiniame puslapyje adresu www.microsemi.com/soc.

Susisiekite su klientų techninės pagalbos centru 

Techninio aptarnavimo centre dirba aukštos kvalifikacijos inžinieriai. Su techninės pagalbos centru galima susisiekti el. paštu arba per Microsemi SoC produktų grupę websvetainę.

El. paštas

Savo techninius klausimus galite pateikti mūsų el. pašto adresu ir gauti atsakymus el. paštu, faksu arba telefonu. Be to, jei turite dizaino problemų, savo dizainą galite siųsti el files gauti pagalbą. Pašto paskyrą nuolat stebime visą dieną. Siųsdami mums užklausą, būtinai nurodykite savo vardą, pavardę, įmonės pavadinimą ir kontaktinę informaciją, kad užklausa būtų tinkamai apdorota. Techninės pagalbos el. pašto adresas yra soc_tech@microsemi.com.

Mano atvejai 

„Microsemi SoC Products Group“ klientai gali pateikti ir stebėti techninius atvejus internete, apsilankę „Mano dėklas“.

Už JAV ribų 

Klientai, kuriems reikia pagalbos už JAV laiko juostų ribų, gali susisiekti su technine pagalba el. paštu (soc_tech@microsemi.com) arba kreipkitės į vietinį pardavimo biurą. Pardavimo biurų sąrašus galite rasti adresu www.microsemi.com/soc/company/contact/default.aspx.

ITAR techninė pagalba

Jei reikia techninės pagalbos dėl RH ir RT FPGA, kurioms taikomas Tarptautinės prekybos ginklais taisyklės (ITAR), susisiekite su mumis per soc_tech_itar@microsemi.com. Arba skiltyje Mano atvejai ITAR išskleidžiamajame sąraše pasirinkite Taip. Norėdami gauti visą ITAR reguliuojamų Microsemi FPGA sąrašą, apsilankykite ITAR web puslapį.

„Microsemi Corporation“ (NASDAQ: MSCC) siūlo platų puslaidininkių sprendimų portfelį: aviacijai, gynybai ir saugumui; įmonė ir ryšiai; pramoninės ir alternatyvios energijos rinkos. Produktai apima didelio našumo, didelio patikimumo analoginius ir RF įrenginius, mišrius signalo ir RF integrinius grandynus, pritaikomus SoC, FPGA ir užbaigtus posistemius. „Microsemi“ būstinė yra Aliso Viejo mieste, Kalifornijoje. Sužinokite daugiau adresu www.microsemi.com.

© „Microsemi Corporation“, 2014 m. Visos teisės saugomos. Microsemi ir Microsemi logotipas yra Microsemi Corporation prekių ženklai. Visi kiti prekių ir paslaugų ženklai yra atitinkamų jų savininkų nuosavybė.

„Microsemi“ įmonės būstinė
One Enterprise, Aliso Viejo CA 92656 JAV
JAV: +1 949-380-6100
Pardavimai: +1 949-380-6136
Faksas: +1 949-215-4996

Dokumentai / Ištekliai

„Microsemi SmartFusion2 FPGA Fabric“ DDR valdiklio konfigūracija [pdfVartotojo vadovas SmartFusion2 FPGA Fabric DDR valdiklio konfigūracija, SmartFusion2, FPGA Fabric DDR valdiklio konfigūracija, valdiklio konfigūracija

Nuorodos

• Vartotojo vadovas