Microsemi SmartFusion2 FPGA फॅब्रिक DDR कंट्रोलर कॉन्फिगरेशन वापरकर्ता मार्गदर्शक

परिचय

SmartFusion2 FPGA मध्ये दोन एम्बेड केलेले DDR नियंत्रक आहेत - एक MSS (MDDR) द्वारे प्रवेशयोग्य आणि दुसरा FPGA फॅब्रिक (FDDR) वरून थेट प्रवेशासाठी आहे. MDDR आणि FDDR दोन्ही ऑफ-चिप DDR मेमरी नियंत्रित करतात.
फॅब्रिक डीडीआर कंट्रोलर पूर्णपणे कॉन्फिगर करण्यासाठी तुम्ही हे करणे आवश्यक आहे:

1. DDR कंट्रोलर कॉन्फिगर करण्यासाठी फॅब्रिक एक्सटर्नल मेमरी DDR कंट्रोलर कॉन्फिगरेटर वापरा, त्याचा डेटापाथ बस इंटरफेस (AXI किंवा AHBLite) निवडा आणि DDR क्लॉक फ्रिक्वेन्सी तसेच फॅब्रिक डेटापाथ क्लॉक फ्रिक्वेन्सी निवडा.
2. तुमच्या बाह्य DDR मेमरी वैशिष्ट्यांशी जुळण्यासाठी DDR कंट्रोलर नोंदणीसाठी नोंदणी मूल्ये सेट करा.
3. वापरकर्ता अनुप्रयोगाचा भाग म्हणून फॅब्रिक डीडीआर इन्स्टंट करा आणि डेटापाथ कनेक्शन बनवा.
4. पेरिफेरल इनिशियलायझेशन सोल्यूशनद्वारे परिभाषित केल्यानुसार DDR कंट्रोलरचा APB कॉन्फिगरेशन इंटरफेस कनेक्ट करा.

फॅब्रिक बाह्य मेमरी DDR कंट्रोलर कॉन्फिगरेटर

फॅब्रिक एक्सटर्नल मेमरी डीडीआर (एफडीडीआर) कॉन्फिगरेटरचा वापर फॅब्रिक डीडीआर कंट्रोलरसाठी संपूर्ण डेटापाथ आणि बाह्य डीडीआर मेमरी पॅरामीटर्स कॉन्फिगर करण्यासाठी केला जातो.

आकृती 1-1 • FDDR कॉन्फिगरेटर ओव्हरview

मेमरी सेटिंग्ज 

MDDR मध्ये तुमचे मेमरी पर्याय कॉन्फिगर करण्यासाठी मेमरी सेटिंग्ज वापरा.

• मेमरी प्रकार - LPDDR, DDR2, किंवा DDR3
• डेटा रुंदी - 32-बिट, 16-बिट किंवा 8-बिट
• घड्याळ वारंवारिता - 20 MHz ते 333 MHz च्या श्रेणीतील कोणतेही मूल्य (दशांश/अपूर्णांक)
• SECDED सक्षम ECC - चालू किंवा बंद
• पत्ता मॅपिंग – {पंक्ती, बँक, स्तंभ}, {बँक, पंक्ति, स्तंभ}

फॅब्रिक इंटरफेस सेटिंग्ज 

FPGA फॅब्रिक इंटरफेस - हा FDDR आणि FPGA डिझाइनमधील डेटा इंटरफेस आहे. कारण FDDR हा मेमरी कंट्रोलर आहे, तो AXI किंवा AHB बसवर गुलाम होण्याचा हेतू आहे. बसचा मास्टर बस व्यवहार सुरू करतो, ज्याचा FDDR द्वारे मेमरी व्यवहार म्हणून अर्थ लावला जातो आणि ऑफ-चिप DDR मेमरीशी संवाद साधला जातो. FDDR फॅब्रिक इंटरफेस पर्याय आहेत:

• AXI-64 इंटरफेस वापरणे - एक मास्टर 64-बिट\ AXI इंटरफेसद्वारे FDDR मध्ये प्रवेश करतो.
• सिंगल AHB-32 इंटरफेस वापरणे - एक मास्टर एकाच 32-बिट AHB इंटरफेसद्वारे FDDR मध्ये प्रवेश करतो.
• दोन AHB-32 इंटरफेस वापरणे - दोन मास्टर्स दोन 32-बिट AHB इंटरफेस वापरून FDDR मध्ये प्रवेश करतात.

FPGA घड्याळ विभाजक - DDR कंट्रोलर घड्याळ (CLK_FDDR) आणि फॅब्रिक इंटरफेस नियंत्रित करणारे घड्याळ (CLK_FIC64) मधील वारंवारता प्रमाण निर्दिष्ट करते. CLK_FIC64 वारंवारता FDDR AHB/AXI बस इंटरफेसशी जोडलेल्या AHB/AXI उपप्रणालीच्या बरोबरीची असावी. उदाampले, जर तुमची DDR RAM 200 MHz वर चालत असेल आणि तुमची Fabric/AXI उपप्रणाली 100 MHz वर चालत असेल, तर तुम्ही 2 चा विभाजक निवडला पाहिजे (आकृती 1-2).

आकृती 1-2 • फॅब्रिक इंटरफेस सेटिंग्ज – AXI इंटरफेस आणि FDDR घड्याळ विभाजक करार

फॅब्रिक वापरा पीएलएल लॉक – जर CLK_BASE फॅब्रिक CCC मधून प्राप्त केले असेल, तर तुम्ही फॅब्रिक CCC LOCK आउटपुट FDDR FAB_PLL_LOCK इनपुटशी कनेक्ट करू शकता. फॅब्रिक CCC लॉक होईपर्यंत CLK_BASE स्थिर नसते. म्हणून, मायक्रोसेमी शिफारस करतो की तुम्ही CLK_BASE स्थिर होईपर्यंत FDDR रीसेटमध्ये धरून ठेवा (म्हणजे CORE_RESET_N इनपुट द्या). फॅब्रिक CCC चे LOCK आउटपुट सूचित करते की फॅब्रिक CCC आउटपुट घड्याळे स्थिर आहेत. FAB_PLL_LOCK वापरा पर्याय तपासून, तुम्ही FDDR चे FAB_PLL_LOCK इनपुट पोर्ट उघड करू शकता. त्यानंतर तुम्ही फॅब्रिक CCC चे LOCK आउटपुट FDDR च्या FAB_PLL_LOCK इनपुटशी कनेक्ट करू शकता.

IO ड्राइव्ह सामर्थ्य 

तुमच्या DDR I/O साठी खालीलपैकी एक ड्राइव्ह ताकद निवडा:

• हाफ ड्राइव्ह स्ट्रेंथ
• पूर्ण ड्राइव्ह सामर्थ्य

तुमचा DDR मेमरी प्रकार आणि तुम्ही निवडलेल्या I/O स्ट्रेंथवर अवलंबून, Libero SoC तुमच्या FDDR सिस्टमसाठी DDR I/O मानक खालीलप्रमाणे सेट करते:

DDR मेमरी प्रकार	हाफ ड्राइव्ह स्ट्रेंथ	पूर्ण ड्राइव्ह सामर्थ्य
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRI

व्यत्यय सक्षम करा 

काही पूर्वनिर्धारित परिस्थिती पूर्ण झाल्यावर FDDR व्यत्यय वाढवण्यास सक्षम आहे. तुम्हाला तुमच्या ऍप्लिकेशनमध्ये हे व्यत्यय वापरायचे असल्यास FDDR कॉन्फिगरेटरमध्ये व्यत्यय सक्षम करा तपासा.
हे FDDR उदाहरणावरील व्यत्यय सिग्नल उघड करते. तुमच्या डिझाइनला आवश्यकतेनुसार तुम्ही हे व्यत्यय सिग्नल कनेक्ट करू शकता. खालील व्यत्यय सिग्नल आणि त्यांच्या पूर्व शर्ती उपलब्ध आहेत:

• FIC_INT – मास्टर आणि FDDR मधील व्यवहारात त्रुटी असताना व्युत्पन्न होते
• IO_CAL_INT – APB कॉन्फिगरेशन इंटरफेसद्वारे DDR कंट्रोलर रजिस्टरवर लिहून तुम्हाला DDR I/O चे रिकॅलिब्रेट करण्यास सक्षम करते. कॅलिब्रेशन पूर्ण झाल्यावर, हा व्यत्यय वाढवला जातो. I/O रिकॅलिब्रेशनबद्दल तपशीलांसाठी, Microsemi SmartFusion2 वापरकर्ते मार्गदर्शक पहा.
• PLL_LOCK_INT – सूचित करते की FDDR FPLL लॉक झाले आहे
• PLL_LOCKLOST_INT – सूचित करते की FDDR FPLL लॉक गमावले आहे
• FDDR_ECC_INT – सूचित करते की एक किंवा दोन-बिट त्रुटी आढळली आहे

फॅब्रिक घड्याळ वारंवारता 

तुमच्या वर्तमान घड्याळ वारंवारता आणि MHz मध्ये प्रदर्शित CLOCK विभाजक यावर आधारित घड्याळ वारंवारता गणना.
फॅब्रिक घड्याळ वारंवारता (MHz मध्ये) = घड्याळ वारंवारता / घड्याळ विभाजक

मेमरी बँडविड्थ 

Mbps मधील तुमच्या वर्तमान घड्याळ वारंवारता मूल्यावर आधारित मेमरी बँडविड्थ गणना.
मेमरी बँडविड्थ (Mbps मध्ये) = 2 * घड्याळ वारंवारता

एकूण बँडविड्थ

तुमची वर्तमान घड्याळ वारंवारता, डेटा रुंदी आणि घड्याळ विभाजक, Mbps मध्ये आधारित एकूण बँडविड्थ गणना.
एकूण बँडविड्थ (Mbps मध्ये) = (2 * घड्याळ वारंवारता * डेटा रुंदी) / घड्याळ विभाजक

FDDR कंट्रोलर कॉन्फिगरेशन

तुम्ही बाह्य DDR मेमरी ऍक्सेस करण्यासाठी फॅब्रिक डीडीआर कंट्रोलर वापरता तेव्हा, रनटाइममध्ये डीडीआर कंट्रोलर कॉन्फिगर करणे आवश्यक आहे. हे समर्पित DDR कंट्रोलर कॉन्फिगरेशन रजिस्टरवर कॉन्फिगरेशन डेटा लिहून केले जाते. हा कॉन्फिगरेशन डेटा बाह्य DDR मेमरी आणि तुमच्या अनुप्रयोगाच्या वैशिष्ट्यांवर अवलंबून आहे. हा विभाग FDDR कंट्रोलर कॉन्फिग्युरेटरमध्ये हे कॉन्फिगरेशन पॅरामीटर्स कसे एंटर करायचे आणि संपूर्ण पेरिफेरल इनिशियलायझेशन सोल्यूशनचा भाग म्हणून कॉन्फिगरेशन डेटा कसे व्यवस्थापित केले जाते याचे वर्णन करतो. पेरिफेरल इनिशियलायझेशन सोल्यूशनबद्दल तपशीलवार माहितीसाठी पेरिफेरल इनिशियलायझेशन वापरकर्ता मार्गदर्शक पहा.

फॅब्रिक डीडीआर कंट्रोल रजिस्टर्स 

फॅब्रिक डीडीआर कंट्रोलरमध्ये रजिस्टर्सचा एक संच असतो जो रनटाइमच्या वेळी कॉन्फिगर करणे आवश्यक असते. या रजिस्टर्सची कॉन्फिगरेशन व्हॅल्यू वेगवेगळ्या पॅरामीटर्सचे प्रतिनिधित्व करतात (उदाample, DDR मोड, PHY रुंदी, बर्स्ट मोड, ECC, इ.). DDR कंट्रोलर कॉन्फिगरेशन रजिस्टर्सच्या तपशीलांसाठी, Microsemi SmartFusion2 वापरकर्ता मार्गदर्शक पहा.

फॅब्रिक डीडीआर नोंदणी कॉन्फिगरेशन 

तुमच्या DDR मेमरी आणि अॅप्लिकेशनशी सुसंगत पॅरामीटर्स एंटर करण्यासाठी मेमरी इनिशियलायझेशन (आकृती 2-1) आणि मेमरी टाइमिंग (आकृती 2-2) टॅब वापरा. आपण या टॅबमध्ये प्रविष्ट केलेली मूल्ये योग्य नोंदणी मूल्यांमध्ये स्वयंचलितपणे अनुवादित केली जातात. जेव्हा तुम्ही एखाद्या विशिष्ट पॅरामीटरवर क्लिक करता, तेव्हा त्याच्या संबंधित रजिस्टरचे वर्णन रजिस्टर वर्णन विंडोमध्ये केले जाते (पृष्ठ 1 वरील आकृती 1-4).

आकृती 2-1 • FDDR कॉन्फिगरेशन - मेमरी इनिशियलायझेशन टॅब

आकृती 2-2 • FDDR कॉन्फिगरेशन - मेमरी टाइमिंग टॅब

डीडीआर कॉन्फिगरेशन आयात करत आहे Files

मेमरी इनिशियलायझेशन आणि टाइमिंग टॅब वापरून डीडीआर मेमरी पॅरामीटर्स प्रविष्ट करण्याव्यतिरिक्त, तुम्ही डीडीआर नोंदणी मूल्ये आयात करू शकता. file. असे करण्यासाठी, इंपोर्ट कॉन्फिगरेशन बटणावर क्लिक करा आणि मजकूराकडे नेव्हिगेट करा file DDR रजिस्टर नावे आणि मूल्ये समाविष्टीत. आकृती 2-3 इंपोर्ट कॉन्फिगरेशन सिंटॅक्स दाखवते.

आकृती 2-3 • DDR रजिस्टर कॉन्फिगरेशन File वाक्यरचना

टीप: तुम्ही GUI वापरून नोंदणी मूल्ये प्रविष्ट करण्याऐवजी आयात करणे निवडल्यास, तुम्ही सर्व आवश्यक नोंदणी मूल्ये निर्दिष्ट करणे आवश्यक आहे. तपशीलांसाठी SmartFusion2 वापरकर्ता मार्गदर्शक पहा

डीडीआर कॉन्फिगरेशन निर्यात करत आहे Files

तुम्ही वर्तमान रजिस्टर कॉन्फिगरेशन डेटा मजकूरात निर्यात देखील करू शकता file. या file तुम्ही आयात केलेली (असल्यास) नोंदणी मूल्ये तसेच तुम्ही या डायलॉग बॉक्समध्ये प्रविष्ट केलेल्या GUI पॅरामीटर्सवरून गणना केलेली मूल्ये असतील.
डीडीआर रजिस्टर कॉन्फिगरेशनमध्ये तुम्ही केलेले बदल तुम्ही पूर्ववत करू इच्छित असल्यास, तुम्ही ते रिस्टोर डीफॉल्टसह करू शकता. हे सर्व नोंदणीकृत कॉन्फिगरेशन डेटा हटवते आणि तुम्ही हा डेटा पुन्हा आयात करणे किंवा पुन्हा प्रविष्ट करणे आवश्यक आहे. डेटा हार्डवेअर रीसेट मूल्यांवर रीसेट केला आहे.

जनरेट केलेला डेटा 

कॉन्फिगरेशन तयार करण्यासाठी ओके क्लिक करा. सामान्य, मेमरी टाइमिंग आणि मेमरी इनिशियलायझेशन टॅबमधील तुमच्या इनपुटच्या आधारावर, FDDR कॉन्फिग्युरेटर सर्व DDR कॉन्फिगरेशन नोंदणीसाठी मूल्यांची गणना करतो आणि ही मूल्ये तुमच्या फर्मवेअर प्रोजेक्ट आणि सिम्युलेशनमध्ये निर्यात करतो. files निर्यात केली file वाक्यरचना आकृती 2-4 मध्ये दर्शविली आहे.

आकृती 2-4 • निर्यात केलेले DDR रजिस्टर कॉन्फिगरेशन File वाक्यरचना

फर्मवेअर

तुम्ही स्मार्टडिझाइन व्युत्पन्न करता तेव्हा, खालील files /firmware/ drives_config/sys_config डिरेक्ट्रीमध्ये व्युत्पन्न केले जातात. या fileCMSIS फर्मवेअर कोरसाठी योग्यरित्या संकलित करण्यासाठी आणि आपल्या वर्तमान डिझाइनशी संबंधित माहिती समाविष्ट करण्यासाठी s आवश्यक आहे, परिधीय कॉन्फिगरेशन डेटा आणि MSS साठी घड्याळ कॉन्फिगरेशन माहितीसह. हे संपादित करू नका files व्यक्तिचलितपणे, जसे की प्रत्येक वेळी तुमचे रूट डिझाइन पुन्हा निर्माण केले जाते तेव्हा ते पुन्हा तयार केले जातात.

• sys_config.c
• sys_config.h
• sys_config_mddr_define.h – MDDR कॉन्फिगरेशन डेटा.
• sys_config_fddr_define.h – FDDR कॉन्फिगरेशन डेटा.
• sys_config_mss_clocks.h – MSS घड्याळे कॉन्फिगरेशन

अनुकरण

तुम्ही तुमच्या MSS शी संबंधित SmartDesign व्युत्पन्न करता तेव्हा, खालील सिम्युलेशन files /सिम्युलेशन निर्देशिकेत व्युत्पन्न केले जातात:

• test.bfm - उच्च-स्तरीय BFM file जे SmartFusion2 MSS Cortex-M3 प्रोसेसरचा वापर करणार्‍या कोणत्याही सिम्युलेशन दरम्यान प्रथम अंमलात आणले जाते. ते त्या क्रमाने peripheral_init.bfm आणि user.bfm कार्यान्वित करते.
• peripheral_init.bfm – CMSIS::SystemInit() फंक्शनचे अनुकरण करणारी BFM प्रक्रिया समाविष्ट आहे जी तुम्ही मुख्य() प्रक्रिया प्रविष्ट करण्यापूर्वी Cortex-M3 वर चालवली जाते. हे डिझाइनमध्ये वापरल्या जाणार्‍या कोणत्याही पेरिफेरलसाठीचे कॉन्फिगरेशन डेटा योग्य परिधीय कॉन्फिगरेशन रजिस्टरमध्ये कॉपी करते आणि नंतर वापरकर्ता हे पेरिफेरल्स वापरू शकतो असे ठामपणे सांगण्यापूर्वी सर्व परिधीय तयार होण्याची प्रतीक्षा करते.
• FDDR_init.bfm - DDR कंट्रोलर रजिस्टर्समध्ये तुम्ही प्रविष्ट केलेल्या फॅब्रिक डीडीआर कॉन्फिगरेशन रजिस्टर डेटाचे (एडिट रजिस्टर डायलॉग बॉक्स वापरून) लिहिण्याचे नक्कल करणारे BFM लेखन आदेश आहेत.
• user.bfm - वापरकर्ता आदेशांसाठी हेतू. यामध्ये तुमच्या स्वतःच्या BFM कमांड्स जोडून तुम्ही डेटापथचे अनुकरण करू शकता file. यामध्ये आदेश file peripheral_init.bfm पूर्ण झाल्यानंतर कार्यान्वित केले जाईल.

वापरून files वर, कॉन्फिगरेशन पथ आपोआप सिम्युलेट केला जातो. तुम्हाला फक्त user.bfm संपादित करण्याची गरज आहे file डेटापाथचे अनुकरण करण्यासाठी. test.bfm, peripheral_init.bfm किंवा MDDR_init.bfm संपादित करू नका files याप्रमाणे fileप्रत्येक वेळी तुमचे रूट डिझाईन पुन्हा निर्माण केल्यावर s पुन्हा तयार केले जातात.

फॅब्रिक डीडीआर कॉन्फिगरेशन पथ 

पेरिफेरल इनिशियलायझेशन सोल्यूशनसाठी आवश्यक आहे की, फॅब्रिक डीडीआर कॉन्फिगरेशन रजिस्टर मूल्ये निर्दिष्ट करण्याव्यतिरिक्त, तुम्ही MSS (FIC_2) मध्ये APB कॉन्फिगरेशन डेटा पथ कॉन्फिगर करा. SystemInit() फंक्शन FIC_2 APB इंटरफेसद्वारे FDDR कॉन्फिगरेशन रजिस्टरवर डेटा लिहिते.

टीप: जर तुम्ही सिस्टीम बिल्डर वापरत असाल तर कॉन्फिगरेशन पथ सेट केला जातो आणि आपोआप कनेक्ट होतो.

आकृती 2-5 • FIC_2 कॉन्फिगरेटर ओव्हरview

FIC_2 इंटरफेस कॉन्फिगर करण्यासाठी:

1. MSS कॉन्फिगरेटरमधून FIC_2 कॉन्फिगरेटर डायलॉग (आकृती 2-5) उघडा.
2. Cortex-M3 पर्याय वापरून इनिशियल पेरिफेरल्स निवडा.
3. फॅब्रिक डीडीआर/एसईआरडीईएस ब्लॉक्स वापरत असल्यास एमएसएस डीडीआर तपासले असल्याची खात्री करा.
4. तुमची सेटिंग्ज सेव्ह करण्यासाठी ओके क्लिक करा. हे आकृती 2-2 मध्ये दाखवल्याप्रमाणे FIC_6 कॉन्फिगरेशन पोर्ट्स (घड्याळ, रीसेट आणि APB बस इंटरफेस) उघड करते.
5. MSS व्युत्पन्न करा. FIC_2 पोर्ट (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK आणि FIC_2_APB_M_RESET_N) आता MSS इंटरफेसवर उघडकीस आले आहेत आणि पेरिफेरल स्पेसिफिकेशन इनिशियल सोल्यूशननुसार CoreSF2Config आणि CoreSF2Reset शी कनेक्ट केले जाऊ शकतात.

आकृती 2-6 • FIC_2 पोर्ट

पोर्ट वर्णन

FDDR कोर पोर्ट्स 

तक्ता 3-1 • FDDR कोर पोर्ट्स

पोर्ट नाव	दिशा	वर्णन
CORE_RESET_N	IN	FDDR कंट्रोलर रीसेट
CLK_BASE	IN	FDDR फॅब्रिक इंटरफेस घड्याळ
FPLL_LOCK	बाहेर	FDDR PLL लॉक आउटपुट – FDDR PLL लॉक असताना उच्च
CLK_BASE_PLL_LOCK	IN	फॅब्रिक पीएलएल लॉक इनपुट. जेव्हा FAB_PLL_LOCK वापरा पर्याय निवडला असेल तेव्हाच हे इनपुट उघड होईल.

व्यत्यय पोर्ट्स

जेव्हा तुम्ही Enable Interrupts पर्याय निवडता तेव्हा पोर्टचा हा समूह उघड होतो.

तक्ता 3-2 • व्यत्यय पोर्ट्स

पोर्ट नाव	दिशा	वर्णन
PLL_LOCK_INT	बाहेर	जेव्हा FDDR PLL लॉक होते तेव्हा दावा करते.
PLL_LOCKLOST_INT	बाहेर	एफडीडीआर पीएलएल लॉक हरवल्यावर प्रतिपादन करते.
ECC_INT	बाहेर	जेव्हा ECC इव्हेंट होतो तेव्हा प्रतिपादन करते.
IO_CALIB_INT	बाहेर	I/O कॅलिब्रेशन पूर्ण झाल्यावर प्रतिपादन करते.
FIC_INT	बाहेर	जेव्हा फॅब्रिक इंटरफेसवर AHB/AXI प्रोटोकॉलमध्ये त्रुटी असते तेव्हा प्रतिपादन करते.

APB3 कॉन्फिगरेशन इंटरफेस 

तक्ता 3-3 • APB3 कॉन्फिगरेशन इंटरफेस

पोर्ट नाव	दिशा	वर्णन
APB_S_PENABLE	IN	स्लेव्ह सक्षम करा
APB_S_PSEL	IN	गुलाम निवडा
APB_S_PWRITE	IN	सक्षम करा लिहा
APB_S_PADDR[१४:२]	IN	पत्ता
APB_S_PWDATA[15:0]	IN	डेटा लिहा
APB_S_PREADY	बाहेर	गुलाम तयार
APB_S_PSLVERR	बाहेर	गुलाम त्रुटी
APB_S_PRDATA[15:0]	बाहेर	डेटा वाचा
APB_S_PRESET_N	IN	स्लेव्ह रीसेट
APB_S_PCLK	IN	घड्याळ

DDR PHY इंटरफेस 

तक्ता 3-4 • DDR PHY इंटरफेस 

पोर्ट नाव	दिशा	वर्णन
FDDR_CAS_N	बाहेर	DRAM CASN
FDDR_CKE	बाहेर	DRAM CKE
FDDR_CLK	बाहेर	घड्याळ, पी बाजू
FDDR_CLK_N	बाहेर	घड्याळ, एन बाजू
FDDR_CS_N	बाहेर	DRAM CSN
FDDR_ODT	बाहेर	DRAM ODT
FDDR_RAS_N	बाहेर	DRAM RASN
FDDR_RESET_N	बाहेर	DDR3 साठी DRAM रीसेट
FDDR_WE_N	बाहेर	DRAM WEN
FDDR_ADDR[15:0]	बाहेर	Dram पत्ता बिट्स
FDDR_BA[2:0]	बाहेर	Dram बँकेचा पत्ता
FDDR_DM_RDQS[4:0]	आत बाहेर	Dram डेटा मास्क
FDDR_DQS[4:0]	आत बाहेर	Dram डेटा स्ट्रोब इनपुट/आउटपुट - P साइड
FDDR_DQS_N[4:0]	आत बाहेर	Dram डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ[35:0]	आत बाहेर	DRAM डेटा इनपुट/आउटपुट
FDDR_FIFO_WE_IN[2:0]	IN	सिग्नलमध्ये FIFO
FDDR_FIFO_WE_OUT[2:0]	बाहेर	FIFO आउट सिग्नल
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	आत बाहेर	Dram डेटा मास्क
FDDR_DQS ([3:0]/[1:0]/[0])	आत बाहेर	Dram डेटा स्ट्रोब इनपुट/आउटपुट - P साइड
FDDR_DQS_N ([3:0]/[1:0]/[0])	आत बाहेर	Dram डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ ([31:0]/[15:0]/[7:0])	आत बाहेर	DRAM डेटा इनपुट/आउटपुट
FDDR_DQS_TMATCH_0_IN	IN	सिग्नलमध्ये FIFO
FDDR_DQS_TMATCH_0_OUT	बाहेर	FIFO आउट सिग्नल
FDDR_DQS_TMATCH_1_IN	IN	सिग्नलमध्ये FIFO (केवळ 32-बिट)
FDDR_DQS_TMATCH_1_OUT	बाहेर	FIFO आउट सिग्नल (केवळ 32-बिट)
FDDR_DM_RDQS_ECC	आत बाहेर	Dram ECC डेटा मास्क
FDDR_DQS_ECC	आत बाहेर	Dram ECC डेटा स्ट्रोब इनपुट/आउटपुट - P साइड
FDDR_DQS_ECC_N	आत बाहेर	Dram ECC डेटा स्ट्रोब इनपुट/आउटपुट – एन साइड
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	आत बाहेर	DRAM ECC डेटा इनपुट/आउटपुट
FDDR_DQS_TMATCH_ECC_IN	IN	सिग्नलमध्ये ECC FIFO
FDDR_DQS_TMATCH_ECC_OUT	बाहेर	ECC FIFO आउट सिग्नल (केवळ 32-बिट)

टीप: PHY रुंदीच्या निवडीनुसार काही पोर्टसाठी पोर्ट रुंदी बदलते. नोटेशन "[a:0]/ [b:0]/[c:0]" असे पोर्ट दर्शविण्यासाठी वापरले जाते, जेथे 0-बिट PHY रुंदी निवडली जाते तेव्हा "[a:32]" पोर्ट रुंदीचा संदर्भ देते , “[b:0]” 16-बिट PHY रुंदीशी संबंधित आहे, आणि “[c:0]” 8-बिट PHY रुंदीशी संबंधित आहे.

AXI बस इंटरफेस 

तक्ता 3-5 • AXI बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
AXI_S_AWREADY	बाहेर	पत्ता तयार लिहा
AXI_S_WREADY	बाहेर	पत्ता तयार लिहा
AXI_S_BID[3:0]	बाहेर	प्रतिसाद आयडी
AXI_S_BRESP[1:0]	बाहेर	प्रतिसाद लिहा
AXI_S_BVALID	बाहेर	प्रतिसाद वैध लिहा
AXI_S_ARREADY	बाहेर	वाचा पत्ता तयार
AXI_S_RID[3:0]	बाहेर	आयडी वाचा Tag
AXI_S_RRESP[1:0]	बाहेर	प्रतिसाद वाचा
AXI_S_RDATA[63:0]	बाहेर	डेटा वाचा
AXI_S_RLAST	बाहेर	शेवटचे वाचा - हा सिग्नल रीड बर्स्टमधील शेवटचे हस्तांतरण सूचित करतो.
AXI_S_RVALID	बाहेर	वाचा पत्ता वैध आहे
AXI_S_AWID[3:0]	IN	पत्ता आयडी लिहा
AXI_S_AWADDR[31:0]	IN	पत्ता लिहा
AXI_S_AWLEN[3:0]	IN	फट लांबी
AXI_S_AWSIZE[1:0]	IN	फट आकार
AXI_S_AWBURST[1:0]	IN	फट प्रकार
AXI_S_AWLOCK[1:0]	IN	लॉक प्रकार - हा सिग्नल हस्तांतरणाच्या अणू वैशिष्ट्यांबद्दल अतिरिक्त माहिती प्रदान करतो.
AXI_S_AWVALID	IN	पत्ता वैध लिहा
AXI_S_WID[3:0]	IN	डेटा आयडी लिहा tag
AXI_S_WDATA[63:0]	IN	डेटा लिहा
AXI_S_WSTRB[7:0]	IN	स्ट्रोब लिहा
AXI_S_WLAST	IN	शेवटचे लिहा
AXI_S_WVALID	IN	वैध लिहा
AXI_S_BREADY	IN	तयार लिहा
AXI_S_ARID[3:0]	IN	पत्ता आयडी वाचा
AXI_S_ARADDR[31:0]	IN	पत्ता वाचा
AXI_S_ARLEN[3:0]	IN	फट लांबी
AXI_S_ARSIZE[1:0]	IN	फट आकार
AXI_S_ARBURST[1:0]	IN	फट प्रकार
AXI_S_ARLOCK[1:0]	IN	लॉक प्रकार
AXI_S_ARVALID	IN	वाचा पत्ता वैध आहे
AXI_S_RREADY	IN	वाचा पत्ता तयार
पोर्ट नाव	दिशा	वर्णन
AXI_S_CORE_RESET_N	IN	MDDR ग्लोबल रीसेट
AXI_S_RMW	IN	64-बिट लेनचे सर्व बाइट्स AXI ट्रान्सफरच्या सर्व बीट्ससाठी वैध आहेत की नाही हे सूचित करते. सूचित करते की सर्व बीट्समधील सर्व बाइट्स बर्स्टमध्ये वैध आहेत आणि कंट्रोलरने कमांड लिहिण्यासाठी डीफॉल्ट असावे. सूचित करते की काही बाइट्स अवैध आहेत आणि कंट्रोलरने RMW आदेशांना डीफॉल्ट केले पाहिजे. हे AXI राईट अॅड्रेस चॅनेल साइडबँड सिग्नल म्हणून वर्गीकृत केले आहे आणि AWVALID सिग्नलसह वैध आहे. फक्त ECC सक्षम असताना वापरले जाते.

AHB0 बस इंटरफेस 

तक्ता 3-6 • AHB0 बस इंटरफेस 

पोर्ट नाव	दिशा	वर्णन
AHB0_S_HREADYOUT	बाहेर	एएचबीएल स्लेव्ह तयार - जेव्हा लेखनासाठी उच्च असेल तेव्हा स्लेव्ह डेटा स्वीकारण्यास तयार असल्याचे सूचित करते आणि जेव्हा वाचण्यासाठी उच्च असेल तेव्हा डेटा वैध असल्याचे सूचित करते.
AHB0_S_HRESP	बाहेर	AHBL प्रतिसाद स्थिती - जेव्हा व्यवहाराच्या शेवटी उच्च पातळीवर चालवले जाते तेव्हा सूचित होते की व्यवहार त्रुटींसह पूर्ण झाला आहे. जेव्हा व्यवहाराच्या शेवटी कमी चालते तेव्हा व्यवहार यशस्वीरित्या पूर्ण झाल्याचे सूचित होते.
AHB0_S_HRDATA[31:0]	बाहेर	AHBL डेटा वाचतो - गुलाम पासून मास्टर पर्यंत डेटा वाचा
AHB0_S_HSEL	IN	AHBL स्लेव्ह सिलेक्ट - जेव्हा ठामपणे सांगितले जाते, तेव्हा गुलाम हा AHB बसवर सध्या निवडलेला AHBL गुलाम आहे.
AHB0_S_HADDR[31:0]	IN	AHBL पत्ता - AHBL इंटरफेसवरील बाइट पत्ता
AHB0_S_HBURST[2:0]	IN	AHBL बर्स्ट लांबी
AHB0_S_HSIZE[1:0]	IN	AHBL हस्तांतरण आकार - वर्तमान हस्तांतरणाचा आकार दर्शवितो (केवळ 8/16/32 बाइट व्यवहार)
AHB0_S_HTRANS[1:0]	IN	AHBL हस्तांतरण प्रकार - सध्याच्या व्यवहाराचा हस्तांतरण प्रकार दर्शवतो.
AHB0_S_HMASTLOCK	IN	AHBL लॉक - वर्तमान हस्तांतरण हे लॉक केलेल्या व्यवहाराचा भाग आहे असे ठामपणे सांगितले जाते.
AHB0_S_HWRITE	IN	AHBL लिहा - जेव्हा उच्च सूचित करते की वर्तमान व्यवहार एक लेखन आहे. जेव्हा कमी सूचित करते की वर्तमान व्यवहार वाचलेला आहे.
AHB0_S_HREADY	IN	एएचबीएल तयार - उच्च असताना, गुलाम नवीन व्यवहार स्वीकारण्यास तयार असल्याचे सूचित करते.
AHB0_S_HWDATA[31:0]	IN	एएचबीएल डेटा लिहा - मालकाकडून गुलामापर्यंत डेटा लिहा

AHB1 बस इंटरफेस 

तक्ता 3-7 • AHB1 बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
AHB1_S_HREADYOUT	बाहेर	एएचबीएल स्लेव्ह तयार - जेव्हा लेखनासाठी उच्च असेल तेव्हा, स्लेव्ह डेटा स्वीकारण्यास तयार असल्याचे दर्शविते आणि जेव्हा वाचण्यासाठी उच्च असेल तेव्हा डेटा वैध असल्याचे सूचित करते.
AHB1_S_HRESP	बाहेर	AHBL प्रतिसाद स्थिती - जेव्हा व्यवहाराच्या शेवटी उच्च पातळीवर चालवले जाते तेव्हा सूचित होते की व्यवहार त्रुटींसह पूर्ण झाला आहे. व्यवहाराच्या शेवटी कमी असताना, व्यवहार यशस्वीरित्या पूर्ण झाल्याचे सूचित करते.
AHB1_S_HRDATA[31:0]	बाहेर	AHBL डेटा वाचतो - गुलाम पासून मास्टर पर्यंत डेटा वाचा
AHB1_S_HSEL	IN	AHBL स्लेव्ह सिलेक्ट - जेव्हा ठामपणे सांगितले जाते, तेव्हा गुलाम हा AHB बसवर सध्या निवडलेला AHBL गुलाम आहे.
AHB1_S_HADDR[31:0]	IN	AHBL पत्ता - AHBL इंटरफेसवरील बाइट पत्ता
AHB1_S_HBURST[2:0]	IN	AHBL बर्स्ट लांबी
AHB1_S_HSIZE[1:0]	IN	AHBL हस्तांतरण आकार - वर्तमान हस्तांतरणाचा आकार दर्शवितो (फक्त 8/16/32 बाइट व्यवहार).
AHB1_S_HTRANS[1:0]	IN	AHBL हस्तांतरण प्रकार - सध्याच्या व्यवहाराचा हस्तांतरण प्रकार दर्शवतो.
AHB1_S_HMASTLOCK	IN	AHBL लॉक - जेव्हा ठामपणे सांगितले जाते, तेव्हा वर्तमान हस्तांतरण लॉक केलेल्या व्यवहाराचा भाग आहे.
AHB1_S_HWRITE	IN	AHBL लेखन - उच्च असताना, वर्तमान व्यवहार एक लेखन असल्याचे सूचित करते. कमी असताना, वर्तमान व्यवहार वाचलेला असल्याचे सूचित करते.
AHB1_S_HREADY	IN	एएचबीएल तयार - उच्च असताना, गुलाम नवीन व्यवहार स्वीकारण्यास तयार असल्याचे सूचित करते.
AHB1_S_HWDATA[31:0]	IN	एएचबीएल डेटा लिहा - मालकाकडून गुलामापर्यंत डेटा लिहा

उत्पादन समर्थन

मायक्रोसेमी एसओसी उत्पादने समूह आपल्या उत्पादनांना ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, यासह विविध समर्थन सेवांसह पाठींबा देतो. webसाइट, इलेक्ट्रॉनिक मेल आणि जगभरातील विक्री कार्यालये. या परिशिष्टात Microsemi SoC उत्पादने समूहाशी संपर्क साधण्याबद्दल आणि या समर्थन सेवा वापरण्याबद्दल माहिती आहे.

ग्राहक सेवा 

गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.
उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा
उर्वरित जगातून, 650.318.4460 वर कॉल करा
फॅक्स, जगातील कोठूनही, 408.643.6913

ग्राहक तांत्रिक सहाय्य केंद्र 

मायक्रोसेमी एसओसी उत्पादने समूह आपल्या ग्राहक तांत्रिक सहाय्य केंद्रामध्ये उच्च कुशल अभियंते आहेत जे आपल्या हार्डवेअर, सॉफ्टवेअर आणि मायक्रोसेमी एसओसी उत्पादनांबद्दलच्या डिझाइन प्रश्नांची उत्तरे देण्यात मदत करू शकतात. ग्राहक तांत्रिक सहाय्य केंद्र अनुप्रयोग नोट्स, सामान्य डिझाइन सायकल प्रश्नांची उत्तरे, ज्ञात समस्यांचे दस्तऐवजीकरण आणि विविध FAQ तयार करण्यात बराच वेळ घालवते. म्हणून, आपण आमच्याशी संपर्क साधण्यापूर्वी, कृपया आमच्या ऑनलाइन संसाधनांना भेट द्या. आम्ही तुमच्या प्रश्नांची उत्तरे आधीच दिली असण्याची शक्यता आहे.

तांत्रिक सहाय्य 

ग्राहक समर्थनाला भेट द्या webजागा (www.microsemi.com/soc/support/search/default.aspx) अधिक माहिती आणि समर्थनासाठी. शोधण्यायोग्य वर अनेक उत्तरे उपलब्ध आहेत web संसाधनामध्ये आकृत्या, चित्रे आणि इतर संसाधनांचे दुवे समाविष्ट आहेत webसाइट

Webसाइट

तुम्ही SoC मुख्यपृष्ठावर विविध तांत्रिक आणि गैर-तांत्रिक माहिती ब्राउझ करू शकता, येथे www.microsemi.com/soc.

ग्राहक तांत्रिक सहाय्य केंद्राशी संपर्क साधणे 

तांत्रिक सहाय्य केंद्रामध्ये उच्च कुशल अभियंते कर्मचारी. तांत्रिक सहाय्य केंद्राशी ईमेलद्वारे किंवा मायक्रोसेमी SoC उत्पादने गटाद्वारे संपर्क साधला जाऊ शकतो webसाइट

ईमेल

तुम्ही तुमचे तांत्रिक प्रश्न आमच्या ईमेल पत्त्यावर कळवू शकता आणि ईमेल, फॅक्स किंवा फोनद्वारे उत्तरे मिळवू शकता. तसेच, तुम्हाला डिझाइन समस्या असल्यास, तुम्ही तुमचे डिझाइन ईमेल करू शकता files मदत प्राप्त करण्यासाठी. आम्ही दिवसभर ईमेल खात्याचे सतत निरीक्षण करतो. आम्हाला तुमची विनंती पाठवताना, कृपया तुमच्या विनंतीवर कार्यक्षम प्रक्रिया करण्यासाठी तुमचे पूर्ण नाव, कंपनीचे नाव आणि तुमची संपर्क माहिती समाविष्ट करण्याचे सुनिश्चित करा. तांत्रिक समर्थन ईमेल पत्ता आहे soc_tech@microsemi.com.

माझी प्रकरणे 

मायक्रोसेमी एसओसी प्रॉडक्ट्स ग्रुपचे ग्राहक माय केस वर जाऊन ऑनलाइन तांत्रिक प्रकरणे सबमिट करू शकतात आणि ट्रॅक करू शकतात

यूएस बाहेर 

यूएस टाइम झोनच्या बाहेर सहाय्याची आवश्यकता असलेले ग्राहक एकतर ईमेलद्वारे तांत्रिक समर्थनाशी संपर्क साधू शकतात (soc_tech@microsemi.com) किंवा स्थानिक विक्री कार्यालयाशी संपर्क साधा. विक्री कार्यालय सूची येथे आढळू शकते www.microsemi.com/soc/company/contact/default.aspx.

ITAR तांत्रिक सहाय्य

इंटरनॅशनल ट्रॅफिक इन आर्म्स रेग्युलेशन (ITAR) द्वारे नियंत्रित केलेल्या RH आणि RT FPGA वरील तांत्रिक समर्थनासाठी, आमच्याशी संपर्क साधा soc_tech_itar@microsemi.com. वैकल्पिकरित्या, माझ्या केसेसमध्ये, ITAR ड्रॉप-डाउन सूचीमध्ये होय निवडा. ITAR-नियमित मायक्रोसेमी FPGA च्या संपूर्ण यादीसाठी, ITAR ला भेट द्या web पृष्ठ

मायक्रोसेमी कॉर्पोरेशन (NASDAQ: MSCC) यासाठी सेमीकंडक्टर सोल्यूशन्सचा एक व्यापक पोर्टफोलिओ ऑफर करते: एरोस्पेस, संरक्षण आणि सुरक्षा; एंटरप्राइझ आणि संप्रेषण; आणि औद्योगिक आणि पर्यायी ऊर्जा बाजार. उत्पादनांमध्ये उच्च-कार्यक्षमता, उच्च-विश्वसनीयता अॅनालॉग आणि RF उपकरणे, मिश्रित सिग्नल आणि RF एकात्मिक सर्किट्स, सानुकूल करण्यायोग्य SoCs, FPGAs आणि संपूर्ण उपप्रणाली समाविष्ट आहेत. Microsemi चे मुख्यालय Aliso Viejo, Calif येथे आहे. येथे अधिक जाणून घ्या www.microsemi.com.

© 2014 मायक्रोसेमी कॉर्पोरेशन. सर्व हक्क राखीव. मायक्रोसेमी आणि मायक्रोसेमी लोगो हे मायक्रोसेमी कॉर्पोरेशनचे ट्रेडमार्क आहेत. इतर सर्व ट्रेडमार्क आणि सेवा चिन्ह त्यांच्या संबंधित मालकांची मालमत्ता आहेत.

मायक्रोसेमी कॉर्पोरेट मुख्यालय
One Enterprise, Aliso Viejo CA 92656 USA
यूएसए मध्ये: +1 ५७४-५३७-८९००
विक्री: +1 ५७४-५३७-८९००
फॅक्स: +1 ५७४-५३७-८९००

कागदपत्रे / संसाधने

Microsemi SmartFusion2 FPGA फॅब्रिक DDR कंट्रोलर कॉन्फिगरेशन [pdf] वापरकर्ता मार्गदर्शक SmartFusion2 FPGA फॅब्रिक DDR कंट्रोलर कॉन्फिगरेशन, SmartFusion2, FPGA फॅब्रिक DDR कंट्रोलर कॉन्फिगरेशन, कंट्रोलर कॉन्फिगरेशन

संदर्भ

• वापरकर्ता मॅन्युअल