माइक्रोसेमी स्मार्टफ्यूजन2 एफपीजीए फैब्रिक डीडीआर कंट्रोलर कॉन्फिगरेशन यूजर गाइड

अंतर्वस्तु छिपाना

1 परिचय

2 कपड़ा बाहरी मेमोरी डीडीआर नियंत्रक विन्यासकर्ता

3 FDDR नियंत्रक विन्यास

परिचय

SmartFusion2 FPGA में दो एम्बेडेड DDR नियंत्रक हैं - एक MSS (MDDR) के माध्यम से पहुँचा जा सकता है और दूसरा FPGA फैब्रिक (FDDR) से सीधे पहुँच के लिए अभिप्रेत है। एमडीडीआर और एफडीडीआर दोनों ऑफ-चिप डीडीआर मेमोरी को नियंत्रित करते हैं।
फैब्रिक डीडीआर नियंत्रक को पूरी तरह से कॉन्फ़िगर करने के लिए आपको यह करना होगा:

डीडीआर कंट्रोलर को कॉन्फ़िगर करने के लिए फैब्रिक एक्सटर्नल मेमोरी डीडीआर कंट्रोलर कॉन्फिगरेटर का उपयोग करें, इसके डाटापाथ बस इंटरफेस (एएक्सआई या एएचबीलाइट) का चयन करें, और डीडीआर क्लॉक फ्रीक्वेंसी के साथ-साथ फैब्रिक डाटापाथ क्लॉक फ्रीक्वेंसी का चयन करें।

अपने बाहरी DDR मेमोरी विशेषताओं से मेल खाने के लिए DDR नियंत्रक रजिस्टरों के लिए रजिस्टर मान सेट करें।
फैब्रिक डीडीआर को यूजर एप्लिकेशन के हिस्से के रूप में इंस्टेंट करें और डेटापथ कनेक्शन बनाएं।

पेरिफेरल इनिशियलाइज़ेशन सॉल्यूशन द्वारा परिभाषित DDR कंट्रोलर के APB कॉन्फ़िगरेशन इंटरफ़ेस को कनेक्ट करें।

कपड़ा बाहरी मेमोरी डीडीआर नियंत्रक विन्यासकर्ता

फैब्रिक एक्सटर्नल मेमोरी डीडीआर (एफडीडीआर) कॉन्फिगरेटर का उपयोग फैब्रिक डीडीआर कंट्रोलर के लिए समग्र डेटापथ और बाहरी डीडीआर मेमोरी पैरामीटर को कॉन्फ़िगर करने के लिए किया जाता है।

चित्र 1-1 • FDDR विन्यासकर्ता खत्मview

मेमोरी सेटिंग्स

MDDR में अपने मेमोरी विकल्पों को कॉन्फ़िगर करने के लिए मेमोरी सेटिंग्स का उपयोग करें।

मेमोरी प्रकार - एलपीडीडीआर, डीडीआर2 या डीडीआर3

डेटा चौड़ाई - 32-बिट, 16-बिट या 8-बिट
घड़ी की आवृत्ति - 20 मेगाहर्ट्ज से 333 मेगाहर्ट्ज की सीमा में कोई भी मूल्य (दशमलव / आंशिक)

SECDED सक्षम ECC - कभी - कभी
एड्रेस मैपिंग - {पंक्ति, बैंक, स्तंभ}, {बैंक, पंक्ति, स्तंभ}

कपड़ा इंटरफ़ेस सेटिंग्स

एफपीजीए फैब्रिक इंटरफेस - यह FDDR और FPGA डिज़ाइन के बीच डेटा इंटरफ़ेस है। क्योंकि FDDR एक मेमोरी कंट्रोलर है, इसका उद्देश्य AXI या AHB बस पर गुलाम होना है। बस का मास्टर बस लेन-देन शुरू करता है, जो बदले में FDDR द्वारा मेमोरी लेनदेन के रूप में व्याख्या की जाती है और ऑफ-चिप DDR मेमोरी को संप्रेषित की जाती है। FDDR फैब्रिक इंटरफ़ेस विकल्प हैं:

AXI-64 इंटरफ़ेस का उपयोग करना - एक मास्टर 64-बिट \ AXI इंटरफ़ेस के माध्यम से FDDR तक पहुँचता है।
एकल AHB-32 इंटरफ़ेस का उपयोग करना - एक मास्टर एकल 32-बिट AHB इंटरफ़ेस के माध्यम से FDDR तक पहुँचता है।

दो AHB-32 इंटरफ़ेस का उपयोग करना - दो मास्टर दो 32-बिट AHB इंटरफ़ेस का उपयोग करके FDDR तक पहुँचते हैं।

एफपीजीए घड़ी विभाजक - DDR कंट्रोलर क्लॉक (CLK_FDDR) और क्लॉक कंट्रोलिंग फैब्रिक इंटरफेस (CLK_FIC64) के बीच आवृत्ति अनुपात निर्दिष्ट करता है। CLK_FIC64 आवृत्ति AHB/AXI सबसिस्टम के बराबर होनी चाहिए जो FDDR AHB/AXI बस इंटरफ़ेस से जुड़ा है। पूर्व के लिएampले, यदि आपके पास 200 मेगाहर्ट्ज पर चलने वाली डीडीआर रैम है और आपका फैब्रिक/एएक्सआई सबसिस्टम 100 मेगाहर्ट्ज पर चलता है, तो आपको 2 का विभाजक चुनना होगा (चित्र 1-2)।

चित्र 1-2 • फ़ैब्रिक इंटरफ़ेस सेटिंग - AXI इंटरफ़ेस और FDDR क्लॉक डिवाइज़र अनुबंध

कपड़े का उपयोग करें पीएलएल ताला - यदि CLK_BASE को फैब्रिक CCC से प्राप्त किया गया है, तो आप फैब्रिक CCC LOCK आउटपुट को FDDR FAB_PLL_LOCK इनपुट से कनेक्ट कर सकते हैं। CLK_BASE फैब्रिक CCC लॉक होने तक स्थिर नहीं है। इसलिए, माइक्रोसेमी अनुशंसा करता है कि आप CLK_BASE स्थिर होने तक FDDR को रीसेट में रखें (यानी, CORE_RESET_N इनपुट पर जोर दें)। फैब्रिक CCC का LOCK आउटपुट इंगित करता है कि फैब्रिक CCC आउटपुट क्लॉक स्थिर हैं। FAB_PLL_LOCK का उपयोग करें विकल्प को चेक करके, आप FDDR के FAB_PLL_LOCK इनपुट पोर्ट को प्रदर्शित कर सकते हैं। फिर आप FDDR के FAB_PLL_LOCK इनपुट से फैब्रिक CCC के LOCK आउटपुट को कनेक्ट कर सकते हैं।

आईओ ड्राइव ताकत

अपने DDR I/O's के लिए निम्न में से एक ड्राइव स्ट्रेंथ चुनें:

हाफ ड्राइव स्ट्रेंथ
फुल ड्राइव स्ट्रेंथ

आपके DDR मेमोरी प्रकार और आपके द्वारा चुनी गई I/O शक्ति के आधार पर, Libero SoC आपके FDDR सिस्टम के लिए DDR I/O मानक निम्नानुसार सेट करता है:

डीडीआर मेमोरी प्रकार	हाफ ड्राइव स्ट्रेंथ	फुल ड्राइव स्ट्रेंथ
डीडीआर3	एसएसटीएल15आई	एसएसटीएल15II
डीडीआर2	एसएसटीएल18आई	एसएसटीएल18II
एलपीडीडीआर	एलपीडीआरआई	एलपीडीआरआई

व्यवधान सक्षम करें

FDDR कुछ पूर्वनिर्धारित शर्तों के संतुष्ट होने पर व्यवधान पैदा करने में सक्षम है। यदि आप अपने आवेदन में इन व्यवधानों का उपयोग करना चाहते हैं, तो FDDR कॉन्फ़िगरेशन में व्यवधान सक्षम करें को चेक करें।
यह FDDR उदाहरण पर रुकावट के संकेतों को उजागर करता है। आप इन व्यवधान संकेतों को अपने डिजाइन की आवश्यकता के अनुसार जोड़ सकते हैं। निम्नलिखित इंटरप्ट सिग्नल और उनकी पूर्व शर्ते उपलब्ध हैं:

FIC_INT - मास्टर और FDDR के बीच लेन-देन में कोई त्रुटि होने पर उत्पन्न होता है

IO_CAL_INT - एपीबी कॉन्फ़िगरेशन इंटरफ़ेस के माध्यम से डीडीआर नियंत्रक रजिस्टरों को लिखकर डीडीआर I/O को पुन: कैलिब्रेट करने में सक्षम बनाता है। जब अंशांकन पूरा हो जाता है, तो यह रुकावट बढ़ जाती है। आई/ओ पुनर्अंशांकन के बारे में विवरण के लिए, माइक्रोसेमी स्मार्टफ्यूजन2 उपयोगकर्ता मार्गदर्शिका देखें।
PLL_LOCK_INT - इंगित करता है कि FDDR FPLL लॉक हो गया है
PLL_LOCKLOST_INT - इंगित करता है कि FDDR FPLL लॉक खो गया है
FDDR_ECC_INT - इंगित करता है कि एक या दो-बिट त्रुटि का पता चला है

कपड़ा घड़ी आवृत्ति

आपकी वर्तमान क्लॉक फ़्रीक्वेंसी और CLOCK भाजक के आधार पर क्लॉक फ़्रीक्वेंसी कैलकुलेशन, MHz में प्रदर्शित।
फैब्रिक क्लॉक फ्रीक्वेंसी (मेगाहर्ट्ज में) = क्लॉक फ्रीक्वेंसी / क्लॉक डिवाइडर

मेमोरी बैंडविड्थ

एमबीपीएस में आपके वर्तमान क्लॉक फ्रीक्वेंसी मान के आधार पर मेमोरी बैंडविड्थ गणना।
मेमोरी बैंडविड्थ (एमबीपीएस में) = 2 * क्लॉक फ्रीक्वेंसी

कुल बैंडविड्थ

एमबीपीएस में आपकी वर्तमान घड़ी आवृत्ति, डेटा चौड़ाई और घड़ी विभाजक के आधार पर कुल बैंडविड्थ गणना।
कुल बैंडविड्थ (एमबीपीएस में) = (2 * क्लॉक फ़्रीक्वेंसी * डेटा चौड़ाई) / क्लॉक डिवाइज़र

FDDR नियंत्रक विन्यास

जब आप बाहरी DDR मेमोरी तक पहुँचने के लिए फैब्रिक DDR कंट्रोलर का उपयोग करते हैं, तो DDR कंट्रोलर को रनटाइम पर कॉन्फ़िगर किया जाना चाहिए। यह समर्पित DDR कंट्रोलर कॉन्फ़िगरेशन रजिस्टरों को कॉन्फ़िगरेशन डेटा लिखकर किया जाता है। यह कॉन्फ़िगरेशन डेटा बाहरी DDR मेमोरी और आपके एप्लिकेशन की विशेषताओं पर निर्भर है। यह खंड बताता है कि FDDR कंट्रोलर कॉन्फिगरेटर में इन कॉन्फ़िगरेशन पैरामीटर को कैसे दर्ज किया जाए और कॉन्फ़िगरेशन डेटा को समग्र पेरिफेरल इनिशियलाइज़ेशन सॉल्यूशन के हिस्से के रूप में कैसे प्रबंधित किया जाए। पेरिफेरल इनिशियलाइज़ेशन सॉल्यूशन के बारे में विस्तृत जानकारी के लिए पेरिफेरल इनिशियलाइज़ेशन यूज़र गाइड देखें।

कपड़ा डीडीआर नियंत्रण रजिस्टर

फैब्रिक डीडीआर कंट्रोलर के पास रजिस्टरों का एक सेट होता है जिसे रनटाइम पर कॉन्फ़िगर करने की आवश्यकता होती है। इन रजिस्टरों के लिए विन्यास मान विभिन्न मापदंडों का प्रतिनिधित्व करते हैं (उदाहरण के लिएample, DDR मोड, PHY चौड़ाई, बर्स्ट मोड, ECC, आदि)। DDR कंट्रोलर कॉन्फ़िगरेशन रजिस्टर के बारे में विवरण के लिए, Microsemi SmartFusion2 यूज़र गाइड देखें।

फैब्रिक डीडीआर रजिस्टर कॉन्फ़िगरेशन

मेमोरी इनिशियलाइज़ेशन (चित्र 2-1) और मेमोरी टाइमिंग (चित्र 2-2) टैब का उपयोग उन मापदंडों को दर्ज करने के लिए करें जो आपकी डीडीआर मेमोरी और एप्लिकेशन के अनुरूप हों। आपके द्वारा इन टैब में दर्ज किए गए मान स्वचालित रूप से उपयुक्त रजिस्टर मानों में अनुवादित हो जाते हैं। जब आप एक विशिष्ट पैरामीटर पर क्लिक करते हैं, तो इसके संबंधित रजिस्टर का वर्णन रजिस्टर विवरण विंडो में किया जाता है (चित्र 1-1 पृष्ठ 4 पर)।

चित्र 2-1 • FDDR कॉन्फ़िगरेशन - मेमोरी इनिशियलाइज़ेशन टैब

चित्र 2-2 • FDDR कॉन्फ़िगरेशन - मेमोरी टाइमिंग टैब

डीडीआर कॉन्फ़िगरेशन आयात करना Files

मेमोरी इनिशियलाइज़ेशन और टाइमिंग टैब का उपयोग करके डीडीआर मेमोरी पैरामीटर दर्ज करने के अलावा, आप एक से डीडीआर रजिस्टर मान आयात कर सकते हैं file. ऐसा करने के लिए, कॉन्फ़िगरेशन आयात करें बटन पर क्लिक करें और टेक्स्ट पर नेविगेट करें file डीडीआर रजिस्टर नाम और मूल्यों से युक्त। चित्र 2-3 आयात कॉन्फ़िगरेशन सिंटैक्स दिखाता है।

चित्र 2-3 • डीडीआर रजिस्टर विन्यास File वाक्यविन्यास

टिप्पणी: यदि आप जीयूआई का उपयोग करके रजिस्टर मूल्यों को दर्ज करने के बजाय उन्हें आयात करना चुनते हैं, तो आपको सभी आवश्यक रजिस्टर मूल्यों को निर्दिष्ट करना होगा। विवरण के लिए SmartFusion2 उपयोगकर्ता मार्गदर्शिका देखें

डीडीआर कॉन्फ़िगरेशन निर्यात करना Files

आप वर्तमान रजिस्टर कॉन्फ़िगरेशन डेटा को टेक्स्ट में भी निर्यात कर सकते हैं file। यह file इसमें आपके द्वारा आयातित (यदि कोई हो) के साथ-साथ इस डायलॉग बॉक्स में आपके द्वारा दर्ज किए गए जीयूआई पैरामीटर से गणना किए गए रजिस्टर मान शामिल होंगे।
यदि आप DDR रजिस्टर कॉन्फ़िगरेशन में किए गए परिवर्तनों को पूर्ववत करना चाहते हैं, तो आप डिफ़ॉल्ट को पुनर्स्थापित करें के साथ ऐसा कर सकते हैं। यह सभी रजिस्टर कॉन्फ़िगरेशन डेटा को हटा देता है और आपको या तो इस डेटा को फिर से आयात करना होगा या फिर से दर्ज करना होगा। डेटा को हार्डवेयर रीसेट मानों पर रीसेट कर दिया गया है।

जनरेट किया गया डेटा

कॉन्फ़िगरेशन उत्पन्न करने के लिए ठीक क्लिक करें। सामान्य, मेमोरी टाइमिंग और मेमोरी इनिशियलाइज़ेशन टैब में आपके इनपुट के आधार पर, FDDR कॉन्फिगुरेटर सभी DDR कॉन्फ़िगरेशन रजिस्टरों के लिए मानों की गणना करता है और इन मानों को आपके फ़र्मवेयर प्रोजेक्ट और सिमुलेशन में निर्यात करता है fileएस। निर्यात किया file सिंटैक्स चित्र 2-4 में दिखाया गया है।

चित्र 2-4 • निर्यातित डीडीआर रजिस्टर विन्यास File वाक्यविन्यास

फर्मवेयर

जब आप स्मार्टडिजाइन बनाते हैं, तो निम्न files /फर्मवेयर/drivers_config/sys_config निर्देशिका में उत्पन्न होते हैं। इन fileसीएमएसआईएस फर्मवेयर कोर को ठीक से संकलित करने और एमएसएस के लिए परिधीय कॉन्फ़िगरेशन डेटा और घड़ी कॉन्फ़िगरेशन जानकारी सहित आपके वर्तमान डिज़ाइन के बारे में जानकारी शामिल करने के लिए आवश्यक हैं। इन्हें संपादित न करें fileमैन्युअल रूप से, क्योंकि वे हर बार आपके रूट डिज़ाइन के पुनर्जीवित होने पर फिर से बनाए जाते हैं।

sys_config.c
sys_config.h

sys_config_mddr_define.h - MDDR कॉन्फ़िगरेशन डेटा।
sys_config_fddr_define.h - FDDR कॉन्फ़िगरेशन डेटा।
sys_config_mss_clocks.h - MSS क्लॉक कॉन्फ़िगरेशन

सिमुलेशन

जब आप अपने MSS से संबद्ध SmartDesign उत्पन्न करते हैं, तो निम्न सिमुलेशन fileएस / सिमुलेशन निर्देशिका में उत्पन्न होते हैं:

परीक्षण.बीएफएम - शीर्ष स्तर के बीएफएम file जिसे किसी भी सिमुलेशन के दौरान पहली बार निष्पादित किया जाता है जो SmartFusion2 MSS Cortex-M3 प्रोसेसर का प्रयोग करता है। यह उस क्रम में पेरिफेरल_इनिट.बीएफएम और यूजर.बीएफएम को निष्पादित करता है।

परिधीय_init.bfm - बीएफएम प्रक्रिया शामिल है जो आपके द्वारा मुख्य () प्रक्रिया में प्रवेश करने से पहले कॉर्टेक्स-एम 3 पर चलने वाले सीएमएसआईएस :: सिस्टमइनिट () फ़ंक्शन का अनुकरण करती है। यह डिज़ाइन में उपयोग किए गए किसी भी परिधीय के लिए कॉन्फ़िगरेशन डेटा को सही परिधीय कॉन्फ़िगरेशन रजिस्टरों में कॉपी करता है और फिर यह सुनिश्चित करने से पहले सभी बाह्य उपकरणों के तैयार होने की प्रतीक्षा करता है कि उपयोगकर्ता इन बाह्य उपकरणों का उपयोग कर सकता है।
FDDR_init.bfm - बीएफएम लिखने के आदेश शामिल हैं जो डीडीआर नियंत्रक रजिस्टरों में आपके द्वारा दर्ज किए गए फैब्रिक डीडीआर कॉन्फ़िगरेशन रजिस्टर डेटा (एडिट रजिस्टर्स डायलॉग बॉक्स का उपयोग करके) के लिखने का अनुकरण करते हैं।
उपयोगकर्ता.बीएफएम - उपयोगकर्ता आदेशों के लिए अभिप्रेत है। आप इसमें अपने स्वयं के BFM कमांड जोड़कर डेटापथ का अनुकरण कर सकते हैं file. इसमें कमांड करता है file पेरिफेरल_इनिट.बीएफएम पूरा होने के बाद निष्पादित किया जाएगा।

का उपयोग fileऊपर, कॉन्फ़िगरेशन पथ स्वचालित रूप से अनुकरण किया जाता है। आपको केवल user.bfm को संपादित करने की आवश्यकता है file डेटापथ अनुकरण करने के लिए। Test.bfm,peripheral_init.bfm, या MDDR_init.bfm संपादित न करें fileएस इन के रूप में fileहर बार जब आपकी रूट डिज़ाइन को फिर से बनाया जाता है तो s को फिर से बनाया जाता है।

फैब्रिक डीडीआर कॉन्फ़िगरेशन पथ

पेरिफेरल इनिशियलाइज़ेशन सॉल्यूशन के लिए आवश्यक है कि फैब्रिक डीडीआर कॉन्फ़िगरेशन रजिस्टर मान निर्दिष्ट करने के अलावा, आप एमएसएस (FIC_2) में APB कॉन्फ़िगरेशन डेटा पथ को कॉन्फ़िगर करें। SystemInit() फ़ंक्शन FIC_2 APB इंटरफ़ेस के माध्यम से FDDR कॉन्फ़िगरेशन रजिस्टरों को डेटा लिखता है।

टिप्पणी: यदि आप सिस्टम बिल्डर का उपयोग कर रहे हैं तो कॉन्फ़िगरेशन पथ स्वचालित रूप से सेट और कनेक्ट हो जाता है।

चित्र 2-5 • FIC_2 विन्यासकर्ता खत्मview

FIC_2 इंटरफ़ेस को कॉन्फ़िगर करने के लिए:

MSS कॉन्फिगरेटर से FIC_2 कॉन्फिगरेटर डायलॉग (चित्र 2-5) खोलें।
Cortex-M3 विकल्प का उपयोग करके इनिशियलाइज़ पेरिफेरल्स का चयन करें।
सुनिश्चित करें कि एमएसएस डीडीआर की जांच की गई है, जैसा कि फैब्रिक डीडीआर/एसईआरडीईएस ब्लॉक हैं यदि आप उनका उपयोग कर रहे हैं।

अपनी सेटिंग को सहेजने के लिए ओके क्लिक करें। यह FIC_2 कॉन्फ़िगरेशन पोर्ट (घड़ी, रीसेट और APB बस इंटरफ़ेस) को दिखाता है, जैसा कि चित्र 2-6 में दिखाया गया है।
एमएसएस उत्पन्न करें। FIC_2 पोर्ट (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK और FIC_2_APB_M_RESET_N) अब MSS इंटरफ़ेस पर सामने आ गए हैं और पेरिफेरल इनिशियलाइज़ेशन समाधान विनिर्देश के अनुसार CoreSF2Config और CoreSF2Reset से कनेक्ट किए जा सकते हैं

चित्र 2-6 • FIC_2 पोर्ट

बंदरगाह विवरण

FDDR कोर पोर्ट

तालिका 3-1 • FDDR कोर पोर्ट

पोर्ट नाम	दिशा	विवरण
CORE_RESET_N	IN	FDDR नियंत्रक रीसेट
CLK_BASE	IN	FDDR फैब्रिक इंटरफेस क्लॉक
एफपीएलएल_लॉक	बाहर	FDDR PLL लॉक आउटपुट - FDDR PLL लॉक होने पर उच्च
CLK_बेस_PLL_लॉक	IN	फैब्रिक पीएलएल लॉक इनपुट। यह इनपुट केवल तभी प्रदर्शित होता है जब FAB_PLL_LOCK का उपयोग करें विकल्प चुना जाता है।

इंटरप्ट पोर्ट्स

पोर्ट्स का यह समूह तब प्रदर्शित होता है जब आप इंटरप्ट्स सक्षम करें विकल्प का चयन करते हैं।

टेबल 3-2 • इंटरप्ट पोर्ट

पोर्ट नाम	दिशा	विवरण
PLL_LOCK_INT	बाहर	एफडीडीआर पीएलएल लॉक होने पर दावा करता है।
PLL_LOCKLOST_INT	बाहर	एफडीडीआर पीएलएल लॉक खो जाने पर दावा करता है।
ईसीसी_INT	बाहर	दावा करता है जब एक ईसीसी घटना होती है।
IO_कैलिब_INT	बाहर	I/O अंशांकन पूर्ण होने पर दावा करता है।
FIC_INT	बाहर	फैब्रिक इंटरफ़ेस पर AHB/AXI प्रोटोकॉल में कोई त्रुटि होने पर दावा करता है।

APB3 कॉन्फ़िगरेशन इंटरफ़ेस

तालिका 3-3 • APB3 कॉन्फ़िगरेशन इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
APB_S_PENABLE	IN	गुलाम सक्षम करें
APB_S_PSEL	IN	दास चयन
APB_S_PWRITE	IN	सक्षम लिखें
APB_S_PADDR [10:2]	IN	पता
APB_S_PWDATA [15:0]	IN	डेटा लिखें
एपीबी_एस_पहले से ही	बाहर	गुलाम तैयार
APB_S_PSLVERR	बाहर	दास त्रुटि
APB_S_PRDATA [15:0]	बाहर	डेटा पढ़ें
APB_S_PRESET_N	IN	गुलाम रीसेट
APB_S_PCLK	IN	घड़ी

डीडीआर पीएचवाई इंटरफेस

टेबल 3-4 • डीडीआर पीएचवाई इंटरफेस

पोर्ट नाम	दिशा	विवरण
FDDR_CAS_एन	बाहर	घूंट CASN
एफडीडीआर_सीकेई	बाहर	घूंट सीकेई
एफडीडीआर_सीएलके	बाहर	घड़ी, पी पक्ष
FDDR_सीएलके_एन	बाहर	घड़ी, एन साइड
FDDR_सीएस_एन	बाहर	घूंट सीएसएन
एफडीडीआर_ओडीटी	बाहर	घूंट ओडीटी
एफडीडीआर_आरएएस_एन	बाहर	घूंट रसन
FDDR_रीसेट_एन	बाहर	DDR3 के लिए DRAM रीसेट
FDDR_WE_एन	बाहर	नाटक वेन
FDDR_ADDR [15:0]	बाहर	नाटक पता बिट्स
FDDR_BA [2:0]	बाहर	नाटक बैंक का पता
FDDR_DM_RDQS [4:0]	बाहर में	ड्रामा डेटा मास्क
FDDR_DQS [4:0]	बाहर में	ड्रामा डेटा स्ट्रोब इनपुट/आउटपुट - पी साइड
FDDR_DQS_N [4:0]	बाहर में	ड्रामा डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
एफडीडीआर_डीक्यू [35:0]	बाहर में	घूंट डेटा इनपुट/आउटपुट
FDDR_FIFO_WE_IN [2:0]	IN	सिग्नल में फीफो
FDDR_FIFO_WE_OUT[2:0]	बाहर	फीफो आउट सिग्नल
FDDR_DM_RDQS ([3:0]/[1:0]/[0])	बाहर में	ड्रामा डेटा मास्क
FDDR_DQS ([3:0]/[1:0]/[0])	बाहर में	ड्रामा डेटा स्ट्रोब इनपुट/आउटपुट - पी साइड
FDDR_DQS_N ([3:0]/[1:0]/[0])	बाहर में	ड्रामा डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ ([31:0]/[15:0]/[7:0])	बाहर में	घूंट डेटा इनपुट/आउटपुट
FDDR_DQS_TMATCH_0_IN	IN	सिग्नल में फीफो
FDDR_DQS_TMATCH_0_आउट	बाहर	फीफो आउट सिग्नल
FDDR_DQS_TMATCH_1_IN	IN	सिग्नल में फीफो (केवल 32-बिट)
FDDR_DQS_TMATCH_1_आउट	बाहर	FIFO आउट सिग्नल (केवल 32-बिट)
FDDR_DM_RDQS_ईसीसी	बाहर में	ड्रामा ईसीसी डेटा मास्क
FDDR_DQS_ईसीसी	बाहर में	ड्रामा ईसीसी डेटा स्ट्रोब इनपुट/आउटपुट - पी साइड
FDDR_DQS_ECC_एन	बाहर में	ड्रामा ईसीसी डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
FDDR_DQ_ECC ([3:0]/[1:0]/[0])	बाहर में	घूंट ईसीसी डेटा इनपुट/आउटपुट
FDDR_DQS_TMATCH_ECC_IN	IN	सिग्नल में ईसीसी फीफो
FDDR_DQS_TMATCH_ECC_OUT	बाहर	ECC FIFO आउट सिग्नल (केवल 32-बिट)

टिप्पणी: PHY चौड़ाई के चयन के आधार पर कुछ पोर्ट के लिए पोर्ट की चौड़ाई बदल जाती है। नोटेशन "[ए: 0] / [बी: 0] / [सी: 0]" का उपयोग ऐसे बंदरगाहों को इंगित करने के लिए किया जाता है, जहां "[ए: 0]" पोर्ट चौड़ाई को संदर्भित करता है जब 32-बिट पीएचवाई चौड़ाई का चयन किया जाता है , "[b:0]" 16-बिट PHY चौड़ाई के अनुरूप है, और "[c:0]" 8-बिट PHY चौड़ाई के अनुरूप है।

एक्सी बस इंटरफ़ेस

टेबल 3-5 • एक्सी बस इंटरफेस

पोर्ट नाम	दिशा	विवरण
AXI_S_AWREADY	बाहर	पता लिखें तैयार
AXI_S_WREADY	बाहर	पता लिखें तैयार
AXI_S_BID [3:0]	बाहर	प्रतिक्रिया आईडी
AXI_S_BRESP [1:0]	बाहर	प्रतिक्रिया लिखें
AXI_S_Bवैध	बाहर	प्रतिक्रिया मान्य लिखें
AXI_S_ARREADY	बाहर	पढ़ें पता तैयार है
AXI_S_RID [3:0]	बाहर	आईडी पढ़ें Tag
AXI_S_RRESP [1:0]	बाहर	प्रतिक्रिया पढ़ें
AXI_S_RDATA [63:0]	बाहर	डेटा पढ़ें
AXI_एस_RLAST	बाहर	रीड लास्ट - यह सिग्नल रीड बर्स्ट में अंतिम ट्रांसफर को इंगित करता है।
AXI_S_Rवैलिड	बाहर	पता मान्य पढ़ें
AXI_S_AWID [3:0]	IN	एड्रेस आईडी लिखें
AXI_S_AWADDR [31:0]	IN	पता लिखें
AXI_S_AWLEN [3:0]	IN	फटने की लंबाई
AXI_S_AWSIZE [1:0]	IN	फटने का आकार
AXI_S_AWBURST[1:0]	IN	फटने का प्रकार
AXI_S_AWLOCK [1:0]	IN	लॉक प्रकार - यह संकेत स्थानांतरण की परमाणु विशेषताओं के बारे में अतिरिक्त जानकारी प्रदान करता है।
AXI_S_AWVALID	IN	पता मान्य लिखें
AXI_S_WID [3:0]	IN	डेटा आईडी लिखें tag
AXI_S_WDATA [63:0]	IN	डेटा लिखें
AXI_S_WSTRB [7:0]	IN	स्ट्रोब लिखें
AXI_S_WLAST	IN	अंतिम लिखें
AXI_S_WVALID	IN	वैध लिखो
AXI_S_ब्रेड	IN	तैयार लिखो
AXI_S_ARID [3:0]	IN	पता आईडी पढ़ें
AXI_S_ARADDR [31:0]	IN	पता पढ़ें
AXI_S_ARLEN [3:0]	IN	फटने की लंबाई
AXI_S_ARSIZE [1:0]	IN	फटने का आकार
AXI_S_ARBURST[1:0]	IN	फटने का प्रकार
AXI_S_ARLOCK [1:0]	IN	लॉक का प्रकार
AXI_S_ARVALID	IN	पता मान्य पढ़ें
AXI_S_रेडी	IN	पढ़ें पता तैयार है
पोर्ट नाम	दिशा	विवरण
AXI_S_कोर_रीसेट_एन	IN	एमडीडीआर ग्लोबल रीसेट
AXI_एस_आरएमडब्ल्यू	IN	इंगित करता है कि 64-बिट लेन के सभी बाइट AXI स्थानांतरण के सभी बीट्स के लिए मान्य हैं या नहीं। इंगित करता है कि सभी बीट्स में सभी बाइट बर्स्ट में मान्य हैं और कंट्रोलर को कमांड लिखने के लिए डिफ़ॉल्ट होना चाहिए। इंगित करता है कि कुछ बाइट अमान्य हैं और नियंत्रक को RMW आदेशों के लिए डिफ़ॉल्ट होना चाहिए। इसे AXI राइट एड्रेस चैनल साइडबैंड सिग्नल के रूप में वर्गीकृत किया गया है और यह AWVALID सिग्नल के साथ मान्य है। केवल ECC सक्षम होने पर उपयोग किया जाता है।

AHB0 बस इंटरफ़ेस

तालिका 3-6 • AHB0 बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
एएचबी0_एस_एचरीडआउट	बाहर	AHBL स्लेव रेडी - जब राइट के लिए हाई इंगित करता है कि स्लेव डेटा स्वीकार करने के लिए तैयार है और जब रीड के लिए हाई इंगित करता है कि डेटा वैध है।
एएचबी0_एस_एचआरईएसपी	बाहर	एएचबीएल प्रतिक्रिया स्थिति - लेनदेन के अंत में उच्च संचालित होने पर संकेत मिलता है कि लेनदेन त्रुटियों के साथ पूरा हो गया है। लेन-देन के अंत में कम होने पर संकेत मिलता है कि लेन-देन सफलतापूर्वक पूरा हो गया है।
AHB0_S_HRDATA [31:0]	बाहर	AHBL रीड डेटा - स्लेव से मास्टर तक डेटा पढ़ें
एएचबी0_एस_एचएसईएल	IN	एएचबीएल स्लेव सेलेक्ट - जब जोर दिया जाता है, तो एएचबी बस में स्लेव वर्तमान में चयनित एएचबीएल स्लेव है।
AHB0_S_HADDR [31:0]	IN	AHBL पता - AHBL इंटरफ़ेस पर बाइट पता
AHB0_S_HBURST[2:0]	IN	एएचबीएल फट लंबाई
AHB0_S_HSIZE [1:0]	IN	AHBL ट्रांसफ़र आकार - वर्तमान ट्रांसफ़र के आकार को दर्शाता है (केवल 8/16/32 बाइट लेनदेन)
AHB0_S_HTRANS [1:0]	IN	एएचबीएल ट्रांसफर प्रकार - वर्तमान लेनदेन के ट्रांसफर प्रकार को इंगित करता है।
एएचबी0_एस_एचएमएस्टलॉक	IN	एएचबीएल लॉक - जब दावा किया जाता है कि वर्तमान हस्तांतरण लॉक किए गए लेनदेन का हिस्सा है।
एएचबी0_S_HWRITE	IN	AHBL राइट - जब हाई इंगित करता है कि वर्तमान लेनदेन राइट है। जब कम इंगित करता है कि वर्तमान लेनदेन पढ़ा गया है।
AHB0_S_पहले से ही	IN	एएचबीएल तैयार - जब उच्च, इंगित करता है कि गुलाम एक नया लेनदेन स्वीकार करने के लिए तैयार है।
AHB0_S_HWDATA [31:0]	IN	AHBL डेटा लिखता है - मास्टर से दास तक डेटा लिखता है

AHB1 बस इंटरफ़ेस

तालिका 3-7 • AHB1 बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
एएचबी1_एस_एचरीडआउट	बाहर	AHBL स्लेव रेडी - जब राइट के लिए हाई होता है, तो इसका मतलब है कि स्लेव डेटा स्वीकार करने के लिए तैयार है, और जब रीड के लिए हाई होता है, तो इसका मतलब है कि डेटा वैलिड है।
एएचबी1_एस_एचआरईएसपी	बाहर	एएचबीएल प्रतिक्रिया स्थिति - लेनदेन के अंत में उच्च संचालित होने पर संकेत मिलता है कि लेनदेन त्रुटियों के साथ पूरा हो गया है। जब एक लेन-देन के अंत में कम संचालित होता है, तो यह इंगित करता है कि लेन-देन सफलतापूर्वक पूरा हो गया है।
AHB1_S_HRDATA [31:0]	बाहर	AHBL रीड डेटा - स्लेव से मास्टर तक डेटा पढ़ें
एएचबी1_एस_एचएसईएल	IN	एएचबीएल स्लेव सेलेक्ट - जब जोर दिया जाता है, तो एएचबी बस में स्लेव वर्तमान में चयनित एएचबीएल स्लेव है।
AHB1_S_HADDR [31:0]	IN	AHBL पता - AHBL इंटरफ़ेस पर बाइट पता
AHB1_S_HBURST[2:0]	IN	एएचबीएल फट लंबाई
AHB1_S_HSIZE [1:0]	IN	एएचबीएल ट्रांसफर साइज - वर्तमान ट्रांसफर के आकार को दर्शाता है (केवल 8/16/32 बाइट लेनदेन)।
AHB1_S_HTRANS [1:0]	IN	एएचबीएल ट्रांसफर प्रकार - वर्तमान लेनदेन के ट्रांसफर प्रकार को इंगित करता है।
एएचबी1_एस_एचएमएस्टलॉक	IN	एएचबीएल लॉक - जब जोर दिया जाता है, तो वर्तमान हस्तांतरण लॉक किए गए लेनदेन का हिस्सा होता है।
एएचबी1_S_HWRITE	IN	एएचबीएल राइट – जब हाई होता है, तो इसका मतलब है कि मौजूदा ट्रांजैक्शन राइट है। जब कम, इंगित करता है कि वर्तमान लेन-देन पढ़ा गया है।
AHB1_S_पहले से ही	IN	एएचबीएल तैयार - जब उच्च, इंगित करता है कि गुलाम एक नया लेनदेन स्वीकार करने के लिए तैयार है।
AHB1_S_HWDATA [31:0]	IN	AHBL डेटा लिखता है - मास्टर से दास तक डेटा लिखता है

उत्पाद समर्थन

माइक्रोसेमी एसओसी उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न समर्थन सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट, इलेक्ट्रॉनिक मेल और दुनिया भर में बिक्री कार्यालय। इस परिशिष्ट में माइक्रोसेमी एसओसी उत्पाद समूह से संपर्क करने और इन समर्थन सेवाओं का उपयोग करने के बारे में जानकारी है।

ग्राहक सेवा

गैर-तकनीकी उत्पाद समर्थन के लिए ग्राहक सेवा से संपर्क करें, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर की स्थिति और प्राधिकरण।
उत्तरी अमेरिका से, 800.262.1060 पर कॉल करें
बाकी दुनिया से, 650.318.4460 पर कॉल करें
दुनिया में कहीं से भी फ़ैक्स करें, 408.643.6913

ग्राहक तकनीकी सहायता केंद्र

माइक्रोसेमी एसओसी उत्पाद समूह अपने ग्राहक तकनीकी सहायता केंद्र को अत्यधिक कुशल इंजीनियरों के साथ रखता है जो माइक्रोसेमी एसओसी उत्पादों के बारे में आपके हार्डवेयर, सॉफ्टवेयर और डिजाइन प्रश्नों का उत्तर देने में मदद कर सकते हैं। ग्राहक तकनीकी सहायता केंद्र एप्लिकेशन नोट्स बनाने, सामान्य डिज़ाइन चक्र प्रश्नों के उत्तर, ज्ञात मुद्दों के दस्तावेज़ीकरण और विभिन्न अक्सर पूछे जाने वाले प्रश्नों के निर्माण में बहुत समय व्यतीत करता है। इसलिए, हमसे संपर्क करने से पहले, कृपया हमारे ऑनलाइन संसाधनों पर जाएँ। यह बहुत संभव है कि हम आपके प्रश्नों का उत्तर पहले ही दे चुके हैं।

तकनीकी समर्थन

ग्राहक सहायता पर जाएँ webस्थल ((www.microsemi.com/soc/support/search/default.aspx) अधिक जानकारी और समर्थन के लिए। खोजने योग्य पर कई उत्तर उपलब्ध हैं web संसाधन में आरेख, चित्र और अन्य संसाधनों के लिंक शामिल हैं webसाइट।

Webसाइट

आप SoC होम पेज पर विभिन्न प्रकार की तकनीकी और गैर-तकनीकी जानकारी ब्राउज़ कर सकते हैं www.microsemi.com/soc.

ग्राहक तकनीकी सहायता केंद्र से संपर्क करना

अत्यधिक कुशल इंजीनियर तकनीकी सहायता केंद्र के कर्मचारी हैं। तकनीकी सहायता केंद्र से ईमेल या माइक्रोसेमी एसओसी उत्पाद समूह के माध्यम से संपर्क किया जा सकता है webसाइट।

ईमेल

आप अपने तकनीकी प्रश्नों को हमारे ईमेल पते पर संप्रेषित कर सकते हैं और ईमेल, फैक्स या फोन द्वारा उत्तर प्राप्त कर सकते हैं। साथ ही, यदि आपको डिज़ाइन संबंधी समस्या है, तो आप अपना डिज़ाइन ईमेल कर सकते हैं fileएस सहायता प्राप्त करने के लिए। हम पूरे दिन ईमेल खाते की लगातार निगरानी करते हैं। हमें अपना अनुरोध भेजते समय, कृपया अपना पूरा नाम, कंपनी का नाम और अपनी संपर्क जानकारी शामिल करना सुनिश्चित करें ताकि आपके अनुरोध को प्रभावी ढंग से संसाधित किया जा सके। तकनीकी सहायता ईमेल पता है soc_tech@microsemi.com.

मेरे मामले

माइक्रोसेमी एसओसी उत्पाद समूह के ग्राहक माय केस में जाकर तकनीकी मामलों को ऑनलाइन सबमिट और ट्रैक कर सकते हैं

यूएस से बाहर

यूएस टाइम ज़ोन के बाहर सहायता की आवश्यकता वाले ग्राहक या तो ईमेल के माध्यम से तकनीकी सहायता से संपर्क कर सकते हैं (soc_tech@microsemi.com) या किसी स्थानीय बिक्री कार्यालय से संपर्क करें। बिक्री कार्यालय लिस्टिंग पर पाया जा सकता है www.microsemi.com/soc/company/contact/default.aspx।

आईटीएआर तकनीकी सहायता

आरएच और आरटी एफपीजीए पर तकनीकी सहायता के लिए जो शस्त्र विनियमों (आईटीएआर) में अंतर्राष्ट्रीय यातायात द्वारा विनियमित हैं, के माध्यम से हमसे संपर्क करें soc_tech_itar@microsemi.com. वैकल्पिक रूप से, मेरे मामलों में, ITAR ड्रॉप-डाउन सूची में हां का चयन करें। ITAR-विनियमित माइक्रोसेमी FPGAs की पूरी सूची के लिए, ITAR पर जाएँ web पृष्ठ.

माइक्रोसेमी कॉर्पोरेशन (NASDAQ: MSCC) के लिए सेमीकंडक्टर समाधानों का एक व्यापक पोर्टफोलियो प्रदान करता है: एयरोस्पेस, रक्षा और सुरक्षा; उद्यम और संचार; और औद्योगिक और वैकल्पिक ऊर्जा बाजार। उत्पादों में उच्च-प्रदर्शन, उच्च-विश्वसनीयता वाले एनालॉग और आरएफ डिवाइस, मिश्रित सिग्नल और आरएफ एकीकृत सर्किट, अनुकूलन योग्य एसओसी, एफपीजीए और पूर्ण उपप्रणाली शामिल हैं। माइक्रोसेमी का मुख्यालय एलिसो वीजो, कैलिफ़ोर्निया में है। पर अधिक जानें www.microsemi.com.

माइक्रोसेमी कॉर्पोरेट मुख्यालय
वन एंटरप्राइज, एलिसो वीजो सीए 92656 यूएसए
संयुक्त राज्य अमेरिका के भीतर: +1 949-380-6100
बिक्री: +1 949-380-6136
फैक्स: +1 949-215-4996