intel FPGA Programmable Acceleration Card N3000 အသုံးပြုသူလမ်းညွှန်
နိဒါန်း
နောက်ခံ
ဆော့ဖ်ဝဲလ်လုပ်ဆောင်မှုများကို အချိန်ဇယားဆွဲရန် တိကျသောအချိန်ပရိုတိုကော (PTP) အဖြစ် IEEE3000v1588 အတွက် Intel FPGA Programmable Acceleration Card N2 (vRAN) သည် လိုအပ်ပါသည်။ Intel® FPGA PAC N710 ရှိ Intel Ethernet Controller XL3000 သည် IEEE1588v2 ပံ့ပိုးမှုပေးသည်။ သို့သော်လည်း FPGA ဒေတာလမ်းကြောင်းသည် PTP စွမ်းဆောင်ရည်ကို ထိခိုက်စေသည့် တုန်လှုပ်ခြင်းကို မိတ်ဆက်ပေးသည်။ ဖောက်ထွင်းမြင်ရသောနာရီ (T-TC) ဆားကစ်ကို ထည့်ခြင်းဖြင့် Intel FPGA PAC N3000 အား ၎င်း၏ FPGA အတွင်းပိုင်း latency အတွက် လျော်ကြေးပေးပြီး T-TSC အား Grandmaster's Time of Day (ToD) ကို ထိထိရောက်ရောက် ခန့်မှန်းနိုင်စေသည့် တုန်လှုပ်ခြင်း၏ အကျိုးဆက်များကို လျော့ပါးစေပါသည်။
ရည်ရွယ်ချက်
ဤစမ်းသပ်မှုများသည် Open Radio Access Network (O-RAN) ရှိ IEEE3000v1588 slave အဖြစ် Intel FPGA PAC N2 ကို အသုံးပြုကြောင်း အတည်ပြုသည်။ ဤစာတမ်းတွင် ဖော်ပြသည်-
- စမ်းသပ်တပ်ဆင်မှု
- စိစစ်ရေးလုပ်ငန်းစဉ်
- Intel FPGA PAC N3000 ၏ FPGA လမ်းကြောင်းရှိ ဖောက်ထွင်းမြင်ရသော နာရီယန္တရား၏ စွမ်းဆောင်ရည် အကဲဖြတ်ခြင်း
- Intel FPGA PAC N3000 ၏ PTP စွမ်းဆောင်ရည် ဖောက်ထွင်းမြင်ရသောနာရီကို ပံ့ပိုးပေးသည့် Intel FPGA PAC N3000 ၏စွမ်းဆောင်ရည်သည်
ပွင့်လင်းမြင်သာသောနာရီမပါဘဲ Intel FPGA PAC N3000 နှင့် နှိုင်းယှဉ်ပြီး အမျိုးမျိုးသောအသွားအလာအခြေအနေများနှင့် PTP ဖွဲ့စည်းမှုအောက်တွင် အခြား Ethernet ကတ် XXV710 နှင့် နှိုင်းယှဉ်သည်။
အင်္ဂါရပ်များနှင့် ကန့်သတ်ချက်များ
Intel FPGA PAC N3000 IEEE1588v2 ပံ့ပိုးမှုအတွက် အင်္ဂါရပ်များနှင့် တရားဝင်ကြောင်း ကန့်သတ်ချက်များမှာ အောက်ပါအတိုင်းဖြစ်သည်-
- အသုံးပြုထားသော ဆော့ဖ်ဝဲအစု- Linux PTP ပရောဂျက် (PTP4l)
- အောက်ပါ တယ်လီကွန်ပရိုကို ပံ့ပိုးပေးသည်။files:
- 1588v2 (မူရင်း)
- G.8265.1
- G.8275.1
- နှစ်ဆင့် PTP slave နာရီကို ပံ့ပိုးပေးသည်။
Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်များရယူပြီး။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိ သတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။ *အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။
- အဆုံးမှ အဆုံး Multicast မုဒ်ကို ပံ့ပိုးပေးသည်။
- 128 Hz အထိ PTP မက်ဆေ့ခ်ျဖလှယ်မှုကြိမ်နှုန်းကို ပံ့ပိုးပေးသည်။
- ဤသည်မှာ အတည်ပြုခြင်းအစီအစဉ်နှင့် အလုပ်ခန့်ထားသော Grandmaster ၏ ကန့်သတ်ချက်ဖြစ်သည်။ PTP မက်ဆေ့ဂျ်များအတွက် တစ်စက္ကန့်လျှင် PTP 128 packet ထက် ပိုမြင့်သော PTP configurations များ ဖြစ်နိုင်သည်။
- အတည်ပြုသတ်မှတ်မှုတွင်အသုံးပြုသည့် Cisco* Nexus* 93180YC-FX ခလုတ်၏ ကန့်သတ်ချက်များကြောင့်၊ iperf3 လမ်းကြောင်းအခြေအနေများအောက်တွင် စွမ်းဆောင်ရည်ရလဒ်များသည် PTP မက်ဆေ့ချ်လဲလှယ်နှုန်း 8 Hz ကို ရည်ညွှန်းပါသည်။
- Encapsulation ပံ့ပိုးမှု-
- L2 (အကြမ်း Ethernet) နှင့် L3 (UDP/IPv4/IPv6) ဖြင့် ပို့ဆောင်ခြင်း
မှတ်ချက် - ဤစာရွက်စာတမ်းတွင်၊ ရလဒ်များအားလုံးသည် 25Gbps Ethernet လင့်ခ်တစ်ခုတည်းကို အသုံးပြုသည်။
- L2 (အကြမ်း Ethernet) နှင့် L3 (UDP/IPv4/IPv6) ဖြင့် ပို့ဆောင်ခြင်း
ကိရိယာများနှင့် Driver ဗားရှင်းများ
| ကိရိယာများ | ဗားရှင်း |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Kernel | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src |
| Data Plane Development Kit (DPDK) | 18.08 |
| Intel C Compiler | 19.0.3 |
| Intel XL710 Driver (i40e driver) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| အသွားအလာ | Netsniff-ng 0.6.6 ကိရိယာတန်ဆာပလာ |
IXIA ယာဉ်အသွားအလာစမ်းသပ်မှု
Intel FPGA PAC N3000 အတွက် ပထမဆုံး PTP စွမ်းဆောင်ရည်စံသတ်မှတ်ချက်များသည် ကွန်ရက်နှင့် PTP ကိုက်ညီမှုစမ်းသပ်ခြင်းအတွက် IXIA* ဖြေရှင်းချက်ကို အသုံးပြုသည်။ IXIA XGS2 ကိုယ်ထည်အကွက်တွင် IXIA 40 PORT NOVUS-R100GE8Q28 ကတ်နှင့် IxExplorer ပါဝင်ပြီး 3000 Gbps တိုက်ရိုက် Ethernet ချိတ်ဆက်မှုတွင် virtual PTP Grandmaster ကိုထည့်သွင်းရန်အတွက် DUT (Intel FPGA PAC N25) သို့ 3000 Gbps တိုက်ရိုက် Ethernet ချိတ်ဆက်မှုအတွက် ဂရပ်ဖစ်အသွင်အပြင်ကို ပံ့ပိုးပေးပါသည်။ အောက်ဖော်ပြပါ ဘလောက်ဇယားသည် IXIA အခြေခံစံနှုန်းများအတွက် ပစ်မှတ်ထားသော စမ်းသပ်မှု topology ကို သရုပ်ဖော်သည်။ ရလဒ်များအားလုံးသည် ingress traffic tests အတွက် IXIA-generated traffic ကိုအသုံးပြုပြီး ingress သို့မဟုတ် egress direction သည် DUT (Intel FPGA PAC N3000) ၏ရှုထောင့်မှအမြဲရှိနေသော egress traffic tests အတွက် Intel FPGA PAC N24 host ရှိ trafgen tool ကိုအသုံးပြုသည်။ ) အိမ်ရှင်။ နှစ်ခုလုံးတွင်၊ ပျမ်းမျှလမ်းကြောင်းသည် 3000 Gbps ဖြစ်သည်။ ဤစမ်းသပ်တပ်ဆင်မှုသည် T-TC ယန္တရားဖွင့်ထားခြင်းဖြင့် Intel FPGA PAC N3000 ၏ PTP စွမ်းဆောင်ရည်၏ အခြေခံလက္ခဏာကို ပံ့ပိုးပေးသည့်အပြင် ၎င်းကို TC မဟုတ်သော Intel FPGA PAC N8275.1 စက်ရုံပုံနှင့် ITU-T G.XNUMX PTP pro အောက်ရှိ TC မဟုတ်သော စက်ရုံပုံနှင့် နှိုင်းယှဉ်ပေးသည်file.
IXIA Virtual Grandmaster အောက်တွင် Intel FPGA PAC N3000 Traffic Tests အတွက် Topology
IXIA Traffic Test ရလဒ်
အောက်ပါ ခွဲခြမ်းစိတ်ဖြာချက်သည် TC-enabled Intel FPGA PAC N3000 ၏ PTP စွမ်းဆောင်ရည်ကို အဝင်နှင့် အထွက်လမ်းကြောင်းအခြေအနေများအောက်တွင် ဖမ်းယူပါသည်။ ဤကဏ္ဍတွင် PTP လိုလားသူfile G.8275.1 ကို ယာဉ်အသွားအလာစမ်းသပ်မှုများနှင့် ဒေတာစုဆောင်းမှုအားလုံးအတွက် လက်ခံထားသည်။
Master Offset ၏ ပြင်းအား
အောက်ဖော်ပြပါပုံသည် Intel FPGA PAC N4 host ၏ PTP3000l slave client မှ မှတ်သားထားသော master offset ပမာဏကို ပြသသည် (ပျမ်းမျှအားဖြင့် 24.4Gbps) အောက်တွင် ကြာသွားသောအချိန်ကို ပြသပါသည်။
Mean Path Delay (MPD)
အထက်ပါပုံကဲ့သို့စမ်းသပ်မှုအတွက် Intel FPGA PAC N4 ကို network interface card အဖြစ်အသုံးပြုသော PTP3000 slave မှတွက်ချက်ထားသည့်အတိုင်း လမ်းကြောင်းနှောင့်နှေးမှုကို အောက်ပါပုံတွင်ပြသည်။ ယာဉ်အသွားအလာ စစ်ဆေးမှုသုံးခုတစ်ခုစီ၏ စုစုပေါင်းကြာချိန်သည် အနည်းဆုံး 16 နာရီဖြစ်သည်။
အောက်ဖော်ပြပါဇယားသည် ယာဉ်အသွားအလာစမ်းသပ်မှုသုံးခု၏ ကိန်းဂဏန်းဆိုင်ရာ ခွဲခြမ်းစိတ်ဖြာမှုကို စာရင်းပြုစုထားသည်။ ချန်နယ်စွမ်းရည်နှင့် နီးကပ်သော လမ်းကြောင်းတစ်ခုအောက်တွင် Intel FPGA PAC N4 ကိုအသုံးပြုသည့် PTP3000l slave သည် လမ်းကြောင်းစမ်းသပ်မှုအားလုံးအတွက် IXIA ၏ virtual grandmaster ထံ 53 ns အတွင်း ၎င်း၏အဆင့် offset ကို ထိန်းသိမ်းထားသည်။ ထို့အပြင်၊ မာစတာအော့ဖ်ဆက်ပြင်းအား၏ စံသွေဖည်မှုသည် 5 ns အောက်တွင်ရှိသည်။
PTP စွမ်းဆောင်ရည်အပေါ် ကိန်းဂဏန်းအသေးစိတ်
| G.8275.1 PTP Profile | Ingress Traffic (24Gbps) | Egress Traffic (24Gbps) | နှစ်လမ်းညွန်လမ်းကြောင်း (24Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (abs(max) offset) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| မက်ထေ | 36 ns | 33 ns | 53 ns |
အောက်ပါကိန်းဂဏာန်းများသည် မတူညီသော PTP encapsulations အတွက် 16 နာရီကြာရှည်လျားသော 24 Gbps bidirectional traffic test တစ်ခုအောက်တွင် master offset ၏ပြင်းအားနှင့် mean path delay (MPD) ကိုကိုယ်စားပြုသည်။ ဤကိန်းဂဏာန်းများရှိ ဘယ်ဂရပ်များသည် IPv4/UDP ကမ်ဝှက်အောက်တွင် PTP စံညွှန်းများကို ရည်ညွှန်းပြီး ညာဘက်ဂရပ်များ၏ PTP မက်ဆေ့ချ်စာပို့ခြင်း ကက်ပ်ဖောင်းသည် L2 (အကြမ်း Ethernet) တွင်ဖြစ်သည်။ PTP4l slave ၏စွမ်းဆောင်ရည်သည် အတော်လေးဆင်တူသည်၊ အဆိုးဆုံးသော master offset magnitude သည် IPv53/UDP နှင့် L45 encapsulation အတွက် 4 ns နှင့် 2 ns အသီးသီးရှိသည်။ ပြင်းအားအော့ဖ်ဆက်၏ စံသွေဖည်မှုသည် IPv4.49/UDP နှင့် L4.55 ကက်ပ်စူလာအတွက် 4 ns နှင့် 2 ns အသီးသီးရှိသည်။
Master Offset ၏ ပြင်းအား
အောက်ဖော်ပြပါပုံသည် 24 Gbps bidirectional traffic၊ IPv4 (ဘယ်) နှင့် L2 (ညာ) encapsulation၊ G8275.1 Pro အောက်တွင် master offset ၏ပြင်းအားကိုပြသည်file.
Mean Path Delay (MPD)
အောက်ဖော်ပြပါပုံသည် Intel FPGA PAC N3000 လက်ခံဆောင်ရွက်ပေးသည့် PTP4l slave ၏ ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုကို 24 Gbps နှစ်လမ်းညွန်လမ်းကြောင်း၊ IPv4 (ဘယ်) နှင့် L2 (ညာဘက်) encapsulation၊ G8275.1 Pro၊file.
MPD ၏ ပကတိတန်ဖိုးများသည် အရှည်ကေဘယ်လ်ကြိုးများ၊ ဒေတာလမ်းကြောင်းကြာချိန်နှင့် အခြားအရာများပေါ်တွင်မူတည်သောကြောင့် PTP ညီညွတ်မှုကို ရှင်းရှင်းလင်းလင်းဖော်ပြခြင်းမဟုတ်ပါ။ သို့သော်၊ MPD နိမ့်သောကွဲလွဲချက်များကိုကြည့်ပါ (IPv2.381 နှင့် L2.377 case အတွက် 4 ns နှင့် 2 ns အသီးသီး) ကိုကြည့်ပါက PTP MPD တွက်ချက်မှုသည် encapsulations နှစ်ခုလုံးတွင် တသမတ်တည်းတိကျကြောင်း ထင်ရှားစေသည်။ ၎င်းသည် encapsulation မုဒ်နှစ်ခုလုံးရှိ PTP စွမ်းဆောင်ရည်၏ ညီညွတ်မှုကို စစ်ဆေးသည်။ L2 ဂရပ်ရှိ တွက်ချက်ထားသော MPD အဆင့်ပြောင်းလဲမှု (အထက်ပုံ၊ ညာဘက်ဂရပ်တွင်) သည် အသုံးချလမ်းကြောင်း၏ တိုးမြင့်လာသောအကျိုးသက်ရောက်မှုကြောင့်ဖြစ်သည်။ ပထမဦးစွာ၊ ချန်နယ်သည် လှုပ်လှုပ်ရှားရှားဖြစ်နေသည် (MPD rms သည် 55.3 ns)၊ ထို့နောက် အဝင်လမ်းကြောင်းကို သက်ရောက်သည် (ဒုတိယထပ်တိုးအဆင့်၊ MPD rms သည် 85.44 ns)၊ ထို့နောက်တွင် တစ်ပြိုင်နက်တည်း egress traffic ဖြင့်၊ တွက်ချက်ထားသော MPD ၏ 108.98 ns ဖြစ်လာသည်။ အောက်ဖော်ပြပါ ကိန်းဂဏန်းများသည် မာစတာအော့ဖ်ဆက်၏ ပြင်းအားနှင့် TC မပါပဲ Intel FPGA PACN4 ကိုအသုံးပြုထားသော Intel FPGA PAC N3000 slave နှစ်ခုလုံးတွင် သက်ရောက်သည့် bidirectional traffic test ၏ တွက်ချက်ထားသော MPD နှင့် TC မပါဘဲ Intel FPGA PAC N3000 ကိုအသုံးပြုသည့် အခြားတစ်ခုဆီသို့ ထပ်ဆင့်ထားသည်။ လုပ်ဆောင်နိုင်စွမ်း။ T-TC Intel FPGA PAC N3000 စမ်းသပ်မှုများ (လိမ္မော်ရောင်) သည် သုညမှ စတင်ပြီး TC မဟုတ်သော Intel FPGA PAC N3000 (အပြာ) ကို အသုံးပြုသည့် PTP စမ်းသပ်မှုသည် T = 2300 စက္ကန့်ဝန်းကျင်တွင် စတင်သည်။
Master Offset ၏ ပြင်းအား
အောက်ဖော်ပြပါပုံသည် Ingress အသွားအလာ (24 Gbps) အောက်တွင် TTC အထောက်အပံ့၊ G.8275.1 Pro နှင့်မပါဘဲ မာစတာအော့ဖ်ဆက်၏ပြင်းအားကို ပြသသည်file.
အထက်ပါပုံတွင်၊ အသွားအလာအောက်ရှိ TC-enabled Intel FPGA PAC N3000 ၏ PTP စွမ်းဆောင်ရည်သည် TC မဟုတ်သော Intel FPGA PAC N3000 ပထမ 2300 စက္ကန့်နှင့် ဆင်တူသည်။ Intel FPGA PAC N3000 ရှိ T-TC ယန္တရား၏ ထိရောက်မှုကို စမ်းသပ်မှုအပိုင်း (2300 စက္ကန့်ပြီးနောက်) ကတ်နှစ်ခုစလုံး၏ အင်တာဖေ့စ်များတွင် တူညီသောအသွားအလာဝန်ကို သက်ရောက်စေသည့် အပိုင်းတွင် မီးမောင်းထိုးပြထားသည်။ အောက်ဖော်ပြပါပုံတွင် အလားတူပင်၊ MPD တွက်ချက်မှုများကို ချန်နယ်ပေါ်ရှိ ယာဉ်အသွားအလာကို အသုံးမပြုမီနှင့် အပြီးတွင် ကြည့်ရှုသည်။ T-TC ယန္တရား၏ထိရောက်မှုသည် 25G နှင့် 40G MACs အကြား FPGA လမ်းကြောင်းမှတဆင့် packet latencyဖြစ်သည့် packet latency ဖြစ်သည့် packet များ၏နေထိုင်ချိန်အတွက် လျော်ကြေးပေးခြင်းတွင် မီးမောင်းထိုးပြထားသည်။
Mean Path Delay (MPD)
အောက်ပါပုံသည် Ingress အသွားအလာ (3000 Gbps) အောက်ရှိ Intel FPGA PAC N4 host PTP24l slave ၏ ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုကို ပြသသည်၊ G.8275.1 Profile.
ဤကိန်းဂဏန်းများသည် PTP4l slave ၏ servo algorithm ကိုပြသသည်၊၊ TC ၏နေထိုင်ချိန်ပြင်ဆင်မှုကြောင့်၊ ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုတွက်ချက်မှုများတွင် အနည်းငယ်ကွဲပြားမှုများကို ကျွန်ုပ်တို့တွေ့မြင်ရပါသည်။ ထို့ကြောင့်၊ မာစတာအော့ဖ်ဆက်အနီးစပ်ဆုံးအပေါ် နှောင့်နှေးအတက်အကျများ၏ သက်ရောက်မှုကို လျှော့ချသည်။ အောက်ဖော်ပြပါဇယားတွင် RMS နှင့် မာစတာအော့ဖ်ဆက်၏ စံသွေဖည်မှု၊ ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှု စံသွေဖည်မှုနှင့် Intel FPGA PAC N3000 အတွက် အဆိုးဆုံးသော မာစတာအော့ဖ်ဆက်ကို ဖော်ပြထားပါသည်။ TC ပံ့ပိုးမှု။
Ingress Traffic အောက်ရှိ PTP စွမ်းဆောင်ရည်အပေါ် ကိန်းဂဏန်းအသေးစိတ်
| Ingress Traffic (24Gbps) G.8275.1 PTP Profile | T-TC ဖြင့် Intel FPGA PAC N3000 | T-TC မပါဘဲ Intel FPGA PAC N3000 |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (abs(max) offset) | 3.65 ns | 15.5 ns |
| StdDev (MPD) | 1.79 ns | 18.1 ns |
| မက်ထေ | 34 ns | 143 ns |
TC-ပံ့ပိုးထားသော Intel FPGA PAC N3000 ကို TC မဟုတ်သောဗားရှင်းနှင့် တိုက်ရိုက်နှိုင်းယှဉ်မှု
PTP စွမ်းဆောင်ရည်သည် ကိန်းဂဏန်းတစ်ခုခုနှင့်စပ်လျဉ်း၍ 4x မှ 6x နိမ့်ကြောင်းပြသသည်။
မက်ထရစ်များ (အဆိုးဆုံး၊ RMS သို့မဟုတ် မာစတာအော့ဖ်ဆက်၏ စံသွေဖည်မှု)။ အဆိုးဆုံးကိစ္စ
T-TC Intel FPGA PAC N8275.1 ၏ G.3000 PTP ဖွဲ့စည်းမှုပုံစံအတွက် မာစတာ offset သည် 34 ဖြစ်သည်။
ns သည် ချန်နယ် bandwidth (24.4Gbps) ကန့်သတ်ချက်ရှိ ingress traffic အခြေအနေများအောက်တွင်။
lperf3 ယာဉ်အသွားအလာစမ်းသပ်မှု
Intel FPGA PAC N3 ၏ PTP စွမ်းဆောင်ရည်ကို ထပ်မံအကဲဖြတ်ရန် iperf3000 အသွားအလာ စံညွှန်းစစ်ဆေးမှုကို ဖော်ပြထားပါသည်။ လှုပ်ရှားသွားလာမှုအခြေအနေများကို အတုယူရန် iperf3 ကိရိယာကို အသုံးပြုထားသည်။ အောက်တွင်ဖော်ပြထားသောပုံတွင်ပြထားသည့် iperf3 အသွားအလာစံနှုန်းများ၏ ကွန်ရက်ထိပ်ပိုင်းဗေဒတွင်၊ တစ်ခုစီသည် DUT ကတ် (Intel FPGA PAC N3000 နှင့် XXV710) ကိုအသုံးပြု၍ Cisco Nexus 93180YC FX ခလုတ်ကို အသုံးပြုသည့် ဆာဗာနှစ်ခု၏ ချိတ်ဆက်မှုပါဝင်ပါသည်။ Cisco ခလုတ်သည် DUT PTP slaves နှစ်ဦးနှင့် Calnex Paragon-NEO Grandmaster အကြား နယ်နိမိတ်နာရီ (T-BC) အဖြစ် လုပ်ဆောင်သည်။
Intel FPGA PAC N3000 lperf3 Traffic Test အတွက် Network Topology
DUT တန်ဆာပလာတစ်ခုစီရှိ PTP4l အထွက်သည် စနစ်ထည့်သွင်းမှုတွင် ကျွန်ကိရိယာတစ်ခုစီအတွက် PTP စွမ်းဆောင်ရည်ကို ဒေတာတိုင်းတာမှုပေးသည် (Intel FPGA PAC N3000 နှင့် XXV710)။ iperf3 အသွားအလာစစ်ဆေးမှုအတွက်၊ အောက်ပါအခြေအနေများနှင့် ဖွဲ့စည်းမှုပုံစံများသည် ဂရပ်များနှင့် စွမ်းဆောင်ရည်ခွဲခြမ်းစိတ်ဖြာမှုအားလုံးတွင် သက်ရောက်မှုရှိသည်-
- 17 Gbps စုစည်းထားသော လှိုင်းအသွားအလာ (TCP နှင့် UDP နှစ်ခုလုံး)၊ egress သို့မဟုတ် ingress သို့မဟုတ် Intel FPGA PAC N3000 သို့ နှစ်လမ်းညွန်။
- Cisco Nexus 4YC-FX ခလုတ်တွင် ဖွဲ့စည်းမှုကန့်သတ်ချက်ကြောင့် PTP ပက်ကတ်များ၏ IPv93180 ထုပ်ပိုးမှု။
- Cisco Nexus 8YC-FX ခလုတ်တွင် စီစဉ်သတ်မှတ်မှု ကန့်သတ်ချက်ကြောင့် PTP မက်ဆေ့ချ် ငွေလဲနှုန်းကို 93180 ထုပ်/စက္ကန့်တွင် ကန့်သတ်ထားသည်။
perf3 ယာဉ်အသွားအလာစမ်းသပ်မှုရလဒ်
အောက်ပါ ခွဲခြမ်းစိတ်ဖြာချက်သည် Intel FPGA PAC N3000 နှင့် XXV710 ကတ်၏ စွမ်းဆောင်ရည်ကို ဖမ်းယူထားပြီး၊ နှစ်ခုစလုံးသည် PTP slaves (T-TSC) ၏ ကွန်ရက်ချိတ်ဆက်မှုကတ်တစ်ခုအဖြစ် T-BC Cisco မှတဆင့် Calnex Paragon NEO Grandmaster ကို ဖမ်းယူပါသည်။
အောက်ပါကိန်းဂဏာန်းများသည် T-TC နှင့် XXV3000 ကတ်ဖြင့် Intel FPGA PAC N710 ကိုအသုံးပြု၍ မတူညီသောလမ်းကြောင်းစမ်းသပ်မှုသုံးခုအတွက် အချိန်ကြာလာသည်နှင့်အမျှ MPD ၏ပြင်းအားကိုပြသသည်။ ကတ်နှစ်ခုစလုံးတွင်၊ bidirectional traffic သည် PTP4l စွမ်းဆောင်ရည်အပေါ် အကြီးမားဆုံးသက်ရောက်မှုရှိသည်။ ယာဉ်အသွားအလာစမ်းသပ်မှုကြာချိန်သည် ၁၀ နာရီကြာမြင့်သည်။ အောက်ပါကိန်းဂဏန်းများတွင်၊ ဂရပ်ဖစ်၏အမြီးသည် အသွားအလာရပ်တန့်သွားသည့်အချိန်၌ အမှတ်အသားပြုပြီး PTP မာစတာအော့ဖ်ဆက်၏ပြင်းအားသည် ရပ်နားထားသောချန်နယ်ကြောင့် ၎င်း၏အဆင့်နိမ့်သို့ကျဆင်းသွားပါသည်။
Intel FPGA PAC N3000 အတွက် Master Offset ပမာဏ
အောက်ဖော်ပြပါပုံသည် TTC ပါရှိသော Intel FPGA PAC N3000 အတွက် ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုကို ပြသသည်၊ အဝင်အောက်၊ egress နှင့် bidirectional iperf3 အသွားအလာရှိသည်။
Intel FPGA PAC N3000 အတွက် Mean Path Delay (MPD)
အောက်ဖော်ပြပါပုံသည် TTC ပါရှိသော Intel FPGA PAC N3000 အတွက် ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုကို ပြသသည်၊ အဝင်အောက်၊ egress နှင့် bidirectional iperf3 အသွားအလာရှိသည်။
XXV710 အတွက် Master Offset ၏ ပြင်းအား
အောက်ဖော်ပြပါပုံသည် XXV710 အတွက် master offset ၏ပြင်းအား၊ ingress အောက်တွင်၊ egress နှင့် bidirectional iperf3 traffic ကိုပြသထားသည်။
XXV710 အတွက် Mean Path Delay (MPD)
အောက်ဖော်ပြပါပုံသည် XXV710 အတွက် ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုကို ပြသသည်
Intel FPGA PAC N3000 PTP စွမ်းဆောင်ရည်နှင့်ပတ်သက်၍၊ မည်သည့်လမ်းကြောင်းအခြေအနေအောက်တွင်မဆို အဆိုးဆုံးသောမာစတာ offset သည် 90 ns အတွင်းဖြစ်သည်။ တူညီသော bidirectional traffic အခြေအနေများအောက်တွင်၊ Intel FPGA PAC N3000 master offset ၏ RMS သည် XXV5.6 ကတ်တစ်ခုထက် 710x ပိုကောင်းသည်။
| Intel FPGA PAC N3000 | XXV710 ကတ် | |||||
| Ingress Traffic10G | Egress Traffic 18G | Bidirectional Traffic18G | Ingress Traffic18G | Egress Traffic 10G | Bidirectional Traffic18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| မက်ထေ | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
အထူးသဖြင့် Intel FPGA PAC N3000 ၏ မာစတာ offset သည် စံသွေဖည်မှု နည်းပါးသည်။
XXV5 ကတ်ထက် အနည်းဆုံး 710 ဆ လျော့နည်းသည်၊ PTP ၏ အနီးစပ်ဆုံးကို ဆိုလိုသည်၊
Grandmaster clock သည် အသွားအလာအောက်ရှိ latency သို့မဟုတ် noise ကွဲလွဲချက်များကို အာရုံခံစားနိုင်မှုနည်းပါသည်။
Intel FPGA PAC N3000
စာမျက်နှာ 5 ရှိ IXIA Traffic Test Result နှင့် နှိုင်းယှဉ်လျှင် အဆိုးရွားဆုံး ပမာဏဖြစ်သည်။
T-TC ဖွင့်ထားသည့် Intel FPGA PAC N3000 ဖြင့် မာစတာအော့ဖ်ဆက်သည် ပိုမိုမြင့်မားနေပုံပေါ်သည်။ အစုံပါပဲ။
ကွန်ရက် topology နှင့် channel bandwidth ကွာခြားချက်မှာ Intel ကြောင့်ဖြစ်သည်။
FPGA PAC N3000 ကို G.8275.1 PTP ပရိုဂရမ်အောက်တွင် ဖမ်းယူထားသည်။file (16 Hz ထပ်တူကျမှုနှုန်း)၊
ဤကိစ္စတွင် တစ်ပြိုင်တည်း မက်ဆေ့ချ်နှုန်းကို တစ်စက္ကန့်လျှင် 8 ထုပ်ဖြင့် ကန့်သတ်ထားသည်။
Master Offset နှိုင်းယှဉ်မှု၏ ပြင်းအား
အောက်ဖော်ပြပါပုံသည် bidirectional iperf3 အသွားအလာအောက်တွင် master offset နှိုင်းယှဉ်မှု၏ပြင်းအားကိုပြသသည်။
Mean Path Delay (MPD) နှိုင်းယှဉ်မှု
အောက်ပါပုံသည် bidirectional iperf3 အသွားအလာအောက်တွင် ပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှုကို နှိုင်းယှဉ်ပြသထားသည်။
XXV3000 ကတ်နှင့် နှိုင်းယှဉ်ပါက Intel FPGA PAC N710 ၏ သာလွန်ကောင်းမွန်သော PTP စွမ်းဆောင်ရည်ကို XXV710 နှင့် Intel FPGA PAC N3000 အတွက် ပစ်မှတ်ထားသွားလာမှုစမ်းသပ်မှုတစ်ခုစီတွင် တွက်ချက်ထားသောပျမ်းမျှလမ်းကြောင်းနှောင့်နှေးမှု (MPD) ၏ ပိုမိုမြင့်မားသောသွေဖည်မှုကိုလည်း ပံ့ပိုးပေးပါသည်။ ဟောင်းample bidirectional iperf3 အသွားအလာ။ မတူညီသော Ethernet ကေဘယ်လ်များနှင့် မတူညီသော core latency ကဲ့သို့သော အကြောင်းရင်းများစွာကြောင့် MPD case တစ်ခုစီရှိ ပျမ်းမျှတန်ဖိုးကို လစ်လျူရှုပါ။ XXV710 ကတ်အတွက် သတိပြုမိသော ကွာဟမှုနှင့် တန်ဖိုးများ မြင့်တက်မှုသည် Intel FPGA PAC N3000 တွင် မပါဝင်ပါ။
8 ဆက်တိုက် Master Offset နှိုင်းယှဉ်မှု၏ RMS
နိဂုံး
QSFP28 (25G MAC) နှင့် Intel XL710 (40G MAC) အကြား FPGA ဒေတာလမ်းကြောင်းသည် PTP Slave ၏ အနီးစပ်ဆုံးတိကျမှုကို သက်ရောက်စေသည့် ပြောင်းလဲနိုင်သော ပက်ကတ်တင်နေချိန်ကို ပေါင်းထည့်သည်။ Intel FPGA PAC N3000 ၏ FPGA soft logic တွင် Transparent Clock (T-TC) ပံ့ပိုးမှုကို ပေါင်းထည့်ခြင်းသည် ထုပ်ပိုးထားသော PTP မက်ဆေ့ချ်များ၏ ပြုပြင်မှုနယ်ပယ်တွင် ၎င်း၏နေထိုင်ချိန်အချိန်ကို ပေါင်းထည့်ခြင်းဖြင့် ဤထုပ်ပိုးမှုကြာချိန်ကို လျော်ကြေးပေးပါသည်။ T-TC ယန္တရားသည် PTP4l slave ၏ တိကျမှုစွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးကြောင်း ရလဒ်များက အတည်ပြုသည်။
ထို့အပြင်၊ စာမျက်နှာ 5 ရှိ IXIA Traffic Test Result သည် FPGA ဒေတာလမ်းကြောင်းရှိ T-TC ပံ့ပိုးမှုကို T-TC ပံ့ပိုးမှုမရှိဘဲ Intel FPGA PAC N4 နှင့် နှိုင်းယှဉ်ပါက အနည်းဆုံး PTP စွမ်းဆောင်ရည်ကို အနည်းဆုံး 3000 ဆ မြှင့်တင်ပေးကြောင်း ပြသပါသည်။ T-TC ပါရှိသော Intel FPGA PAC N3000 သည် ချန်နယ်စွမ်းရည် (53 Gbps) ကန့်သတ်ချက်တွင် အဝင်၊ အထွက် သို့မဟုတ် နှစ်လမ်းညွန်အသွားအလာများအောက်တွင် 25 ns အဆိုးဆုံးသော မာစတာ offset ကို တင်ပြသည်။ ထို့ကြောင့် T-TC ပံ့ပိုးမှုဖြင့် Intel FPGA PAC N3000 PTP စွမ်းဆောင်ရည်သည် ပိုမိုတိကျပြီး ဆူညံသံကွဲလွဲမှုများအတွက် ဖြစ်နိုင်ခြေနည်းပါသည်။
စာမျက်နှာ 3 ရှိ lperf10 Traffic Test တွင် T-TC ဖွင့်ထားသော Intel FPGA PAC N3000 ၏ PTP စွမ်းဆောင်ရည်ကို XXV710 ကတ်နှင့် နှိုင်းယှဉ်ထားသည်။ ဤစမ်းသပ်မှုသည် Intel FPGA PAC N4 နှင့် XXV3000 ကတ်၏ host နှစ်ခုကြားတွင် ဖလှယ်ထားသည့် ingress သို့မဟုတ် egress traffic အောက်တွင် ကျွန်နာရီများအတွက် PTP710l ဒေတာကို ဖမ်းယူထားသည်။ Intel FPGA PAC N3000 တွင်တွေ့ရှိရသော အဆိုးရွားဆုံးသော မာစတာအော့ဖ်ဆက်သည် XXV5 ကတ်ထက် အနည်းဆုံး 710 ဆ နိမ့်သည်။ ထို့အပြင်၊ ဖမ်းယူထားသော အော့ဖ်ဆက်များ၏ စံသွေဖည်မှုသည် Intel FPGA PAC N3000 ၏ T-TC ပံ့ပိုးမှုဖြင့် Grandmaster ၏နာရီကို ပိုမိုချောမွေ့စွာ ခန့်မှန်းနိုင်စေကြောင်း သက်သေထူပါသည်။
Intel FPGA PAC N3000 ၏ PTP စွမ်းဆောင်ရည်ကို ထပ်မံအတည်ပြုရန်၊ ဖြစ်နိုင်ခြေရှိသော စမ်းသပ်ရွေးချယ်စရာများ ပါဝင်သည်။
- မတူညီသော PTP pro အောက်တွင် မှန်ကန်ကြောင်း အတည်ပြုခြင်း။fileEthernet လင့်ခ်တစ်ခုထက်ပိုသော s နှင့် မက်ဆေ့ချ်နှုန်းများ။
- ပိုမိုမြင့်မားသော PTP မက်ဆေ့ချ်နှုန်းများကို ခွင့်ပြုသည့် ပိုမိုအဆင့်မြင့်သည့်ခလုတ်ဖြင့် စာမျက်နှာ 3 ရှိ lperf10 Traffic Test ကို အကဲဖြတ်ခြင်း။
- G.8273.2 Conformance Testing အောက်တွင် T-SC လုပ်ဆောင်နိုင်စွမ်းနှင့် ၎င်း၏ PTP အချိန်တိကျမှုကို အကဲဖြတ်ခြင်း။
IEEE 1588 V2 စမ်းသပ်မှုအတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း
| စာရွက်စာတမ်း ဗားရှင်း | အပြောင်းအလဲများ |
| 2020.05.30 | ကနဦး ထုတ်ဝေမှု။ |
စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
 |
intel FPGA Programmable Acceleration Card N3000 [pdf] အသုံးပြုသူလမ်းညွှန် FPGA Programmable Acceleration Card၊ N3000၊ Programmable Acceleration Card N3000၊ FPGA Programmable Acceleration Card N3000၊ FPGA၊ IEEE 1588 V2 စမ်းသပ်မှု |
