Intel FPGA Programmable Acceleration Card N3000 User Guide
Sava lalana
lafika
Ny Intel FPGA Programmable Acceleration Card N3000 amin'ny tambajotra virtoaly fidirana amin'ny radio (vRAN) dia mitaky fanohanana ny IEEE1588v2 ho Precision Time Protocol (PTP) Telecom Slave Clock (T-TSC) mba handaminana ireo asa rindrambaiko araka ny tokony ho izy. Ny Intel Ethernet Controller XL710 ao amin'ny Intel® FPGA PAC N3000 dia manome ny fanohanana IEEE1588v2. Na izany aza, ny lalan'ny data FPGA dia mampiditra jitter izay misy fiantraikany amin'ny fahombiazan'ny PTP. Ny fampidirana famantaranandro mangarahara (T-TC) dia ahafahan'ny Intel FPGA PAC N3000 manonitra ny fahatarana anatiny FPGA ary manamaivana ny fiantraikan'ny jitter, izay ahafahan'ny T-TSC manakaiky ny Fotoan'ny Andron'ny Grandmaster (ToD) amin'ny fomba mahomby.
TANJONA
Ireo fitsapana ireo dia manamarina ny fampiasana ny Intel FPGA PAC N3000 ho andevo IEEE1588v2 amin'ny Open Radio Access Network (O-RAN). Ity antontan-taratasy ity dia mamaritra:
- Fametrahana fitsapana
- Dingana fanamarinana
- Fanombanana ny fahombiazan'ny mekanika famantaranandro mangarahara amin'ny lalan'ny FPGA an'ny Intel FPGA PAC N3000
- Fampisehoana PTP an'ny Intel FPGA PAC N3000 Ny fahombiazan'ny Intel FPGA PAC N3000 manohana ny famantaranandro mangarahara dia
raha ampitahaina amin'ny Intel FPGA PAC N3000 tsy misy famantaranandro mangarahara ary koa amin'ny karatra Ethernet hafa XXV710 amin'ny toe-javatra samihafa amin'ny fifamoivoizana sy ny fanamafisana PTP.
Toetra sy fetra
Ny endri-javatra sy ny fetran'ny fanamarinana ho an'ny fanohanana Intel FPGA PAC N3000 IEEE1588v2 dia toy izao manaraka izao:
- Stack rindrambaiko ampiasaina: Linux PTP Project (PTP4l)
- Manohana ity pro telecom manaraka ityfiles:
- 1588v2 (default)
- G.8265.1
- G.8275.1
- Manohana famantaranandro andevo roa dingana PTP.
Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra, na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'izay vaovao navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy. * Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.
- Manohana ny fomba fiasa multicast amin'ny farany.
- Manohana matetika ny fifanakalozana hafatra PTP hatramin'ny 128 Hz.
- Ity dia fetran'ny drafitra fanamarinana sy Grandmaster miasa. Mety ho azo atao ny fanamboarana PTP mihoatra ny fonosana 128 isan-tsegondra ho an'ny hafatra PTP.
- Noho ny fetran'ny switch Cisco* Nexus* 93180YC-FX ampiasaina amin'ny fametrahana fanamarinana, ny valin'ny zava-bita eo ambanin'ny fepetra fifamoivoizana iperf3 dia manondro ny tahan'ny fifanakalozana hafatra PTP amin'ny 8 Hz.
- Encapsulation fanohanana:
- Fitaterana amin'ny L2 (Ethernet manta) sy L3 (UDP/IPv4/IPv6)
Fanamarihana: Amin'ity antontan-taratasy ity, ny valiny rehetra dia mampiasa rohy Ethernet tokana 25Gbps.
- Fitaterana amin'ny L2 (Ethernet manta) sy L3 (UDP/IPv4/IPv6)
Tools and Driver Versions
| Tools | Malagasy Bible |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| voam | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Kitapo fampivoarana fiaramanidina data (DPDK) | 18.08 |
| Intel C Compiler | 19.0.3 |
| Intel XL710 Driver (mpamily i40e) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 Toolkit |
Fitsapana fifamoivoizana IXIA
Ny andiany voalohany amin'ny mari-pamantarana fampisehoana PTP ho an'ny Intel FPGA PAC N3000 dia mampiasa vahaolana IXIA* ho an'ny fitiliana mifanaraka amin'ny tambajotra sy PTP. Ny boaty chassis IXIA XGS2 dia misy karatra IXIA 40 PORT NOVUS-R100GE8Q28 ary IxExplorer izay manome interface tsara amin'ny fametrahana PTP Grandmaster virtoaly amin'ny DUT (Intel FPGA PAC N3000) amin'ny fifandraisana Ethernet mivantana 25 Gbps. Ny kisary sakana etsy ambany dia mampiseho ny topologie fitiliana natao ho an'ny mari-pamantarana mifototra amin'ny IXIA. Ny vokatra rehetra dia mampiasa fifamoivoizana vokarin'ny IXIA ho an'ny fitsirihana fifamoivoizana amin'ny fidirana ary mampiasa ny fitaovana trafgen amin'ny mpampiantrano Intel FPGA PAC N3000 ho an'ny fitsirihana fifamoivoizana mivoaka, izay ny lalana miditra na mivoaka dia avy amin'ny fomba fijerin'ny DUT (Intel FPGA PAC N3000). ) mpampiantrano. Amin'ireo tranga roa ireo, ny salan'isan'ny fifamoivoizana dia 24 Gbps. Ity fametrahana andrana ity dia manome mari-pamantarana fototra amin'ny fahombiazan'ny PTP an'ny Intel FPGA PAC N3000 miaraka amin'ny mekanika T-TC, ary mampitaha izany amin'ny sarin'ny orinasa tsy TC Intel FPGA PAC N3000 eo ambanin'ny ITU-T G.8275.1 PTP profile.
Topology ho an'ny Intel FPGA PAC N3000 Fitsapana fifamoivoizana eo ambanin'ny IXIA Virtual Grandmaster
Valin'ny fitsapana fifamoivoizana IXIA
Ity famakafakana manaraka ity dia mirakitra ny zava-bitan'ny PTP an'ny Intel FPGA PAC N3000 mandeha amin'ny TC eo ambanin'ny fepetran'ny fifamoivoizana miditra sy mivoaka. Amin'ity fizarana ity, ny PTP profile Ny G.8275.1 dia noraisina ho an'ny fitsapana rehetra momba ny fifamoivoizana sy ny fanangonana angona.
Ny haben'ny Master Offset
Ity tarehimarika manaraka ity dia mampiseho ny halehiben'ny master offset hitan'ny mpanjifa andevo PTP4l an'ny mpampiantrano Intel FPGA PAC N3000 ho toy ny fiasan'ny fotoana lany eo ambanin'ny fidirana, fivoahana ary fifamoivoizana bidirectional (salan'isa 24.4Gbps).
Fanemorana ny lalana (MPD)
Ity sary manaraka ity dia mampiseho ny fahatarana amin'ny lalana, araka ny kajy nataon'ny andevo PTP4 izay mampiasa ny Intel FPGA PAC N3000 ho karatra interface tsara, ho an'ny fitsapana mitovy amin'ilay tarehimarika etsy ambony. Ny faharetan'ny tsirairay amin'ireo fitsapana fifamoivoizana telo dia farafahakeliny 16 ora.
Ity tabilao manaraka ity dia mitanisa famakafakana statistika momba ireo fitsapana fifamoivoizana telo. Eo ambanin'ny enta-mavesatry ny fifamoivoizana akaikin'ny fahafahan'ny fantsona, ny andevo PTP4l izay mampiasa ny Intel FPGA PAC N3000 dia mitazona ny dingana fanonerana azy amin'ny grandmaster virtoaly IXIA ao anatin'ny 53 ns ho an'ny fitsapana fifamoivoizana rehetra. Ankoatr'izay, ny fivilian-dàlana mahazatra amin'ny haben'ny master offset dia ambany 5 ns.
Antsipirihan'ny antontan'isa momba ny fahombiazan'ny PTP
| G.8275.1 PTP Profile | Fifamoivoizana Ingress (24Gbps) | Fifamoivoizana mivoaka (24Gbps) | Fifamoivoizana roa tonta (24Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (amin'ny abs(max) offset) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (ny MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| Max offset | 36 ns | 33 ns | 53 ns |
Ireto tarehimarika manaraka ireto dia maneho ny halehiben'ny master offset sy ny mean path delay (MPD), eo ambanin'ny 16 ora maharitra 24 Gbps fitsapana fifamoivoizana roa tonta ho an'ny encapsulation PTP samihafa. Ny kisary ankavia amin'ireo tarehimarika ireo dia manondro ny mari-pamantarana PTP eo ambanin'ny encapsulation IPv4/UDP, raha ao amin'ny L2 (Ethernet manta) ny encapsulation hafatra PTP amin'ny grafika havanana. Ny fampisehoana andevo PTP4l dia mitovitovy amin'izany, ny haben'ny master offset ratsy indrindra dia 53 ns ary 45 ns ho an'ny IPv4/UDP sy L2 encapsulation. Ny fivilian-dàlana mahazatra amin'ny magnitude offset dia 4.49 ns ary 4.55 ns ho an'ny IPv4/UDP sy L2 encapsulation.
Ny haben'ny Master Offset
Ity sary manaraka ity dia mampiseho ny haben'ny master offset eo ambanin'ny 24 Gbps fifamoivoizana roa tonta, IPv4 (ankavia) ary L2 (ankavanana) encapsulation, G8275.1 Profile.
Fanemorana ny lalana (MPD)
Ity sary manaraka ity dia mampiseho ny fahatarana amin'ny alàlan'ny andevo PTP3000l mpampiantrano Intel FPGA PAC N4 eo ambanin'ny fifamoivoizana bidirectional 24 Gbps, IPv4 (ankavia) ary L2 (ankavanana) encapsulation, G8275.1 Profile.
Ny soatoavina tanteraka amin'ny MPD dia tsy famantarana mazava ny tsy fitovian'ny PTP, satria miankina amin'ny tariby lava, ny fahatarana ny lalan'ny angona sy ny sisa; Na izany aza, raha jerena ny fiovaovan'ny MPD ambany (2.381 ns sy 2.377 ns ho an'ny tranga IPv4 sy L2, tsirairay avy) dia miharihary fa ny kajy PTP MPD dia marina tsy tapaka amin'ny encapsulation roa. Izy io dia manamarina ny tsy fitoviana amin'ny fahombiazan'ny PTP manerana ny maody encapsulation. Ny fiovan'ny haavo amin'ny MPD kajy ao amin'ny kisary L2 (eo amin'ny sary etsy ambony, kisary havanana) dia vokatry ny fiantraikan'ny fifamoivoizana ampiharina. Voalohany, tsy miasa ny fantsona (MPD rms dia 55.3 ns), avy eo dia ampiharina ny fifamoivoizana miditra (dingana fanampiny faharoa, MPD rms dia 85.44 ns), arahin'ny fifamoivoizana mivoaka miaraka, ka miteraka MPD kajy 108.98 ns. Ireto tarehimarika manaraka ireto dia manarona ny halehiben'ny master offset sy ny MPD kajy amin'ny fitsapana fifamoivoizana bidirectional ampiharina amin'ny andevo PTP4l amin'ny fampiasana ny Intel FPGA PAC N3000 miaraka amin'ny mekanika T-TC, ary koa amin'ny iray hafa izay mampiasa ny Intel FPGA PACN3000 tsy misy TC fampiasa. Ny fitsapana T-TC Intel FPGA PAC N3000 (orange) dia manomboka amin'ny fotoana aotra, raha ny fitsapana PTP izay mampiasa ny tsy TC Intel FPGA PAC N3000 (manga) dia manomboka amin'ny T = 2300 segondra.
Ny haben'ny Master Offset
Ity tarehimarika manaraka ity dia mampiseho ny haben'ny master offset eo ambanin'ny fifamoivoizana Ingress (24 Gbps), miaraka amin'ny fanohanan'ny TTC sy tsy misy, G.8275.1 Profile.
Ao amin'ny sary etsy ambony, ny fampisehoana PTP an'ny TC-enabled Intel FPGA PAC N3000 eo ambany fifamoivoizana dia mitovy amin'ny tsy TC Intel FPGA PAC N3000 mandritra ny 2300 segondra voalohany. Ny fahombiazan'ny mekanika T-TC ao amin'ny Intel FPGA PAC N3000 dia asongadina ao amin'ny fizarana fitsapana (aorian'ny segondra faha-2300) izay ampiharana ny enta-mavesatry ny fifamoivoizana amin'ny fifandraisan'ny karatra roa. Toy izany koa amin'ny sary etsy ambany, ny kajy MPD dia voamarika mialoha sy aorian'ny fampiharana ny fifamoivoizana amin'ny fantsona. Ny fahombiazan'ny mekanika T-TC dia asongadina amin'ny fanonerana ny fotoana ipetrahan'ny fonosana izay ny fanerena ny fonosana amin'ny alàlan'ny lalana FPGA eo anelanelan'ny 25G sy 40G MACs.
Fanemorana ny lalana (MPD)
Ity sary manaraka ity dia mampiseho ny fahatarana amin'ny làlan'ny Intel FPGA PAC N3000 mpampiantrano PTP4l andevo eo ambanin'ny fifamoivoizana Ingress (24 Gbps), miaraka amin'ny fanohanan'ny T-TC, G.8275.1 Pro sy tsy misy.file.
Ireo tarehimarika ireo dia mampiseho ny algorithm servo an'ny andevo PTP4l, noho ny fanitsiana ny fotoana fonenan'ny TC, dia mahita fahasamihafana kely eo amin'ny kajy ny fahatarana ny lalana. Noho izany dia mihena ny fiantraikan'ny fiovaovan'ny fahatarana eo amin'ny tombantomban'ny master offset. Ity tabilao manaraka ity dia mitanisa famakafakana statistika momba ny fahombiazan'ny PTP, izay ahitana ny RMS sy ny fivilian-dàlana manara-penitra an'ny master offset, ny fivilian-dàlana mahazatra amin'ny fahatarana ny lalana, ary koa ny fanonerana lehibe indrindra ho an'ny Intel FPGA PAC N3000 miaraka amin'ny T- Fanohanana TC.
Antsipirihan'ny antontan'isa momba ny fahombiazan'ny PTP eo ambanin'ny fifamoivoizana
| Ingress Traffic (24Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 miaraka amin'ny T-TC | Intel FPGA PAC N3000 tsy misy T-TC |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (amin'ny abs(max) offset) | 3.65 ns | 15.5 ns |
| StdDev (ny MPD) | 1.79 ns | 18.1 ns |
| Max offset | 34 ns | 143 ns |
Fampitahana mivantana ny Intel FPGA PAC N3000 tohanan'ny TC amin'ny dikan-tsy TC
Mampiseho fa ny fahombiazan'ny PTP dia 4x hatramin'ny 6x ambany raha oharina amin'ny statistika
metrika (tranga ratsy indrindra, RMS na fivilian-dàlana manara-penitra an'ny master offset). Ny tranga ratsy indrindra
master offset ho an'ny G.8275.1 PTP configuration an'ny T-TC Intel FPGA PAC N3000 dia 34
ns eo ambanin'ny fepetra fifamoivoizana miditra amin'ny fetran'ny bandwidth fantsona (24.4Gbps).
lperf3 Fitsapana fifamoivoizana
Ity fizarana ity dia mamaritra ny fitsapana benchmarking fifamoivoizana iperf3 mba hanombanana bebe kokoa ny fahombiazan'ny PTP an'ny Intel FPGA PAC N3000. Ny fitaovana iperf3 dia nampiasaina mba haka tahaka ny toetry ny fifamoivoizana mavitrika. Ny topolojian'ny tambajotran'ny mari-pamantarana fifamoivoizana iperf3, aseho amin'ny sary etsy ambany, dia misy fifandraisana amin'ny mpizara roa, samy mampiasa karatra DUT (Intel FPGA PAC N3000 sy XXV710), amin'ny Cisco Nexus 93180YC FX switch. Ny switch Cisco dia miasa toy ny Clock Boundary (T-BC) eo anelanelan'ny andevo DUT PTP roa sy ny Calnex Paragon-NEO Grandmaster.
Topology tambajotra ho an'ny Intel FPGA PAC N3000 lperf3 Fitsapana fifamoivoizana
Ny famoahana PTP4l amin'ny mpampiantrano DUT tsirairay dia manome fandrefesana angon-drakitra momba ny fahombiazan'ny PTP ho an'ny fitaovana andevo tsirairay ao amin'ny setup (Intel FPGA PAC N3000 sy XXV710). Ho an'ny fitsapana fifamoivoizana iperf3, ireto fepetra manaraka ireto dia mihatra amin'ny grafika sy famakafakana zava-bita rehetra:
- 17 Gbps fitambaran'ny bandwidth ny fifamoivoizana (samy TCP sy UDP), na mivoaka na miditra na bidirectional amin'ny Intel FPGA PAC N3000.
- IPv4 encapsulation ny PTP fonosana, noho ny famerana ny fanamafisana ny Cisco Nexus 93180YC-FX switch.
- Ny tahan'ny fifanakalozana hafatra PTP dia voafetra ho 8 fonosana/segondra, noho ny famerana ny fanamafisana amin'ny Cisco Nexus 93180YC-FX switch.
perf3 Fitsapana Fifamoivoizana
Ity famakafakana manaraka ity dia mirakitra ny zava-bitan'ny karatra Intel FPGA PAC N3000 sy XXV710, izay samy miasa ho toy ny karatra interface tsara an'ny andevo PTP (T-TSC) Calnex Paragon NEO Grandmaster amin'ny alàlan'ny switch T-BC Cisco.
Ireto tarehimarika manaraka ireto dia mampiseho ny haben'ny master offset sy ny MPD rehefa mandeha ny fotoana ho an'ny fitsapana fifamoivoizana telo samihafa mampiasa ny Intel FPGA PAC N3000 miaraka amin'ny karatra T-TC sy XXV710. Amin'ireo karatra roa ireo, ny fifamoivoizana roa tonta dia manana fiantraikany lehibe indrindra amin'ny fampisehoana PTP4l. Maharitra 10 ora ny faharetan'ny fitiliana ny fifamoivoizana. Amin'ireto tarehimarika manaraka ireto, ny rambon'ny grafika dia manamarika teboka iray izay nijanonan'ny fifamoivoizana ary midina any amin'ny ambaratonga ambany ny haben'ny master offset PTP, noho ny fantsona tsy miasa.
Ny haben'ny Master Offset ho an'ny Intel FPGA PAC N3000
Ity sary manaraka ity dia mampiseho ny fahatarana ny lalana ho an'ny Intel FPGA PAC N3000 miaraka amin'ny T TC, eo ambanin'ny fidirana, fivoahana ary fifamoivoizana iperf3 roa tonta.
Mean Path Delay (MPD) ho an'ny Intel FPGA PAC N3000
Ity sary manaraka ity dia mampiseho ny fahatarana ny lalana ho an'ny Intel FPGA PAC N3000 miaraka amin'ny T TC, eo ambanin'ny fidirana, fivoahana ary fifamoivoizana iperf3 roa tonta.
Ny haben'ny Master Offset ho an'ny XXV710
Ity tarehimarika manaraka ity dia mampiseho ny haben'ny master offset ho an'ny XXV710, eo ambanin'ny fidirana, fivoahana ary fifamoivoizana iperf3 roa tonta.
Fanemorana ny lalana (MPD) ho an'ny XXV710
Ity sary manaraka ity dia mampiseho ny fahatarana antonony ho an'ny XXV710, eo ambanin'ny fidirana, fivoahana ary fifamoivoizana iperf3 roa tonta.
Mikasika ny fampisehoana Intel FPGA PAC N3000 PTP, dia ao anatin'ny 90 ns ny fanonerana lehibe indrindra amin'ny toe-javatra misy ny fifamoivoizana. Na dia eo ambanin'ny fepetra fifamoivoizana roa tonta aza, ny RMS an'ny Intel FPGA PAC N3000 master offset dia 5.6x tsara kokoa noho ny an'ny karatra XXV710.
| Intel FPGA PAC N3000 | Sary XXV710 | |||||
| Ingress Traffic10G | Egress Traffic 18G | Fifamoivoizana roa tonta18G | Ingress Traffic18G | Egress Traffic 10G | Fifamoivoizana roa tonta18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(amin'ny abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (ny MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Max offset | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
Marihina fa ny master offset an'ny Intel FPGA PAC N3000 dia manana fivilian-dàlana ambany kokoa,
farafahakeliny 5x latsaky ny karatra XXV710, dia midika fa ny PTP tombanana ny
Ny famantaranandro Grandmaster dia tsy dia saro-pady loatra amin'ny fiovaovan'ny tabataba na eo ambanin'ny fifamoivoizana ao amin'ny
Intel FPGA PAC N3000.
Raha ampitahaina amin'ny valin'ny fitsapana fifamoivoizana IXIA ao amin'ny pejy 5, ny halehiben'ny tranga ratsy indrindra
ny master offset miaraka amin'ny T-TC afaka Intel FPGA PAC N3000 dia miseho ambony kokoa. afa-tsy
ny fahasamihafan'ny topology tambajotra sy ny bandwidths fantsona, izany dia noho ny Intel
FPGA PAC N3000 nalaina tao ambanin'ny G.8275.1 PTP profile (16 Hz sync rate), raha
ny tahan'ny hafatra fampifanarahana amin'ity tranga ity dia voafetra amin'ny fonosana 8 isan-tsegondra.
Haben'ny fampitahana Master Offset
Ity sary manaraka ity dia mampiseho ny halehiben'ny fampitahana master offset amin'ny fifamoivoizana iperf3 roa tonta.
Fampitahana Mean Path Delay (MPD).
Ity sary manaraka ity dia mampiseho ny fampitahana antonony fahatarana eo amin'ny fifamoivoizana iperf3 roa tonta.
Ny fahombiazan'ny PTP tsara indrindra an'ny Intel FPGA PAC N3000, raha ampitahaina amin'ny karatra XXV710, dia tohanan'ny fivilian-dàlana miharihary ambony kokoa amin'ny fahatarana ny lalana (MPD) kajy ho an'ny XXV710 sy Intel FPGA PAC N3000 isaky ny fitsapana fifamoivoizana nokendrena, ho an'ny Ekampny fifamoivoizana iperf3 bidirectional. Aza miraharaha ny sanda miendrika ao amin'ny tranga MPD tsirairay, izay mety ho samy hafa noho ny antony maromaro, toy ny tariby Ethernet samihafa sy ny fahatarana fototra samihafa. Tsy hita ao amin'ny Intel FPGA PAC N710 ny tsy fitoviana hita sy ny fiakaran'ny sanda ho an'ny karatra XXV3000.
RMS amin'ny fampitahana Master Offset 8 misesy
Famaranana
Ny lalan'ny angon-drakitra FPGA eo anelanelan'ny QSFP28 (25G MAC) sy Intel XL710 (40G MAC) dia manampy fanerena packet miovaova izay misy fiantraikany amin'ny fahamarinan'ny PTP Slave. Manampy ny fanohanan'ny famantaranandro mangarahara (T-TC) ao amin'ny lojika malefaka FPGA an'ny Intel FPGA PAC N3000 dia manome onitra amin'ity fahelan'ny fonosana ity amin'ny famenoana ny ora fonenany ao amin'ny sehatry ny fanitsiana ireo hafatra PTP voafono. Ny valiny dia manamafy fa ny mekanika T-TC dia manatsara ny fahombiazan'ny andevo PTP4l.
Ary koa, ny valin'ny Fitsapana Fifamoivoizana IXIA ao amin'ny pejy 5 dia mampiseho fa ny fanohanan'ny T-TC amin'ny lalan'ny data FPGA dia mampitombo ny fahombiazan'ny PTP amin'ny 4x farafahakeliny, raha ampitahaina amin'ny Intel FPGA PAC N3000 tsy misy fanohanana T-TC. Ny Intel FPGA PAC N3000 miaraka amin'ny T-TC dia manolotra fanonerana lehibe indrindra amin'ny 53 ns eo ambanin'ny enta-mavesatry ny fifamoivoizana, fivoahana na bidirectional amin'ny fetran'ny fahafahan'ny fantsona (25 Gbps). Noho izany, miaraka amin'ny fanohanan'ny T-TC, ny fampisehoana Intel FPGA PAC N3000 PTP dia sady marina kokoa no tsy mora kokoa amin'ny fiovaovan'ny tabataba.
Ao amin'ny Test Lperf3 Traffic amin'ny pejy 10, ny fampisehoana PTP an'ny Intel FPGA PAC N3000 miaraka amin'ny T-TC dia ampitahaina amin'ny karatra XXV710. Ity fitsapana ity dia naka ny angon-drakitra PTP4l ho an'ny famantaranandro andevo roa eo ambanin'ny fifamoivoizana miditra na mivoaka izay mifanakalo eo amin'ireo mpampiantrano roa an'ny Intel FPGA PAC N3000 sy XXV710. Ny fanodinkodinam-pahefana ratsy indrindra hita ao amin'ny Intel FPGA PAC N3000 dia farafahakeliny 5x ambany noho ny karatra XXV710. Ary koa, ny fivilian-dàlana manara-penitra an'ireo offset voasambotra dia manaporofo ihany koa fa ny fanohanan'ny T-TC an'ny Intel FPGA PAC N3000 dia mamela ny fanatonana ny famantaranandron'ny Grandmaster.
Mba hanamarinana bebe kokoa ny fahombiazan'ny PTP an'ny Intel FPGA PAC N3000, ny safidy fitsapana mety dia ahitana:
- Fanamarinana amin'ny PTP pro samihafafiles sy ny tahan'ny hafatra ho an'ny rohy Ethernet mihoatra ny iray.
- Fanombanana ny Fitsapana Fifamoivoizana lperf3 amin'ny pejy 10 miaraka amin'ny fikandrana mandroso kokoa izay mamela ny tahan'ny hafatra PTP ambony kokoa.
- Fanombanana ny fampiasa T-SC sy ny fahamarinan'ny fotoana PTP eo ambanin'ny G.8273.2 Fitsapana mifanaraka.
Tantaran'ny fanavaozana antontan-taratasy ho an'ny fitsapana IEEE 1588 V2
| tahirin-kevitra Malagasy Bible | FIOVANA |
| 2020.05.30 | Famoahana voalohany. |
Documents / Loharano
 |
Intel FPGA Programmable Acceleration Card N3000 [pdf] Torolàlana ho an'ny mpampiasa FPGA Programmable Acceleration Card, N3000, Programmable Acceleration Card N3000, FPGA Programmable Acceleration Card N3000, FPGA, IEEE 1588 V2 Test |
