Cairt luathachaidh prògramaichte intel FPGA N3000 Stiùireadh Cleachdaiche

Ro-ràdh

Cùl-fhiosrachadh

Feumaidh Cairt Luathachaidh Prògramaichte Intel FPGA N3000 ann an lìonra ruigsinneachd rèidio brìgheil (vRAN) taic airson an IEEE1588v2 mar Phròtacal Ùine Precision (PTP) Cloc Tràillean Telecom (T-TSC) gus gnìomhan bathar-bog a chlàradh gu h-iomchaidh. Tha an Rianadair Intel Ethernet XL710 ann an Intel® FPGA PAC N3000 a’ toirt seachad taic IEEE1588v2. Ach, tha slighe dàta FPGA a’ toirt a-steach jitter a bheir buaidh air coileanadh PTP. Le bhith a’ cur cuairt gleoc follaiseach (T-TC) ris leigidh an Intel FPGA PAC N3000 dìoladh a dhèanamh airson an taobh a-staigh de FPGA agus lughdaichidh e buaidh an jitter, a leigeas leis an T-TSC tuairmse a dhèanamh air Àm Latha an Àrd-mhaighstir (ToD) gu h-èifeachdach.

Amas

Bidh na deuchainnean sin a’ dearbhadh cleachdadh Intel FPGA PAC N3000 mar an tràill IEEE1588v2 ann an Open Radio Access Network (O-RAN). Tha an sgrìobhainn seo a’ toirt cunntas air:

• Setup deuchainn
• Pròiseas dearbhaidh
• Measadh dèanadais air uidheamachd gleoc follaiseach ann an slighe FPGA Intel FPGA PAC N3000
• Coileanadh PTP den Intel FPGA PAC N3000 Tha coileanadh an Intel FPGA PAC N3000 a’ toirt taic don ghleoc follaiseach
  an coimeas ris an Intel FPGA PAC N3000 às aonais gleoc follaiseach a bharrachd air le cairt Ethernet XXV710 eile fo dhiofar shuidheachaidhean trafaic agus rèiteachadh PTP.

Feartan agus crìochan

Tha na feartan agus na crìochan dearbhaidh airson taic Intel FPGA PAC N3000 IEEE1588v2 mar a leanas:

• Stack bathar-bog air a chleachdadh: Pròiseact Linux PTP (PTP4l)
• A’ toirt taic don telecom pro a leanasfiles:
  •  1588v2 (àbhaisteach)
  • G.8265.1
  • G.8275.1
• A’ toirt taic do ghleoc tràillean PTP dà-cheum.

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor a rèir mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean agus seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean. * Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.

• A’ toirt taic do mhodh multicast deireadh-gu-deireadh.
• A ’toirt taic do tricead iomlaid teachdaireachd PTP suas gu 128 Hz.
  • Tha seo na chuingealachadh air a’ phlana dearbhaidh agus Grandmaster fastaidh. Dh’ fhaodadh gum bi rèiteachadh PTP nas àirde na pacaidean 128 gach diog airson teachdaireachdan PTP comasach.
• Mar thoradh air crìochan an tionndadh Cisco * Nexus * 93180YC-FX a chaidh a chleachdadh anns an t-suidheachadh dearbhaidh, tha na toraidhean coileanaidh fo chumhachan trafaic iperf3 a ’toirt iomradh air ìre iomlaid teachdaireachd PTP de 8 Hz.
• Taic cruinneachaidh:
  • Còmhdhail thairis air L2 (Ethernet amh) agus L3 (UDP/IPv4/IPv6)
    Thoir an aire: Anns an sgrìobhainn seo, bidh a h-uile toradh a’ cleachdadh aon cheangal Ethernet 25Gbps.

Innealan agus Tionndaidhean Driver

Innealan	Tionndadh
BIOS	Bòrd frithealaiche Intel S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Pasgan leasachaidh plèana dàta (DPDK)	18.08
Intel C compiler	19.0.3
Dràibhear Intel XL710 (dràibhear i40e)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Inneal-lìonaidh Netsniff-ng 0.6.6

 Deuchainn Trafaig IXIA

Bidh a’ chiad sheata de shlatan-tomhais coileanaidh PTP airson Intel FPGA PAC N3000 a’ cleachdadh fuasgladh IXIA * airson deuchainn gèillidh lìonra agus PTP. Tha bogsa chassis IXIA XGS2 a’ toirt a-steach cairt IXIA 40 PORT NOVUS-R100GE8Q28 agus IxExplorer a bheir seachad eadar-aghaidh grafaigeach airson Grandmaster PTP brìgheil a stèidheachadh don DUT (Intel FPGA PAC N3000) thairis air aon cheangal Ethernet dìreach 25 Gbps. Tha an diagram bloca gu h-ìosal a’ sealltainn an topology deuchainn cuimsichte airson slatan-tomhais stèidhichte air IXIA. Bidh na toraidhean gu lèir a’ cleachdadh trafaic a ghineadh IXIA airson na deuchainnean trafaic a-steach agus a’ cleachdadh an inneal trafgen air aoigheachd Intel FPGA PAC N3000 airson na deuchainnean trafaic a-mach, far a bheil an stiùireadh a-steach no a-mach an-còmhnaidh bho shealladh an DUT (Intel FPGA PAC N3000 ) aoigheachd. Anns gach cùis, is e an ìre trafaic cuibheasach 24 Gbps. Tha an suidheachadh deuchainn seo a’ toirt seachad caractar bun-loidhne de choileanadh PTP de Intel FPGA PAC N3000 leis an uidheamachd T-TC air a chomasachadh, a bharrachd air a bhith ga choimeas ris an ìomhaigh factaraidh neo-TC Intel FPGA PAC N3000 fon ITU-T G.8275.1 PTP profile.

Topology airson Deuchainnean trafaic Intel FPGA PAC N3000 fo IXIA Virtual Grandmaster

Toradh Deuchainn Trafaic IXIA

Tha an sgrùdadh a leanas a’ glacadh coileanadh PTP an Intel FPGA PAC N3000 le comas TC fo chumhachan trafaic a-steach is a-mach. Anns an earrainn seo, tha am PTP profile Chaidh gabhail ri G.8275.1 airson a h-uile deuchainn trafaic agus cruinneachadh dàta.

Meud Master Offset

Tha am figear a leanas a’ sealltainn meud a’ phrìomh chothromachadh a chunnaic an neach-dèiligidh tràillean PTP4l den aoigh Intel FPGA PAC N3000 mar ghnìomh de dh’ ùine a chaidh seachad fo thrafaig a-steach, dol a-mach agus trafaic dà-thaobhach (tro-chur cuibheasach de 24.4Gbps).

Dàil Meadhanach Slighe (MPD)

Tha am figear a leanas a 'sealltainn an dàil slighe cuibheasach, mar a chaidh a thomhas leis an tràill PTP4 a bhios a' cleachdadh Intel FPGA PAC N3000 mar chairt eadar-aghaidh lìonra, airson an aon deuchainn ris an fhigear gu h-àrd. Is e fad iomlan gach aon de na trì deuchainnean trafaic co-dhiù 16 uairean.

Tha an clàr a leanas a’ liostadh mion-sgrùdadh staitistigeil air na trì deuchainnean trafaic. Fo eallach trafaic faisg air comas an t-seanail, bidh an tràill PTP4l a bhios a’ cleachdadh an Intel FPGA PAC N3000 a’ cumail suas an ìre aige gu àrd-mhaighstir brìgheil an IXIA taobh a-staigh 53 ns airson a h-uile deuchainn trafaic. A bharrachd air an sin, tha an claonadh àbhaisteach de mheudachd prìomh chothromachadh nas ìsle na 5 ns.

Mion-fhiosrachadh staitistigeil air coileanadh PTP

G.8275.1 PTP Profile	Trafaig a-steach (24Gbps)	Trafaic Egress (24Gbps)	Trafaic dà-thaobhach (24Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (de abs (max) air a chothromachadh)	3.68 ns	3.78 ns	4.5 ns
StdDev (à MPD)	1.78 ns	2.1 ns	2.38 ns
Max dheth	36 ns	33 ns	53 ns

 

Tha na figearan a leanas a’ riochdachadh meud a’ phrìomh chothromachadh agus an dàil slighe cuibheasach (MPD), fo dheuchainn trafaic dà-thaobhach 16-uair a dh’ fhaid 24 Gbps airson diofar chuimsean PTP. Tha na grafaichean clì anns na h-àireamhan sin a’ toirt iomradh air slatan-tomhais PTP fo chuartachadh IPv4 / UDP, fhad ‘s a tha cuairteachadh teachdaireachdan PTP de na grafaichean ceart ann an L2 (Ethernet amh). Tha coileanadh tràillean PTP4l gu math coltach, is e an ìre as miosa de chothromachadh 53 ns agus 45 ns airson cuairteachadh IPv4/UDP agus L2, fa leth. Is e an claonadh àbhaisteach den chothromachadh meud 4.49 ns agus 4.55 ns airson cuairteachadh IPv4 / UDP agus L2, fa leth.

Meud Master Offset

Tha am figear a leanas a’ sealltainn meud a’ phrìomh chothromachadh fo thrafaig dà-thaobhach 24 Gbps, cuairteachadh IPv4 (clì) agus L2 (deas), G8275.1 Profile.

Dàil Meadhanach Slighe (MPD)

Tha am figear a leanas a’ sealltainn an dàil slighe cuibheasach de thràill aoigheachd PTP3000l Intel FPGA PAC N4 fo thrafaig dà-thaobhach 24 Gbps, cuairteachadh IPv4 (clì) agus L2 (deas), G8275.1 Profile.

Chan eil luachan iomlan an MPD na chomharra soilleir air cunbhalachd PTP, leis gu bheil e an urra ri càbaill faid, latency slighe dàta agus mar sin air adhart; ge-tà, le bhith a’ coimhead air na caochlaidhean MPD ìosal (2.381 ns agus 2.377 ns airson cùis IPv4 agus L2, fa leth) ga dhèanamh follaiseach gu bheil an àireamhachadh PTP MPD gu cunbhalach ceart thar an dà chuartachadh. Bidh e a’ dearbhadh cunbhalachd dèanadais PTP thar gach modh cuairteachaidh. Tha an atharrachadh ìre anns an MPD àireamhaichte sa ghraf L2 (san fhigear gu h-àrd, graf deas) mar thoradh air buaidh mean air mhean an trafaic gnìomhaichte. An toiseach, tha an sianal leisg (MPD rms is 55.3 ns), an uairsin thèid trafaic a-steach a chuir an sàs (an dàrna ceum mean air mhean, is e MPD rms 85.44 ns), agus an uairsin trafaic a-mach aig an aon àm, a’ leantainn gu MPD àireamhaichte de 108.98 ns. Tha na figearan a leanas a’ dol thairis air meud a’ phrìomh chothromachadh agus an MPD àireamhaichte den deuchainn trafaic dà-thaobhach air a chuir an sàs an dà chuid do thràill PTP4l a’ cleachdadh inneal Intel FPGA PAC N3000 le T-TC, a bharrachd air fear eile a bhios a’ cleachdadh an Intel FPGA PACN3000 às aonais TC. comas-gnìomh. Bidh na deuchainnean T-TC Intel FPGA PAC N3000 (orains) a ’tòiseachadh bho neoni ùine, fhad‘ s a bhios an deuchainn PTP a bhios a ’cleachdadh Intel FPGA PAC N3000 (gorm) neo-TC a’ tòiseachadh timcheall air T = 2300 diogan.

Meud Master Offset

Tha am figear a leanas a’ sealltainn meud a’ phrìomh chothromachadh fo thrafaig Ingress (24 Gbps), le agus às aonais taic TTC, G.8275.1 Profile.

Anns an fhigear gu h-àrd, tha coileanadh PTP an Intel FPGA PAC N3000 le comas TC fo thrafaig coltach ris an Intel FPGA PAC N3000 neo-TC airson a ’chiad 2300 diogan. Tha èifeachdas an uidheamachd T-TC ann an Intel FPGA PAC N3000 air a shoilleireachadh anns an roinn deuchainn (às deidh an 2300mh diog) far a bheil luchd trafaic co-ionann air a chuir air eadar-aghaidh an dà chairt. San aon dòigh anns an fhigear gu h-ìosal, thathas a’ cumail sùil air àireamhachadh MPD ro agus às deidh an trafaic a chuir a-steach air an t-sianal. Tha èifeachdas an uidheamachd T-TC air a shoilleireachadh ann a bhith a’ dèanamh dìoladh airson ùine còmhnaidh nam pacaidean a tha mar latency pacaid tro shlighe FPGA eadar an 25G agus na 40G MAC.

Dàil Meadhanach Slighe (MPD)

Tha am figear a leanas a’ sealltainn an dàil slighe cuibheasach aig tràill aoigheachd PTP3000l Intel FPGA PAC N4 fo thrafaig Ingress (24 Gbps), le agus às aonais taic T-TC, G.8275.1 Profile.

Tha na figearan seo a 'sealltainn algairim servo tràill PTP4l, mar thoradh air ceartachadh ùine còmhnaidh an TC, tha sinn a' faicinn eadar-dhealachaidhean beaga ann an àireamhachadh cuibheasachd dàil slighe. Mar sin, tha buaidh nan caochlaidhean dàil air a’ phrìomh tuairmse air a lughdachadh. Tha an clàr a leanas a’ liostadh mion-sgrùdadh staitistigeil air coileanadh PTP, a tha a’ toirt a-steach an RMS agus claonadh àbhaisteach a’ phrìomh chothromachadh, claonadh àbhaisteach den dàil cuibheasach slighe, a bharrachd air prìomh chothromachadh airson an Intel FPGA PAC N3000 le agus às aonais T- Taic TC.

Mion-fhiosrachadh staitistigeil air coileanadh PTP fo thrafaig Ingress

Trafaic a-steach (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 le T-TC	Intel FPGA PAC N3000 às aonais T-TC
RMS	6.34 ns	40.5 ns
StdDev (de abs (max) air a chothromachadh)	3.65 ns	15.5 ns
StdDev (à MPD)	1.79 ns	18.1 ns
Max dheth	34 ns	143 ns

Dèan coimeas dìreach eadar Intel FPGA PAC N3000 le taic TC agus an dreach neo-TC
A’ sealltainn gu bheil coileanadh PTP 4x gu 6x nas ìsle a thaobh gin de na staitistig
meatrach (an cùis as miosa, RMS no claonadh àbhaisteach de phrìomh chothromachadh). A 'chùis as miosa
Is e prìomh chothromachadh airson rèiteachadh G.8275.1 PTP de T-TC Intel FPGA PAC N3000 34
ns fo chumhachan trafaic a-steach aig crìoch leud-bann an t-seanail (24.4Gbps).

Deuchainn trafaic lperf3

Tha an roinn seo a’ toirt cunntas air deuchainn slat-tomhais trafaic iperf3 gus tuilleadh measadh a dhèanamh air coileanadh PTP an Intel FPGA PAC N3000. Chaidh an inneal iperf3 a chleachdadh gus atharrais air suidheachaidhean trafaic gnìomhach. Tha topology lìonra nan comharran trafaic iperf3, a chithear san fhigear gu h-ìosal, a’ toirt a-steach ceangal dà fhrithealaiche, gach fear a’ cleachdadh cairt DUT (Intel FPGA PAC N3000 agus XXV710), gu tionndadh Cisco Nexus 93180YC FX. Tha an tionndadh Cisco ag obair mar Chloc Crìochan (T-BC) eadar an dà thràill DUT PTP agus Grandmaster Calnex Paragon-NEO.

Topology lìonra airson deuchainn trafaic Intel FPGA PAC N3000 lperf3

Bidh an toradh PTP4l air gach aon de na h-aoighean DUT a’ toirt seachad tomhas dàta de choileanadh PTP airson gach inneal tràillean san stèidheachadh (Intel FPGA PAC N3000 agus XXV710). Airson deuchainn trafaic iperf3, tha na cumhaichean agus na rèiteachaidhean a leanas a’ buntainn ris a h-uile graf agus mion-sgrùdadh coileanaidh:

• 17 Gbps leud-bann trafaic iomlan (an dà chuid TCP agus UDP), an dàrna cuid a’ dol a-mach no a-steach no dà-thaobhach gu Intel FPGA PAC N3000.
• Gabhail a-steach IPv4 de phasgan PTP, mar thoradh air cuingealachadh rèiteachaidh air tionndadh Cisco Nexus 93180YC-FX.
• Ìre iomlaid teachdaireachd PTP cuibhrichte gu 8 pacaidean / diog, mar thoradh air cuingealachadh rèiteachaidh air tionndadh Cisco Nexus 93180YC-FX.

perf3 Toradh Deuchainn Trafaic

Tha an sgrùdadh a leanas a’ glacadh coileanadh cairt Intel FPGA PAC N3000 agus XXV710, an dà chuid ag obair aig an aon àm mar chairt eadar-aghaidh lìonra de thràillean PTP (T-TSC) Grandmaster Calnex Paragon NEO tro suidse T-BC Cisco.

Tha na figearan a leanas a’ sealltainn meud prìomh chothromachadh agus MPD thar ùine airson trì deuchainnean trafaic eadar-dhealaichte a’ cleachdadh an Intel FPGA PAC N3000 le cairt T-TC agus XXV710. Anns an dà chairt, tha a’ bhuaidh as motha aig trafaic dà-thaobhach air coileanadh PTP4l. Tha fad nan deuchainnean trafaic 10 uairean a thìde. Anns na figearan a leanas, tha earball a’ ghraf a’ comharrachadh àm ann an àm far a bheil an trafaic a’ stad agus gu bheil meud an àrdachaidh PTP a’ dol sìos gu na h-ìrean ìosal aige, mar thoradh air an t-sianal leisg.

Meud Master Offset airson Intel FPGA PAC N3000

Tha am figear a leanas a’ sealltainn an dàil slighe cuibheasach airson Intel FPGA PAC N3000 le T TC, fo thrafaig a-steach, a-mach agus dà-thaobhach iperf3.

Dàil Meadhanach Slighe (MPD) airson Intel FPGA PAC N3000

Tha am figear a leanas a’ sealltainn an dàil slighe cuibheasach airson Intel FPGA PAC N3000 le T TC, fo thrafaig a-steach, a-mach agus dà-thaobhach iperf3.

Meud Master Offset airson XXV710

Tha am figear a leanas a’ sealltainn meud a’ phrìomh chothromachadh airson XXV710, fo thrafaig a-steach, dol a-mach agus dà-thaobhach iperf3.

Dàil Meadhanach Slighe (MPD) airson XXV710

Tha am figear a leanas a’ sealltainn an dàil slighe cuibheasach airson XXV710, fo thrafaig a-steach, a-mach agus dà-thaobhach iperf3.

A thaobh coileanadh Intel FPGA PAC N3000 PTP, tha am maighstir as miosa air a chothromachadh fo staid trafaic sam bith taobh a-staigh 90 ns. Fhad ‘s a tha e fo na h-aon chumhachan trafaic dà-thaobhach, tha an RMS de mhaighstir Intel FPGA PAC N3000 5.6x nas fheàrr na am fear de chairt XXV710.

	Intel FPGA PAC N3000			Cairt XXV710
	Trafaig a-steach10g	Trafaic Egress 18G	Trafaig dà-thaobhach18g	Trafaig a-steach18g	Trafaic Egress 10G	Trafaig dà-thaobhach18g
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev (de abs (max) air a chothromachadh)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (à MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Max dheth	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Gu sònraichte, tha claonadh àbhaisteach nas ìsle aig prìomh chothromachadh an Intel FPGA PAC N3000,
co-dhiù 5x nas lugha na a’ chairt XXV710, a’ comharrachadh gu bheil tuairmse PTP den
Chan eil gleoc grandmaster cho mothachail air atharrachaidhean latency no fuaim fo thrafaig anns an
Intel FPGA PAC N3000.
An coimeas ri Toradh Deuchainn Trafaic IXIA air duilleag 5, tha an ìre as miosa de
tha am prìomh chothromachadh le Intel FPGA PAC N3000 le comas T-TC a’ nochdadh nas àirde. A bharrachd air sin
na h-eadar-dhealachaidhean ann an topology lìonra agus leud-bann seanail, tha seo mar thoradh air an Intel
FPGA PAC N3000 ga ghlacadh fo G.8275.1 PTP profile (ìre sioncranachaidh 16 Hz), fhad ‘s a tha
tha an ìre teachdaireachd sioncranachaidh sa chùis seo air a chuingealachadh aig 8 pacaidean san diog.

Meud Coimeas Master Offset

Tha am figear a leanas a’ sealltainn meud coimeas prìomh chothromachadh fo thrafaig dà-thaobhach iperf3.

Coimeas Dàil Meadhanach Slighe (MPD).

Tha am figear a leanas a’ sealltainn coimeas dàil slighe cuibheasach fo thrafaig dà-thaobhach iperf3.

Tha coileanadh PTP nas fheàrr an Intel FPGA PAC N3000, an taca ri cairt XXV710, cuideachd a’ faighinn taic bhon ghluasad a tha follaiseach nas àirde den dàil slighe cuibheasach àireamhaichte (MPD) airson XXV710 agus Intel FPGA PAC N3000 anns gach deuchainn trafaic cuimsichte, airson example trafaig iperf3 dà-thaobhach. Na seachain an luach cuibheasach anns gach cùis MPD, a dh’ fhaodadh a bhith eadar-dhealaichte air sgàth grunn adhbharan, leithid càbaill Ethernet eadar-dhealaichte agus latency bunaiteach eadar-dhealaichte. Chan eil an eadar-dhealachadh agus an spìc ann an luachan airson cairt XXV710 an làthair anns an Intel FPGA PAC N3000.

RMS de 8 Coimeas Offset Maighstir leantainneach

Co-dhùnadh

Tha an t-slighe dàta FPGA eadar QSFP28 (25G MAC) agus Intel XL710 (40G MAC) a’ cur ri latency pacaid caochlaideach a bheir buaidh air cruinneas tuairmseach an Tràill PTP. Le bhith a’ cur ris an taic Transparent Clock (T-TC) ann an loidsig bog FPGA de Intel FPGA PAC N3000 a’ toirt seachad airgead-dìolaidh airson a’ phacaid seo le bhith a’ cur ris an ùine còmhnaidh aige ann an raon ceartachaidh teachdaireachdan PTP dùinte. Tha na toraidhean a’ dearbhadh gu bheil an t-inneal T-TC a’ leasachadh coileanadh neo-mhearachdachd an tràill PTP4l.

Cuideachd, tha Toradh Deuchainn Trafaic IXIA air duilleag 5 a’ sealltainn gu bheil taic T-TC ann an slighe dàta FPGA ag àrdachadh coileanadh PTP le co-dhiù 4x, an taca ri Intel FPGA PAC N3000 às aonais taic T-TC. Tha an Intel FPGA PAC N3000 le T-TC a ’toirt a-steach am prìomh chothromachadh as miosa de 53 ns fo luchdan trafaic a-steach, a-mach no dà-thaobhach aig ìre comas seanail (25 Gbps). Mar sin, le taic T-TC, tha coileanadh Intel FPGA PAC N3000 PTP an dà chuid nas cruinne agus nas buailtiche do dh’ atharrachaidhean fuaim.

Ann an Deuchainn Trafaic lperf3 air duilleag 10, tha coileanadh PTP an Intel FPGA PAC N3000 le T-TC air a chomasachadh an coimeas ri cairt XXV710. Ghlac an deuchainn seo an dàta PTP4l airson an dà chuid clocaichean thràillean fo thrafaig a-steach no a-mach a tha air an iomlaid eadar an dà aoigh de chairt Intel FPGA PAC N3000 agus XXV710. Tha am prìomh chothromachadh as miosa a chaidh fhaicinn anns an Intel FPGA PAC N3000 co-dhiù 5x nas ìsle na cairt XXV710. Cuideachd, tha an claonadh àbhaisteach de na h-innealan a chaidh a ghlacadh cuideachd a 'dearbhadh gu bheil taic T-TC de Intel FPGA PAC N3000 a' ceadachadh tuairmse nas sìmplidh a dhèanamh air cloc an Grandmaster.

Gus coileanadh PTP Intel FPGA PAC N3000 a dhearbhadh tuilleadh, tha na roghainnean deuchainn a dh’ fhaodadh a bhith a ’toirt a-steach:

• Dearbhadh fo dhiofar PTP profiles agus ìrean teachdaireachd airson barrachd air aon cheangal Ethernet.
• Luachadh air Deuchainn Trafaic lperf3 air duilleag 10 le tionndadh nas adhartaiche a leigeas le ìrean teachdaireachd PTP nas àirde.
• Luachadh air gnìomhachd T-SC agus a chruinneas ùine PTP fo G.8273.2 Deuchainn Co-chòrdaidh.

Eachdraidh Ath-sgrùdadh Sgrìobhainn airson Deuchainn IEEE 1588 V2

 

Sgrìobhainn Tionndadh	Atharrachaidhean
2020.05.30	Sgaoileadh tùsail.

 

Sgrìobhainnean/Goireasan

Cairt luathachaidh prògramaichte intel FPGA N3000 [pdfStiùireadh Cleachdaiche Cairt Luathachaidh Prògramaichte FPGA, N3000, Cairt Luathachaidh Prògramaichte N3000, Cairt Luathachaidh Prògramaichte FPGA N3000, FPGA, Deuchainn IEEE 1588 V2

Iomraidhean

• Leabhar-làimhe cleachdaiche