SmartFusion2 MSS
Ffurfweddiad Rheolydd DDR
Libero SoC v11.6 ac yn ddiweddarach 

Rhagymadrodd

Mae gan y SmartFusion2 MSS reolwr DDR wedi'i fewnosod. Bwriad y rheolydd DDR hwn yw rheoli cof DDR oddi ar y sglodion. Gellir cyrchu'r rheolydd MDDR o'r MSS yn ogystal ag o ffabrig FPGA. Yn ogystal, gellir osgoi'r rheolydd DDR hefyd, gan ddarparu rhyngwyneb ychwanegol i ffabrig FPGA (Modd Rheolydd Meddal (SMC)).
I ffurfweddu'r rheolydd MSS DDR yn llawn, rhaid i chi:

1. Dewiswch y llwybr data gan ddefnyddio'r Cyflunydd MDDR.
2. Gosodwch y gwerthoedd cofrestr ar gyfer cofrestri rheolyddion DDR.
3. Dewiswch amleddau cloc cof DDR a chymhareb cloc ffabrig FPGA i MDDR (os oes angen) gan ddefnyddio Ffurfweddydd MSS CCC.
4. Cysylltwch ryngwyneb cyfluniad APB y rheolydd fel y'i diffinnir gan y datrysiad Cychwynnol Ymylol. Ar gyfer y cylchedwaith Cychwyn MDDR a adeiladwyd gan System Builder, cyfeiriwch at y “Llwybr Ffurfweddu MSS DDR” ar dudalen 13 a Ffigur 2-7.
   Gallwch hefyd adeiladu eich cylchedwaith cychwyn eich hun gan ddefnyddio Cychwynnol Ymylol arunig (nid gan System Builder). Cyfeiriwch at Ganllaw Defnyddiwr Cychwynnol Ymylol Arunig SmartFusion2.

Ffurfweddwr MDDR

Defnyddir y Cyflunydd MDDR i ffurfweddu'r llwybr data cyffredinol a'r Paramedrau Cof DDR allanol ar gyfer y rheolydd MSS DDR.

Mae'r tab Cyffredinol yn gosod eich gosodiadau Cof a Rhyngwyneb Ffabrig (Ffigur 1-1).
Gosodiadau Cof
Rhowch Amser Gosod Cof DDR. Dyma'r amser sydd ei angen ar y cof DDR i gychwyn. Y gwerth diofyn yw 200 ni. Cyfeiriwch at eich Taflen Ddata Cof DDR i gael y gwerth cywir i'w nodi.
Defnyddiwch Gosodiadau Cof i ffurfweddu'ch opsiynau cof yn yr MDDR.

• Math Cof - LPDDR, DDR2, neu DDR3
• Lled Data - 32-did, 16-did neu 8-did
• SECDED Galluogwyd ECC – YMLAEN neu DIFFODD
• Cynllun Cyflafareddu - Math-0, Math -1, Math-2, Math-3
• ID Blaenoriaeth Uchaf - Mae gwerthoedd dilys o 0 i 15
• Lled Cyfeiriad (darnau) - Cyfeiriwch at eich Taflen Ddata Cof DDR am nifer y darnau cyfeiriad rhes, banc a cholofn ar gyfer y cof LPDDR/DDR2/DDR3 rydych chi'n ei ddefnyddio. dewiswch y ddewislen tynnu i lawr i ddewis y gwerth cywir ar gyfer rhesi/banciau/colofnau yn unol â thaflen ddata'r cof LPDDR/DDR2/DDR3.

Nodyn: Mae'r rhif yn y rhestr tynnu i lawr yn cyfeirio at nifer y didau Cyfeiriad, nid y nifer absoliwt o resi/banciau/colofnau. Am gynample, os oes gan eich cof DDR 4 banc, dewiswch 2 (2 ²=4) ar gyfer banciau. Os oes gan eich cof DDR 8 banc, dewiswch 3 (2³ = 8) ar gyfer banciau.

Gosodiadau Rhyngwyneb Ffabrig
Yn ddiofyn, mae'r prosesydd Cortex-M3 caled wedi'i sefydlu i gael mynediad i'r Rheolydd DDR. Gallwch hefyd ganiatáu i Feistr ffabrig gael mynediad i'r Rheolydd DDR trwy alluogi'r blwch ticio Gosodiad Rhyngwyneb Ffabrig. Yn yr achos hwn, gallwch ddewis un o'r opsiynau canlynol:

• Defnyddiwch Ryngwyneb AXI - Mae'r Meistr ffabrig yn cyrchu'r Rheolydd DDR trwy ryngwyneb AXI 64-bit.
• Defnyddiwch Ryngwyneb AHBLite Sengl - Mae'r Meistr ffabrig yn cyrchu'r Rheolydd DDR trwy un rhyngwyneb AHB 32-did.
• Defnyddiwch ddau ryngwyneb AHBLite - Mae dau Feistr ffabrig yn cyrchu'r Rheolydd DDR gan ddefnyddio dau ryngwyneb AHB 32-did.
  Y cyfluniad view (Ffigur 1-1) yn diweddaru yn ôl eich dewis Rhyngwyneb Ffabrig.

Cryfder Gyrru I/O (DDR2 a DDR3 yn unig)
Dewiswch un o'r cryfderau gyriant canlynol ar gyfer eich DDR I/Os:

• Cryfder Gyrru Hanner
•  Cryfder Gyriant Llawn

Mae Libero SoC yn gosod y Safon DDR I/O ar gyfer eich system MDDR yn seiliedig ar eich math Cof DDR a Chryfder Gyriant I/O (fel y dangosir yn Tab le 1-1).
Tabl 1-1 • Cryfder Gyriant I/O a Math Cof DDR

Math Cof DDR	Gyriant Hanner Cryfder	Gyriant Cryfder Llawn
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Safon IO (LPDDR yn unig)
Dewiswch un o'r opsiynau canlynol:

• LVCMOS18 (Pŵer Isaf) ar gyfer safon LVCMOS 1.8V IO. Defnyddir mewn cymwysiadau LPDDR1 nodweddiadol.
• Nodyn LPDDRI: Cyn i chi ddewis y safon hon, gwnewch yn siŵr bod eich bwrdd yn cefnogi'r safon hon. Rhaid i chi ddefnyddio'r opsiwn hwn wrth dargedu'r byrddau M2S-EVAL-KIT neu SF2-STARTER-KIT. Mae safonau LPDDRI IO yn mynnu bod gwrthydd IMP_CALIB yn cael ei osod ar y bwrdd.

Graddnodi IO (LPDDR yn unig)
Dewiswch un o'r opsiynau canlynol wrth ddefnyddio safon LVCMOS18 IO:

• On
• Wedi diffodd (nodweddiadol)

Mae graddnodi ON ac OFF yn ddewisol yn rheoli'r defnydd o bloc graddnodi IO sy'n calibro'r gyrwyr IO i wrthydd allanol. Pan fydd OFF, mae'r ddyfais yn defnyddio addasiad gyrrwr IO rhagosodedig.
Pan YMLAEN, mae hyn yn gofyn am osod gwrthydd IMP_CALIB 150-ohm ar y PCB.
Defnyddir hwn i raddnodi'r IO i nodweddion PCB. Fodd bynnag, pan gaiff ei osod i ON, mae angen gosod gwrthydd neu ni fydd y rheolydd cof yn cychwyn.
Am ragor o wybodaeth, cyfeiriwch at Gais Canllawiau Dylunio Bwrdd AC393-SmartFusion2 ac IGLOO2
Nodyn a Chanllaw Defnyddiwr Rhyngwynebau DDR Cyflymder Uchel SmartFusion2 SoC FPGA.

Ffurfweddiad Rheolydd MDDR

Pan fyddwch chi'n defnyddio'r Rheolydd DDR MSS i gyrchu Cof DDR allanol, rhaid ffurfweddu'r Rheolydd DDR ar amser rhedeg. Gwneir hyn trwy ysgrifennu data cyfluniad i gofrestrau cyfluniad rheolydd DDR pwrpasol. Mae'r data cyfluniad hwn yn dibynnu ar nodweddion y cof DDR allanol a'ch cais. Mae'r adran hon yn disgrifio sut i nodi'r paramedrau cyfluniad hyn yn y ffurfweddydd rheolydd MSS DDR a sut mae'r data cyfluniad yn cael ei reoli fel rhan o'r datrysiad Cychwynnol Ymylol cyffredinol.

Cofrestrau Rheoli MSS DDR
Mae gan y Rheolwr MSS DDR set o gofrestrau y mae angen eu ffurfweddu ar amser rhedeg. Mae'r gwerthoedd cyfluniad ar gyfer y cofrestrau hyn yn cynrychioli paramedrau gwahanol, megis modd DDR, lled PHY, modd byrstio, ac ECC. I gael manylion cyflawn am gofrestrau cyfluniad rheolydd DDR, cyfeiriwch at Ganllaw Defnyddiwr Rhyngwynebau DDR Cyflymder Uchel SmartFusion2 SoC FPGA.
Ffurfweddiad Cofrestrau MDDR
Defnyddiwch y tabiau Cychwyn Cof (Ffigur 2-1, Ffigur 2-2, a Ffigur 2-3) ac Amseru Cof (Ffigur 2-4) i nodi paramedrau sy'n cyfateb i'ch Cof DDR a'ch cymhwysiad. Mae gwerthoedd a roddwch yn y tabiau hyn yn cael eu trosi'n awtomatig i'r gwerthoedd cofrestr priodol. Pan fyddwch yn clicio ar baramedr penodol, disgrifir ei gofrestr gyfatebol ym mhaen Disgrifiad y Gofrestr (rhan isaf yn Ffigur 1-1 ar dudalen 4).
Cychwyn Cof
Mae'r tab Cychwyn Cof yn caniatáu ichi ffurfweddu'r ffyrdd rydych chi am i'ch atgofion LPDDR/DDR2/DDR3 gael eu cychwyn. Mae'r ddewislen a'r opsiynau sydd ar gael yn y tab Cychwyn Cof yn amrywio yn ôl y math o gof DDR (LPDDR/DDR2/DDR3) rydych chi'n ei ddefnyddio. Cyfeiriwch at eich Taflen Ddata Cof DDR pan fyddwch chi'n ffurfweddu'r opsiynau. Pan fyddwch yn newid neu'n nodi gwerth, mae'r cwarel Disgrifiad o'r Gofrestr yn rhoi enw'r gofrestr a gwerth y gofrestr sy'n cael ei ddiweddaru i chi. Mae gwerthoedd annilys yn cael eu nodi fel rhybuddion. Mae Ffigur 2-1, Ffigur 2-2, a Ffigur 2-3 yn dangos y tab Cychwyn ar gyfer LPDDR, DDR2 a DDR3, yn y drefn honno.

• Modd Amseru - Dewiswch fodd Amseru 1T neu 2T. Yn 1T (y modd rhagosodedig), gall y rheolydd DDR gyhoeddi gorchymyn newydd ar bob cylch cloc. Yn y modd amseru 2T, mae'r rheolydd DDR yn dal y cyfeiriad a'r bws gorchymyn yn ddilys am ddau gylch cloc. Mae hyn yn lleihau effeithlonrwydd y bws i un gorchymyn fesul dau gloc, ond mae'n dyblu faint o amser gosod a dal.
• Hunan-Adnewyddu Rhannol Arae (LPDDR yn unig). Mae'r nodwedd hon ar gyfer arbed pŵer ar gyfer y LPDDR.
  Dewiswch un o'r canlynol i'r rheolydd adnewyddu faint o gof yn ystod hunan-adnewyddiad:
  - Arae lawn: Banciau 0, 1,2, a 3
  - Hanner arae: Banciau 0 ac 1
  - Arae chwarter: Banc 0
  - Arae un wythfed: Banc 0 gyda chyfeiriad rhes MSB = 0
  – Arae unfed ar bymtheg: Banc 0 gyda chyfeiriad rhes MSB ac MSB-1 ill dau yn hafal i 0.
  Ar gyfer pob opsiwn arall, cyfeiriwch at eich Taflen Ddata Cof DDR pan fyddwch chi'n ffurfweddu'r opsiynau.
  

Amseru Cof
Mae'r tab hwn yn caniatáu ichi ffurfweddu'r paramedrau Amseru Cof. Cyfeiriwch at Daflen Ddata eich cof LPDDR/DDR2/DDR3 wrth ffurfweddu paramedrau Amseru'r Cof.
Pan fyddwch yn newid neu'n nodi gwerth, mae'r cwarel Disgrifiad o'r Gofrestr yn rhoi enw'r gofrestr a gwerth y gofrestr sy'n cael ei ddiweddaru i chi. Mae gwerthoedd annilys yn cael eu nodi fel rhybuddion.

Mewnforio Ffurfweddiad DDR Files
Yn ogystal â mynd i mewn i baramedrau Cof DDR gan ddefnyddio'r tabiau Cychwyn Cof ac Amseru, gallwch fewnforio gwerthoedd cofrestr DDR o a file. I wneud hynny, cliciwch ar y botwm Mewnforio Ffurfweddu a llywio i'r testun file yn cynnwys enwau a gwerthoedd cofrestr DDR. Mae Ffigur 2-5 yn dangos y gystrawen cyfluniad mewnforio.

Nodyn: Os dewiswch fewnforio gwerthoedd cofrestr yn hytrach na'u nodi gan ddefnyddio'r GUI, rhaid i chi nodi'r holl werthoedd cofrestr angenrheidiol. Cyfeiriwch at Ganllaw Defnyddiwr Rhyngwynebau DDR Cyflymder Uchel SmartFusion2 SoC FPGA am fanylion.

Allforio Ffurfweddiad DDR Files
Gallwch hefyd allforio data cyfluniad cyfredol y gofrestr i destun file. hwn file yn cynnwys gwerthoedd cofrestr a fewnforiwyd gennych (os o gwbl) yn ogystal â'r rhai a gyfrifwyd o baramedrau GUI a roesoch yn y dialog hwn.
Os ydych chi am ddadwneud y newidiadau rydych chi wedi'u gwneud i ffurfweddiad y gofrestr DDR, gallwch chi wneud hynny gyda Restore Default. Sylwch fod hyn yn dileu holl ddata ffurfweddiad y gofrestr a rhaid i chi naill ai ail-fewnforio neu ail-fewnbynnu'r data hwn. Mae'r data yn cael ei ailosod i'r gwerthoedd ailosod caledwedd.
Data a Gynhyrchir
Cliciwch OK i gynhyrchu'r ffurfweddiad. Yn seiliedig ar eich mewnbwn yn y tabiau Cyffredinol, Amseru Cof a Chychwyn Cof, mae'r Cyflunydd MDDR yn cyfrifo gwerthoedd ar gyfer holl gofrestrau cyfluniad DDR ac yn allforio'r gwerthoedd hyn i'ch prosiect firmware ac efelychiad files. Mae'r allforio file dangosir cystrawen yn Ffigur 2-6.

Firmware

Pan fyddwch yn cynhyrchu'r SmartDesign, y canlynol files yn cael eu cynhyrchu yn y /firmware/driver_config/sys_config cyfeiriadur. Rhain files yn ofynnol er mwyn i graidd cadarnwedd CMSIS grynhoi'n gywir a chynnwys gwybodaeth am eich dyluniad cyfredol gan gynnwys data ffurfweddu ymylol a gwybodaeth ffurfweddu cloc ar gyfer yr MSS. Peidiwch â golygu'r rhain files â llaw gan eu bod yn cael eu hail-greu bob tro y bydd eich dyluniad gwraidd yn cael ei ail-greu.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – data cyfluniad MDDR.
• Sys_config_fddr_define.h – data cyfluniad FDDR.
•  sys_config_mss_clocks.h – ffurfweddiad clociau MSS

Efelychiad
Pan fyddwch chi'n cynhyrchu'r SmartDesign sy'n gysylltiedig â'ch MSS, yr efelychiad canlynol files yn cael eu cynhyrchu yn y / cyfeiriadur efelychu:

•  test.bfm – BFM lefel uchaf file sy'n cael ei “gyflawni” gyntaf yn ystod unrhyw efelychiad sy'n ymarfer prosesydd Cortex-M2 SmartFusion3 MSS. Mae'n gweithredu peripheral_init.bfm a user.bfm, yn y drefn honno.
•  peripheral_init.bfm – Yn cynnwys y weithdrefn BFM sy'n efelychu'r swyddogaeth CMSIS::SystemInit() sy'n cael ei rhedeg ar y Cortex-M3 cyn i chi fynd i mewn i'r brif weithdrefn (). Yn ei hanfod mae'n copïo'r data cyfluniad ar gyfer unrhyw ymylol a ddefnyddir yn y dyluniad i'r cofrestrau cyfluniad ymylol cywir ac yna'n aros i'r holl berifferolion fod yn barod cyn honni y gall y defnyddiwr ddefnyddio'r perifferolion hyn.
• MDDR_init.bfm - Yn cynnwys gorchmynion ysgrifennu BFM sy'n efelychu ysgrifen o'r data cofrestr ffurfweddu MSS DDR a roesoch (gan ddefnyddio'r ymgom Golygu Cofrestri uchod) i gofrestrau'r Rheolydd DDR.
• user.bfm - Wedi'i fwriadu ar gyfer gorchmynion defnyddwyr. Gallwch chi efelychu'r llwybr data trwy ychwanegu eich gorchmynion BFM eich hun yn hwn file. Gorchmynion yn hyn file yn cael ei “gyflawni” ar ôl cwblhau peripheral_init.bfm.

Gan ddefnyddio'r files uchod, mae'r llwybr cyfluniad yn cael ei efelychu'n awtomatig. Dim ond angen i chi olygu'r defnyddiwr.bfm file i efelychu'r llwybr data. Peidiwch â golygu test.bfm, peripheral_init.bfm, neu MDDR_init.bfm files fel y rhain files yn cael eu hail-greu bob tro y bydd eich dyluniad gwraidd yn cael ei ail-greu.

Llwybr Ffurfwedd MSS DDR
Mae'r datrysiad Cychwyn Ymylol yn ei gwneud yn ofynnol, yn ogystal â nodi gwerthoedd cofrestr cyfluniad MSS DDR, eich bod yn ffurfweddu llwybr data cyfluniad APB yn yr MSS (FIC_2). Mae'r swyddogaeth SystemInit () yn ysgrifennu'r data i'r cofrestrau cyfluniad MDDR trwy'r rhyngwyneb FIC_2 APB.
Nodyn: Os ydych chi'n defnyddio System Builder mae'r llwybr ffurfweddu yn cael ei osod a'i gysylltu'n awtomatig.

I ffurfweddu'r rhyngwyneb FIC_2:

1. Agorwch y deialog cyflunydd FIC_2 (Ffigur 2-7) o'r cyflunydd MSS.
2. Dewiswch yr opsiwn Cychwyn perifferolion gan ddefnyddio Cortex-M3.
3. Gwnewch yn siŵr bod yr MSS DDR yn cael ei wirio, yn ogystal â'r blociau Fabric DDR/SERDES os ydych chi'n eu defnyddio.
4.  Cliciwch OK i arbed eich gosodiadau. Bydd hyn yn datgelu porthladdoedd cyfluniad FIC_2 (rhyngwynebau bws Cloc, Ailosod ac APB), fel y dangosir yn Ffigur 2-8.
5.  Cynhyrchu'r MSS. Mae'r porthladdoedd FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK a FIC_2_APB_M_RESET_N) bellach yn agored yn y rhyngwyneb MSS a gellir eu cysylltu â'r CoreConfigP a CoreResetP yn unol â'r fanyleb datrysiad Cychwynnol Ymylol.

I gael manylion cyflawn ar ffurfweddu a chysylltu'r creiddiau CoreConfigP a CoreResetP, cyfeiriwch at y Canllaw Defnyddiwr Cychwynnol Ymylol.

Disgrifiad Porthladd

Rhyngwyneb DDR PHY
Tabl 3-1 • Rhyngwyneb DDR PHY

Enw Porthladd	Cyfeiriad	Disgrifiad
MDDR_CAS_N	ALLAN	CASN DRAM
MDDR_CKE	ALLAN	DRAM CKE
MDDR_CLK	ALLAN	Cloc, ochr P
MDDR_CLK_N	ALLAN	Cloc, N ochr
MDDR_CS_N	ALLAN	DRAM CSN
MDDR_ODT	ALLAN	DRAM ODT
MDDR_RAS_N	ALLAN	DRAM RASN
MDDR_RESET_N	ALLAN	Ailosod DRAM ar gyfer DDR3. Anwybyddwch y signal hwn ar gyfer Rhyngwynebau LPDDR a DDR2. Nodwch nad yw'n cael ei ddefnyddio ar gyfer Rhyngwynebau LPDDR a DDR2.
MDDR_WE_N	ALLAN	DRAM WEN
MDDR_ADDR[15:0]	ALLAN	Darnau Cyfeiriad Dram
MDDR_BA[2:0]	ALLAN	Cyfeiriad Banc y Dram
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	MEWN ALLAN	Mwgwd Data Dram
MDDR_DQS ([3:0]/[1:0]/[0])	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram – Ochr P
MDDR_DQS_N ([3:0]/[1:0]/[0])	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram – Ochr N
MDDR_DQ ([31:0]/[15:0]/[7:0])	MEWN ALLAN	Mewnbwn/Allbwn Data DRAM
MDDR_DQS_TMATCH_0_IN	IN	FIFO yn y signal
MDDR_DQS_TMATCH_0_OUT	ALLAN	FIFO allan signal
MDDR_DQS_TMATCH_1_IN	IN	FIFO mewn signal (32-did yn unig)
MDDR_DQS_TMATCH_1_OUT	ALLAN	Signal FIFO allan (32-bit yn unig)
MDDR_DM_RDQS_ECC	MEWN ALLAN	Mwgwd Data Dram ECC
MDDR_DQS_ECC	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram ECC – Ochr P
MDDR_DQS_ECC_N	MEWN ALLAN	Mewnbwn/Allbwn Strôb Data Dram ECC – Ochr N
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	MEWN ALLAN	Mewnbwn/Allbwn Data DRAM ECC
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO mewn signal
MDDR_DQS_TMATCH_ECC_OUT	ALLAN	Signal allan ECC FIFO (32-bit yn unig)

Nodyn: Mae lled porthladdoedd ar gyfer rhai porthladdoedd yn newid yn dibynnu ar ddewis lled PHY. Defnyddir y nodiant “[a:0]/ [b:0]/[c:0]” i ddynodi porthladdoedd o’r fath, lle mae “[a:0]” yn cyfeirio at led y porthladd pan ddewisir lled PHY 32-did , mae “[b:0]” yn cyfateb i led PHY 16-did, ac mae “[c:0]” yn cyfateb i led PHY 8-did.

Rhyngwyneb Bws AXI Meistr Ffabrig
Tabl 3-2 • Rhyngwyneb Bws AXI Meistr Ffabrig

Enw Porthladd	Cyfeiriad	Disgrifiad
DDR_AXI_S_AWREADY	ALLAN	Ysgrifennwch y cyfeiriad yn barod
DDR_AXI_S_WREADY	ALLAN	Ysgrifennwch y cyfeiriad yn barod
DDR_AXI_S_BID[3:0]	ALLAN	ID ymateb
DDR_AXI_S_BRESP[1:0]	ALLAN	Ysgrifennu ymateb
DDR_AXI_S_BVALID	ALLAN	Ysgrifennwch yr ymateb yn ddilys
DDR_AXI_S_ARREADY	ALLAN	Darllen y cyfeiriad yn barod
DDR_AXI_S_RID[3:0]	ALLAN	Darllen ID Tag
DDR_AXI_S_RRESP[1:0]	ALLAN	Darllen Ymateb
DDR_AXI_S_RDATA[63:0]	ALLAN	Darllen data
DDR_AXI_S_RLAST	ALLAN	Darllen Diwethaf Mae'r signal hwn yn dynodi'r trosglwyddiad olaf mewn byrstio darllen
DDR_AXI_S_RVALID	ALLAN	Darllen cyfeiriad yn ddilys
DDR_AXI_S_AWID[3:0]	IN	Ysgrifennwch ID Cyfeiriad
DDR_AXI_S_AWADDR[31:0]	IN	Ysgrifennwch gyfeiriad
DDR_AXI_S_AWLEN[3:0]	IN	Hyd byrstio
DDR_AXI_S_AWSIZE[1:0]	IN	Maint byrstio
DDR_AXI_S_AWBURST[1:0]	IN	Math byrstio
DDR_AXI_S_AWLOCK[1:0]	IN	Math o glo Mae'r signal hwn yn darparu gwybodaeth ychwanegol am nodweddion atomig y trosglwyddiad
DDR_AXI_S_AWVALID	IN	Ysgrifennwch y cyfeiriad yn ddilys
DDR_AXI_S_WID[3:0]	IN	Ysgrifennu ID Data tag
DDR_AXI_S_WDATA[63:0]	IN	Ysgrifennu data
DDR_AXI_S_WSTRB[7:0]	IN	Ysgrifennu strobiau
DDR_AXI_S_WLAST	IN	Ysgrifennwch olaf
DDR_AXI_S_WVALID	IN	Ysgrifennwch yn ddilys
DDR_AXI_S_BREADY	IN	Ysgrifennwch yn barod
DDR_AXI_S_ARID[3:0]	IN	Darllen ID Cyfeiriad
DDR_AXI_S_ARADDR[31:0]	IN	Darllen cyfeiriad
DDR_AXI_S_ARLEN[3:0]	IN	Hyd byrstio
DDR_AXI_S_ARSIZE[1:0]	IN	Maint byrstio
DDR_AXI_S_ARBURST[1:0]	IN	Math byrstio
DDR_AXI_S_ARLOCK[1:0]	IN	Math Clo
DDR_AXI_S_ARVALID	IN	Darllen cyfeiriad yn ddilys
DDR_AXI_S_RREADY	IN	Darllen y cyfeiriad yn barod

Tabl 3-2 • Rhyngwyneb Bws AXI Master Fabric (parhad)

Enw Porthladd	Cyfeiriad	Disgrifiad
DDR_AXI_S_CORE_RESET_N	IN	Ailosod Byd-eang MDDR
DDR_AXI_S_RMW	IN	Yn dangos a yw pob beit o lôn 64 did yn ddilys ar gyfer pob curiad o drosglwyddiad AXI. 0: Yn nodi bod pob beit ym mhob curiad yn ddilys yn y byrstio a dylai'r rheolydd ysgrifennu gorchmynion rhagosod 1: Yn nodi bod rhai beit yn annilys ac y dylai'r rheolwr ddiofyn i orchmynion RMW Mae hwn yn cael ei ddosbarthu fel signal band ochr sianel ysgrifennu cyfeiriad AXI ac mae'n ddilys gyda'r signal AWVALID. Dim ond pan fydd ECC wedi'i alluogi y caiff ei ddefnyddio.

Rhyngwyneb Bws Meistr Ffabrig AHB0
Tabl 3-3 • Rhyngwyneb Bws Meistr Ffabrig AHB0

Enw Porthladd	Cyfeiriad	Disgrifiad
DDR_AHB0_SHREADYOUT	ALLAN	Caethwas AHBL yn barod - Pan mae'n uchel ar gyfer ysgrifennu mae'n dangos bod yr MDDR yn barod i dderbyn data a phan fo'n uchel ar gyfer darlleniad mae'n dangos bod data'n ddilys
DDR_AHB0_SHRESP	ALLAN	Statws ymateb AHBL - Pan gaiff ei yrru'n uchel ar ddiwedd trafodiad mae'n dangos bod y trafodiad wedi'i gwblhau gyda gwallau. Pan gaiff ei yrru'n isel ar ddiwedd trafodiad yn dangos bod y trafodiad wedi'i gwblhau'n llwyddiannus.
DDR_AHB0_SHRDATA[31:0]	ALLAN	Data darllen AHBL - Darllen data o'r caethwas MDDR i'r meistr ffabrig
DDR_AHB0_SHSEL	IN	Dewis caethwas AHBL - Pan honnir, yr MDDR yw'r caethwas AHBL a ddewiswyd ar hyn o bryd ar y bws AHB ffabrig
DDR_AHB0_SHADDR[31:0]	IN	Cyfeiriad AHBL – cyfeiriad beit ar y rhyngwyneb AHBL
DDR_AHB0_SHBURST[2:0]	IN	Hyd Byrstio AHBL
DDR_AHB0_SHSIZE[1:0]	IN	Maint trosglwyddo AHBL - Yn dangos maint y trosglwyddiad cyfredol (trafodion beit 8/16/32 yn unig)
DDR_AHB0_SHTRANS[1:0]	IN	Math o drosglwyddiad AHBL - Yn dynodi math trosglwyddo'r trafodiad cyfredol
DDR_AHB0_SHMASTLOCK	IN	Clo AHBL - Pan gaiff ei haeru, mae'r trosglwyddiad cyfredol yn rhan o drafodiad dan glo
DDR_AHB0_SHWRITE	IN	AHBL ysgrifennu – Pan fydd yn uchel yn dangos bod y trafodiad cyfredol yn ysgrifennu. Pan fydd yn isel yn dangos bod y trafodiad presennol yn darllen
DDR_AHB0_S_HREADY	IN	AHBL yn barod - Pan fydd yn uchel, yn dangos bod yr MDDR yn barod i dderbyn trafodiad newydd
DDR_AHB0_S_HWDATA[31:0]	IN	Data ysgrifennu AHBL - Ysgrifennu data o'r meistr ffabrig i'r MDDR

Rhyngwyneb Bws Meistr Ffabrig AHB1
Tabl 3-4 • Rhyngwyneb Bws Meistr Ffabrig AHB1

Enw Porthladd	Cyfeiriad	Disgrifiad
DDR_AHB1_SHREADYOUT	ALLAN	Caethwas AHBL yn barod - Pan mae'n uchel ar gyfer ysgrifennu mae'n dangos bod yr MDDR yn barod i dderbyn data a phan fo'n uchel ar gyfer darlleniad mae'n dangos bod data'n ddilys
DDR_AHB1_SHRESP	ALLAN	Statws ymateb AHBL - Pan gaiff ei yrru'n uchel ar ddiwedd trafodiad mae'n dangos bod y trafodiad wedi'i gwblhau gyda gwallau. Pan gaiff ei yrru'n isel ar ddiwedd trafodiad yn dangos bod y trafodiad wedi'i gwblhau'n llwyddiannus.
DDR_AHB1_SHRDATA[31:0]	ALLAN	Data darllen AHBL - Darllen data o'r caethwas MDDR i'r meistr ffabrig
DDR_AHB1_SHSEL	IN	Dewis caethwas AHBL - Pan honnir, yr MDDR yw'r caethwas AHBL a ddewiswyd ar hyn o bryd ar y bws AHB ffabrig
DDR_AHB1_SHADDR[31:0]	IN	Cyfeiriad AHBL – cyfeiriad beit ar y rhyngwyneb AHBL
DDR_AHB1_SHBURST[2:0]	IN	Hyd Byrstio AHBL
DDR_AHB1_SHSIZE[1:0]	IN	Maint trosglwyddo AHBL - Yn dangos maint y trosglwyddiad cyfredol (trafodion beit 8/16/32 yn unig)
DDR_AHB1_SHTRANS[1:0]	IN	Math o drosglwyddiad AHBL - Yn dynodi math trosglwyddo'r trafodiad cyfredol
DDR_AHB1_SHMASTLOCK	IN	Clo AHBL - Pan gaiff ei haeru, mae'r trosglwyddiad cyfredol yn rhan o drafodiad dan glo
DDR_AHB1_SHWRITE	IN	AHBL ysgrifennu – Pan fydd yn uchel yn dangos bod y trafodiad cyfredol yn ysgrifennu. Pan fydd yn isel yn dangos bod y trafodiad presennol yn darllen.
DDR_AHB1_SHREADY	IN	AHBL yn barod - Pan fydd yn uchel, yn dangos bod yr MDDR yn barod i dderbyn trafodiad newydd
DDR_AHB1_SHWDATA[31:0]	IN	Data ysgrifennu AHBL - Ysgrifennu data o'r meistr ffabrig i'r MDDR

Modd Rheolwr Cof Meddal Rhyngwyneb Bws AXI
Tabl 3-5 • Modd Rheolwr Cof Meddal Rhyngwyneb Bws AXI

Enw Porthladd	Cyfeiriad	Disgrifiad
SMC_AXI_M_WLAST	ALLAN	Ysgrifennwch olaf
SMC_AXI_M_WVALID	ALLAN	Ysgrifennwch yn ddilys
SMC_AXI_M_AWLEN[3:0]	ALLAN	Hyd byrstio
SMC_AXI_M_AWBURST[1:0]	ALLAN	Math byrstio
SMC_AXI_M_BREADY	ALLAN	Ymateb yn barod
SMC_AXI_M_AWVALID	ALLAN	Ysgrifennwch Cyfeiriad yn Ddilys
SMC_AXI_M_AWID[3:0]	ALLAN	Ysgrifennwch ID Cyfeiriad
SMC_AXI_M_WDATA[63:0]	ALLAN	Ysgrifennu Data
SMC_AXI_M_ARVALID	ALLAN	Darllen cyfeiriad yn ddilys
SMC_AXI_M_WID[3:0]	ALLAN	Ysgrifennu ID Data tag
SMC_AXI_M_WSTRB[7:0]	ALLAN	Ysgrifennu strobiau
SMC_AXI_M_ARID[3:0]	ALLAN	Darllen ID Cyfeiriad
SMC_AXI_M_ARADDR[31:0]	ALLAN	Darllen cyfeiriad
SMC_AXI_M_ARLEN[3:0]	ALLAN	Hyd byrstio
SMC_AXI_M_ARSIZE[1:0]	ALLAN	Maint byrstio
SMC_AXI_M_ARBURST[1:0]	ALLAN	Math byrstio
SMC_AXI_M_AWADDR[31:0]	ALLAN	Ysgrifennu Cyfeiriad
SMC_AXI_M_RREADY	ALLAN	Darllen y cyfeiriad yn barod
SMC_AXI_M_AWSIZE[1:0]	ALLAN	Maint byrstio
SMC_AXI_M_AWLOCK[1:0]	ALLAN	Math o glo Mae'r signal hwn yn darparu gwybodaeth ychwanegol am nodweddion atomig y trosglwyddiad
SMC_AXI_M_ARLOCK[1:0]	ALLAN	Math Clo
SMC_AXI_M_BID[3:0]	IN	ID ymateb
SMC_AXI_M_RID[3:0]	IN	Darllen ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Darllen Ymateb
SMC_AXI_M_BRESP[1:0]	IN	Ysgrifennu ymateb
SMC_AXI_M_AWREADY	IN	Ysgrifennwch y cyfeiriad yn barod
SMC_AXI_M_RDATA[63:0]	IN	Darllen Data
SMC_AXI_M_WREADY	IN	Ysgrifennwch yn barod
SMC_AXI_M_BVALID	IN	Ysgrifennwch yr ymateb yn ddilys
SMC_AXI_M_ARREADY	IN	Darllen y cyfeiriad yn barod
SMC_AXI_M_RLAST	IN	Darllen Diwethaf Mae'r signal hwn yn dynodi'r trosglwyddiad olaf mewn byrstio darllen
SMC_AXI_M_RVALID	IN	Darllen Dilys

Modd Rheolwr Cof Meddal Rhyngwyneb Bws AHB0
Tabl 3-6 • Modd Rheolwr Cof Meddal AHB0 Rhyngwyneb Bws

Enw Porthladd	Cyfeiriad	Disgrifiad
SMC_AHB_M_HBURST[1:0]	ALLAN	Hyd Byrstio AHBL
SMC_AHB_M_HTRANS[1:0]	ALLAN	Math o drosglwyddiad AHBL - Yn dynodi math trosglwyddo'r trafodiad cyfredol.
SMC_AHB_M_HMASTLOCK	ALLAN	Clo AHBL - Pan gaiff ei haeru, mae'r trosglwyddiad cyfredol yn rhan o drafodiad dan glo
SMC_AHB_M_HWRITE	ALLAN	AHBL ysgrifennu - Pan fydd yn uchel yn dangos bod y trafodiad cyfredol yn ysgrifennu. Pan fydd yn isel yn dangos bod y trafodiad presennol yn darllen
SMC_AHB_M_HSIZE[1:0]	ALLAN	Maint trosglwyddo AHBL - Yn dangos maint y trosglwyddiad cyfredol (trafodion beit 8/16/32 yn unig)
SMC_AHB_M_HWDATA[31:0]	ALLAN	Data ysgrifennu AHBL - Ysgrifennu data o'r meistr MSS i'r Rheolydd Cof Meddal ffabrig
SMC_AHB_M_HADDR[31:0]	ALLAN	Cyfeiriad AHBL – cyfeiriad beit ar y rhyngwyneb AHBL
SMC_AHB_M_HRESP	IN	Statws ymateb AHBL - Pan gaiff ei yrru'n uchel ar ddiwedd trafodiad mae'n dangos bod y trafodiad wedi'i gwblhau gyda gwallau. Pan gaiff ei yrru'n isel ar ddiwedd trafodiad yn dangos bod y trafodiad wedi'i gwblhau'n llwyddiannus
SMC_AHB_M_HRDATA[31:0]	IN	Data darllen AHBL - Darllen data o'r Rheolydd Cof Meddal ffabrig i'r meistr MSS
SMC_AHB_M_HREADY	IN	AHBL yn barod – High yn dangos bod y bws AHBL yn barod i dderbyn trafodiad newydd

Cymorth Cynnyrch

Mae Microsemi SoC Products Group yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, post electronig, a swyddfeydd gwerthu ledled y byd. Mae'r atodiad hwn yn cynnwys gwybodaeth am gysylltu â Microsemi SoC Products Group a defnyddio'r gwasanaethau cymorth hyn.
Gwasanaeth Cwsmer
Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.
O Ogledd America, ffoniwch 800.262.1060
O weddill y byd, ffoniwch 650.318.4460
Ffacs, o unrhyw le yn y byd, 650.318.8044
Canolfan Cymorth Technegol Cwsmeriaid
Mae Microsemi SoC Products Group yn staffio ei Ganolfan Cymorth Technegol Cwsmeriaid gyda pheirianwyr medrus iawn a all helpu i ateb eich cwestiynau caledwedd, meddalwedd a dylunio am Microsemi SoC Products. Mae'r Ganolfan Cymorth Technegol i Gwsmeriaid yn treulio llawer iawn o amser yn creu nodiadau cais, atebion i gwestiynau cylch dylunio cyffredin, dogfennu materion hysbys, ac amrywiol Gwestiynau Cyffredin. Felly, cyn i chi gysylltu â ni, ewch i'n hadnoddau ar-lein. Mae’n debygol iawn ein bod eisoes wedi ateb eich cwestiynau.
Cymorth Technegol
Ar gyfer Cymorth Cynhyrchion Microsemi SoC, ewch i http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Websafle
Gallwch bori amrywiaeth o wybodaeth dechnegol ac annhechnegol ar dudalen gartref Grŵp Cynhyrchion Microsemi SoC, yn www.microsemi.com/soc.
Cysylltu â'r Ganolfan Cymorth Technegol i Gwsmeriaid
Mae peirianwyr medrus iawn yn staffio'r Ganolfan Cymorth Technegol. Gellir cysylltu â'r Ganolfan Cymorth Technegol drwy e-bost neu drwy Grŵp Cynhyrchion Microsemi SoC websafle.
Ebost
Gallwch gyfleu eich cwestiynau technegol i'n cyfeiriad e-bost a derbyn atebion yn ôl trwy e-bost, ffacs neu ffôn. Hefyd, os oes gennych broblemau dylunio, gallwch e-bostio'ch dyluniad files i dderbyn cymorth. Rydym yn monitro'r cyfrif e-bost yn gyson trwy gydol y dydd. Wrth anfon eich cais atom, gwnewch yn siŵr eich bod yn cynnwys eich enw llawn, enw'r cwmni, a'ch gwybodaeth gyswllt er mwyn prosesu'ch cais yn effeithlon.
Y cyfeiriad e-bost cymorth technegol yw soc_tech@microsemi.com.
Fy Achosion
Gall cwsmeriaid Microsemi SoC Products Group gyflwyno ac olrhain achosion technegol ar-lein trwy fynd i Fy Achosion.
Y tu allan i'r Unol Daleithiau
Gall cwsmeriaid sydd angen cymorth y tu allan i barthau amser yr UD naill ai gysylltu â chymorth technegol trwy e-bost (soc_tech@microsemi.com) neu cysylltwch â swyddfa werthu leol.
Ewch i Amdanom Ni ar gyfer rhestrau swyddfa gwerthu a chysylltiadau corfforaethol.
Gellir dod o hyd i restrau'r swyddfa werthu yn www.microsemi.com/soc/company/contact/default.aspx.
Cymorth Technegol ITAR
I gael cymorth technegol ar FPGAs RH ac RT sy'n cael eu rheoleiddio gan Reoliadau Traffig Rhyngwladol mewn Arfau (ITAR), cysylltwch â ni drwy soc_tech_itar@microsemi.com. Fel arall, o fewn Fy Achosion, dewiswch Ie yn y gwymplen ITAR. I gael rhestr gyflawn o Microsemi FPGAs a reoleiddir gan ITAR, ewch i'r ITAR web tudalen.

Am Microsemi
Mae Microsemi Corporation (Nasdaq: MSCC) yn cynnig portffolio cynhwysfawr o atebion lled-ddargludyddion a system ar gyfer marchnadoedd cyfathrebu, amddiffyn a diogelwch, awyrofod a diwydiannol. Mae cynhyrchion yn cynnwys cylchedau integredig signal cymysg analog perfformiad uchel ac wedi'u caledu gan ymbelydredd, FPGAs, SoCs ac ASICs; cynhyrchion rheoli pŵer; dyfeisiau amseru a chydamseru a datrysiadau amser manwl gywir, gan osod safon y byd ar gyfer amser; dyfeisiau prosesu llais; atebion RF; cydrannau arwahanol; Datrysiadau Storio a Chyfathrebu Menter, technolegau diogelwch a gwrth-t graddadwyampcynhyrchion er; Datrysiadau Ethernet; ICs pŵer-dros-Ethernet a midspans; yn ogystal â galluoedd a gwasanaethau dylunio personol. Mae pencadlys Microsemi yn Aliso Viejo, California ac mae ganddo tua 4,800 o weithwyr yn fyd-eang. Dysgwch fwy yn www.microsemi.com.
Nid yw Microsemi yn gwneud unrhyw warant, cynrychiolaeth na gwarant ynghylch y wybodaeth a gynhwysir yma nac addasrwydd ei gynhyrchion a'i wasanaethau at unrhyw ddiben penodol, ac nid yw Microsemi ychwaith yn cymryd unrhyw atebolrwydd o gwbl sy'n deillio o gymhwyso neu ddefnyddio unrhyw gynnyrch neu gylched. Mae'r cynhyrchion a werthir isod ac unrhyw gynhyrchion eraill a werthwyd gan Microsemi wedi bod yn destun profion cyfyngedig ac ni ddylid eu defnyddio ar y cyd ag offer neu gymwysiadau sy'n hanfodol i genhadaeth. Credir bod unrhyw fanylebau perfformiad yn ddibynadwy ond nid ydynt wedi'u gwirio, a rhaid i'r Prynwr gynnal a chwblhau'r holl berfformiad a phrofion eraill o'r cynhyrchion, ar eu pen eu hunain ac ynghyd ag unrhyw gynhyrchion terfynol, neu wedi'u gosod ynddynt. Ni fydd y prynwr yn dibynnu ar unrhyw ddata a manylebau perfformiad neu baramedrau a ddarperir gan Microsemi. Cyfrifoldeb y Prynwr yw pennu addasrwydd unrhyw gynhyrchion yn annibynnol a phrofi a gwirio'r un peth. Darperir y wybodaeth a ddarperir gan Microsemi isod “fel y mae, ble mae” a chyda phob nam, ac mae'r holl risg sy'n gysylltiedig â gwybodaeth o'r fath yn gyfan gwbl gyda'r Prynwr. Nid yw Microsemi yn rhoi, yn benodol nac yn ymhlyg, i unrhyw barti unrhyw hawliau patent, trwyddedau, nac unrhyw hawliau eiddo deallusol eraill, boed hynny mewn perthynas â gwybodaeth o'r fath ei hun neu unrhyw beth a ddisgrifir gan wybodaeth o'r fath. Mae'r wybodaeth a ddarperir yn y ddogfen hon yn berchnogol i Microsemi, ac mae Microsemi yn cadw'r hawl i wneud unrhyw newidiadau i'r wybodaeth yn y ddogfen hon neu i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd.

Pencadlys Corfforaethol Microsemi
Un Fenter, Aliso Viejo,
CA 92656 UDA
O fewn UDA: +1 800-713-4113
Y tu allan i UDA: +1 949-380-6100
Gwerthiant: +1 949-380-6136
Ffacs: +1 949-215-4996
E-bost: sales.support@microsemi.com

©2016 Microsemi Corporation. Cedwir pob hawl. Mae Microsemi a logo Microsemi yn nodau masnach Microsemi Corporation. Mae'r holl nodau masnach a nodau gwasanaeth eraill yn eiddo i'w perchnogion priodol.

5-02-00377-5/11.16

Dogfennau / Adnoddau

Ffurfweddiad Rheolydd Microsemi SmartFusion2 MSS DDR [pdfCanllaw Defnyddiwr Ffurfweddiad Rheolydd DDR SmartFusion2 MSS, SmartFusion2 MSS, Ffurfweddu Rheolydd DDR, Ffurfweddu Rheolydd

Cyfeiriadau

• Llawlyfr Defnyddiwr