SmartFusion2 MSS
DDR קאָנטראָללער קאַנפיגיעריישאַן
Libero SoC v11.6 און שפּעטער 

הקדמה

די SmartFusion2 MSS האט אַן עמבעדיד דדר קאָנטראָללער. דעם דדר קאָנטראָללער איז בדעה צו קאָנטראָלירן אַן אַוועק-שפּאָן דדר זכּרון. די MDDR קאָנטראָללער קענען זיין אַקסעסט פֿון די MSS און פֿון די FPGA שטאָף. אין אַדישאַן, די DDR קאַנטראָולער קענען אויך זיין בייפּאַסט, פּראַוויידינג אַן נאָך צובינד צו די FPGA שטאָף (ווייך קאָנטראָללער מאָדע (SMC)).
צו גאָר קאַנפיגיער די MSS DDR קאָנטראָללער, איר מוזן:

1. סעלעקטירן דעם דאַטאַפּאַט מיט די MDDR קאָנפיגוראַטאָר.
2. שטעלן די רעגיסטרירן וואַלועס פֿאַר די DDR קאָנטראָללער רעדזשיסטערז.
3. אויסקלייַבן די דדר זיקאָרן זייגער פריקוואַנסיז און FPGA שטאָף צו MDDR זייגער פאַרהעלטעניש (אויב דארף) ניצן די MSS CCC קאָנפיגוראַטאָר.
4. פאַרבינדן די APB קאַנפיגיעריישאַן צובינד פון די קאָנטראָללער ווי דיפיינד דורך די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג. פֿאַר די MDDR יניטיאַליזאַטיאָן סערקאַץ געבויט דורך סיסטעם בילדער, אָפּשיקן צו די "MSS DDR קאַנפיגיעריישאַן וועג" אויף בלאַט 13 און פיגורע 2-7.
   איר קענט אויך בויען דיין אייגענע יניטיאַליזאַטיאָן סערקיאַליישאַן מיט סטאַנדאַלאָנע (נישט דורך סיסטעם בילדער) פּעריפעראַל יניטיאַליזאַטיאָן. אָפּשיקן צו די SmartFusion2 סטאַנדאַלאָנע פּעריפעראַל יניטיאַליזאַטיאָן באַניצער גייד.

MDDR קאָנפיגוראַטאָר

די MDDR קאָנפיגוראַטאָר איז געניצט צו קאַנפיגיער די קוילעלדיק דאַטאַפּאַט און די פונדרויסנדיק דדר זכּרון פּאַראַמעטערס פֿאַר די MSS DDR קאָנטראָללער.

די אַלגעמיינע קוויטל שטעלט דיין זכּרון און שטאָף צובינד סעטטינגס (פיגורע 1-1).
זכּרון סעטטינגס
אַרייַן די DDR זכּרון סעטאַלינג צייט. דאָס איז די צייט וואָס די DDR זכּרון דאַרף צו ינישאַלייז. די פעליקייַט ווערט איז 200 אונדז. אָפּשיקן צו דיין DDR זכּרון דאַטאַ בלאַט פֿאַר די ריכטיק ווערט צו אַרייַן.
ניצן זכּרון סעטטינגס צו קאַנפיגיער דיין זכּרון אָפּציעס אין די MDDR.

• זכּרון טיפּ - LPDDR, DDR2 אָדער DDR3
• דאַטן ברייט - 32-ביסל, 16-ביסל אָדער 8-ביסל
• סעקדעד ענייבאַלד ECC - אויף אָדער אַוועק
• אַרביטריישאַן סכעמע - טיפּ-0, טיפּ -1, טיפּ-2, טיפּ-3
• העכסטן בילכערקייַט שייַן - גילטיק וואַלועס זענען פון 0 ביז 15
• אַדרעס ברייט (ביץ) - אָפּשיקן צו דיין דדר זכּרון דאַטאַ בלאַט פֿאַר די נומער פון רודערן, באַנק און זייַל אַדרעס ביטן פֿאַר די LPDDR/DDR2/DDR3 זכּרון איר נוצן. סעלעקטירן דעם ציען-אַראָפּ מעניו צו קלייַבן די ריכטיק ווערט פֿאַר ראָוז / באַנקס / שפאלטן לויט די דאַטן בלאַט פון די LPDDR / DDR2 / DDR3 זכּרון.

באַמערקונג: די נומער אין די ציען-אַראָפּ רשימה רעפערס צו די נומער פון אַדרעס ביטן, נישט די אַבסאָלוט נומער פון ראָוז / באַנקס / שפאלטן. פֿאַר עקסampאויב דיין דדר זכּרון האט 4 באַנקס, סעלעקטירן 2 (2 ²=4) פֿאַר באַנקס. אויב דיין דדר זכּרון האט 8 באַנקס, סעלעקטירן 3 (2³ = 8) פֿאַר באַנקס.

שטאָף צובינד סעטטינגס
דורך פעליקייַט, די שווער Cortex-M3 פּראַסעסער איז סעטאַפּ פֿאַר אַקסעס די DDR קאָנטראָללער. איר קענען אויך לאָזן אַ שטאָף האר צו אַקסעס די DDR קאָנטראָללער דורך געבן די שטאָף צובינד באַשטעטיקן טשעקקבאָקס. אין דעם פאַל, איר קענען קלייַבן איינער פון די פאלגענדע אָפּציעס:

• ניצן אַן AXI צובינד - די שטאָף האר אַקסעס די DDR קאָנטראָללער דורך אַ 64-ביסל AXI צובינד.
• ניצן אַ איין אַהבליטע צובינד - די שטאָף האר אַקסעס די דדר קאָנטראָללער דורך אַ איין 32-ביסל אַהב צובינד.
• ניצן צוויי אַהבליטע ינטערפייסיז - צוויי שטאָף מאַסטערס אַקסעס די דדר קאָנטראָללער מיט צוויי 32-ביסל אַהב ינטערפייסיז.
  די קאַנפיגיעריישאַן view (פיגורע 1-1) דערהייַנטיקונגען לויט דיין סעלעקציע פון ​​​​פאַבריק צובינד.

I/O דרייוו סטרענגטה (בלויז DDR2 און DDR3)
סעלעקטירן איינער פון די פאלגענדע פאָר סטרענגקטס פֿאַר דיין DDR I / Os:

• האַלב דרייוו סטרענגטה
•  גאַנץ דרייוו סטרענגטה

Libero SoC שטעלט די DDR I/O סטאַנדאַרד פֿאַר דיין MDDR סיסטעם באזירט אויף דיין DDR זכּרון טיפּ און I/O דרייוו סטרענגטה (ווי געוויזן אין טאַבלע 1-1).
טיש 1-1 • איך / אָ דרייוו סטרענגטה און דדר זכּרון טיפּ

דדר זכּרון טיפּ	האַלב סטרענגטה דרייוו	גאַנץ סטרענגטה דרייוו
דדר3	SSTL15I	SSTL15II
דדר2	SSTL18I	SSTL18II
LPDDR	לפּדרי	LPDRII

IO Standard (בלויז לPDDR)
אויסקלייַבן איינער פון די פאלגענדע אָפּציעס:

• LVCMOS18 (לאָואַסט מאַכט) פֿאַר LVCMOS 1.8V IO נאָרמאַל. געוויינט אין טיפּיש LPDDR1 אַפּלאַקיישאַנז.
• LPDDRI באַמערקונג: איידער איר קלייַבן דעם נאָרמאַל, מאַכן זיכער אַז דיין ברעט שטיצט דעם נאָרמאַל. איר מוזן נוצן דעם אָפּציע ווען טאַרגאַטינג די M2S-EVAL-KIT אָדער די SF2-STARTER-KIT באָרדז. LPDDRI IO סטאַנדאַרדס דאַרפן אַז אַ IMP_CALIB רעסיסטאָר איז אינסטאַלירן אויף די ברעט.

IO קאַלאַבריישאַן (בלויז LPDDR)
קלייַבן איינער פון די פאלגענדע אָפּציעס ווען איר נוצן LVCMOS18 IO נאָרמאַל:

• On
• אַוועק (טיפּיש)

קאַלאַבריישאַן ON און OFF קאַנטראָולד אָפּטיאָנאַללי די נוצן פון אַן IO קאַלאַבריישאַן בלאָק וואָס קאַלאַברייץ די IO דריווערס צו אַ פונדרויסנדיק רעסיסטאָר. ווען אַוועק, די מיטל ניצט אַ פּריסעט יאָ דרייווער אַדזשאַסטמאַנט.
ווען אויף, דאָס ריקווייערז אַ 150 אָום IMP_CALIB רעסיסטאָר צו זיין אינסטאַלירן אויף די פּקב.
דאָס איז געניצט צו קאַלאַברייט די IO צו די פּקב קעראַקטעריסטיקס. אָבער, ווען שטעלן צו אויף, אַ רעסיסטאָר דאַרף זיין אינסטאַלירן אָדער די זכּרון קאָנטראָללער וועט נישט ינישאַלייז.
פֿאַר מער אינפֿאָרמאַציע, אָפּשיקן צו AC393-SmartFusion2 און IGLOO2 Board Design Guidelines Application
באַמערקונג און די SmartFusion2 SoC FPGA הויך ספּיד דדר ינטערפייסיז באַניצער גייד.

MDDR קאָנטראָללער קאַנפיגיעריישאַן

ווען איר נוצן די MSS DDR קאָנטראָללער צו אַקסעס אַ פונדרויסנדיק דדר זכּרון, די דדר קאָנטראָללער מוזן זיין קאַנפיגיערד ביי רונטימע. דאָס איז דורכגעקאָכט דורך שרייבן קאַנפיגיעריישאַן דאַטן צו דעדאַקייטאַד דדר קאָנטראָללער קאַנפיגיעריישאַן רעדזשיסטערז. די קאַנפיגיעריישאַן דאַטע איז אָפענגיק אויף די קעראַקטעריסטיקס פון די פונדרויסנדיק דדר זכּרון און דיין אַפּלאַקיישאַן. דער אָפּטיילונג באשרייבט ווי צו אַרייַן די קאַנפיגיעריישאַן פּאַראַמעטערס אין די MSS DDR קאַנטראָולער קאַנפיגיערייטער און ווי די קאַנפיגיעריישאַן דאַטן זענען געראטן ווי אַ טייל פון די קוילעלדיק פּעריפעראַל יניטיאַליזאַטיאָן לייזונג.

MSS DDR קאָנטראָל רעדזשיסטערס
די MSS DDR קאָנטראָללער האט אַ סכום פון רעדזשיסטערז וואָס דאַרפֿן צו זיין קאַנפיגיערד ביי רונטימע. די קאַנפיגיעריישאַן וואַלועס פֿאַר די רעדזשיסטערז פאָרשטעלן פאַרשידענע פּאַראַמעטערס, אַזאַ ווי DDR מאָדע, PHY ברייט, פּלאַצן מאָדע און ECC. פֿאַר פולשטענדיק דעטאַילס וועגן די קאַנפיגיעריישאַן רעגיסטערס פון די DDR קאָנטראָללער, אָפּשיקן צו די SmartFusion2 SoC FPGA היגה ספּיד דדר ינטערפייסיז באַניצער גייד.
MDDR רעדזשיסטערס קאַנפיגיעריישאַן
ניצן די זיקאָרן יניטיאַליזאַטיאָן (פיגורע 2-1, פיגורע 2-2 און פיגורע 2-3) און זכּרון טיימינג (פיגורע 2-4) טאַבס צו אַרייַן פּאַראַמעטערס וואָס שטימען צו דיין דדר זכּרון און אַפּלאַקיישאַן. וואַלועס איר אַרייַן אין די טאַבס זענען אויטאָמאַטיש איבערגעזעצט צו די צונעמען רעגיסטרירן וואַלועס. ווען איר גיט אַ ספּעציפיש פּאַראַמעטער, זיין קאָראַספּאַנדינג רעגיסטרירן איז דיסקרייבד אין די רעגיסטרי באַשרייַבונג שויב (נידעריקער חלק אין פיגורע 1-1 אויף בלאַט 4).
זכּרון יניטיאַליזאַטיאָן
די זכּרון יניטיאַליזאַטיאָן קוויטל אַלאַוז איר צו קאַנפיגיער די וועגן איר ווילן דיין LPDDR / DDR2 / DDR3 זכרונות יניטיאַלייזד. די מעניו און אָפּציעס בנימצא אין די זכּרון יניטיאַליזאַטיאָן קוויטל בייַטן מיט די טיפּ פון דדר זכּרון (LPDDR/DDR2/DDR3) איר נוצן. אָפּשיקן צו דיין דדר זכּרון דאַטאַ בלאַט ווען איר קאַנפיגיער די אָפּציעס. ווען איר טוישן אָדער אַרייַן אַ ווערט, די רעגיסטרירן דיסקריפּשאַן שויב גיט איר די רעגיסטרירן נאָמען און רעגיסטרירן ווערט וואָס איז דערהייַנטיקט. פאַרקריפּלט וואַלועס זענען פלאַגד ווי וואָרנינגז. פיגורע 2-1, פיגורע 2-2 און פיגורע 2-3 ווייַזן די יניטיאַליזאַטיאָן קוויטל פֿאַר LPDDR, DDR2 און DDR3 ריספּעקטיוולי.

• טיימינג מאָדע - סעלעקטירן 1T אָדער 2T טיימינג מאָדע. אין 1T (די פעליקייַט מאָדע), די DDR קאָנטראָללער קענען אַרויסגעבן אַ נייַע באַפֿעל אויף יעדער זייגער ציקל. אין 2T טיימינג מאָדע, די DDR קאַנטראָולער האלט די אַדרעס און באַפֿעל ויטאָבוס גילטיק פֿאַר צוויי זייגער סייקאַלז. דאָס ראַדוסאַז די עפעקטיווקייַט פון די ויטאָבוס צו איין באַפֿעל פּער צוויי קלאַקס, אָבער עס דאַבאַלז די סומע פון ​​​​סעטאַפּ און האַלטן צייט.
• טייל-מענגע זיך דערפרישן (בלויז לפּדר). דער שטריך איז פֿאַר מאַכט שפּאָרן פֿאַר די LPDDR.
  סעלעקטירן איינער פון די פאלגענדע פֿאַר די קאָנטראָללער צו דערפרישן די סומע פון ​​​​זיקאָרן בעשאַס אַ זיך דערפרישן:
  - גאַנץ מענגע: באַנקס 0, 1,2, 3 און XNUMX
  - האַלב מענגע: באַנקס 0 און 1
  - פערטל מענגע: באַנק 0
  - איין-אַכט מענגע: באַנק 0 מיט רודערן אַדרעס MSB = 0
  - איין-זעכצן מענגע: באַנק 0 מיט רודערן אַדרעס MSB און MSB-1 ביידע גלייַך צו 0.
  פֿאַר אַלע אנדערע אָפּציעס, אָפּשיקן צו דיין DDR זכּרון דאַטאַ בלאַט ווען איר קאַנפיגיער די אָפּציעס.
  

זכּרון טיימינג
דעם קוויטל אַלאַוז איר צו קאַנפיגיער די מעמאָרי טיימינג פּאַראַמעטערס. אָפּשיקן צו די דאַטן בלאַט פון דיין LPDDR/DDR2/DDR3 זכּרון ווען איר קאַנפיגיער די זכּרון טיימינג פּאַראַמעטערס.
ווען איר טוישן אָדער אַרייַן אַ ווערט, די רעגיסטרירן דיסקריפּשאַן שויב גיט איר די רעגיסטרירן נאָמען און רעגיסטרירן ווערט וואָס איז דערהייַנטיקט. פאַרקריפּלט וואַלועס זענען פלאַגד ווי וואָרנינגז.

ימפּאָרטינג DDR קאָנפיגוראַטיאָן Files
אין אַדישאַן צו אַרייַן DDR זכּרון פּאַראַמעטערס ניצן די זכּרון יניטיאַליזאַטיאָן און טיימינג טאַבס, איר קענען אַרייַנפיר DDR רעגיסטרירן וואַלועס פֿון אַ file. צו טאָן דאָס, גיט די אַרייַנפיר קאָנפיגוראַטיאָן קנעפּל און נאַוויגירן צו די טעקסט file מיט DDR רעגיסטרירן נעמען און וואַלועס. פיגורע 2-5 ווייזט די אַרייַנפיר קאַנפיגיעריישאַן סינטאַקס.

באַמערקונג: אויב איר קלייַבן צו אַרייַנפיר רעגיסטרירן וואַלועס אלא ווי אַרייַן זיי מיט די GUI, איר מוזן ספּעציפיצירן אַלע נייטיק רעגיסטרירן וואַלועס. אָפּשיקן צו די SmartFusion2 SoC FPGA הויך ספּיד דדר ינטערפייסיז באַניצער גייד פֿאַר דעטאַילס.

עקספּאָרטינג DDR קאָנפיגוראַטיאָן Files
איר קענען אויך אַרויספירן די קראַנט רעגיסטרירן קאַנפיגיעריישאַן דאַטן אין אַ טעקסט file. דאס file וועט אַנטהאַלטן רעגיסטרירט וואַלועס וואָס איר האָט ימפּאָרטיד (אויב קיין) און די וואָס זענען קאַמפּיוטאַד פֿון GUI פּאַראַמעטערס וואָס איר האָט אריין אין דעם דיאַלאָג.
אויב איר ווילן צו ופמאַכן ענדערונגען וואָס איר האָט געמאכט אין די DDR רעגיסטרירן קאַנפיגיעריישאַן, איר קענען טאָן דאָס מיט ריסטאָר דיפאָלט. באַמערקונג אַז דאָס דיליץ אַלע פאַרשרייַבן קאַנפיגיעריישאַן דאַטן און איר מוזן ריימפּאָרט אָדער אַרייַן די דאַטן ווידער. די דאַטן זענען באַשטעטיק צו די ייַזנוואַרג באַשטעטיק וואַלועס.
דזשענערייטאַד דאַטאַ
דריקט OK צו דזשענערייט די קאַנפיגיעריישאַן. באַזירט אויף דיין אַרייַנשרייַב אין די טאַבס אַלגעמיינע, זכּרון טיימינג און זכּרון יניטיאַליזאַטיאָן, די MDDR קאָנפיגוראַטאָר קאַמפּיוץ וואַלועס פֿאַר אַלע DDR קאַנפיגיעריישאַן רעדזשיסטערז און עקספּאָרץ די וואַלועס אין דיין פירמוואַרע פּרויעקט און סימיאַליישאַן. fileס. ד י עקספארטירטע file סינטאַקס איז געוויזן אין פיגורע 2-6.

פירמוואַרע

ווען איר דזשענערייט די SmartDesign, די פאלגענדע files זענען דזשענערייטאַד אין די / פירמוואַרע / drivers_config / sys_config וועגווייַזער. די files זענען פארלאנגט פֿאַר די CMSIS פירמוואַרע האַרץ צו צונויפנעמען רעכט און אַנטהאַלטן אינפֿאָרמאַציע וועגן דיין קראַנט פּלאַן אַרייַנגערעכנט פּעריפעראַל קאַנפיגיעריישאַן דאַטן און זייגער קאַנפיגיעריישאַן אינפֿאָרמאַציע פֿאַר די MSS. טאָן ניט רעדאַגירן די fileס מאַניואַלי ווי זיי זענען שייַעך-באשאפן יעדער מאָל דיין וואָרצל פּלאַן איז שייַעך-דזשענערייטאַד.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h - MDDR קאַנפיגיעריישאַן דאַטן.
• Sys_config_fddr_define.h - FDDR קאַנפיגיעריישאַן דאַטן.
•  sys_config_mss_clocks.h - MSS קלאַקס קאַנפיגיעריישאַן

סימיאַליישאַן
ווען איר דזשענערייט די SmartDesign פֿאַרבונדן מיט דיין MSS, די פאלגענדע סימיאַליישאַן files זענען דזשענערייטאַד אין די / סימיאַליישאַן וועגווייַזער:

•  test.bfm - Top-מדרגה BFM file וואָס איז ערשטער "עקסאַקיוטאַד" בעשאַס קיין סימיאַליישאַן וואָס עקסערסייזיז די SmartFusion2 MSS 'Cortex-M3 פּראַסעסער. עס עקסאַקיוץ פּעריפעראַל_יניט.בפם און באַניצער.בפם, אין אַז סדר.
•  peripheral_init.bfm - כּולל די BFM פּראָצעדור וואָס עמיאַלייץ די CMSIS :: SystemInit () פֿונקציע לויפן אויף די Cortex-M3 איידער איר אַרייַן די הויפּט () פּראָצעדור. עס יסענשאַלי קאַפּיז די קאַנפיגיעריישאַן דאַטן פֿאַר קיין פּעריפעראַל געניצט אין די פּלאַן צו די ריכטיק פּעריפעראַל קאַנפיגיעריישאַן רעדזשיסטערז און דעמאָלט ווייץ פֿאַר אַלע די פּעריפעראַלס צו זיין גרייט איידער באַשטעטיקן אַז דער באַניצער קענען נוצן די פּעריפעראַלס.
• MDDR_init.bfm - כּולל BFM שרייַבן קאַמאַנדז וואָס סימולירן שרייבט פון די MSS DDR קאַנפיגיעריישאַן רעגיסטרירן דאַטן וואָס איר האָט אריין (ניצן די עדיט רעדזשיסטערס דיאַלאָג אויבן) אין די DDR קאָנטראָללער רעדזשיסטערז.
• user.bfm - בדעה פֿאַר באַניצער קאַמאַנדז. איר קענען סימולירן די דאַטאַפּאַט דורך אַדינג דיין אייגענע BFM קאַמאַנדז אין דעם file. קאַמאַנדז אין דעם file וועט זיין "עקסאַקיוטאַד" נאָך Peripheral_init.bfm איז געענדיקט.

ניצן די fileאין אויבן, די קאַנפיגיעריישאַן דרך איז סימיאַלייטיד אויטאָמאַטיש. איר נאָר דאַרפֿן צו רעדאַגירן די user.bfm file צו סימולירן די דאַטאַפּאַט. טאָן ניט רעדאַגירן די test.bfm, peripheral_init.bfm אָדער MDDR_init.bfm fileס ווי די files זענען שייַעך-באשאפן יעדער מאָל דיין וואָרצל פּלאַן איז שייַעך-דזשענערייטאַד.

MSS DDR קאַנפיגיעריישאַן פּאַט
די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג ריקווייערז אַז אין אַדישאַן צו ספּעציפיצירן MSS DDR קאַנפיגיעריישאַן רעגיסטרירן וואַלועס, איר קאַנפיגיער די APB קאַנפיגיעריישאַן דאַטן דרך אין די MSS (FIC_2). די SystemInit () פֿונקציע שרייבט די דאַטן צו די MDDR קאַנפיגיעריישאַן רעדזשיסטערז דורך די FIC_2 APB צובינד.
באַמערקונג: אויב איר נוצן סיסטעם בילדער, די קאַנפיגיעריישאַן דרך איז באַשטימט און אויטאָמאַטיש קאָננעקטעד.

צו קאַנפיגיער די FIC_2 צובינד:

1. עפֿענען די FIC_2 קאָנפיגוראַטאָר דיאַלאָג (פיגורע 2-7) פֿון די MSS קאָנפיגוראַטאָר.
2. סעלעקטירן דעם איניציאליזירן פּעריפעראַלס ניצן קאָרטעקס-מ3 אָפּציע.
3. מאַכן זיכער אַז די MSS DDR איז אָפּגעשטעלט, ווי אויך די Fabric DDR / SERDES בלאַקס אויב איר נוצן זיי.
4.  דריקט OK צו ראַטעווען דיין סעטטינגס. דאָס וועט ויסשטעלן די FIC_2 קאַנפיגיעריישאַן פּאָרץ (זייגער, באַשטעטיק און אַפּב ויטאָבוס ינטערפייסיז), ווי געוויזן אין פיגורע 2-8.
5.  שאַפֿן די MSS. די FIC_2 פּאָרץ (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK און FIC_2_APB_M_RESET_N) זענען איצט יקספּאָוזד צו די MSS צובינד און קענען זיין קאָננעקטעד צו די CoreConfigP און CoreResetP לויט די פּעריפעראַל יניטיאַליזאַטיאָן לייזונג באַשרייַבונג.

פֿאַר גאַנץ דעטאַילס וועגן קאַנפיגיערינג און קאַנעקטינג די CoreConfigP און CoreResetP קאָרעס, אָפּשיקן צו די פּעריפעראַל יניטיאַליזאַטיאָן באַניצער גייד.

פּאָרט באַשרייַבונג

DDR PHY צובינד
טיש 3-1 • DDR PHY צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
MDDR_CAS_N	OUT	DRAM CASN
MDDR_CKE	OUT	DRAM CKE
MDDR_CLK	OUT	זייגער, פּ זייַט
MDDR_CLK_N	OUT	זייגער, ן זייט
MDDR_CS_N	OUT	DRAM CSN
MDDR_ODT	OUT	DRAM ODT
MDDR_RAS_N	OUT	DRAM RASN
MDDR_RESET_N	OUT	DRAM באַשטעטיק פֿאַר DDR3. איגנאָרירן דעם סיגנאַל פֿאַר LPDDR און DDR2 ינטערפייסיז. מארק עס אַניוזד פֿאַר LPDDR און DDR2 ינטערפייסיז.
MDDR_WE_N	OUT	DRAM WEN
MDDR_ADDR[15:0]	OUT	דראַם אַדרעס ביטן
MDDR_BA[2:0]	OUT	דראַם באַנק אַדרעס
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	ינאָוט	דראַם דאַטאַ מאַסקע
MDDR_DQS ([3:0]/[1:0]/[0])	ינאָוט	דראַם דאַטאַ סטראָבע ינפּוט / רעזולטאַט - פּ זייַט
MDDR_DQS_N ([3:0]/[1:0]/[0])	ינאָוט	דראַם דאַטאַ סטראָבע ינפּוט / רעזולטאַט - N זייַט
MDDR_DQ ([31:0]/[15:0]/[7:0])	ינאָוט	DRAM דאַטן אַרייַנשרייַב / רעזולטאַט
MDDR_DQS_TMATCH_0_IN	IN	FIFO אין סיגנאַל
MDDR_DQS_TMATCH_0_OUT	OUT	FIFO אויס סיגנאַל
MDDR_DQS_TMATCH_1_IN	IN	FIFO אין סיגנאַל (בלויז 32-ביסל)
MDDR_DQS_TMATCH_1_OUT	OUT	FIFO אויס סיגנאַל (בלויז 32-ביסל)
MDDR_DM_RDQS_ECC	ינאָוט	דראַם ECC דאַטאַ מאַסקע
MDDR_DQS_ECC	ינאָוט	דראַם ECC דאַטאַ סטראָבע ינפּוט / רעזולטאַט - פּ זייַט
MDDR_DQS_ECC_N	ינאָוט	דראַם ECC דאַטאַ סטראָבע ינפּוט / רעזולטאַט - N זייַט
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	ינאָוט	DRAM ECC דאַטאַ ינפּוט / רעזולטאַט
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO אין סיגנאַל
MDDR_DQS_TMATCH_ECC_OUT	OUT	ECC FIFO אַרויס סיגנאַל (בלויז 32-ביסל)

באַמערקונג: פּאָרט ווידטס פֿאַר עטלעכע פּאָרץ טוישן דיפּענדינג אויף די סעלעקציע פון ​​די PHY ברייט. די נאָוטיישאַן "[אַ: 0] / [ב: 0] / [ק: 0]" איז געניצט צו באַצייכענען אַזאַ פּאָרץ, ווו "[אַ: 0]" רעפערס צו די פּאָרט ברייט ווען אַ 32-ביסל PHY ברייט איז אויסגעקליבן , "[ב:0]" קאָראַספּאַנדז צו אַ 16-ביסל PHY ברייט, און "[c:0]" קאָראַספּאַנדז צו אַ 8-ביסל PHY ברייט.

שטאָף האר AXI ויטאָבוס צובינד
טיש 3-2 • שטאָף האר אַקסי ויטאָבוס צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
DDR_AXI_S_AWREADY	OUT	שרייב אַדרעס גרייט
DDR_AXI_S_WREADY	OUT	שרייב אַדרעס גרייט
DDR_AXI_S_BID[3:0]	OUT	ענטפער ID
DDR_AXI_S_BRESP[1:0]	OUT	שרייב ענטפער
DDR_AXI_S_BVALID	OUT	שרייב ענטפער גילטיק
DDR_AXI_S_ARREADY	OUT	לייענען אַדרעס גרייט
DDR_AXI_S_RID[3:0]	OUT	לייענען ID Tag
DDR_AXI_S_RRESP[1:0]	OUT	לייענען ענטפער
DDR_AXI_S_RDATA[63:0]	OUT	לייענען דאַטן
DDR_AXI_S_RLAST	OUT	לייענען לעצטע דעם סיגנאַל ינדיקייץ די לעצטע אַריבערפירן אין אַ לייענען פּלאַצן
DDR_AXI_S_RVALID	OUT	לייענען אַדרעס גילטיק
DDR_AXI_S_AWID[3:0]	IN	שרייב אַדרעס שייַן
DDR_AXI_S_AWADDR[31:0]	IN	שרייב אַדרעס
DDR_AXI_S_AWLEN[3:0]	IN	פּלאַצן לענג
DDR_AXI_S_AWSIZE[1:0]	IN	פּלאַצן גרייס
DDR_AXI_S_AWBURST[1:0]	IN	פּלאַצן טיפּ
DDR_AXI_S_AWLOCK[1:0]	IN	לאַק טיפּ דעם סיגנאַל גיט נאָך אינפֿאָרמאַציע וועגן די אַטאָמישע קעראַקטעריסטיקס פון די אַריבערפירן
DDR_AXI_S_AWVALID	IN	שרייב אַדרעס גילטיק
DDR_AXI_S_WID[3:0]	IN	שרייב דאַטאַ שייַן tag
DDR_AXI_S_WDATA[63:0]	IN	שרייב דאַטן
DDR_AXI_S_WSTRB[7:0]	IN	שרייב סטראָבעס
DDR_AXI_S_WLAST	IN	שרייב לעצטע
DDR_AXI_S_WVALID	IN	שרייב גילטיק
DDR_AXI_S_BREADY	IN	שרייב גרייט
DDR_AXI_S_ARID[3:0]	IN	לייענען אַדרעס שייַן
DDR_AXI_S_ARADDR[31:0]	IN	לייענען אַדרעס
DDR_AXI_S_ARLEN[3:0]	IN	פּלאַצן לענג
DDR_AXI_S_ARSIZE[1:0]	IN	פּלאַצן גרייס
DDR_AXI_S_ARBURST[1:0]	IN	פּלאַצן טיפּ
DDR_AXI_S_ARLOCK[1:0]	IN	לאַק טיפּ
DDR_AXI_S_ARVALID	IN	לייענען אַדרעס גילטיק
DDR_AXI_S_RREADY	IN	לייענען אַדרעס גרייט

טיש 3-2 • שטאָף האר אַקסי ויטאָבוס צובינד (ווייַטער )

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
DDR_AXI_S_CORE_RESET_N	IN	MDDR גלאבאלע באַשטעטיק
DDR_AXI_S_RMW	IN	ינדיקייץ צי אַלע ביטעס פון אַ 64 ביסל שטעג זענען גילטיק פֿאַר אַלע ביץ פון אַ AXI אַריבערפירן. 0: ינדיקייץ אַז אַלע ביטעס אין אַלע ביץ זענען גילטיק אין די פּלאַצן און די קאָנטראָללער זאָל פעליקייַט צו שרייַבן קאַמאַנדז 1: ינדיקייץ אַז עטלעכע ביטעס זענען פאַרקריפּלט און די קאָנטראָללער זאָל פעליקייַט צו RMW קאַמאַנדז דאָס איז קלאַסאַפייד ווי אַ AXI שרייַבן אַדרעס קאַנאַל סיידבאַנד סיגנאַל און איז גילטיק מיט די AWVALID סיגנאַל. בלויז געניצט ווען ECC איז ענייבאַלד.

שטאָף האר אַהב0 ויטאָבוס צובינד
טיש 3-3 • שטאָף האר אַהב0 ויטאָבוס צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
DDR_AHB0_SHREADYOUT	OUT	AHBL שקלאַף גרייט - ווען הויך פֿאַר אַ שרייַבן ינדיקייץ די MDDR איז גרייט צו אָננעמען דאַטן און ווען הויך פֿאַר אַ לייענען ינדיקייץ אַז דאַטן זענען גילטיק
DDR_AHB0_SHRESP	OUT	AHBL ענטפער סטאַטוס - ווען געטריבן הויך אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט מיט ערראָרס. ווען געטריבן נידעריק אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט הצלחה.
DDR_AHB0_SHRDATA[31:0]	OUT	AHBL לייענען דאַטן - לייענען דאַטן פון די MDDR שקלאַף צו די שטאָף בעל
DDR_AHB0_SHSEL	IN	AHBL שקלאַף אויסקלייַבן - ווען אַססיסטעד, די MDDR איז דער דערווייַל אויסגעקליבן AHBL שקלאַף אויף די שטאָף אַהב ויטאָבוס
DDR_AHB0_SHADDR[31:0]	IN	AHBL אַדרעס - בייט אַדרעס אויף די AHBL צובינד
DDR_AHB0_SHBURST[2:0]	IN	אַהבל פּלאַצן לענג
DDR_AHB0_SHSIZE[1:0]	IN	AHBL אַריבערפירן גרייס - ינדיקייץ די גרייס פון דעם קראַנט אַריבערפירן (בלויז 8/16/32 בייט טראַנזאַקשאַנז)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL אַריבערפירן טיפּ - ינדיקייץ די אַריבערפירן טיפּ פון די קראַנט טראַנסאַקטיאָן
DDR_AHB0_SHMASTLOCK	IN	AHBL שלאָס - אויב די קראַנט אַריבערפירן איז אַ טייל פון אַ פארשפארט טראַנסאַקטיאָן
DDR_AHB0_SHWRITE	IN	AHBL שרייַבן - ווען הויך ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ שרייַבן. ווען נידעריק ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ לייענען
DDR_AHB0_S_HREADY	IN	AHBL גרייט - ווען הויך, ינדיקייץ אַז די MDDR איז גרייט צו אָננעמען אַ נייַע טראַנסאַקטיאָן
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL שרייַבן דאַטן - שרייב דאַטן פון די שטאָף בעל צו די MDDR

שטאָף האר אַהב1 ויטאָבוס צובינד
טיש 3-4 • שטאָף האר אַהב1 ויטאָבוס צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
DDR_AHB1_SHREADYOUT	OUT	AHBL שקלאַף גרייט - ווען הויך פֿאַר אַ שרייַבן ינדיקייץ די MDDR איז גרייט צו אָננעמען דאַטן און ווען הויך פֿאַר אַ לייענען ינדיקייץ אַז דאַטן זענען גילטיק
DDR_AHB1_SHRESP	OUT	AHBL ענטפער סטאַטוס - ווען געטריבן הויך אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט מיט ערראָרס. ווען געטריבן נידעריק אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט הצלחה.
DDR_AHB1_SHRDATA[31:0]	OUT	AHBL לייענען דאַטן - לייענען דאַטן פון די MDDR שקלאַף צו די שטאָף בעל
DDR_AHB1_SHSEL	IN	AHBL שקלאַף אויסקלייַבן - ווען אַססיסטעד, די MDDR איז דער דערווייַל אויסגעקליבן AHBL שקלאַף אויף די שטאָף אַהב ויטאָבוס
DDR_AHB1_SHADDR[31:0]	IN	AHBL אַדרעס - בייט אַדרעס אויף די AHBL צובינד
DDR_AHB1_SHBURST[2:0]	IN	אַהבל פּלאַצן לענג
DDR_AHB1_SHSIZE[1:0]	IN	AHBL אַריבערפירן גרייס - ינדיקייץ די גרייס פון דעם קראַנט אַריבערפירן (בלויז 8/16/32 בייט טראַנזאַקשאַנז)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL אַריבערפירן טיפּ - ינדיקייץ די אַריבערפירן טיפּ פון די קראַנט טראַנסאַקטיאָן
DDR_AHB1_SHMASTLOCK	IN	AHBL שלאָס - אויב די קראַנט אַריבערפירן איז אַ טייל פון אַ פארשפארט טראַנסאַקטיאָן
DDR_AHB1_SHWRITE	IN	AHBL שרייַבן - ווען הויך ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ שרייַבן. ווען נידעריק ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ לייענען.
DDR_AHB1_SHREADY	IN	AHBL גרייט - ווען הויך, ינדיקייץ אַז די MDDR איז גרייט צו אָננעמען אַ נייַע טראַנסאַקטיאָן
DDR_AHB1_SHWDATA[31:0]	IN	AHBL שרייַבן דאַטן - שרייב דאַטן פון די שטאָף בעל צו די MDDR

AXI ויטאָבוס צובינד פון ווייך זכּרון קאָנטראָללער מאָדע
טיש 3-5 • ווייך זכּרון קאָנטראָללער מאָדע AXI Bus צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
SMC_AXI_M_WLAST	OUT	שרייב לעצטע
SMC_AXI_M_WVALID	OUT	שרייב גילטיק
SMC_AXI_M_AWLEN[3:0]	OUT	פּלאַצן לענג
SMC_AXI_M_AWBURST[1:0]	OUT	פּלאַצן טיפּ
SMC_AXI_M_BREADY	OUT	ענטפער גרייט
SMC_AXI_M_AWVALID	OUT	שרייב אַדרעס גילטיק
SMC_AXI_M_AWID[3:0]	OUT	שרייב אַדרעס שייַן
SMC_AXI_M_WDATA[63:0]	OUT	שרייב דאַטאַ
SMC_AXI_M_ARVALID	OUT	לייענען אַדרעס גילטיק
SMC_AXI_M_WID[3:0]	OUT	שרייב דאַטאַ שייַן tag
SMC_AXI_M_WSTRB[7:0]	OUT	שרייב סטראָבעס
SMC_AXI_M_ARID[3:0]	OUT	לייענען אַדרעס שייַן
SMC_AXI_M_ARADDR[31:0]	OUT	לייענען אַדרעס
SMC_AXI_M_ARLEN[3:0]	OUT	פּלאַצן לענג
SMC_AXI_M_ARSIZE[1:0]	OUT	פּלאַצן גרייס
SMC_AXI_M_ARBURST[1:0]	OUT	פּלאַצן טיפּ
SMC_AXI_M_AWADDR[31:0]	OUT	שרייב אַדרעס
SMC_AXI_M_RREADY	OUT	לייענען אַדרעס גרייט
SMC_AXI_M_AWSIZE[1:0]	OUT	פּלאַצן גרייס
SMC_AXI_M_AWLOCK[1:0]	OUT	לאַק טיפּ דעם סיגנאַל גיט נאָך אינפֿאָרמאַציע וועגן די אַטאָמישע קעראַקטעריסטיקס פון די אַריבערפירן
SMC_AXI_M_ARLOCK[1:0]	OUT	לאַק טיפּ
SMC_AXI_M_BID[3:0]	IN	ענטפער ID
SMC_AXI_M_RID[3:0]	IN	לייענען ID Tag
SMC_AXI_M_RRESP[1:0]	IN	לייענען ענטפער
SMC_AXI_M_BRESP[1:0]	IN	שרייב ענטפער
SMC_AXI_M_AWREADY	IN	שרייב אַדרעס גרייט
SMC_AXI_M_RDATA[63:0]	IN	לייענען דאַטאַ
SMC_AXI_M_WREADY	IN	שרייב גרייט
SMC_AXI_M_BVALID	IN	שרייב ענטפער גילטיק
SMC_AXI_M_ARREADY	IN	לייענען אַדרעס גרייט
SMC_AXI_M_RLAST	IN	לייענען לעצטע דעם סיגנאַל ינדיקייץ די לעצטע אַריבערפירן אין אַ לייענען פּלאַצן
SMC_AXI_M_RVALID	IN	לייענען גילטיק

ווייך זכּרון קאָנטראָללער מאָדע אַהב0 ויטאָבוס צובינד
טיש 3-6 • ווייך זכּרון קאָנטראָללער מאָדע אַהב0 ויטאָבוס צובינד

פּאָרט נאָמען	ריכטונג	באַשרייַבונג
SMC_AHB_M_HBURST[1:0]	OUT	אַהבל פּלאַצן לענג
SMC_AHB_M_HTRANS[1:0]	OUT	AHBL אַריבערפירן טיפּ - ינדיקייץ די אַריבערפירן טיפּ פון די קראַנט טראַנסאַקטיאָן.
SMC_AHB_M_HMASTLOCK	OUT	AHBL שלאָס - אויב די קראַנט אַריבערפירן איז אַ טייל פון אַ פארשפארט טראַנסאַקטיאָן
SMC_AHB_M_HWRITE	OUT	AHBL שרייַבן - ווען הויך ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ שרייַבן. ווען נידעריק ינדיקייץ אַז די קראַנט טראַנסאַקטיאָן איז אַ לייענען
SMC_AHB_M_HSIZE[1:0]	OUT	AHBL אַריבערפירן גרייס - ינדיקייץ די גרייס פון דעם קראַנט אַריבערפירן (בלויז 8/16/32 בייט טראַנזאַקשאַנז)
SMC_AHB_M_HWDATA[31:0]	OUT	AHBL שרייַבן דאַטן - שרייב דאַטן פון די MSS בעל צו די שטאָף סאָפט זכּרון קאָנטראָללער
SMC_AHB_M_HADDR[31:0]	OUT	AHBL אַדרעס - בייט אַדרעס אויף די AHBL צובינד
SMC_AHB_M_HRESP	IN	AHBL ענטפער סטאַטוס - ווען געטריבן הויך אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט מיט ערראָרס. ווען געטריבן נידעריק אין די סוף פון אַ טראַנסאַקטיאָן ינדיקייץ אַז די טראַנסאַקטיאָן איז געענדיקט הצלחה
SMC_AHB_M_HRDATA[31:0]	IN	AHBL לייענען דאַטן - לייענען דאַטן פון די שטאָף סאָפט זכּרון קאָנטראָללער צו די MSS בעל
SMC_AHB_M_HREADY	IN	AHBL גרייט - הויך ינדיקייץ אַז די AHBL ויטאָבוס איז גרייט צו אָננעמען אַ נייַע טראַנסאַקטיאָן

פּראָדוקט שטיצן

Microsemi SoC Products Group שטיצט זייַן פּראָדוקטן מיט פאַרשידן שטיצן באַדינונגס, אַרייַנגערעכנט קונה סערוויס, קונה טעכניש שטיצן צענטער, webפּלאַץ, עלעקטראָניש פּאָסט און ווערלדווייד פארקויפונג אָפאַסיז. דער אַפּפּענדיקס כּולל אינפֿאָרמאַציע וועגן קאָנטאַקט Microsemi SoC פּראָדוקטן גרופע און ניצן די שטיצן באַדינונגס.
קונה סערוויס
קאָנטאַקט קונה סערוויס פֿאַר ניט-טעכניש פּראָדוקט שטיצן, אַזאַ ווי פּראָדוקט פּרייסינג, פּראָדוקט אַפּגריידז, דערהייַנטיקן אינפֿאָרמאַציע, סדר סטאַטוס און דערלויבעניש.
פֿון צפון אַמעריקע, רופן 800.262.1060
פון די רעשט פון דער וועלט, רופן 650.318.4460
פאַקס, פֿון ערגעץ אין דער וועלט, 650.318.8044
קונה טעכניש שטיצן צענטער
Microsemi SoC פּראָדוקץ גרופע סטאַפּס זיין קונה טעכניש שטיצן צענטער מיט העכסט באָקע ענדזשאַנירז וואָס קענען העלפֿן ענטפֿערן דיין ייַזנוואַרג, ווייכווארג און פּלאַן פֿראגן וועגן Microsemi SoC פּראָדוקטן. דער קונה טעכניש שטיצן צענטער ספּענדז אַ פּלאַץ פון צייט צו שאַפֿן אַפּלאַקיישאַן הערות, ענטפֿערס צו פּראָסט פּלאַן ציקל פֿראגן, דאַקיומענטיישאַן פון באַוווסט ישוז און פאַרשידן FAQ. אַזוי, איידער איר קאָנטאַקט אונדז, ביטע באַזוכן אונדזער אָנליין רעסורסן. עס איז זייער מסתּמא אַז מיר האָבן שוין געענטפערט דיין פֿראגן.
טעכניש שטיצן
פֿאַר מיקראָסעמי סאָק פּראָדוקטן שטיצן, באַזוכן http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webפּלאַץ
איר קענען בלעטער אַ פאַרשיידנקייַט פון טעכניש און ניט-טעכניש אינפֿאָרמאַציע אויף די Microsemi SoC Products Group היים בלאַט, ביי www.microsemi.com/soc.
קאָנטאַקט די קונה טעכניש שטיצן צענטער
העכסט באָקע ענדזשאַנירז שטעקן די טעכניש שטיצן צענטער. די טעכניש שטיצן צענטער קענען זיין קאָנטאַקטעד דורך E- בריוו אָדער דורך די Microsemi SoC פּראָדוקטן גרופע webפּלאַץ.
בליצפּאָסט
איר קענען יבערגעבן דיין טעכניש פֿראגן צו אונדזער E- בריוו אַדרעס און באַקומען ענטפֿערס צוריק דורך E- בריוו, פאַקס אָדער טעלעפאָן. אויך, אויב איר האָבן פּלאַן פּראָבלעמס, איר קענען E- בריוו דיין פּלאַן fileס צו באַקומען הילף. מיר קעסיידער מאָניטאָר די E- בריוו חשבון איבער דעם טאָג. ווען איר שיקן דיין בקשה צו אונדז, ביטע זיין זיכער צו אַרייַננעמען דיין פול נאָמען, פירמע נאָמען און דיין קאָנטאַקט אינפֿאָרמאַציע פֿאַר עפעקטיוו פּראַסעסינג פון דיין בקשה.
די טעכניש שטיצן בליצפּאָסט אַדרעס איז soc_tech@microsemi.com.
מייַן קאַסעס
קאַסטאַמערז פון Microsemi SoC פּראָדוקץ גרופע קענען פאָרלייגן און שפּור טעכניש קאַסעס אָנליין דורך גיין צו מייַן קאַסעס.
אַרויס די יו
קוסטאָמערס וואָס דאַרפֿן הילף אַרויס די יו. עס. צייט זאָנעס קענען אָדער קאָנטאַקט טעכניש שטיצן דורך E- בריוו (soc_tech@microsemi.com) אָדער קאָנטאַקט אַ היגע פארקויפונג אָפיס.
באַזוכן וועגן אונדז פֿאַר פארקויפונג אָפיס ליסטינגס און פֿירמע קאָנטאַקטן.
פארקויפונג אָפיס ליסטינגס קענען זיין געפֿונען אין www.microsemi.com/soc/company/contact/default.aspx.
ITAR טעכניש שטיצן
פֿאַר טעכניש שטיצן אויף RH און RT FPGAs וואָס זענען רעגיאַלייטאַד דורך ינטערנאַטיאָנאַל טראַפיק אין געווער רעגולאַטיאָנס (ITAR), קאָנטאַקט אונדז דורך soc_tech_itar@microsemi.com. אַלטערנאַטיוועלי, אין מיין קאַסעס, סעלעקטירן יאָ אין די ITAR פאַל-אַראָפּ רשימה. פֿאַר אַ גאַנץ רשימה פון ITAR-רעגיאַלייטאַד מיקראָסעעמי פפּגאַ, באַזוכן די ITAR web בלאַט.

וועגן מיקראָסעמי
מיקראָסעמי קאָרפּאָראַטיאָן (נאַסדאַק: MSCC) אָפפערס אַ פולשטענדיק פּאָרטפעל פון סעמיקאַנדאַקטער און סיסטעם סאַלושאַנז פֿאַר קאָמוניקאַציע, פאַרטיידיקונג און זיכערהייט, אַעראָספּאַסע און ינדאַסטרי מארקפלעצער. פּראָדוקטן אַרייַננעמען הויך-פאָרשטעלונג און ראַדיאַציע-פאַרגליווערט אַנאַלאָג געמישט סיגנאַל ינאַגרייטיד סערקאַץ, FPGAs, SoCs און ASICs; מאַכט פאַרוואַלטונג פּראָדוקטן; טיימינג און סינגקראַנאַזיישאַן דעוויסעס און גענוי צייט סאַלושאַנז, באַשטעטיקן די וועלט 'ס סטאַנדאַרט פֿאַר צייט; קול פּראַסעסינג דעוויסעס; רף סאַלושאַנז; דיסקרעטע קאַמפּאָונאַנץ; ענטערפּרייז סטאָרידזש און קאָמוניקאַציע סאַלושאַנז, זיכערהייט טעקנאַלאַדזשיז און סקאַלאַבלע אַנטי-הampער פּראָדוקטן; עטהערנעט סאַלושאַנז; מאַכט-איבער-עטהערנעט יקס און מידספּאַנס; ווי געזונט ווי מנהג פּלאַן קייפּאַבילאַטיז און באַדינונגס. מיקראָסעמי איז כעדקאָרטערד אין Aliso Viejo, קאַליפאָרניאַ און האט בעערעך 4,800 עמפּלוייז גלאָובאַלי. לערן מער ביי www.microsemi.com.
מיקראָסעמי מאכט קיין וואָראַנטי, פאַרטרעטונג אָדער גאַראַנטירן וועגן די אינפֿאָרמאַציע קאַנטיינד אין דעם אָדער די פּאַסיקקייט פון זייַן פּראָדוקטן און באַדינונגס פֿאַר קיין באַזונדער ציל, און מייקראָסעמי טוט נישט נעמען קיין אַכרייַעס פון די אַפּלאַקיישאַן אָדער נוצן פון קיין פּראָדוקט אָדער קרייַז. די פּראָדוקטן סאָלד דאָ און קיין אנדערע פּראָדוקטן סאָלד דורך מיקראָסעמי זענען אונטערטעניק צו לימיטעד טעסטינג און זאָל ניט זיין געוויינט אין קאַנדזשאַנגקשאַן מיט מיסיע-קריטיש ויסריכט אָדער אַפּלאַקיישאַנז. קיין פאָרשטעלונג ספּעסאַפאַקיישאַנז זענען געמיינט צו זיין פאַרלאָזלעך אָבער זענען נישט וועראַפייד, און קוינע מוזן דורכפירן און פאַרענדיקן אַלע פאָרשטעלונג און אנדערע טעסטינג פון די פּראָדוקטן, אַליין און צוזאַמען מיט, אָדער אינסטאַלירן אין, קיין סוף פּראָדוקטן. קוינע וועט נישט פאַרלאָזנ אויף קיין דאַטן און פאָרשטעלונג ספּעסאַפאַקיישאַנז אָדער פּאַראַמעטערס צוגעשטעלט דורך Microsemi. עס איז די פֿאַראַנטוואָרטלעכקייט פון די קוינע צו ינדיפּענדאַנטלי באַשטימען די פּאַסיקקייט פון קיין פּראָדוקטן און צו פּרובירן און באַשטעטיקן די זעלבע. די אינפֿאָרמאַציע צוגעשטעלט דורך מיקראָסעמי דערנאָכדעם איז צוגעשטעלט "ווי איז, ווו איז" און מיט אַלע חסרונות, און די גאנצע ריזיקירן פֿאַרבונדן מיט אַזאַ אינפֿאָרמאַציע איז לעגאַמרע מיט די קוינע. מיקראָסעמי גיט ניט, בפירוש אָדער ימפּליסאַטלי, צו קיין פּאַרטיי קיין פּאַטענט רעכט, לייסאַנסיז אָדער קיין אנדערע IP רעכט, צי מיט אַכטונג צו אַזאַ אינפֿאָרמאַציע זיך אָדער עפּעס דיסקרייבד דורך אַזאַ אינפֿאָרמאַציע. אינפֿאָרמאַציע צוגעשטעלט אין דעם דאָקומענט איז פּראַפּרייאַטערי צו מיקראָסעמי, און מיקראָסעמי ריזערווז די רעכט צו מאַכן קיין ענדערונגען צו די אינפֿאָרמאַציע אין דעם דאָקומענט אָדער צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן.

מיקראָסעמי קאָרפּאָראַטע הויפּטקוואַרטיר
איין ענטערפּרייז, Aliso Viejo,
CA 92656 USA
אין די USA: +1 800-713-4113
אַרויס די USA: +1 949-380-6100
סאַלעס: +1 949-380-6136
פאַקס: +1 949-215-4996
E- בריוו: sales.support@microsemi.com

©2016 מיקראָסעמי קאָרפּאָראַטיאָן. אלע רעכטן רעזערווירט. מיקראָסעמי און די מיקראָסעמי לאָגאָ זענען טריידמאַרקס פון מיקראָסעמי קאָרפּאָראַטיאָן. אַלע אנדערע טריידמאַרקס און דינסט מאַרקס זענען די פאַרמאָג פון זייער ריספּעקטיוו אָונערז.

5-02-00377-5/11.16

דאָקומענטן / רעסאָורסעס

Microsemi SmartFusion2 MSS DDR קאָנטראָללער קאַנפיגיעריישאַן [pdfבאַניצער גייד SmartFusion2 MSS DDR קאָנטראָללער קאַנפיגיעריישאַן, SmartFusion2 MSS, DDR קאָנטראָללער קאַנפיגיעריישאַן, קאָנטראָללער קאַנפיגיעריישאַן

רעפערענצן

• באַניצער מאַנואַל