اسمارٹ فیوژن 2 ایم ایس ایس
ڈی ڈی آر کنٹرولر کنفیگریشن
Libero SoC v11.6 اور بعد میں 

تعارف

SmartFusion2 MSS میں ایک ایمبیڈڈ DDR کنٹرولر ہے۔ اس DDR کنٹرولر کا مقصد ایک آف چپ DDR میموری کو کنٹرول کرنا ہے۔ MDDR کنٹرولر کو MSS کے ساتھ ساتھ FPGA تانے بانے سے بھی حاصل کیا جا سکتا ہے۔ اس کے علاوہ، ڈی ڈی آر کنٹرولر کو بھی نظرانداز کیا جا سکتا ہے، جو ایف پی جی اے فیبرک (سافٹ کنٹرولر موڈ (ایس ایم سی)) کو ایک اضافی انٹرفیس فراہم کرتا ہے۔
MSS DDR کنٹرولر کو مکمل طور پر ترتیب دینے کے لیے، آپ کو:

1. MDDR کنفیگریٹر کا استعمال کرتے ہوئے ڈیٹا پاتھ کو منتخب کریں۔
2. DDR کنٹرولر رجسٹروں کے لیے رجسٹر کی قدریں سیٹ کریں۔
3. MSS CCC کنفیگریٹر کا استعمال کرتے ہوئے DDR میموری کلاک فریکوئنسی اور FPGA تانے بانے کو MDDR کلاک ریشو (اگر ضرورت ہو) منتخب کریں۔
4. کنٹرولر کے APB کنفیگریشن انٹرفیس کو مربوط کریں جیسا کہ پیریفرل انیشیلائزیشن سلوشن کے ذریعے بیان کیا گیا ہے۔ سسٹم بلڈر کے ذریعہ تیار کردہ MDDR ابتدائی سرکٹری کے لئے، صفحہ 13 اور شکل 2-7 پر "MSS DDR کنفیگریشن پاتھ" کا حوالہ دیں۔
   آپ اسٹینڈ ایلون (سسٹم بلڈر کے ذریعہ نہیں) پیریفرل انیشیلائزیشن کا استعمال کرتے ہوئے اپنی ابتدائی سرکٹری بھی بنا سکتے ہیں۔ SmartFusion2 اسٹینڈ ایلون پیریفرل انیشیلائزیشن یوزر گائیڈ سے رجوع کریں۔

MDDR کنفیگریٹر

MDDR کنفیگریٹر کا استعمال مجموعی ڈیٹا پاتھ اور MSS DDR کنٹرولر کے لیے بیرونی DDR میموری پیرامیٹرز کو ترتیب دینے کے لیے کیا جاتا ہے۔

جنرل ٹیب آپ کی میموری اور فیبرک انٹرفیس سیٹنگز سیٹ کرتا ہے (شکل 1-1)۔
میموری کی ترتیبات
DDR میموری سیٹلنگ ٹائم درج کریں۔ یہ وہ وقت ہے جب DDR میموری کو شروع کرنے کی ضرورت ہوتی ہے۔ پہلے سے طے شدہ قیمت 200 us ہے۔ صحیح قدر درج کرنے کے لیے اپنی DDR میموری ڈیٹا شیٹ سے رجوع کریں۔
MDDR میں اپنے میموری آپشنز کو کنفیگر کرنے کے لیے میموری سیٹنگز کا استعمال کریں۔

• میموری کی قسم - LPDDR، DDR2، یا DDR3
• ڈیٹا کی چوڑائی - 32 بٹ، 16 بٹ یا 8 بٹ
• SECDED فعال ECC - آن یا آف
• ثالثی اسکیم - قسم -0، قسم -1، قسم -2، قسم -3
• سب سے زیادہ ترجیحی ID - درست قدریں 0 سے 15 تک ہیں۔
• ایڈریس کی چوڑائی (بٹس) - آپ جو LPDDR/DDR2/DDR3 میموری استعمال کرتے ہیں اس کے لیے قطار، بینک، اور کالم ایڈریس بٹس کی تعداد کے لیے اپنی DDR میموری ڈیٹا شیٹ سے رجوع کریں۔ LPDDR/DDR2/DDR3 میموری کی ڈیٹا شیٹ کے مطابق قطاروں/بینکوں/کالموں کے لیے صحیح قدر منتخب کرنے کے لیے پل ڈاؤن مینو کو منتخب کریں۔

نوٹ: پل ڈاون لسٹ میں نمبر سے مراد ایڈریس بٹس کی تعداد ہے، نہ کہ قطاروں/بینکوں/کالموں کی مطلق تعداد۔ سابق کے لیےampمثال کے طور پر، اگر آپ کی DDR میموری میں 4 بینک ہیں، تو بینکوں کے لیے 2 (2 ²=4) کو منتخب کریں۔ اگر آپ کی DDR میموری میں 8 بینک ہیں، تو بینکوں کے لیے 3 (2³ =8) کو منتخب کریں۔

فیبرک انٹرفیس کی ترتیبات
پہلے سے طے شدہ طور پر، ہارڈ Cortex-M3 پروسیسر DDR کنٹرولر تک رسائی کے لیے ترتیب دیا گیا ہے۔ آپ فیبرک انٹرفیس سیٹنگ کے چیک باکس کو فعال کرکے فیبرک ماسٹر کو DDR کنٹرولر تک رسائی کی اجازت بھی دے سکتے ہیں۔ اس صورت میں، آپ مندرجہ ذیل اختیارات میں سے ایک کا انتخاب کر سکتے ہیں:

• AXI انٹرفیس استعمال کریں - فیبرک ماسٹر 64-bit AXI انٹرفیس کے ذریعے DDR کنٹرولر تک رسائی حاصل کرتا ہے۔
• ایک واحد AHBLite انٹرفیس استعمال کریں - فیبرک ماسٹر ایک واحد 32-bit AHB انٹرفیس کے ذریعے DDR کنٹرولر تک رسائی حاصل کرتا ہے۔
• دو AHBLite انٹرفیس استعمال کریں - دو فیبرک ماسٹرز دو 32-bit AHB انٹرفیس کا استعمال کرتے ہوئے DDR کنٹرولر تک رسائی حاصل کرتے ہیں۔
  ترتیب view (شکل 1-1) آپ کے فیبرک انٹرفیس کے انتخاب کے مطابق اپ ڈیٹس۔

I/O ڈرائیو کی طاقت (صرف DDR2 اور DDR3)
اپنے DDR I/Os کے لیے درج ذیل ڈرائیو کی طاقتوں میں سے ایک کو منتخب کریں:

• ہاف ڈرائیو کی طاقت
•  مکمل ڈرائیو کی طاقت

Libero SoC آپ کی DDR میموری کی قسم اور I/O ڈرائیو کی طاقت (جیسا کہ ٹیب لی 1-1 میں دکھایا گیا ہے) کی بنیاد پر آپ کے MDDR سسٹم کے لیے DDR I/O سٹینڈرڈ سیٹ کرتا ہے۔
جدول 1-1 • I/O ڈرائیو کی طاقت اور DDR میموری کی قسم

ڈی ڈی آر میموری کی قسم	نصف طاقت ڈرائیو	مکمل طاقت کی ڈرائیو
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
ایل پی ڈی ڈی آر	ایل پی ڈی آر آئی	ایل پی ڈی آر آئی

IO سٹینڈرڈ (صرف LPDDR)
درج ذیل اختیارات میں سے ایک کو منتخب کریں:

• LVCMOS 18V IO معیار کے لیے LVCMOS1.8 (کم ترین پاور)۔ عام LPDDR1 ایپلی کیشنز میں استعمال کیا جاتا ہے۔
• LPDDRI نوٹ: اس معیار کو منتخب کرنے سے پہلے، یقینی بنائیں کہ آپ کا بورڈ اس معیار کو سپورٹ کرتا ہے۔ M2S-EVAL-KIT یا SF2-STARTER-KIT بورڈز کو نشانہ بناتے وقت آپ کو یہ اختیار استعمال کرنا چاہیے۔ LPDDRI IO معیارات کا تقاضا ہے کہ بورڈ پر ایک IMP_CALIB ریزسٹر انسٹال ہو۔

IO کیلیبریشن (صرف LPDDR)
LVCMOS18 IO معیاری استعمال کرتے وقت درج ذیل اختیارات میں سے ایک کا انتخاب کریں:

• On
• آف (عام)

انشانکن آن اور آف اختیاری طور پر IO کیلیبریشن بلاک کے استعمال کو کنٹرول کرتا ہے جو IO ڈرائیوروں کو بیرونی ریزسٹر پر کیلیبریٹ کرتا ہے۔ آف ہونے پر، ڈیوائس پہلے سے سیٹ IO ڈرائیور ایڈجسٹمنٹ کا استعمال کرتی ہے۔
آن ہونے پر، اس کے لیے PCB پر نصب کرنے کے لیے 150-ohm IMP_CALIB ریزسٹر کی ضرورت ہوتی ہے۔
اس کا استعمال IO کو پی سی بی کی خصوصیات کے مطابق کرنے کے لیے کیا جاتا ہے۔ تاہم، آن پر سیٹ ہونے پر، ایک ریزسٹر انسٹال کرنے کی ضرورت ہے یا میموری کنٹرولر شروع نہیں کرے گا۔
مزید معلومات کے لیے، AC393-SmartFusion2 اور IGLOO2 بورڈ ڈیزائن گائیڈ لائنز ایپلیکیشن سے رجوع کریں۔
نوٹ اور SmartFusion2 SoC FPGA ہائی سپیڈ DDR انٹرفیس یوزر گائیڈ۔

MDDR کنٹرولر کنفیگریشن

جب آپ ایک بیرونی DDR میموری تک رسائی کے لیے MSS DDR کنٹرولر استعمال کرتے ہیں، DDR کنٹرولر کو رن ٹائم کے وقت کنفیگر کیا جانا چاہیے۔ یہ سرشار DDR کنٹرولر کنفیگریشن رجسٹروں پر کنفیگریشن ڈیٹا لکھ کر کیا جاتا ہے۔ یہ کنفیگریشن ڈیٹا بیرونی DDR میموری اور آپ کی ایپلی کیشن کی خصوصیات پر منحصر ہے۔ یہ سیکشن بیان کرتا ہے کہ MSS DDR کنٹرولر کنفیگریٹر میں ان کنفیگریشن پیرامیٹرز کو کیسے داخل کیا جائے اور کنفیگریشن ڈیٹا کو مجموعی پیریفرل انیشیلائزیشن سلوشن کے حصے کے طور پر کیسے منظم کیا جاتا ہے۔

MSS DDR کنٹرول رجسٹر
MSS DDR کنٹرولر کے پاس رجسٹروں کا ایک سیٹ ہوتا ہے جسے رن ٹائم کے وقت کنفیگر کرنے کی ضرورت ہوتی ہے۔ ان رجسٹروں کی ترتیب کی قدریں مختلف پیرامیٹرز کی نمائندگی کرتی ہیں، جیسے DDR موڈ، PHY چوڑائی، برسٹ موڈ، اور ECC۔ DDR کنٹرولر کنفیگریشن رجسٹروں کے بارے میں مکمل تفصیلات کے لیے، SmartFusion2 SoC FPGA ہائی اسپیڈ DDR انٹرفیس یوزر گائیڈ سے رجوع کریں۔
MDDR رجسٹر کنفیگریشن
آپ کی ڈی ڈی آر میموری اور ایپلیکیشن سے مطابقت رکھنے والے پیرامیٹرز داخل کرنے کے لیے میموری کی شروعات (فگر 2-1، شکل 2-2، اور شکل 2-3) اور میموری ٹائمنگ (فگر 2-4) ٹیبز استعمال کریں۔ ان ٹیبز میں آپ جو قدریں داخل کرتے ہیں وہ خود بخود مناسب رجسٹر اقدار میں ترجمہ ہو جاتی ہیں۔ جب آپ کسی مخصوص پیرامیٹر پر کلک کرتے ہیں، تو اس کے متعلقہ رجسٹر کو رجسٹر ڈکرپشن پین میں بیان کیا جاتا ہے (صفحہ 1 پر تصویر 1-4 میں زیریں حصہ)۔
میموری کی شروعات
میموری انیشیلائزیشن ٹیب آپ کو ان طریقوں کو ترتیب دینے کی اجازت دیتا ہے جو آپ اپنی LPDDR/DDR2/DDR3 یادوں کو شروع کرنا چاہتے ہیں۔ میموری انیشیلائزیشن ٹیب میں دستیاب مینو اور اختیارات آپ کے استعمال کردہ DDR میموری (LPDDR/DDR2/DDR3) کی قسم کے ساتھ مختلف ہوتے ہیں۔ جب آپ اختیارات کو ترتیب دیتے ہیں تو اپنی DDR میموری ڈیٹا شیٹ سے رجوع کریں۔ جب آپ کسی قدر کو تبدیل کرتے یا درج کرتے ہیں، تو رجسٹر کی تفصیل کا پین آپ کو رجسٹر کا نام اور رجسٹر کی قیمت دیتا ہے جو اپ ڈیٹ ہو جاتی ہے۔ غلط اقدار کو انتباہ کے طور پر نشان زد کیا گیا ہے۔ شکل 2-1، شکل 2-2، اور شکل 2-3 بالترتیب LPDDR، DDR2 اور DDR3 کے لیے ابتدائی ٹیب دکھاتے ہیں۔

• ٹائمنگ موڈ - 1T یا 2T ٹائمنگ موڈ منتخب کریں۔ 1T (پہلے سے طے شدہ موڈ) میں، DDR کنٹرولر ہر گھڑی کے چکر پر ایک نئی کمانڈ جاری کر سکتا ہے۔ 2T ٹائمنگ موڈ میں، DDR کنٹرولر ایڈریس اور کمانڈ بس کو دو گھڑی سائیکلوں کے لیے درست رکھتا ہے۔ اس سے بس کی کارکردگی ایک کمان فی دو گھڑیوں تک کم ہو جاتی ہے، لیکن یہ سیٹ اپ اور ہولڈ ٹائم کی مقدار کو دوگنا کر دیتی ہے۔
• جزوی-ارے سیلف ریفریش (صرف LPDDR)۔ یہ خصوصیت LPDDR کے لیے بجلی کی بچت کے لیے ہے۔
  خود ریفریش کے دوران میموری کی مقدار کو تازہ کرنے کے لیے کنٹرولر کے لیے درج ذیل میں سے ایک کو منتخب کریں:
  - مکمل صف: بینک 0، 1,2،3، اور XNUMX
  - آدھی صف: بینک 0 اور 1
  - کوارٹر سرنی: بینک 0
  - ایک آٹھویں صف: بینک 0 قطار کے پتے کے ساتھ MSB=0
  - ایک سولہویں صف: بینک 0 جس میں قطار کا پتہ MSB اور MSB-1 دونوں 0 کے برابر ہیں۔
  دیگر تمام اختیارات کے لیے، جب آپ اختیارات کو ترتیب دیتے ہیں تو اپنی DDR میموری ڈیٹا شیٹ سے رجوع کریں۔
  

یاد داشت کا وقت
یہ ٹیب آپ کو میموری ٹائمنگ پیرامیٹرز کو ترتیب دینے کی اجازت دیتا ہے۔ میموری ٹائمنگ پیرامیٹرز کو ترتیب دیتے وقت اپنی LPDDR/DDR2/DDR3 میموری کی ڈیٹا شیٹ سے رجوع کریں۔
جب آپ کسی قدر کو تبدیل کرتے یا درج کرتے ہیں، تو رجسٹر کی تفصیل کا پین آپ کو رجسٹر کا نام اور رجسٹر کی قیمت دیتا ہے جو اپ ڈیٹ ہو جاتی ہے۔ غلط اقدار کو انتباہ کے طور پر نشان زد کیا گیا ہے۔

ڈی ڈی آر کنفیگریشن درآمد کرنا Files
میموری انیشیلائزیشن اور ٹائمنگ ٹیبز کا استعمال کرتے ہوئے ڈی ڈی آر میموری پیرامیٹر داخل کرنے کے علاوہ، آپ ڈی ڈی آر رجسٹر ویلیوز کو ایک سے درآمد کر سکتے ہیں۔ file. ایسا کرنے کے لیے، امپورٹ کنفیگریشن بٹن پر کلک کریں اور متن پر جائیں۔ file DDR رجسٹر کے نام اور اقدار پر مشتمل ہے۔ شکل 2-5 درآمد کنفیگریشن نحو کو دکھاتا ہے۔

نوٹ: اگر آپ GUI کا استعمال کرتے ہوئے رجسٹر کی قدروں کو داخل کرنے کے بجائے درآمد کرنے کا انتخاب کرتے ہیں، تو آپ کو تمام ضروری رجسٹر اقدار کی وضاحت کرنی ہوگی۔ تفصیلات کے لیے SmartFusion2 SoC FPGA ہائی اسپیڈ DDR انٹرفیس صارف گائیڈ سے رجوع کریں۔

ڈی ڈی آر کنفیگریشن برآمد کرنا Files
آپ موجودہ رجسٹر کنفیگریشن ڈیٹا کو ٹیکسٹ میں بھی ایکسپورٹ کر سکتے ہیں۔ file. یہ file اس میں وہ رجسٹر ویلیوز شامل ہوں گی جو آپ نے درآمد کی ہیں (اگر کوئی ہیں) اور ساتھ ہی وہ جو GUI پیرامیٹرز سے آپ نے اس ڈائیلاگ میں درج کی ہیں۔
اگر آپ DDR رجسٹر کنفیگریشن میں کی گئی تبدیلیوں کو کالعدم کرنا چاہتے ہیں، تو آپ Restore Default کے ساتھ ایسا کر سکتے ہیں۔ نوٹ کریں کہ یہ تمام رجسٹر کنفیگریشن ڈیٹا کو حذف کر دیتا ہے اور آپ کو یہ ڈیٹا دوبارہ درآمد کرنا یا دوبارہ داخل کرنا ہوگا۔ ڈیٹا کو ہارڈویئر ری سیٹ کی اقدار پر دوبارہ ترتیب دیا گیا ہے۔
تیار کردہ ڈیٹا
کنفیگریشن تیار کرنے کے لیے ٹھیک ہے پر کلک کریں۔ جنرل، میموری ٹائمنگ اور میموری انیشیلائزیشن ٹیبز میں آپ کے ان پٹ کی بنیاد پر، MDDR کنفیگریٹر تمام DDR کنفیگریشن رجسٹروں کے لیے ویلیو کی گنتی کرتا ہے اور ان اقدار کو آپ کے فرم ویئر پروجیکٹ اور سمولیشن میں ایکسپورٹ کرتا ہے۔ files برآمد کیا گیا۔ file نحو کو شکل 2-6 میں دکھایا گیا ہے۔

فرم ویئر

جب آپ SmartDesign تیار کرتے ہیں تو درج ذیل files میں پیدا ہوتے ہیں۔ /firmware/drivers_config/sys_config ڈائریکٹری۔ یہ fileCMSIS فرم ویئر کور کے لیے ضروری ہے کہ وہ مناسب طریقے سے مرتب کرے اور اس میں آپ کے موجودہ ڈیزائن کے بارے میں معلومات بشمول پیریفرل کنفیگریشن ڈیٹا اور MSS کے لیے گھڑی کی ترتیب کی معلومات شامل ہوں۔ ان میں ترمیم نہ کریں۔ files دستی طور پر جیسا کہ ہر بار جب آپ کے روٹ ڈیزائن کو دوبارہ تخلیق کیا جاتا ہے تو وہ دوبارہ بنائے جاتے ہیں۔

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h - MDDR کنفیگریشن ڈیٹا۔
• Sys_config_fddr_define.h - FDDR کنفیگریشن ڈیٹا۔
•  sys_config_mss_clocks.h - MSS گھڑیوں کی ترتیب

تخروپن
جب آپ اپنے MSS سے وابستہ SmartDesign تیار کرتے ہیں تو درج ذیل سمولیشن files میں پیدا ہوتے ہیں۔ / تخروپن ڈائریکٹری:

•  test.bfm - اعلی سطحی BFM file جو SmartFusion2 MSS' Cortex-M3 پروسیسر کو استعمال کرنے والے کسی بھی تخروپن کے دوران سب سے پہلے "Executed" ہوتا ہے۔ یہ peripheral_init.bfm اور user.bfm کو اس ترتیب میں انجام دیتا ہے۔
•  peripheral_init.bfm - BFM طریقہ کار پر مشتمل ہے جو CMSIS::SystemInit() فنکشن کی تقلید کرتا ہے جو Cortex-M3 پر آپ کے مین() طریقہ کار میں داخل ہونے سے پہلے چلتا ہے۔ یہ بنیادی طور پر ڈیزائن میں استعمال ہونے والے کسی بھی پیریفیرل کے کنفیگریشن ڈیٹا کو صحیح پیریفیرل کنفیگریشن رجسٹروں میں کاپی کرتا ہے اور پھر یہ دعویٰ کرنے سے پہلے کہ صارف ان پیری فیرلز کو استعمال کر سکتا ہے تمام پیری فیرلز کے تیار ہونے کا انتظار کرتا ہے۔
• MDDR_init.bfm - BFM تحریری کمانڈز پر مشتمل ہے جو DDR کنٹرولر رجسٹروں میں آپ کے درج کردہ MSS DDR کنفیگریشن رجسٹر ڈیٹا کی تحریروں کو نقل کرتا ہے (اوپر ایڈٹ رجسٹرز ڈائیلاگ کا استعمال کرتے ہوئے)۔
• user.bfm - صارف کے حکموں کے لیے۔ آپ اس میں اپنی BFM کمانڈز شامل کرکے ڈیٹا پاتھ کی نقل بنا سکتے ہیں۔ file. اس میں احکام file peripheral_init.bfm مکمل ہونے کے بعد "پھانسی" کی جائے گی۔

کا استعمال کرتے ہوئے files اوپر، کنفیگریشن کا راستہ خود بخود بنا دیا جاتا ہے۔ آپ کو صرف user.bfm میں ترمیم کرنے کی ضرورت ہے۔ file ڈیٹا پاتھ کی نقل کرنا۔ test.bfm، peripheral_init.bfm، یا MDDR_init.bfm میں ترمیم نہ کریں files ان کے طور پر fileہر بار جب آپ کے روٹ ڈیزائن کو دوبارہ تخلیق کیا جاتا ہے تو s کو دوبارہ بنایا جاتا ہے۔

MSS DDR کنفیگریشن پاتھ
پیریفرل انیشیلائزیشن حل کا تقاضا ہے کہ، MSS DDR کنفیگریشن رجسٹر ویلیوز کو بتانے کے علاوہ، آپ MSS (FIC_2) میں APB کنفیگریشن ڈیٹا پاتھ کو ترتیب دیں۔ SystemInit() فنکشن FIC_2 APB انٹرفیس کے ذریعے MDDR کنفیگریشن رجسٹر میں ڈیٹا لکھتا ہے۔
نوٹ: اگر آپ سسٹم بلڈر استعمال کر رہے ہیں تو کنفیگریشن کا راستہ خود بخود سیٹ اور جڑ جاتا ہے۔

FIC_2 انٹرفیس کو ترتیب دینے کے لیے:

1. MSS کنفیگریٹر سے FIC_2 کنفیگریٹر ڈائیلاگ (شکل 2-7) کھولیں۔
2. Cortex-M3 آپشن کا استعمال کرتے ہوئے انیشیلائز پیری فیرلز کو منتخب کریں۔
3. اس بات کو یقینی بنائیں کہ MSS DDR چیک کیا گیا ہے، جیسا کہ فیبرک DDR/SERDES بلاکس ہیں اگر آپ انہیں استعمال کر رہے ہیں۔
4.  اپنی ترتیبات کو محفوظ کرنے کے لیے ٹھیک ہے پر کلک کریں۔ یہ FIC_2 کنفیگریشن پورٹس (کلاک، ری سیٹ، اور APB بس انٹرفیس) کو بے نقاب کرے گا، جیسا کہ شکل 2-8 میں دکھایا گیا ہے۔
5.  ایم ایس ایس بنائیں۔ FIC_2 بندرگاہیں (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK اور FIC_2_APB_M_RESET_N) اب MSS انٹرفیس پر سامنے آئی ہیں اور پیریفرل انیشیلائزیشن حل کی تفصیلات کے مطابق CoreConfigP اور CoreResetP سے منسلک ہو سکتی ہیں۔

CoreConfigP اور CoreResetP cores کو ترتیب دینے اور منسلک کرنے کے بارے میں مکمل تفصیلات کے لیے، پیریفرل انیشیلائزیشن یوزر گائیڈ سے رجوع کریں۔

پورٹ کی تفصیل

DDR PHY انٹرفیس
جدول 3-1 • DDR PHY انٹرفیس

پورٹ کا نام	سمت	تفصیل
MDDR_CAS_N	باہر	DRAM CASN
MDDR_CKE	باہر	DRAM CKE
MDDR_CLK	باہر	گھڑی، پی کی طرف
MDDR_CLK_N	باہر	گھڑی، N طرف
MDDR_CS_N	باہر	DRAM CSN
MDDR_ODT	باہر	DRAM ODT
MDDR_RAS_N	باہر	DRAM RASN
MDDR_RESET_N	باہر	DDR3 کے لیے DRAM ری سیٹ۔ LPDDR اور DDR2 انٹرفیس کے لیے اس سگنل کو نظر انداز کریں۔ اسے LPDDR اور DDR2 انٹرفیس کے لیے غیر استعمال شدہ نشان زد کریں۔
MDDR_WE_N	باہر	ڈرم وین
MDDR_ADDR[15:0]	باہر	ڈرم ایڈریس بٹس
MDDR_BA[2:0]	باہر	ڈرم بینک کا پتہ
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	آؤٹ آؤٹ	ڈرام ڈیٹا ماسک
MDDR_DQS ([3:0]/[1:0]/[0])	آؤٹ آؤٹ	ڈرم ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ - پی سائیڈ
MDDR_DQS_N ([3:0]/[1:0]/[0])	آؤٹ آؤٹ	ڈرم ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ – این سائیڈ
MDDR_DQ ([31:0]/[15:0]/[7:0])	آؤٹ آؤٹ	DRAM ڈیٹا ان پٹ/آؤٹ پٹ
MDDR_DQS_TMATCH_0_IN	IN	FIFO سگنل میں
MDDR_DQS_TMATCH_0_OUT	باہر	FIFO آؤٹ سگنل
MDDR_DQS_TMATCH_1_IN	IN	FIFO سگنل میں (صرف 32 بٹ)
MDDR_DQS_TMATCH_1_OUT	باہر	FIFO آؤٹ سگنل (صرف 32 بٹ)
MDDR_DM_RDQS_ECC	آؤٹ آؤٹ	ڈرام ای سی سی ڈیٹا ماسک
MDDR_DQS_ECC	آؤٹ آؤٹ	ڈرام ای سی سی ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ - پی سائیڈ
MDDR_DQS_ECC_N	آؤٹ آؤٹ	Dram ECC ڈیٹا اسٹروب ان پٹ/آؤٹ پٹ – N سائیڈ
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	آؤٹ آؤٹ	DRAM ECC ڈیٹا ان پٹ/آؤٹ پٹ
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO سگنل میں
MDDR_DQS_TMATCH_ECC_OUT	باہر	ECC FIFO آؤٹ سگنل (صرف 32 بٹ)

نوٹ: کچھ بندرگاہوں کے لیے پورٹ کی چوڑائی PHY چوڑائی کے انتخاب پر منحصر ہوتی ہے۔ اشارے "[a:0]/ [b:0]/[c:0]" ایسی بندرگاہوں کو ظاہر کرنے کے لیے استعمال کیا جاتا ہے، جہاں "[a:0]" سے مراد بندرگاہ کی چوڑائی ہے جب 32 بٹ PHY چوڑائی منتخب کی جاتی ہے۔ , "[b:0]" 16-bit PHY چوڑائی کے مساوی ہے، اور "[c:0]" 8-bit PHY چوڑائی کے مساوی ہے۔

فیبرک ماسٹر AXI بس انٹرفیس
جدول 3-2 • فیبرک ماسٹر AXI بس انٹرفیس

پورٹ کا نام	سمت	تفصیل
DDR_AXI_S_AWREADY	باہر	ایڈریس تیار ہے۔
DDR_AXI_S_WREADY	باہر	ایڈریس تیار ہے۔
DDR_AXI_S_BID[3:0]	باہر	جوابی ID
DDR_AXI_S_BRESP[1:0]	باہر	جواب لکھیں۔
DDR_AXI_S_BVALID	باہر	درست جواب لکھیں۔
DDR_AXI_S_ARREADY	باہر	ایڈریس تیار ہے۔
DDR_AXI_S_RID[3:0]	باہر	آئی ڈی پڑھیں Tag
DDR_AXI_S_RRESP[1:0]	باہر	جواب پڑھیں
DDR_AXI_S_RDATA[63:0]	باہر	ڈیٹا پڑھیں
DDR_AXI_S_RLAST	باہر	آخری پڑھیں یہ سگنل ریڈ برسٹ میں آخری منتقلی کی نشاندہی کرتا ہے۔
DDR_AXI_S_RVALID	باہر	درست ایڈریس پڑھیں
DDR_AXI_S_AWID[3:0]	IN	ایڈریس ID لکھیں۔
DDR_AXI_S_AWADDR[31:0]	IN	پتہ لکھیں۔
DDR_AXI_S_AWLEN[3:0]	IN	برسٹ کی لمبائی
DDR_AXI_S_AWSIZE[1:0]	IN	برسٹ سائز
DDR_AXI_S_AWBURST[1:0]	IN	برسٹ قسم
DDR_AXI_S_AWLOCK[1:0]	IN	لاک کی قسم یہ سگنل منتقلی کی جوہری خصوصیات کے بارے میں اضافی معلومات فراہم کرتا ہے۔
DDR_AXI_S_AWVALID	IN	درست پتہ لکھیں۔
DDR_AXI_S_WID[3:0]	IN	ڈیٹا ID لکھیں۔ tag
DDR_AXI_S_WDATA[63:0]	IN	ڈیٹا لکھیں۔
DDR_AXI_S_WSTRB[7:0]	IN	اسٹروبس لکھیں۔
DDR_AXI_S_WLAST	IN	آخری لکھیں۔
DDR_AXI_S_WVALID	IN	درست لکھیں۔
DDR_AXI_S_BREADY	IN	تیار لکھیں۔
DDR_AXI_S_ARID[3:0]	IN	ایڈریس آئی ڈی پڑھیں
DDR_AXI_S_ARADDR[31:0]	IN	ایڈریس پڑھیں
DDR_AXI_S_ARLEN[3:0]	IN	برسٹ کی لمبائی
DDR_AXI_S_ARSIZE[1:0]	IN	برسٹ سائز
DDR_AXI_S_ARBURST[1:0]	IN	برسٹ قسم
DDR_AXI_S_ARLOCK[1:0]	IN	لاک کی قسم
DDR_AXI_S_ARVALID	IN	درست ایڈریس پڑھیں
DDR_AXI_S_RREADY	IN	ایڈریس تیار ہے۔

جدول 3-2 • فیبرک ماسٹر AXI بس انٹرفیس (جاری ہے)

پورٹ کا نام	سمت	تفصیل
DDR_AXI_S_CORE_RESET_N	IN	MDDR گلوبل ری سیٹ
DDR_AXI_S_RMW	IN	بتاتا ہے کہ آیا 64 بٹ لین کے تمام بائٹس AXI ٹرانسفر کی تمام بیٹس کے لیے درست ہیں۔ 0: اشارہ کرتا ہے کہ تمام بیٹس کے تمام بائٹس برسٹ میں درست ہیں اور کنٹرولر کو کمانڈز لکھنے کے لیے ڈیفالٹ ہونا چاہیے۔ 1: اشارہ کرتا ہے کہ کچھ بائٹس غلط ہیں اور کنٹرولر کو RMW کمانڈز پر ڈیفالٹ ہونا چاہئے اسے AXI رائٹ ایڈریس چینل سائیڈ بینڈ سگنل کے طور پر درجہ بندی کیا گیا ہے اور یہ AWVALID سگنل کے ساتھ درست ہے۔ صرف اس وقت استعمال کیا جاتا ہے جب ECC فعال ہو۔

فیبرک ماسٹر AHB0 بس انٹرفیس
جدول 3-3 • فیبرک ماسٹر AHB0 بس انٹرفیس

پورٹ کا نام	سمت	تفصیل
DDR_AHB0_SHREADYOUT	باہر	AHBL غلام تیار - جب لکھنے کے لیے زیادہ ہو تو ایم ڈی ڈی آر ڈیٹا کو قبول کرنے کے لیے تیار ہونے کی نشاندہی کرتا ہے اور جب پڑھنے کے لیے زیادہ ہو تو یہ ظاہر کرتا ہے کہ ڈیٹا درست ہے۔
DDR_AHB0_SHRESP	باہر	AHBL رسپانس اسٹیٹس - جب ٹرانزیکشن کے اختتام پر اونچا ہوتا ہے تو اس بات کی نشاندہی کرتا ہے کہ ٹرانزیکشن غلطیوں کے ساتھ مکمل ہو گیا ہے۔ لین دین کے اختتام پر کم ہونے پر ظاہر ہوتا ہے کہ لین دین کامیابی سے مکمل ہو گیا ہے۔
DDR_AHB0_SHRDATA[31:0]	باہر	AHBL ڈیٹا پڑھتا ہے - MDDR غلام سے فیبرک ماسٹر تک ڈیٹا پڑھیں
DDR_AHB0_SHSEL	IN	AHBL غلام کا انتخاب - جب دعوی کیا جائے، MDDR فیبرک AHB بس پر فی الحال منتخب کردہ AHBL غلام ہے۔
DDR_AHB0_SHADDR[31:0]	IN	AHBL ایڈریس - AHBL انٹرفیس پر بائٹ ایڈریس
DDR_AHB0_SHBURST[2:0]	IN	اے ایچ بی ایل برسٹ کی لمبائی
DDR_AHB0_SHSIZE[1:0]	IN	AHBL ٹرانسفر سائز - موجودہ ٹرانسفر کے سائز کی نشاندہی کرتا ہے (صرف 8/16/32 بائٹ ٹرانزیکشنز)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL منتقلی کی قسم - موجودہ لین دین کی منتقلی کی قسم کی نشاندہی کرتی ہے۔
DDR_AHB0_SHMASTLOCK	IN	AHBL لاک - جب یہ دعویٰ کیا جائے کہ موجودہ منتقلی ایک مقفل لین دین کا حصہ ہے۔
DDR_AHB0_SHWRITE	IN	AHBL لکھنا - جب اعلی اشارہ کرتا ہے کہ موجودہ لین دین ایک تحریر ہے۔ جب کم اشارہ کرتا ہے کہ موجودہ لین دین پڑھا ہوا ہے۔
DDR_AHB0_S_HREADY	IN	AHBL تیار - جب زیادہ ہو، اشارہ کرتا ہے کہ MDDR ایک نیا لین دین قبول کرنے کے لیے تیار ہے۔
DDR_AHB0_S_HWDATA[31:0]	IN	اے ایچ بی ایل ڈیٹا لکھیں – فیبرک ماسٹر سے ایم ڈی ڈی آر کو ڈیٹا لکھیں۔

فیبرک ماسٹر AHB1 بس انٹرفیس
جدول 3-4 • فیبرک ماسٹر AHB1 بس انٹرفیس

پورٹ کا نام	سمت	تفصیل
DDR_AHB1_SHREADYOUT	باہر	AHBL غلام تیار - جب لکھنے کے لیے زیادہ ہو تو ایم ڈی ڈی آر ڈیٹا کو قبول کرنے کے لیے تیار ہونے کی نشاندہی کرتا ہے اور جب پڑھنے کے لیے زیادہ ہو تو یہ ظاہر کرتا ہے کہ ڈیٹا درست ہے۔
DDR_AHB1_SHRESP	باہر	AHBL رسپانس اسٹیٹس - جب ٹرانزیکشن کے اختتام پر اونچا ہوتا ہے تو اس بات کی نشاندہی کرتا ہے کہ ٹرانزیکشن غلطیوں کے ساتھ مکمل ہو گیا ہے۔ لین دین کے اختتام پر کم ہونے پر ظاہر ہوتا ہے کہ لین دین کامیابی سے مکمل ہو گیا ہے۔
DDR_AHB1_SHRDATA[31:0]	باہر	AHBL ڈیٹا پڑھتا ہے - MDDR غلام سے فیبرک ماسٹر تک ڈیٹا پڑھیں
DDR_AHB1_SHSEL	IN	AHBL غلام کا انتخاب - جب دعوی کیا جائے، MDDR فیبرک AHB بس پر فی الحال منتخب کردہ AHBL غلام ہے۔
DDR_AHB1_SHADDR[31:0]	IN	AHBL ایڈریس - AHBL انٹرفیس پر بائٹ ایڈریس
DDR_AHB1_SHBURST[2:0]	IN	اے ایچ بی ایل برسٹ کی لمبائی
DDR_AHB1_SHSIZE[1:0]	IN	AHBL ٹرانسفر سائز - موجودہ ٹرانسفر کے سائز کی نشاندہی کرتا ہے (صرف 8/16/32 بائٹ ٹرانزیکشنز)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL منتقلی کی قسم - موجودہ لین دین کی منتقلی کی قسم کی نشاندہی کرتی ہے۔
DDR_AHB1_SHMASTLOCK	IN	AHBL لاک - جب یہ دعویٰ کیا جائے کہ موجودہ منتقلی ایک مقفل لین دین کا حصہ ہے۔
DDR_AHB1_SHWRITE	IN	AHBL لکھنا - جب اعلی اشارہ کرتا ہے کہ موجودہ لین دین ایک تحریر ہے۔ جب کم اشارہ کرتا ہے کہ موجودہ لین دین پڑھا ہوا ہے۔
DDR_AHB1_SHREADY	IN	AHBL تیار - جب زیادہ ہو، اشارہ کرتا ہے کہ MDDR ایک نیا لین دین قبول کرنے کے لیے تیار ہے۔
DDR_AHB1_SHWDATA[31:0]	IN	اے ایچ بی ایل ڈیٹا لکھیں – فیبرک ماسٹر سے ایم ڈی ڈی آر کو ڈیٹا لکھیں۔

سافٹ میموری کنٹرولر موڈ AXI بس انٹرفیس
جدول 3-5 • سافٹ میموری کنٹرولر موڈ AXI بس انٹرفیس

پورٹ کا نام	سمت	تفصیل
SMC_AXI_M_WLAST	باہر	آخری لکھیں۔
SMC_AXI_M_WVALID	باہر	درست لکھیں۔
SMC_AXI_M_AWLEN[3:0]	باہر	برسٹ کی لمبائی
SMC_AXI_M_AWBURST[1:0]	باہر	برسٹ قسم
SMC_AXI_M_BREADY	باہر	جواب تیار ہے۔
SMC_AXI_M_AWVALID	باہر	ایڈریس درست لکھیں۔
SMC_AXI_M_AWID[3:0]	باہر	ایڈریس ID لکھیں۔
SMC_AXI_M_WDATA[63:0]	باہر	ڈیٹا لکھیں۔
SMC_AXI_M_ARVALID	باہر	درست ایڈریس پڑھیں
SMC_AXI_M_WID[3:0]	باہر	ڈیٹا ID لکھیں۔ tag
SMC_AXI_M_WSTRB[7:0]	باہر	اسٹروبس لکھیں۔
SMC_AXI_M_ARID[3:0]	باہر	ایڈریس آئی ڈی پڑھیں
SMC_AXI_M_ARADDR[31:0]	باہر	ایڈریس پڑھیں
SMC_AXI_M_ARLEN[3:0]	باہر	برسٹ کی لمبائی
SMC_AXI_M_ARSIZE[1:0]	باہر	برسٹ سائز
SMC_AXI_M_ARBURST[1:0]	باہر	برسٹ قسم
SMC_AXI_M_AWADDR[31:0]	باہر	ایڈریس لکھیں۔
SMC_AXI_M_RREADY	باہر	ایڈریس تیار ہے۔
SMC_AXI_M_AWSIZE[1:0]	باہر	برسٹ سائز
SMC_AXI_M_AWLOCK[1:0]	باہر	لاک کی قسم یہ سگنل منتقلی کی جوہری خصوصیات کے بارے میں اضافی معلومات فراہم کرتا ہے۔
SMC_AXI_M_ARLOCK[1:0]	باہر	لاک کی قسم
SMC_AXI_M_BID[3:0]	IN	جوابی ID
SMC_AXI_M_RID[3:0]	IN	آئی ڈی پڑھیں Tag
SMC_AXI_M_RRESP[1:0]	IN	جواب پڑھیں
SMC_AXI_M_BRESP[1:0]	IN	جواب لکھیں۔
SMC_AXI_M_AWREADY	IN	ایڈریس تیار ہے۔
SMC_AXI_M_RDATA[63:0]	IN	ڈیٹا پڑھیں
SMC_AXI_M_WREADY	IN	تیار لکھیں۔
SMC_AXI_M_BVALID	IN	درست جواب لکھیں۔
SMC_AXI_M_ARREADY	IN	ایڈریس تیار ہے۔
SMC_AXI_M_RLAST	IN	آخری پڑھیں یہ سگنل ریڈ برسٹ میں آخری منتقلی کی نشاندہی کرتا ہے۔
SMC_AXI_M_RVALID	IN	درست پڑھیں

سافٹ میموری کنٹرولر موڈ AHB0 بس انٹرفیس
جدول 3-6 • سافٹ میموری کنٹرولر موڈ AHB0 بس انٹرفیس

پورٹ کا نام	سمت	تفصیل
SMC_AHB_M_HBURST[1:0]	باہر	اے ایچ بی ایل برسٹ کی لمبائی
SMC_AHB_M_HTRANS[1:0]	باہر	AHBL منتقلی کی قسم - موجودہ لین دین کی منتقلی کی قسم کی نشاندہی کرتی ہے۔
SMC_AHB_M_HMASTLOCK	باہر	AHBL لاک - جب یہ دعویٰ کیا جائے کہ موجودہ منتقلی ایک مقفل لین دین کا حصہ ہے۔
SMC_AHB_M_HWRITE	باہر	AHBL لکھیں - جب اعلی اشارہ کرتا ہے کہ موجودہ لین دین ایک تحریر ہے۔ جب کم اشارہ کرتا ہے کہ موجودہ لین دین پڑھا ہوا ہے۔
SMC_AHB_M_HSIZE[1:0]	باہر	AHBL ٹرانسفر سائز - موجودہ ٹرانسفر کے سائز کی نشاندہی کرتا ہے (صرف 8/16/32 بائٹ ٹرانزیکشنز)
SMC_AHB_M_HWDATA[31:0]	باہر	اے ایچ بی ایل ڈیٹا لکھیں – ایم ایس ایس ماسٹر سے فیبرک سافٹ میموری کنٹرولر پر ڈیٹا لکھیں۔
SMC_AHB_M_HADDR[31:0]	باہر	AHBL ایڈریس - AHBL انٹرفیس پر بائٹ ایڈریس
SMC_AHB_M_HRESP	IN	AHBL رسپانس اسٹیٹس - جب ٹرانزیکشن کے اختتام پر اونچا ہوتا ہے تو اس بات کی نشاندہی کرتا ہے کہ ٹرانزیکشن غلطیوں کے ساتھ مکمل ہو گیا ہے۔ لین دین کے اختتام پر کم ہونے پر ظاہر ہوتا ہے کہ لین دین کامیابی سے مکمل ہو گیا ہے۔
SMC_AHB_M_HRDATA[31:0]	IN	اے ایچ بی ایل ڈیٹا پڑھیں - فیبرک سافٹ میموری کنٹرولر سے ایم ایس ایس ماسٹر تک ڈیٹا پڑھیں
SMC_AHB_M_HREADY	IN	AHBL تیار - ہائی اشارہ کرتا ہے کہ AHBL بس ایک نیا لین دین قبول کرنے کے لیے تیار ہے۔

پروڈکٹ سپورٹ

مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنی مصنوعات کو مختلف سپورٹ سروسز بشمول کسٹمر سروس، کسٹمر ٹیکنیکل سپورٹ سینٹر، webسائٹ، الیکٹرانک میل، اور دنیا بھر میں فروخت کے دفاتر۔ اس ضمیمہ میں Microsemi SoC پروڈکٹس گروپ سے رابطہ کرنے اور ان سپورٹ سروسز کے استعمال کے بارے میں معلومات شامل ہیں۔
کسٹمر سروس
غیر تکنیکی پروڈکٹ سپورٹ کے لیے کسٹمر سروس سے رابطہ کریں، جیسے پروڈکٹ کی قیمتوں کا تعین، پروڈکٹ اپ گریڈ، اپ ڈیٹ کی معلومات، آرڈر کی حیثیت، اور اجازت۔
شمالی امریکہ سے، 800.262.1060 پر کال کریں۔
باقی دنیا سے، 650.318.4460 پر کال کریں۔
فیکس، دنیا میں کہیں سے بھی، 650.318.8044
کسٹمر ٹیکنیکل سپورٹ سینٹر
مائیکروسیمی ایس او سی پروڈکٹس گروپ اپنے کسٹمر ٹیکنیکل سپورٹ سینٹر کا عملہ انتہائی ہنر مند انجینئرز کے ساتھ رکھتا ہے جو مائیکروسیمی ایس او سی پروڈکٹس کے بارے میں آپ کے ہارڈ ویئر، سافٹ ویئر اور ڈیزائن کے سوالات کے جوابات دینے میں مدد کر سکتے ہیں۔ کسٹمر ٹیکنیکل سپورٹ سنٹر ایپلیکیشن نوٹس بنانے، ڈیزائن سائیکل کے عام سوالات کے جوابات، معلوم مسائل کی دستاویزات، اور مختلف سوالات کے جوابات بنانے میں کافی وقت صرف کرتا ہے۔ لہذا، ہم سے رابطہ کرنے سے پہلے، براہ کرم ہمارے آن لائن وسائل ملاحظہ کریں۔ یہ بہت ممکن ہے کہ ہم پہلے ہی آپ کے سوالات کا جواب دے چکے ہوں۔
ٹیکنیکل سپورٹ
Microsemi SoC پروڈکٹس سپورٹ کے لیے، ملاحظہ کریں۔ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webسائٹ
آپ مائیکروسیمی ایس او سی پروڈکٹس گروپ کے ہوم پیج پر مختلف قسم کی تکنیکی اور غیر تکنیکی معلومات کو براؤز کر سکتے ہیں۔ www.microsemi.com/soc.
کسٹمر ٹیکنیکل سپورٹ سینٹر سے رابطہ کرنا
ٹیکنیکل سپورٹ سینٹر میں انتہائی ہنر مند انجینئرز کا عملہ۔ ٹیکنیکل سپورٹ سنٹر سے ای میل یا Microsemi SoC پروڈکٹس گروپ کے ذریعے رابطہ کیا جا سکتا ہے۔ webسائٹ
ای میل
آپ اپنے تکنیکی سوالات ہمارے ای میل ایڈریس پر بھیج سکتے ہیں اور ای میل، فیکس یا فون کے ذریعے جوابات وصول کر سکتے ہیں۔ اس کے علاوہ، اگر آپ کو ڈیزائن کے مسائل ہیں، تو آپ اپنے ڈیزائن کو ای میل کر سکتے ہیں۔ fileمدد حاصل کرنے کے لیے۔ ہم دن بھر ای میل اکاؤنٹ کی مسلسل نگرانی کرتے ہیں۔ ہمیں اپنی درخواست بھیجتے وقت، براہ کرم اپنی درخواست پر موثر کارروائی کے لیے اپنا پورا نام، کمپنی کا نام، اور اپنی رابطہ کی معلومات ضرور شامل کریں۔
تکنیکی مدد کا ای میل پتہ ہے۔ soc_tech@microsemi.com.
میرے کیسز
مائیکروسیمی ایس او سی پروڈکٹس گروپ کے صارفین مائی کیسز پر جا کر تکنیکی کیسز آن لائن جمع کروا سکتے ہیں اور ٹریک کر سکتے ہیں۔
امریکہ سے باہر
امریکی ٹائم زون سے باہر مدد کی ضرورت والے صارفین یا تو ای میل کے ذریعے تکنیکی مدد سے رابطہ کر سکتے ہیں (soc_tech@microsemi.comیا مقامی سیلز آفس سے رابطہ کریں۔
سیلز آفس کی فہرست اور کارپوریٹ رابطوں کے لیے ہمارے بارے میں ملاحظہ کریں۔
سیلز آفس کی فہرستیں یہاں مل سکتی ہیں۔ www.microsemi.com/soc/company/contact/default.aspx.
ITAR ٹیکنیکل سپورٹ
آر ایچ اور آر ٹی ایف پی جی اے پر تکنیکی مدد کے لیے جو انٹرنیشنل ٹریفک ان آرمز ریگولیشنز (ITAR) کے ذریعے ریگولیٹ ہوتے ہیں، ہم سے بذریعہ رابطہ کریں۔ soc_tech_itar@microsemi.com. متبادل طور پر، My Cases میں، ITAR ڈراپ ڈاؤن فہرست میں ہاں کو منتخب کریں۔ ITAR کے ذریعے ریگولیٹڈ Microsemi FPGAs کی مکمل فہرست کے لیے، ITAR ملاحظہ کریں۔ web صفحہ

مائیکروسیمی کے بارے میں
Microsemi Corporation (Nasdaq: MSCC) مواصلات، دفاع اور سلامتی، ایرو اسپیس اور صنعتی بازاروں کے لیے سیمی کنڈکٹر اور سسٹم سلوشنز کا ایک جامع پورٹ فولیو پیش کرتا ہے۔ مصنوعات میں اعلی کارکردگی اور تابکاری سے سخت ینالاگ مکسڈ سگنل انٹیگریٹڈ سرکٹس، FPGAs، SoCs اور ASICs شامل ہیں۔ پاور مینجمنٹ مصنوعات؛ ٹائمنگ اور سنکرونائزیشن ڈیوائسز اور وقت کے عین مطابق حل، وقت کے لیے دنیا کا معیار قائم کرنا؛ صوتی پروسیسنگ آلات؛ RF حل؛ مجرد اجزاء؛ انٹرپرائز سٹوریج اور کمیونیکیشن سلوشنز، سیکورٹی ٹیکنالوجیز اور توسیع پذیر اینٹی ٹیamper مصنوعات؛ ایتھرنیٹ حل؛ پاور اوور ایتھرنیٹ آئی سی اور مڈ اسپینز؛ نیز اپنی مرضی کے مطابق ڈیزائن کی صلاحیتیں اور خدمات۔ Microsemi کا صدر دفتر Aliso Viejo، Calif. میں ہے اور دنیا بھر میں اس کے تقریباً 4,800 ملازمین ہیں۔ پر مزید جانیں۔ www.microsemi.com.
Microsemi یہاں موجود معلومات یا کسی خاص مقصد کے لیے اس کی مصنوعات اور خدمات کی مناسبیت کے حوالے سے کوئی وارنٹی، نمائندگی، یا ضمانت نہیں دیتا، اور نہ ہی Microsemi کسی بھی مصنوعات یا سرکٹ کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری قبول کرتا ہے۔ یہاں فروخت ہونے والی مصنوعات اور Microsemi کی طرف سے فروخت کردہ دیگر مصنوعات محدود جانچ کے تابع ہیں اور انہیں مشن کے اہم آلات یا ایپلی کیشنز کے ساتھ استعمال نہیں کیا جانا چاہیے۔ کسی بھی کارکردگی کی وضاحتیں قابل اعتماد سمجھی جاتی ہیں لیکن ان کی تصدیق نہیں کی جاتی ہے، اور خریدار کو کسی بھی حتمی مصنوعات کے ساتھ، اکیلے اور مل کر، یا ان میں نصب، تمام کارکردگی اور مصنوعات کی دیگر جانچ کرنا اور مکمل کرنا چاہیے۔ خریدار مائیکروسیمی کی طرف سے فراہم کردہ کسی بھی ڈیٹا اور کارکردگی کی تفصیلات یا پیرامیٹرز پر انحصار نہیں کرے گا۔ یہ خریدار کی ذمہ داری ہے کہ وہ آزادانہ طور پر کسی بھی مصنوعات کی مناسبیت کا تعین کرے اور اس کی جانچ اور تصدیق کرے۔ مائیکروسیمی کی طرف سے یہاں فراہم کردہ معلومات "جیسا ہے، جہاں ہے" اور تمام خرابیوں کے ساتھ فراہم کی گئی ہے، اور اس طرح کی معلومات سے منسلک تمام خطرہ خریدار کے ساتھ ہے۔ Microsemi کسی بھی فریق کو پیٹنٹ کے حقوق، لائسنس، یا کسی دوسرے IP حقوق، واضح طور پر یا واضح طور پر، عطا نہیں کرتا ہے، خواہ خود ایسی معلومات کے حوالے سے ہو یا اس طرح کی معلومات کے ذریعے بیان کردہ کسی بھی چیز کے حوالے سے۔ اس دستاویز میں فراہم کردہ معلومات Microsemi کی ملکیت ہے، اور Microsemi اس دستاویز میں موجود معلومات یا کسی بھی مصنوعات اور خدمات میں بغیر اطلاع کے کسی بھی وقت کوئی تبدیلی کرنے کا حق محفوظ رکھتی ہے۔

مائیکروسیمی کارپوریٹ ہیڈ کوارٹر
ون انٹرپرائز، الیسو ویجو،
CA 92656 USA۔
USA کے اندر: +1 800-713-4113
امریکہ سے باہر: +1 949-380-6100
سیلز: +1 949-380-6136
فیکس: +1 949-215-4996
ای میل: sales.support@microsemi.com

©2016 مائیکروسیمی کارپوریشن۔ جملہ حقوق محفوظ ہیں. مائیکروسیمی اور مائیکروسیمی لوگو مائیکروسیمی کارپوریشن کے ٹریڈ مارک ہیں۔ دیگر تمام ٹریڈ مارکس اور سروس مارکس ان کے متعلقہ مالکان کی ملکیت ہیں۔

5-02-00377-5/11.16

دستاویزات / وسائل

Microsemi SmartFusion2 MSS DDR کنٹرولر کنفیگریشن [پی ڈی ایف] یوزر گائیڈ SmartFusion2 MSS DDR کنٹرولر کنفیگریشن، SmartFusion2 MSS، DDR کنٹرولر کنفیگریشن، کنٹرولر کنفیگریشن

حوالہ جات

• صارف دستی