SmartFusion2 MSS
DDR Denetleyici Yapılandırması
Libero SoC v11.6 ve sonrası
giriiş
SmartFusion2 MSS yerleşik bir DDR denetleyicisine sahiptir. Bu DDR denetleyicisi, çip dışı bir DDR belleği kontrol etmek için tasarlanmıştır. MDDR denetleyicisine MSS'den ve FPGA yapısından erişilebilir. Ek olarak, DDR denetleyicisi de atlanarak FPGA yapısına ek bir arayüz (Yumuşak Denetleyici Modu (SMC)) sağlanabilir.
MSS DDR denetleyicisini tam olarak yapılandırmak için şunları yapmalısınız:
- MDDR Yapılandırıcıyı kullanarak veri yolunu seçin.
- DDR denetleyici kayıtları için kayıt değerlerini ayarlayın.
- MSS CCC Yapılandırıcıyı kullanarak DDR bellek saat frekanslarını ve FPGA yapısını MDDR saat oranına (gerekiyorsa) seçin.
- Denetleyicinin APB yapılandırma arayüzünü Çevresel Başlatma çözümünde tanımlandığı şekilde bağlayın. Sistem Üreticisi tarafından oluşturulan MDDR Başlatma devresi için “MSS DDR Yapılandırma Yolu” sayfa 13 ve Şekil 2-7'ye bakın.
Ayrıca bağımsız (Sistem Üreticisi tarafından değil) Çevresel Başlatma kullanarak kendi başlatma devrenizi de oluşturabilirsiniz. SmartFusion2 Bağımsız Çevre Birimi Başlatma Kullanıcı Kılavuzu'na bakın.
MDDR Yapılandırıcısı
MDDR Yapılandırıcı, MSS DDR denetleyicisi için genel veri yolunu ve harici DDR Bellek Parametrelerini yapılandırmak için kullanılır.
Genel sekmesi Bellek ve Yapı Arayüzü ayarlarınızı belirler (Şekil 1-1).
Bellek Ayarları
DDR Bellek Yerleşme Süresini girin. Bu, DDR belleğinin başlatılması için gereken süredir. Varsayılan değer 200 ABD'dir. Girilecek doğru değer için DDR Bellek Veri Sayfanıza bakın.
MDDR'deki bellek seçeneklerinizi yapılandırmak için Bellek Ayarları'nı kullanın.
- Bellek Türü – LPDDR, DDR2 veya DDR3
- Veri Genişliği – 32 bit, 16 bit veya 8 bit
- SECDED Etkin ECC – AÇIK veya KAPALI
- Tahkim Şeması – Tip-0, Tip-1, Tip-2, Tip-3
- En Yüksek Öncelik Kimliği – Geçerli değerler 0 ile 15 arasındadır
- Adres Genişliği (bit) – Kullandığınız LPDDR/DDR2/DDR3 belleğinin satır, sıra ve sütun adres bitlerinin sayısı için DDR Bellek Veri Sayfanıza bakın. LPDDR/DDR2/DDR3 belleğinin veri sayfasına göre satırlar/bankalar/sütunlar için doğru değeri seçmek üzere açılır menüyü seçin.
Not: Açılan listedeki sayı, satırların/bankaların/sütunların mutlak sayısını değil, Adres bitlerinin sayısını ifade eder. Eski içinampDosyada, eğer DDR belleğinizde 4 küme varsa, kümeler için 2'yi (2 ²=4) seçin. DDR belleğinizde 8 küme varsa, kümeler için 3'ü (2³ =8) seçin.
Yapı Arayüzü Ayarları
Varsayılan olarak sert Cortex-M3 işlemci, DDR Denetleyiciye erişecek şekilde ayarlanmıştır. Ayrıca Yapı Arayüzü Ayarı onay kutusunu etkinleştirerek bir yapı Master'ının DDR Denetleyiciye erişmesine izin verebilirsiniz. Bu durumda aşağıdaki seçeneklerden birini seçebilirsiniz:
- Bir AXI Arayüzü Kullanın – Fabric Master, DDR Denetleyiciye 64 bit AXI arayüzü aracılığıyla erişir.
- Tek Bir AHBLite Arayüzü Kullanın – Fabric Master, DDR Denetleyiciye tek bir 32 bit AHB arayüzü aracılığıyla erişir.
- İki AHBLite Arayüzü kullanın – İki yapı Master, iki adet 32 bit AHB arayüzünü kullanarak DDR Denetleyiciye erişir.
Yapılandırma view (Şekil 1-1) Yapı Arayüzü seçiminize göre güncellenir.
G/Ç Sürücü Gücü (yalnızca DDR2 ve DDR3)
DDR I/O'larınız için aşağıdaki sürücü güçlerinden birini seçin:
- Yarım Tahrik Gücü
- Tam Tahrik Gücü
Libero SoC, MDDR sisteminiz için DDR G/Ç Standardını, DDR Bellek türünüz ve G/Ç Sürücü Gücünüze göre ayarlar (Tablo 1-1'de gösterildiği gibi).
Tablo 1-1 • G/Ç Sürücü Gücü ve DDR Bellek Türü
| DDR Bellek Türü | Yarı Güçlü Tahrik | Tam Güçlü Tahrik |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
IO Standardı (yalnızca LPDDR)
Aşağıdaki seçeneklerden birini seçin:
- LVCMOS 18V IO standardı için LVCMOS1.8 (En Düşük Güç). Tipik LPDDR1 uygulamalarında kullanılır.
- LPDDRI Not: Bu standardı seçmeden önce anakartınızın bu standardı desteklediğinden emin olun. M2S-EVAL-KIT veya SF2-STARTER-KIT kartlarını hedeflerken bu seçeneği kullanmanız gerekir. LPDDRI IO standartları, karta bir IMP_CALIB direncinin takılmasını gerektirir.
GÇ Kalibrasyonu (yalnızca LPDDR)
LVCMOS18 IO standardını kullanırken aşağıdaki seçeneklerden birini seçin:
- On
- Kapalı (Tipik)
Kalibrasyon AÇIK ve KAPALI, isteğe bağlı olarak, GÇ sürücülerini harici bir dirence göre kalibre eden bir GÇ kalibrasyon bloğunun kullanımını kontrol eder. KAPALI olduğunda cihaz önceden ayarlanmış bir GÇ sürücüsü ayarını kullanır.
AÇIK olduğunda bu, PCB'ye 150 ohm'luk bir IMP_CALIB direncinin takılmasını gerektirir.
Bu, IO'yu PCB özelliklerine göre kalibre etmek için kullanılır. Ancak, AÇIK olarak ayarlandığında bir direncin takılması gerekir, aksi takdirde bellek denetleyicisi başlatılmayacaktır.
Daha fazla bilgi için AC393-SmartFusion2 ve IGLOO2 Kart Tasarım Yönergeleri Uygulamasına bakın.
Not ve SmartFusion2 SoC FPGA Yüksek Hızlı DDR Arayüzleri Kullanıcı Kılavuzu.
MDDR Denetleyici Yapılandırması
Harici bir DDR Belleğe erişmek için MSS DDR Denetleyicisini kullandığınızda, DDR Denetleyicisinin çalışma zamanında yapılandırılması gerekir. Bu, yapılandırma verilerinin özel DDR denetleyici yapılandırma kayıtlarına yazılmasıyla yapılır. Bu yapılandırma verileri, harici DDR belleğin ve uygulamanızın özelliklerine bağlıdır. Bu bölümde, bu yapılandırma parametrelerinin MSS DDR denetleyici yapılandırıcısına nasıl girileceği ve yapılandırma verilerinin genel Çevre Birim Başlatma çözümünün bir parçası olarak nasıl yönetileceği açıklanmaktadır.
MSS DDR Kontrol Kayıtları
MSS DDR Denetleyicisi, çalışma zamanında yapılandırılması gereken bir dizi kayıt içerir. Bu kayıtların konfigürasyon değerleri, DDR modu, PHY genişliği, patlama modu ve ECC gibi farklı parametreleri temsil eder. DDR denetleyici yapılandırma kayıtları hakkında tüm ayrıntılar için SmartFusion2 SoC FPGA Yüksek Hızlı DDR Arayüzleri Kullanıcı Kılavuzu'na bakın.
MDDR Kayıtları Yapılandırması
DDR Belleğinize ve uygulamanıza karşılık gelen parametreleri girmek için Bellek Başlatma (Şekil 2-1, Şekil 2-2 ve Şekil 2-3) ve Bellek Zamanlaması (Şekil 2-4) sekmelerini kullanın. Bu sekmelere girdiğiniz değerler otomatik olarak uygun kayıt değerlerine çevrilir. Belirli bir parametreye tıkladığınızda, ilgili kayıt, Kayıt Açıklama bölmesinde açıklanır (Şekil 1-1, sayfa 4'teki alt kısım).
Bellek Başlatma
Bellek Başlatma sekmesi, LPDDR/DDR2/DDR3 belleklerinizin başlatılmasını istediğiniz yöntemleri yapılandırmanıza olanak tanır. Bellek Başlatma sekmesinde bulunan menü ve seçenekler, kullandığınız DDR bellek türüne (LPDDR/DDR2/DDR3) göre değişir. Seçenekleri yapılandırırken DDR Bellek Veri Sayfanıza bakın. Bir değeri değiştirdiğinizde veya girdiğinizde, Kayıt Açıklaması bölmesi size güncellenen kayıt adını ve kayıt değerini verir. Geçersiz değerler uyarı olarak işaretlenir. Şekil 2-1, Şekil 2-2 ve Şekil 2-3 sırasıyla LPDDR, DDR2 ve DDR3 için Başlatma sekmesini göstermektedir.
- Zamanlama Modu – 1T veya 2T Zamanlama modunu seçin. 1T'de (varsayılan mod), DDR denetleyicisi her saat döngüsünde yeni bir komut verebilir. 2T zamanlama modunda, DDR denetleyicisi adresi ve komut veriyolunu iki saat döngüsü boyunca geçerli tutar. Bu, veri yolunun verimliliğini iki saatte bir komuta düşürür, ancak kurulum ve bekleme süresini iki katına çıkarır.
- Kısmi Dizi Kendi Kendini Yenileme (yalnızca LPDDR). Bu özellik LPDDR için güç tasarrufu amaçlıdır.
Kendi kendini yenileme sırasında denetleyicinin bellek miktarını yenilemesi için aşağıdakilerden birini seçin:
– Tam dizi: Bank 0, 1,2 ve 3
– Yarım dizi: Bank 0 ve 1
– Çeyrek dizisi: Sıra 0
– Sekizinci dizi: MSB=0 satır adresli Banka 0
– On altıncı dizi: Sıra adresi MSB ve MSB-0'in her ikisi de 1'a eşit olan sıra 0.
Diğer tüm seçenekler için, seçenekleri yapılandırırken DDR Bellek Veri Sayfanıza bakın.
Bellek Zamanlaması
Bu sekme Bellek Zamanlaması parametrelerini yapılandırmanıza olanak tanır. Bellek Zamanlaması parametrelerini yapılandırırken LPDDR/DDR2/DDR3 belleğinizin Veri Sayfasına bakın.
Bir değeri değiştirdiğinizde veya girdiğinizde, Kayıt Açıklaması bölmesi size güncellenen kayıt adını ve kayıt değerini verir. Geçersiz değerler uyarı olarak işaretlenir.
DDR Yapılandırmasını İçe Aktarma Files
Bellek Başlatma ve Zamanlama sekmelerini kullanarak DDR Bellek parametrelerini girmenin yanı sıra, DDR kayıt değerlerini bir file. Bunu yapmak için Yapılandırmayı İçe Aktar düğmesini tıklayın ve metne gidin file DDR kayıt adlarını ve değerlerini içerir. Şekil 2-5 içe aktarma yapılandırmasının sözdizimini göstermektedir.
Not: Kayıt değerlerini GUI kullanarak girmek yerine içe aktarmayı seçerseniz gerekli tüm kayıt değerlerini belirtmeniz gerekir. Ayrıntılar için SmartFusion2 SoC FPGA Yüksek Hızlı DDR Arayüzleri Kullanıcı Kılavuzu'na bakın.
DDR Yapılandırmasını Dışa Aktarma Files
Ayrıca mevcut kayıt konfigürasyon verilerini bir metne de aktarabilirsiniz. file. Bu file (varsa) içe aktardığınız kayıt değerlerinin yanı sıra bu iletişim kutusuna girdiğiniz GUI parametrelerinden hesaplananları da içerecektir.
DDR kayıt yapılandırmasında yaptığınız değişiklikleri geri almak isterseniz bunu Varsayılanı Geri Yükle ile yapabilirsiniz. Bunun tüm kayıt yapılandırma verilerini sildiğini ve bu verileri yeniden içe aktarmanız veya yeniden girmeniz gerektiğini unutmayın. Veriler donanım sıfırlama değerlerine sıfırlanır.
Oluşturulan Veriler
Yapılandırmayı oluşturmak için Tamam'a tıklayın. Genel, Bellek Zamanlaması ve Bellek Başlatma sekmelerindeki girişlerinize bağlı olarak MDDR Yapılandırıcı, tüm DDR yapılandırma kayıtları için değerleri hesaplar ve bu değerleri ürün yazılımı projenize ve simülasyonunuza aktarır fileS. İhraç edilen file sözdizimi Şekil 2-6'da gösterilmektedir.
Donanım yazılımı
SmartDesign'ı oluşturduğunuzda aşağıdakiler fileler şurada üretilir: /firmware/drivers_config/sys_config dizini. Bunlar fileCMSIS ürün yazılımı çekirdeğinin düzgün bir şekilde derlenmesi ve MSS için çevresel yapılandırma verileri ve saat yapılandırma bilgileri dahil olmak üzere mevcut tasarımınıza ilişkin bilgileri içermesi için e-postalar gereklidir. Bunları düzenlemeyin fileKök tasarımınız her yeniden oluşturulduğunda yeniden oluşturuldukları için manuel olarak gerçekleştirilir.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – MDDR yapılandırma verileri.
- Sys_config_fddr_define.h – FDDR yapılandırma verileri.
- sys_config_mss_clocks.h – MSS saat yapılandırması
Simülasyon
MSS'nizle ilişkili SmartDesign'ı oluşturduğunuzda aşağıdaki simülasyon fileler şurada üretilir: /simülasyon dizini:
- test.bfm – Üst düzey BFM file SmartFusion2 MSS'nin Cortex-M3 işlemcisini çalıştıran herhangi bir simülasyon sırasında ilk olarak "yürütülür". Periferik_init.bfm ve user.bfm'yi bu sırayla çalıştırır.
- periferik_init.bfm – Main() prosedürüne girmeden önce Cortex-M3'te çalıştırılan CMSIS::SystemInit() işlevini taklit eden BFM prosedürünü içerir. Temel olarak tasarımda kullanılan herhangi bir çevre biriminin yapılandırma verilerini doğru çevre birimi yapılandırma kayıtlarına kopyalar ve ardından kullanıcının bu çevre birimleri kullanabileceğini iddia etmeden önce tüm çevre birimlerinin hazır olmasını bekler.
- MDDR_init.bfm – Girdiğiniz MSS DDR yapılandırma kayıt verilerinin (yukarıdaki Kayıtları Düzenle iletişim kutusunu kullanarak) DDR Denetleyici kayıtlarına yazılmasını simüle eden BFM yazma komutlarını içerir.
- user.bfm – Kullanıcı komutları için tasarlanmıştır. Buna kendi BFM komutlarınızı ekleyerek veri yolunu simüle edebilirsiniz. file. Bundaki komutlar file Periferik_init.bfm tamamlandıktan sonra "yürütülecektir".
Kullanımı fileyukarıda, konfigürasyon yolu otomatik olarak simüle edilir. Yalnızca user.bfm dosyasını düzenlemeniz gerekir file veri yolunu simüle etmek için. test.bfm, ambient_init.bfm veya MDDR_init.bfm'yi düzenlemeyin filebunlar gibi fileKök tasarımınız her yeniden oluşturulduğunda yeniden oluşturulur.
MSS DDR Yapılandırma Yolu
Çevre Birimi Başlatma çözümü, MSS DDR yapılandırma kayıt değerlerini belirtmenin yanı sıra, MSS'deki (FIC_2) APB yapılandırma veri yolunu da yapılandırmanızı gerektirir. SystemInit() işlevi, verileri FIC_2 APB arayüzü aracılığıyla MDDR yapılandırma kayıtlarına yazar.
Not: Sistem Üreticisi kullanıyorsanız konfigürasyon yolu otomatik olarak ayarlanır ve bağlanır.
FIC_2 arayüzünü yapılandırmak için:
- MSS yapılandırıcısından FIC_2 yapılandırıcı iletişim kutusunu (Şekil 2-7) açın.
- Cortex-M3 seçeneğini kullanarak çevre birimlerini başlat seçeneğini seçin.
- Kullanıyorsanız Fabric DDR/SERDES blokları gibi MSS DDR'nin de işaretlendiğinden emin olun.
- Ayarlarınızı kaydetmek için Tamam'ı tıklayın. Bu, Şekil 2-2'de gösterildiği gibi FIC_8 yapılandırma bağlantı noktalarını (Saat, Sıfırlama ve APB veri yolu arayüzleri) açığa çıkaracaktır.
- MSS'yi oluşturun. FIC_2 bağlantı noktaları (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ve FIC_2_APB_M_RESET_N) artık MSS arayüzünde kullanıma açıktır ve Çevresel Başlatma çözümü spesifikasyonuna göre CoreConfigP ve CoreResetP'ye bağlanabilir.
CoreConfigP ve CoreResetP çekirdeklerinin yapılandırılması ve bağlanmasına ilişkin tüm ayrıntılar için Çevre Birimi Başlatma Kullanıcı Kılavuzu'na bakın.
Liman Açıklaması
DDR PHY Arayüzü
Tablo 3-1 • DDR PHY Arayüzü
| Liman Adı | Yön | Tanım |
| MDDR_CAS_N | DIŞARI | DRAM CASN'ı |
| MDDR_CKE | DIŞARI | DRAM CKE |
| MDDR_CLK | DIŞARI | Saat, P tarafı |
| MDDR_CLK_N | DIŞARI | Saat, N tarafı |
| MDDR_CS_N | DIŞARI | DRAM CSN'si |
| MDDR_ODT | DIŞARI | DRAM ODT'si |
| MDDR_RAS_N | DIŞARI | DRAM RASN |
| MDDR_RESET_N | DIŞARI | DDR3 için DRAM Sıfırlama. LPDDR ve DDR2 Arayüzleri için bu sinyali dikkate almayın. LPDDR ve DDR2 Arayüzleri için kullanılmadığını işaretleyin. |
| MDDR_WE_N | DIŞARI | DRAM WEN |
| MDDR_ADDR[15:0] | DIŞARI | Dram Adresi bitleri |
| MDDR_BA[2:0] | DIŞARI | Dram Bankası Adresi |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | GİRİŞ | Dram Veri Maskesi |
| MDDR_DQS ([3:0]/[1:0]/[0]) | GİRİŞ | Dram Verisi Strobe Girişi/Çıkışı – P Tarafı |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | GİRİŞ | Dram Verisi Strobe Girişi/Çıkışı – N Tarafı |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | GİRİŞ | DRAM Veri Girişi/Çıkışı |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO sinyali |
| MDDR_DQS_TMATCH_0_OUT | DIŞARI | FIFO çıkış sinyali |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO sinyali (yalnızca 32 bit) |
| MDDR_DQS_TMATCH_1_OUT | DIŞARI | FIFO çıkış sinyali (yalnızca 32 bit) |
| MDDR_DM_RDQS_ECC | GİRİŞ | Dram ECC Veri Maskesi |
| MDDR_DQS_ECC | GİRİŞ | Dram ECC Veri Strobe Girişi/Çıkışı – P Tarafı |
| MDDR_DQS_ECC_N | GİRİŞ | Dram ECC Veri Strobe Girişi/Çıkışı – N Tarafı |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | GİRİŞ | DRAM ECC Veri Girişi/Çıkışı |
| MDDR_DQS_TMATCH_ECC_IN | IN | Sinyalde ECC FIFO |
| MDDR_DQS_TMATCH_ECC_OUT | DIŞARI | ECC FIFO çıkış sinyali (yalnızca 32 bit) |
Not: Bazı bağlantı noktaları için bağlantı noktası genişlikleri, PHY genişliği seçimine bağlı olarak değişir. Bu tür bağlantı noktalarını belirtmek için "[a:0]/ [b:0]/[c:0]" gösterimi kullanılır; burada "[a:0]", 32 bit PHY genişliği seçildiğinde bağlantı noktası genişliğini ifade eder. , “[b:0]” 16 bitlik PHY genişliğine karşılık gelir ve “[c:0]” 8 bitlik PHY genişliğine karşılık gelir.
Fabric Master AXI Veri Yolu Arayüzü
Tablo 3-2 • Yapı Ana AXI Veri Yolu Arayüzü
| Liman Adı | Yön | Tanım |
| DDR_AXI_S_AWREADY | DIŞARI | Adresi hazır yaz |
| DDR_AXI_S_WREADY | DIŞARI | Adresi hazır yaz |
| DDR_AXI_S_BID[3:0] | DIŞARI | Yanıt Kimliği |
| DDR_AXI_S_BRESP[1:0] | DIŞARI | Yanıt yaz |
| DDR_AXI_S_BVALID | DIŞARI | Yanıt yaz geçerli |
| DDR_AXI_S_ARREADY | DIŞARI | Adresi oku hazır |
| DDR_AXI_S_RID[3:0] | DIŞARI | Kimliği oku Tag |
| DDR_AXI_S_RRESP[1:0] | DIŞARI | Yanıtı Oku |
| DDR_AXI_S_RDATA[63:0] | DIŞARI | Verileri oku |
| DDR_AXI_S_RLAST | DIŞARI | Sonunu Oku Bu sinyal bir okuma patlamasındaki son aktarımı gösterir |
| DDR_AXI_S_RVALID | DIŞARI | Adresi oku geçerli |
| DDR_AXI_S_AWID[3:0] | IN | Adres Kimliğini Yaz |
| DDR_AXI_S_AWADDR[31:0] | IN | adres yaz |
| DDR_AXI_S_AWLEN[3:0] | IN | Patlama uzunluğu |
| DDR_AXI_S_AWSIZE[1:0] | IN | Patlama boyutu |
| DDR_AXI_S_AWBURST[1:0] | IN | Patlama türü |
| DDR_AXI_S_AWLOCK[1:0] | IN | Kilit tipi Bu sinyal, transferin atomik özellikleri hakkında ek bilgi sağlar. |
| DDR_AXI_S_AWVALID | IN | Geçerli adresi yaz |
| DDR_AXI_S_WID[3:0] | IN | Veri Kimliğini Yaz tag |
| DDR_AXI_S_WDATA[63:0] | IN | Veri yaz |
| DDR_AXI_S_WTRB[7:0] | IN | Flaş yaz |
| DDR_AXI_S_WLAST | IN | Sonuncuyu yaz |
| DDR_AXI_S_WVALID | IN | Geçerli yaz |
| DDR_AXI_S_BREADY | IN | Hazır yaz |
| DDR_AXI_S_ARID[3:0] | IN | Adres Kimliğini Oku |
| DDR_AXI_S_ARADDR[31:0] | IN | Adresi oku |
| DDR_AXI_S_ARLEN[3:0] | IN | Patlama uzunluğu |
| DDR_AXI_S_ARSIZE[1:0] | IN | Patlama boyutu |
| DDR_AXI_S_ARBURST[1:0] | IN | Patlama türü |
| DDR_AXI_S_ARLOCK[1:0] | IN | Kilit Tipi |
| DDR_AXI_S_ARVALID | IN | Adresi oku geçerli |
| DDR_AXI_S_RREADY | IN | Adresi oku hazır |
Tablo 3-2 • Yapı Ana AXI Veri Yolu Arayüzü (devamı)
| Liman Adı | Yön | Tanım |
| DDR_AXI_S_CORE_RESET_N | IN | MDDR Genel Sıfırlama |
| DDR_AXI_S_RMW | IN | 64 bitlik bir şeridin tüm baytlarının, bir AXI aktarımının tüm vuruşları için geçerli olup olmadığını gösterir. 0: Çoğuşmada tüm vuruşlardaki tüm baytların geçerli olduğunu ve denetleyicinin varsayılan olarak komut yazması gerektiğini belirtir 1: Bazı baytların geçersiz olduğunu ve denetleyicinin varsayılan olarak RMW komutlarını kullanması gerektiğini belirtir Bu, AXI yazma adresi kanalı yan bant sinyali olarak sınıflandırılır ve AWVALID sinyaliyle geçerlidir. Yalnızca ECC etkinleştirildiğinde kullanılır. |
Fabric Master AHB0 Veri Yolu Arayüzü
Tablo 3-3 • Fabric Master AHB0 Veri Yolu Arayüzü
| Liman Adı | Yön | Tanım |
| DDR_AHB0_SHREADYOUT | DIŞARI | AHBL ikincil hazır – Yazma için yüksek olması MDDR'nin verileri kabul etmeye hazır olduğunu, okuma için yüksek olması verinin geçerli olduğunu gösterir |
| DDR_AHB0_SHRESP | DIŞARI | AHBL yanıt durumu – Bir işlemin sonunda yüksek seviyeye sürüldüğünde, işlemin hatalarla tamamlandığını gösterir. Bir işlemin sonunda düşük seviyeye çekildiğinde, işlemin başarıyla tamamlandığını gösterir. |
| DDR_AHB0_SHRDATA[31:0] | DIŞARI | AHBL verileri oku – Verileri MDDR bağımlı biriminden yapı yöneticisine okuyun |
| DDR_AHB0_SHSEL | IN | AHBL bağımlı seçimi – Belirtildiğinde MDDR, yapı AHB veriyolunda geçerli olarak seçili AHBL bağımlı birimidir |
| DDR_AHB0_SHADDR[31:0] | IN | AHBL adresi – AHBL arayüzündeki bayt adresi |
| DDR_AHB0_SHBURST[2:0] | IN | AHBL Patlama Uzunluğu |
| DDR_AHB0_SHSIZE[1:0] | IN | AHBL aktarım boyutu – Mevcut aktarımın boyutunu belirtir (yalnızca 8/16/32 baytlık işlemler) |
| DDR_AHB0_SHTRANS[1:0] | IN | AHBL aktarım türü – Geçerli işlemin aktarım türünü belirtir |
| DDR_AHB0_SHMASTLOCK | IN | AHBL kilidi – Mevcut aktarımın kilitli bir işlemin parçası olduğu iddia edildiğinde |
| DDR_AHB0_SHWRITE | IN | AHBL yazma – Yüksek olduğunda geçerli işlemin bir yazma işlemi olduğunu belirtir. Düşük olması, mevcut işlemin bir okuma olduğunu gösterir |
| DDR_AHB0_S_HREADY | IN | AHBL hazır – Yüksek olduğunda MDDR'nin yeni bir işlemi kabul etmeye hazır olduğunu gösterir |
| DDR_AHB0_S_HWDATA[31:0] | IN | AHBL veri yazma – Fabric master'dan MDDR'ye veri yazın |
Fabric Master AHB1 Veri Yolu Arayüzü
Tablo 3-4 • Fabric Master AHB1 Veri Yolu Arayüzü
| Liman Adı | Yön | Tanım |
| DDR_AHB1_SHREADYOUT | DIŞARI | AHBL ikincil hazır – Yazma için yüksek olması MDDR'nin verileri kabul etmeye hazır olduğunu, okuma için yüksek olması verinin geçerli olduğunu gösterir |
| DDR_AHB1_SHRESP | DIŞARI | AHBL yanıt durumu – Bir işlemin sonunda yüksek seviyeye sürüldüğünde, işlemin hatalarla tamamlandığını gösterir. Bir işlemin sonunda düşük seviyeye çekildiğinde, işlemin başarıyla tamamlandığını gösterir. |
| DDR_AHB1_SHRDATA[31:0] | DIŞARI | AHBL verileri oku – Verileri MDDR bağımlı biriminden yapı yöneticisine okuyun |
| DDR_AHB1_SHSEL | IN | AHBL bağımlı seçimi – Belirtildiğinde MDDR, yapı AHB veriyolunda geçerli olarak seçili AHBL bağımlı birimidir |
| DDR_AHB1_SHADDR[31:0] | IN | AHBL adresi – AHBL arayüzündeki bayt adresi |
| DDR_AHB1_SHBURST[2:0] | IN | AHBL Patlama Uzunluğu |
| DDR_AHB1_SHSIZE[1:0] | IN | AHBL aktarım boyutu – Mevcut aktarımın boyutunu belirtir (yalnızca 8/16/32 baytlık işlemler) |
| DDR_AHB1_SHTRANS[1:0] | IN | AHBL aktarım türü – Geçerli işlemin aktarım türünü belirtir |
| DDR_AHB1_SHMASTLOCK | IN | AHBL kilidi – Mevcut aktarımın kilitli bir işlemin parçası olduğu iddia edildiğinde |
| DDR_AHB1_SHWRITE | IN | AHBL yazma – Yüksek olduğunda geçerli işlemin bir yazma işlemi olduğunu belirtir. Düşük olması, mevcut işlemin bir okuma olduğunu gösterir. |
| DDR_AHB1_SHREADY | IN | AHBL hazır – Yüksek olduğunda MDDR'nin yeni bir işlemi kabul etmeye hazır olduğunu gösterir |
| DDR_AHB1_SHWDATA[31:0] | IN | AHBL veri yazma – Fabric master'dan MDDR'ye veri yazın |
Yazılım Bellek Denetleyici Modu AXI Veri Yolu Arayüzü
Tablo 3-5 • Yazılım Bellek Denetleyici Modu AXI Bus Arayüzü
| Liman Adı | Yön | Tanım |
| SMC_AXI_M_WLAST | DIŞARI | Sonuncuyu yaz |
| SMC_AXI_M_WVALID | DIŞARI | Geçerli yaz |
| SMC_AXI_M_AWLEN[3:0] | DIŞARI | Patlama uzunluğu |
| SMC_AXI_M_AWBURST[1:0] | DIŞARI | Patlama türü |
| SMC_AXI_M_BREADY | DIŞARI | Yanıt hazır |
| SMC_AXI_M_AWVALID | DIŞARI | Adres Geçerli Yaz |
| SMC_AXI_M_AWID[3:0] | DIŞARI | Adres Kimliğini Yaz |
| SMC_AXI_M_WDATA[63:0] | DIŞARI | Veri Yaz |
| SMC_AXI_M_ARVALID | DIŞARI | Adresi oku geçerli |
| SMC_AXI_M_WID[3:0] | DIŞARI | Veri Kimliğini Yaz tag |
| SMC_AXI_M_WTRB[7:0] | DIŞARI | Flaş yaz |
| SMC_AXI_M_ARID[3:0] | DIŞARI | Adres Kimliğini Oku |
| SMC_AXI_M_ARADDR[31:0] | DIŞARI | Adresi oku |
| SMC_AXI_M_ARLEN[3:0] | DIŞARI | Patlama uzunluğu |
| SMC_AXI_M_ARSIZE[1:0] | DIŞARI | Patlama boyutu |
| SMC_AXI_M_ARBURST[1:0] | DIŞARI | Patlama türü |
| SMC_AXI_M_AWADDR[31:0] | DIŞARI | Adres yaz |
| SMC_AXI_M_RREADY | DIŞARI | Adresi oku hazır |
| SMC_AXI_M_AWSIZE[1:0] | DIŞARI | Patlama boyutu |
| SMC_AXI_M_AWLOCK[1:0] | DIŞARI | Kilit tipi Bu sinyal, transferin atomik özellikleri hakkında ek bilgi sağlar. |
| SMC_AXI_M_ARLOCK[1:0] | DIŞARI | Kilit Tipi |
| SMC_AXI_M_BID[3:0] | IN | Yanıt Kimliği |
| SMC_AXI_M_RID[3:0] | IN | Kimliği oku Tag |
| SMC_AXI_M_RRESP[1:0] | IN | Yanıtı Oku |
| SMC_AXI_M_BRESP[1:0] | IN | Yanıt yaz |
| SMC_AXI_M_AWREADY | IN | Adresi hazır yaz |
| SMC_AXI_M_RDATA[63:0] | IN | Verileri Oku |
| SMC_AXI_M_WREADY | IN | Hazır yaz |
| SMC_AXI_M_BVALID | IN | Yanıt yaz geçerli |
| SMC_AXI_M_ARREADY | IN | Adresi oku hazır |
| SMC_AXI_M_RLAST | IN | Sonunu Oku Bu sinyal bir okuma patlamasındaki son aktarımı gösterir |
| SMC_AXI_M_RVALID | IN | Geçerli Oku |
Yazılım Bellek Denetleyici Modu AHB0 Veri Yolu Arayüzü
Tablo 3-6 • Yazılım Bellek Denetleyici Modu AHB0 Veri Yolu Arayüzü
| Liman Adı | Yön | Tanım |
| SMC_AHB_M_HBURST[1:0] | DIŞARI | AHBL Patlama Uzunluğu |
| SMC_AHB_M_HTRANS[1:0] | DIŞARI | AHBL aktarım türü – Geçerli işlemin aktarım türünü belirtir. |
| SMC_AHB_M_HMASTLOCK | DIŞARI | AHBL kilidi – Mevcut aktarımın kilitli bir işlemin parçası olduğu iddia edildiğinde |
| SMC_AHB_M_HWRITE | DIŞARI | AHBL write — Yüksek olduğunda, geçerli işlemin bir yazma işlemi olduğunu belirtir. Düşük olması, mevcut işlemin bir okuma olduğunu gösterir |
| SMC_AHB_M_HSIZE[1:0] | DIŞARI | AHBL aktarım boyutu – Mevcut aktarımın boyutunu belirtir (yalnızca 8/16/32 baytlık işlemler) |
| SMC_AHB_M_HWDATA[31:0] | DIŞARI | AHBL veri yazma – Verileri MSS ana biriminden yapı Yazılım Bellek Denetleyicisine yazın |
| SMC_AHB_M_HADDR[31:0] | DIŞARI | AHBL adresi – AHBL arayüzündeki bayt adresi |
| SMC_AHB_M_HRESP | IN | AHBL yanıt durumu – Bir işlemin sonunda yüksek seviyeye sürüldüğünde, işlemin hatalarla tamamlandığını gösterir. Bir işlemin sonunda düşük seviyeye çekildiğinde işlemin başarıyla tamamlandığını gösterir |
| SMC_AHB_M_HRDATA[31:0] | IN | AHBL verileri oku – Yapı Yumuşak Bellek Denetleyicisinden verileri MSS ana bilgisayarına okuyun |
| SMC_AHB_M_HREADY | IN | AHBL hazır – Yüksek, AHBL veri yolunun yeni bir işlemi kabul etmeye hazır olduğunu gösterir |
Ürün Desteği
Microsemi SoC Ürünleri Grubu, ürünlerini Müşteri Hizmetleri, Müşteri Teknik Destek Merkezi, websitesi, elektronik posta ve dünya çapındaki satış ofisleri. Bu ek, Microsemi SoC Products Group ile iletişime geçme ve bu destek hizmetlerini kullanma hakkında bilgiler içerir.
Müşteri Hizmetleri
Ürün fiyatlandırması, ürün yükseltmeleri, güncelleme bilgileri, sipariş durumu ve yetkilendirme gibi teknik olmayan ürün desteği için Müşteri Hizmetleri ile iletişime geçin.
Kuzey Amerika'dan 800.262.1060'ı arayın
Dünyanın geri kalanından 650.318.4460'ı arayın
Faks, dünyanın her yerinden, 650.318.8044
Müşteri Teknik Destek Merkezi
Microsemi SoC Ürünleri Grubu, Müşteri Teknik Destek Merkezi'nde, Microsemi SoC Ürünleri ile ilgili donanım, yazılım ve tasarım sorularınızı yanıtlamaya yardımcı olabilecek son derece yetenekli mühendislerle çalışmaktadır. Müşteri Teknik Destek Merkezi, uygulama notları, yaygın tasarım döngüsü sorularının yanıtları, bilinen sorunların belgeleri ve çeşitli SSS oluşturmak için çok zaman harcıyor. Bu nedenle, bizimle iletişime geçmeden önce lütfen çevrimiçi kaynaklarımızı ziyaret edin. Büyük ihtimalle sorularınızı zaten cevaplamışızdır.
Teknik Destek
Microsemi SoC Ürünleri Desteği için şu adresi ziyaret edin: http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webalan
Microsemi SoC Ürün Grubu ana sayfasında çeşitli teknik ve teknik olmayan bilgilere göz atabilirsiniz: www.microsemi.com/soc.
Müşteri Teknik Destek Merkezi ile İletişime Geçme
Teknik Destek Merkezi'nde yüksek vasıflı mühendisler çalışmaktadır. Teknik Destek Merkezi ile e-posta yoluyla veya Microsemi SoC Ürünleri Grubu aracılığıyla iletişime geçilebilir. webalan.
E-posta
Teknik sorularınızı e-posta adresimize iletebilir ve e-posta, faks veya telefon yoluyla yanıt alabilirsiniz. Ayrıca, tasarım sorunlarınız varsa, tasarımınızı e-posta ile gönderebilirsiniz. files yardım almak için. E-posta hesabını gün boyunca sürekli izliyoruz. Talebinizi bize gönderirken, talebinizin verimli bir şekilde işlenmesi için lütfen tam adınızı, şirket adınızı ve iletişim bilgilerinizi eklediğinizden emin olun.
Teknik destek e-posta adresi: soc_tech@microsemi.com.
Davalarım
Microsemi SoC Ürünleri Grubu müşterileri, Vakalarım'a giderek çevrimiçi olarak teknik vakaları gönderebilir ve takip edebilir.
ABD dışında
ABD saat dilimleri dışında yardıma ihtiyaç duyan müşteriler, teknik destekle e-posta yoluyla iletişime geçebilir (soc_tech@microsemi.com) veya yerel bir satış ofisine başvurun.
Satış ofisi listeleri ve kurumsal iletişim bilgileri için Hakkımızda sayfasını ziyaret edin.
Satış ofisi listelerine şuradan ulaşılabilir: www.microsemi.com/soc/company/contact/default.aspx.
ITAR Teknik Destek
Uluslararası Silah Trafiği Mevzuatı (ITAR) tarafından düzenlenen RH ve RT FPGA'lar hakkında teknik destek için bizimle şu adresten iletişime geçin: soc_tech_itar@microsemi.com. Alternatif olarak, Vakalarım içinde, ITAR açılır listesinden Evet'i seçin. ITAR tarafından düzenlenen Microsemi FPGA'ların tam listesi için ITAR'ı ziyaret edin web sayfa.
Mikrosemi Hakkında
Microsemi Corporation (Nasdaq: MSCC), iletişim, savunma ve güvenlik, havacılık ve endüstriyel pazarlar için kapsamlı bir yarı iletken ve sistem çözümleri portföyü sunmaktadır. Ürünler arasında yüksek performanslı ve radyasyonla sertleştirilmiş analog karışık sinyalli entegre devreler, FPGA'ler, SoC'ler ve ASIC'ler; güç yönetimi ürünleri; zaman konusunda dünya standardını belirleyen zamanlama ve senkronizasyon cihazları ve hassas zaman çözümleri; ses işleme cihazları; RF çözümleri; ayrık bileşenler; Kurumsal Depolama ve İletişim çözümleri, güvenlik teknolojileri ve ölçeklenebilir anti-tampürünler; Ethernet çözümleri; Ethernet Üzerinden Güç IC'leri ve orta açıklıklar; yanı sıra özel tasarım yetenekleri ve hizmetleri. Microsemi'nin genel merkezi Aliso Viejo, Kaliforniya'dadır ve dünya çapında yaklaşık 4,800 çalışana sahiptir. Daha fazlasını şu adreste öğrenin: www.microsemi.com.
Microsemi, burada yer alan bilgiler veya ürün ve hizmetlerinin belirli bir amaca uygunluğu ile ilgili hiçbir garanti, beyan veya garanti vermez ve Microsemi, herhangi bir ürün veya devrenin uygulanmasından veya kullanımından kaynaklanan herhangi bir sorumluluk kabul etmez. Burada satılan ürünler ve Microsemi tarafından satılan diğer ürünler sınırlı testlere tabi tutulmuştur ve kritik görev ekipmanı veya uygulamaları ile birlikte kullanılmamalıdır. Herhangi bir performans spesifikasyonunun güvenilir olduğuna inanılır, ancak doğrulanmamıştır ve Alıcı, ürünlerin tüm performans ve diğer testlerini tek başına ve herhangi bir son ürünle birlikte veya bunlara monte edilmiş olarak gerçekleştirmeli ve tamamlamalıdır. Alıcı, Microsemi tarafından sağlanan herhangi bir veriye ve performans spesifikasyonuna veya parametreye güvenmeyecektir. Herhangi bir ürünün uygunluğunu bağımsız olarak belirlemek ve bunları test etmek ve doğrulamak Alıcı'nın sorumluluğundadır. Microsemi tarafından işbu sözleşme kapsamında sağlanan bilgiler, "olduğu gibi, nerede" ve tüm kusurlarla birlikte sağlanır ve bu bilgilerle ilişkili tüm risk tamamen Alıcı'ya aittir. Microsemi, açıkça veya zımnen, herhangi bir tarafa, bu tür bilgilerin kendisi veya bu tür bilgiler tarafından açıklanan herhangi bir şeyle ilgili olarak herhangi bir patent hakkı, lisans veya başka herhangi bir fikri mülkiyet hakkı vermez. Bu belgede sağlanan bilgiler Microsemi'nin mülkiyetindedir ve Microsemi bu belgedeki bilgilerde veya herhangi bir ürün ve hizmette herhangi bir zamanda herhangi bir bildirimde bulunmaksızın herhangi bir değişiklik yapma hakkını saklı tutar.
Microsemi Kurumsal Genel Merkez
Tek Girişim, Aliso Viejo,
CA 92656 ABD
ABD içinde: +1 800-713-4113
ABD dışında: +1 949-380-6100
Satışlar: +1 949-380-6136
Faks: +1 949-215-4996
E-posta: sales.support@microsemi.com
©2016 Microsemi Şirketi. Her hakkı saklıdır. Microsemi ve Microsemi logosu Microsemi Corporation'ın ticari markalarıdır. Diğer tüm ticari markalar ve hizmet markaları ilgili sahiplerinin mülkiyetindedir.
5-02-00377-5/11.16
Belgeler / Kaynaklar
 |
Microsemi SmartFusion2 MSS DDR Denetleyici Yapılandırması [pdf] Kullanıcı Kılavuzu SmartFusion2 MSS DDR Denetleyici Yapılandırması, SmartFusion2 MSS, DDR Denetleyici Yapılandırması, Denetleyici Yapılandırması |
