Uporabniški priročnik za konfiguracijo krmilnika Microsemi SmartFusion2 MSS DDR

SmartFusion2 MSS
Konfiguracija krmilnika DDR
Libero SoC v11.6 in novejši

Vsebina skriti

1 Uvod

2 Konfigurator MDDR

3 Konfiguracija krmilnika MDDR

Uvod

SmartFusion2 MSS ima vgrajen krmilnik DDR. Ta krmilnik DDR je namenjen krmiljenju pomnilnika DDR zunaj čipa. Do krmilnika MDDR je mogoče dostopati iz MSS kot tudi iz FPGA tkanine. Poleg tega je krmilnik DDR mogoče tudi zaobiti, kar zagotavlja dodaten vmesnik do tkanine FPGA (način mehkega krmilnika (SMC)).
Za popolno konfiguracijo krmilnika MSS DDR morate:

Izberite podatkovno pot s konfiguratorjem MDDR.

Nastavite vrednosti registrov za registre krmilnika DDR.
S konfiguratorjem MSS CCC izberite taktne frekvence pomnilnika DDR in razmerje med tvorbo FPGA in uro MDDR (če je potrebno).

Povežite konfiguracijski vmesnik APB krmilnika, kot je določeno z rešitvijo za inicializacijo perifernih naprav. Za inicializacijsko vezje MDDR, ki ga je zgradil System Builder, glejte »Konfiguracijska pot MSS DDR« na strani 13 in slika 2-7.
Svoje lastno inicializacijsko vezje lahko zgradite tudi z uporabo samostojne (ne s strani Graditelja sistema) periferne inicializacije. Glejte uporabniški priročnik za samostojno inicializacijo periferne naprave SmartFusion2.

Konfigurator MDDR

Konfigurator MDDR se uporablja za konfiguracijo celotne podatkovne poti in parametrov zunanjega pomnilnika DDR za krmilnik MSS DDR.

Zavihek Splošno nastavi nastavitve pomnilnika in vmesnika Fabric (slika 1-1).
Nastavitve pomnilnika
Vnesite čas nastavitve pomnilnika DDR. To je čas, ki ga pomnilnik DDR potrebuje za inicializacijo. Privzeta vrednost je 200 us. Za pravilno vrednost, ki jo želite vnesti, glejte podatkovni list o pomnilniku DDR.
Uporabite nastavitve pomnilnika za konfiguracijo možnosti pomnilnika v MDDR.

Vrsta pomnilnika – LPDDR, DDR2 ali DDR3
Podatkovna širina – 32-bitna, 16-bitna ali 8-bitna

SECDED Omogočen ECC – VKLOP ali IZKLOP
Arbitražna shema – tip-0, tip -1, tip-2, tip-3

ID najvišje prioritete – Veljavne vrednosti so od 0 do 15
Širina naslova (biti) – Za število naslovnih bitov vrstice, banke in stolpca za pomnilnik LPDDR/DDR2/DDR3, ki ga uporabljate, glejte podatkovni list pomnilnika DDR. izberite spustni meni, da izberete pravilno vrednost za vrstice/banke/stolpce v skladu s podatkovnim listom pomnilnika LPDDR/DDR2/DDR3.

Opomba: Številka na spustnem seznamu se nanaša na število bitov naslova, ne na absolutno število vrstic/bank/stolpcev. Na primerample, če ima vaš pomnilnik DDR 4 banke, izberite 2 (2 ²=4) za banke. Če ima vaš pomnilnik DDR 8 bank, izberite 3 (2³ =8) za banke.

Nastavitve vmesnika Fabric
Privzeto je trdi procesor Cortex-M3 nastavljen za dostop do krmilnika DDR. Dostop do krmilnika DDR lahko omogočite tudi glavnemu omrežju tako, da omogočite potrditveno polje Nastavitev vmesnika omrežnega vmesnika. V tem primeru lahko izberete eno od naslednjih možnosti:

Uporabite vmesnik AXI – Fabric Master dostopa do krmilnika DDR prek 64-bitnega vmesnika AXI.
Uporabite en sam vmesnik AHBLite – Fabric Master dostopa do krmilnika DDR prek enega samega 32-bitnega vmesnika AHB.

Uporabite dva vmesnika AHBLite – dva glavna modula za dostop do krmilnika DDR z uporabo dveh 32-bitnih vmesnikov AHB.
Konfiguracija view (Slika 1-1) se posodobi glede na vašo izbiro vmesnika Fabric.

Moč V/I pogona (samo DDR2 in DDR3)
Izberite eno od naslednjih moči pogona za vaše V/I DDR:

Polovična pogonska moč
Moč polnega pogona

Libero SoC nastavi V/I standard DDR za vaš sistem MDDR na podlagi vrste pomnilnika DDR in moči V/I pogona (kot je prikazano v tabeli 1-1).
Tabela 1-1 • Moč V/I pogona in vrsta pomnilnika DDR

Vrsta pomnilnika DDR	Half Strength Drive	Pogon polne moči
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO standard (samo LPDDR)
Izberite eno od naslednjih možnosti:

LVCMOS18 (najmanjša poraba) za LVCMOS 1.8 V IO standard. Uporablja se v tipičnih aplikacijah LPDDR1.
Opomba LPDDRI: Preden izberete ta standard, se prepričajte, da vaša plošča podpira ta standard. To možnost morate uporabiti, ko ciljate na plošče M2S-EVAL-KIT ali SF2-STARTER-KIT. Standardi LPDDRI IO zahtevajo, da je na plošči nameščen upor IMP_CALIB.

IO kalibracija (samo LPDDR)
Pri uporabi standarda LVCMOS18 IO izberite eno od naslednjih možnosti:

Izklopljeno (običajno)

Kalibracija VKLOP in IZKLOP po izbiri nadzira uporabo bloka za umerjanje IO, ki kalibrira gonilnike IO na zunanji upor. Ko je IZKLOPLJENO, naprava uporablja prednastavljeno prilagoditev gonilnika IO.
Ko je VKLOPLJENO, to zahteva, da je na PCB nameščen 150-ohmski upor IMP_CALIB.
To se uporablja za kalibracijo IO glede na značilnosti tiskanega vezja. Ko pa je nastavljen na VKLOP, je treba namestiti upor, sicer se pomnilniški krmilnik ne bo inicializiral.
Za več informacij glejte AC393-SmartFusion2 in IGLOO2 Board Design Guidelines Application
Opomba in uporabniški priročnik za vmesnike SmartFusion2 SoC FPGA za visoke hitrosti DDR.

Konfiguracija krmilnika MDDR

Ko uporabljate krmilnik MSS DDR za dostop do zunanjega pomnilnika DDR, mora biti krmilnik DDR konfiguriran med izvajanjem. To se izvede s pisanjem konfiguracijskih podatkov v namenske konfiguracijske registre krmilnika DDR. Ti konfiguracijski podatki so odvisni od značilnosti zunanjega pomnilnika DDR in vaše aplikacije. Ta razdelek opisuje, kako vnesti te konfiguracijske parametre v konfigurator krmilnika MSS DDR in kako se konfiguracijski podatki upravljajo kot del celotne rešitve za inicializacijo perifernih naprav.

Nadzorni registri MSS DDR
Krmilnik MSS DDR ima niz registrov, ki jih je treba konfigurirati med izvajanjem. Konfiguracijske vrednosti za te registre predstavljajo različne parametre, kot so način DDR, širina PHY, rafalni način in ECC. Za popolne podrobnosti o konfiguracijskih registrih krmilnika DDR glejte Uporabniški priročnik za vmesnike visoke hitrosti DDR SmartFusion2 SoC FPGA.
Konfiguracija registrov MDDR
Uporabite zavihka Memory Initialization (Slika 2-1, Slika 2-2 in Slika 2-3) in Memory Timing (Slika 2-4), da vnesete parametre, ki ustrezajo vašemu pomnilniku DDR in aplikaciji. Vrednosti, ki jih vnesete v te zavihke, se samodejno prevedejo v ustrezne vrednosti registra. Ko kliknete določen parameter, je njegov ustrezni register opisan v podoknu z opisom registra (spodnji del na sliki 1-1 na strani 4).
Inicializacija pomnilnika
Zavihek Inicializacija pomnilnika vam omogoča, da konfigurirate načine inicializacije svojih pomnilnikov LPDDR/DDR2/DDR3. Meni in možnosti, ki so na voljo na kartici Inicializacija pomnilnika, se razlikujejo glede na vrsto pomnilnika DDR (LPDDR/DDR2/DDR3), ki ga uporabljate. Ko konfigurirate možnosti, si oglejte podatkovni list o pomnilniku DDR. Ko spremenite ali vnesete vrednost, vam podokno z opisom registra poda ime registra in vrednost registra, ki se posodobita. Neveljavne vrednosti so označene kot opozorila. Slika 2-1, Slika 2-2 in Slika 2-3 prikazujejo zavihek Inicializacija za LPDDR, DDR2 in DDR3.

Način merjenja časa – izberite način merjenja časa 1T ali 2T. V 1T (privzetem načinu) lahko krmilnik DDR izda nov ukaz ob vsakem taktu. V časovnem načinu 2T krmilnik DDR drži naslovno in ukazno vodilo veljavno za dva urna cikla. To zmanjša učinkovitost vodila na en ukaz na dve uri, vendar podvoji čas nastavitve in zadrževanja.
Samoosveževanje delnega polja (samo LPDDR). Ta funkcija je za varčevanje z energijo za LPDDR.
Izberite eno od naslednjih možnosti za krmilnik, da osvežite količino pomnilnika med samoosvežitvijo:
– Celoten niz: banke 0, 1,2 in 3
– Polovični niz: banke 0 in 1
– Četrtinski niz: Banka 0
– Ena osmina polja: banka 0 z naslovom vrstice MSB=0
– Ena šestnajstina niza: banka 0 z naslovom vrstice MSB in MSB-1, oba enaka 0.
Za vse druge možnosti glejte podatkovni list o pomnilniku DDR, ko konfigurirate možnosti.

Čas pomnilnika
Ta zavihek vam omogoča, da konfigurirate parametre Memory Timing. Pri konfiguriranju parametrov časovnega pomnilnika glejte podatkovni list vašega pomnilnika LPDDR/DDR2/DDR3.
Ko spremenite ali vnesete vrednost, vam podokno z opisom registra poda ime registra in vrednost registra, ki se posodobita. Neveljavne vrednosti so označene kot opozorila.

Uvažanje konfiguracije DDR Files
Poleg vnosa parametrov pomnilnika DDR z zavihkoma Memory Initialization in Timing lahko uvozite vrednosti registra DDR iz file. To storite tako, da kliknete gumb Uvozi konfiguracijo in se pomaknete do besedila file ki vsebuje imena in vrednosti registrov DDR. Slika 2-5 prikazuje sintakso konfiguracije uvoza.

Opomba: Če se odločite za uvoz vrednosti registra, namesto da bi jih vnesli z GUI, morate podati vse potrebne vrednosti registra. Za podrobnosti glejte uporabniški priročnik za vmesnike SmartFusion2 SoC FPGA za visoke hitrosti DDR.

Izvažanje konfiguracije DDR Files
Podatke o trenutni konfiguraciji registra lahko izvozite tudi v besedilo file. to file bo vseboval vrednosti registrov, ki ste jih uvozili (če obstajajo), kot tudi tiste, ki so bile izračunane iz parametrov GUI, ki ste jih vnesli v tem pogovornem oknu.
Če želite razveljaviti spremembe, ki ste jih naredili v konfiguraciji registra DDR, lahko to storite z Obnovi privzeto. Upoštevajte, da s tem izbrišete vse podatke o konfiguraciji registra in da morate te podatke znova uvoziti ali znova vnesti. Podatki se ponastavijo na vrednosti ponastavitve strojne opreme.
Ustvarjeni podatki
Kliknite V redu, da ustvarite konfiguracijo. Na podlagi vašega vnosa na zavihkih General, Memory Timing in Memory Initialization konfigurator MDDR izračuna vrednosti za vse konfiguracijske registre DDR in te vrednosti izvozi v vaš projekt vdelane programske opreme in simulacijo. files. Izvoženo file sintaksa je prikazana na sliki 2-6.

Vdelana programska oprema

Ko ustvarite SmartDesign, sledi naslednje files se ustvarijo v imenik /firmware/drivers_config/sys_config. te fileso potrebni, da se jedro vdelane programske opreme CMSIS pravilno prevede in vsebuje informacije o vaši trenutni zasnovi, vključno s podatki o periferni konfiguraciji in informacijami o konfiguraciji ure za MSS. Teh ne urejajte fileročno, saj se znova ustvarijo vsakič, ko se znova ustvari vaš korenski dizajn.

sys_config.c
sys_config.h

sys_config_mddr_define.h – konfiguracijski podatki MDDR.
Sys_config_fddr_define.h – konfiguracijski podatki FDDR.
sys_config_mss_clocks.h – konfiguracija ur MSS

Simulacija
Ko ustvarite SmartDesign, povezan z vašim MSS, se prikaže naslednja simulacija files se ustvarijo v /imenik simulacije:

test.bfm – BFM najvišje ravni file ki se najprej »izvede« med katero koli simulacijo, ki izvaja procesor Cortex-M2 SmartFusion3 MSS. Izvede peripheral_init.bfm in user.bfm v tem vrstnem redu.
peripheral_init.bfm – Vsebuje proceduro BFM, ki posnema funkcijo CMSIS::SystemInit(), ki se izvaja na Cortex-M3, preden vstopite v proceduro main(). V bistvu prekopira konfiguracijske podatke za katero koli periferno napravo, uporabljeno pri načrtovanju, v pravilne registre periferne konfiguracije in nato počaka, da so vse zunanje naprave pripravljene, preden potrdi, da lahko uporabnik uporablja te zunanje naprave.

MDDR_init.bfm – Vsebuje ukaze za pisanje BFM, ki simulirajo zapise podatkov registra konfiguracije MSS DDR, ki ste jih vnesli (z zgornjim pogovornim oknom za urejanje registrov) v registre krmilnika DDR.
user.bfm – Namenjen uporabniškim ukazom. Podatkovno pot lahko simulirate tako, da v to dodate lastne ukaze BFM file. Ukazi v tem file bo “izveden” po zaključku peripheral_init.bfm.

Uporaba filezgoraj, se konfiguracijska pot samodejno simulira. Urediti morate le user.bfm file za simulacijo podatkovne poti. Ne urejajte test.bfm, peripheral_init.bfm ali MDDR_init.bfm files kot te filese znova ustvarijo vsakič, ko se znova ustvari vaša korenska zasnova.

Konfiguracijska pot MSS DDR
Rešitev za inicializacijo periferije zahteva, da poleg podajanja vrednosti registra konfiguracije MSS DDR konfigurirate pot podatkov konfiguracije APB v MSS (FIC_2). Funkcija SystemInit() zapiše podatke v konfiguracijske registre MDDR prek vmesnika FIC_2 APB.
Opomba: Če uporabljate System Builder, se konfiguracijska pot samodejno nastavi in poveže.

Če želite konfigurirati vmesnik FIC_2:

Odprite pogovorno okno konfiguratorja FIC_2 (slika 2-7) iz konfiguratorja MSS.
Izberite možnost Inicializiraj zunanje naprave z uporabo Cortex-M3.
Prepričajte se, da je označen MSS DDR, prav tako bloki Fabric DDR/SERDES, če jih uporabljate.

Kliknite OK, da shranite nastavitve. To bo razkrilo konfiguracijska vrata FIC_2 (vmesniki vodila Clock, Reset in APB), kot je prikazano na sliki 2-8.
Ustvari MSS. Vrata FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK in FIC_2_APB_M_RESET_N) so zdaj izpostavljena na vmesniku MSS in jih je mogoče povezati s CoreConfigP in CoreResetP v skladu s specifikacijo rešitve za inicializacijo perifernih naprav.

Za popolne podrobnosti o konfiguraciji in povezovanju jeder CoreConfigP in CoreResetP glejte uporabniški priročnik za inicializacijo perifernih naprav.

Opis vrat

DDR PHY vmesnik
Tabela 3-1 • Vmesnik DDR PHY

Ime vrat	Smer	Opis
MDDR_CAS_N	VEN	DRAM CASN
MDDR_CKE	VEN	DRAM CKE
MDDR_CLK	VEN	Ura, stran P
MDDR_CLK_N	VEN	Ura, N stran
MDDR_CS_N	VEN	DRAM CSN
MDDR_ODT	VEN	DRAM ODT
MDDR_RAS_N	VEN	DRAM RASN
MDDR_RESET_N	VEN	Ponastavitev DRAM-a za DDR3. Ignorirajte ta signal za vmesnike LPDDR in DDR2. Označite ga kot neuporabljenega za vmesnike LPDDR in DDR2.
MDDR_WE_N	VEN	DRAM WEN
MDDR_ADDR[15:0]	VEN	Dram naslovni biti
MDDR_BA[2:0]	VEN	Naslov banke Dram
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Podatkovna maska Dram
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input/Output – stran P
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input/Output – stran N
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	Vhod/izhod podatkov DRAM
MDDR_DQS_TMATCH_0_IN	IN	FIFO v signalu
MDDR_DQS_TMATCH_0_OUT	VEN	FIFO izhodni signal
MDDR_DQS_TMATCH_1_IN	IN	FIFO v signalu (samo 32-bitni)
MDDR_DQS_TMATCH_1_OUT	VEN	Izhodni signal FIFO (samo 32-bitni)
MDDR_DM_RDQS_ECC	INOUT	Podatkovna maska Dram ECC
MDDR_DQS_ECC	INOUT	Dram ECC Data Strobe Input/Output – stran P
MDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe Input/Output – stran N
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	Vhod/izhod podatkov DRAM ECC
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO v signalu
MDDR_DQS_TMATCH_ECC_OUT	VEN	Izhodni signal ECC FIFO (samo 32-bitni)

Opomba: Širina vrat za nekatera vrata se spreminja glede na izbiro širine PHY. Za označevanje takih vrat se uporablja zapis »[a:0]/ [b:0]/[c:0]«, kjer se »[a:0]« nanaša na širino vrat, ko je izbrana 32-bitna širina PHY , “[b:0]” ustreza 16-bitni širini PHY in “[c:0]” ustreza 8-bitni širini PHY.

Fabric Master AXI Bus vmesnik
Tabela 3-2 • Vmesnik vodila Fabric Master AXI

Ime vrat	Smer	Opis
DDR_AXI_S_AWREADY	VEN	Napišite naslov pripravljen
DDR_AXI_S_WREADY	VEN	Napišite naslov pripravljen
DDR_AXI_S_BID[3:0]	VEN	ID odgovora
DDR_AXI_S_BRESP[1:0]	VEN	Napišite odgovor
DDR_AXI_S_BVALID	VEN	Napiši veljaven odgovor
DDR_AXI_S_ARREADY	VEN	Preberite naslov pripravljen
DDR_AXI_S_RID[3:0]	VEN	Preberi ID Tag
DDR_AXI_S_RRESP[1:0]	VEN	Preberite odgovor
DDR_AXI_S_RDATA[63:0]	VEN	Branje podatkov
DDR_AXI_S_RLAST	VEN	Read Last Ta signal označuje zadnji prenos v nizu branja
DDR_AXI_S_RVALID	VEN	Preberi naslov veljaven
DDR_AXI_S_AWID[3:0]	IN	Napišite ID naslova
DDR_AXI_S_AWADDR[31:0]	IN	Napišite naslov
DDR_AXI_S_AWLEN[3:0]	IN	Razpočna dolžina
DDR_AXI_S_AWSIZE[1:0]	IN	Velikost izbruha
DDR_AXI_S_AWBURST[1:0]	IN	Razpočni tip
DDR_AXI_S_AWLOCK[1:0]	IN	Vrsta zaklepanja Ta signal zagotavlja dodatne informacije o atomskih značilnostih prenosa
DDR_AXI_S_AWVALID	IN	Napišite veljaven naslov
DDR_AXI_S_WID[3:0]	IN	Zapišite ID podatkov tag
DDR_AXI_S_WDATA[63:0]	IN	Zapišite podatke
DDR_AXI_S_WSTRB[7:0]	IN	Pišite strobe
DDR_AXI_S_WLAST	IN	Piši zadnje
DDR_AXI_S_WVALID	IN	Pišite veljavno
DDR_AXI_S_BREADY	IN	Pišite pripravljeno
DDR_AXI_S_ARID[3:0]	IN	Preberi ID naslova
DDR_AXI_S_ARADDR[31:0]	IN	Preberi naslov
DDR_AXI_S_ARLEN[3:0]	IN	Razpočna dolžina
DDR_AXI_S_ARSIZE[1:0]	IN	Velikost izbruha
DDR_AXI_S_ARBURST[1:0]	IN	Razpočni tip
DDR_AXI_S_ARLOCK[1:0]	IN	Vrsta ključavnice
DDR_AXI_S_ARVALID	IN	Preberi naslov veljaven
DDR_AXI_S_RREADY	IN	Preberite naslov pripravljen

Tabela 3-2 • Vmesnik vodila Fabric Master AXI (nadaljevanje)

Ime vrat	Smer	Opis
DDR_AXI_S_CORE_RESET_N	IN	Globalna ponastavitev MDDR
DDR_AXI_S_RMW	IN	Označuje, ali so vsi bajti 64-bitnega pasu veljavni za vse takte prenosa AXI. 0: Označuje, da so vsi bajti v vseh utripih veljavni v nizu in da mora krmilnik privzeto pisati ukaze 1: Označuje, da so nekateri bajti neveljavni in da mora krmilnik privzeto uporabljati ukaze RMW To je razvrščeno kot signal stranskega pasu kanala naslova pisanja AXI in velja s signalom AWVALID. Uporablja se samo, ko je omogočen ECC.

Vmesnik vodila Fabric Master AHB0
Tabela 3-3 • Vmesnik vodila Fabric Master AHB0

Ime vrat	Smer	Opis
DDR_AHB0_SHREADYOUT	VEN	AHBL slave pripravljen – Ko je visoko za pisanje, je MDDR pripravljen sprejeti podatke in ko je visoko za branje, pomeni, da so podatki veljavni
DDR_AHB0_SHRESP	VEN	Stanje odziva AHBL – Če je na koncu transakcije visoko, pomeni, da se je transakcija zaključila z napakami. Ko je na koncu transakcije nizek, pomeni, da je bila transakcija uspešno zaključena.
DDR_AHB0_SHRDATA[31:0]	VEN	AHBL branje podatkov – branje podatkov iz podrejene enote MDDR v glavno enoto
DDR_AHB0_SHSEL	IN	Izbira podrejene enote AHBL – Ko je potrjena, je MDDR trenutno izbrana podrejena enota AHBL na vodilu AHB v omrežju
DDR_AHB0_SHADDR[31:0]	IN	Naslov AHBL – bajtni naslov na vmesniku AHBL
DDR_AHB0_SHBURST[2:0]	IN	AHBL Burst Length
DDR_AHB0_SHSIZE[1:0]	IN	Velikost prenosa AHBL – Označuje velikost trenutnega prenosa (samo transakcije 8/16/32 bajtov)
DDR_AHB0_SHTRANS[1:0]	IN	Vrsta prenosa AHBL – Označuje vrsto prenosa trenutne transakcije
DDR_AHB0_SHMASTLOCK	IN	Zaklepanje AHBL – Ko je uveljavljen, je trenutni prenos del zaklenjene transakcije
DDR_AHB0_SHWRITE	IN	AHBL pisanje – Ko je visoko, pomeni, da je trenutna transakcija pisanje. Če je nizka, pomeni, da je trenutna transakcija branje
DDR_AHB0_S_HREADY	IN	AHBL pripravljen – ko je visok, pomeni, da je MDDR pripravljen sprejeti novo transakcijo
DDR_AHB0_S_HWDATA[31:0]	IN	Podatki za pisanje AHBL – Zapišite podatke iz glavne enote v MDDR

Vmesnik vodila Fabric Master AHB1
Tabela 3-4 • Vmesnik vodila Fabric Master AHB1

Ime vrat	Smer	Opis
DDR_AHB1_SHREADYOUT	VEN	AHBL slave pripravljen – Ko je visoko za pisanje, je MDDR pripravljen sprejeti podatke in ko je visoko za branje, pomeni, da so podatki veljavni
DDR_AHB1_SHRESP	VEN	Stanje odziva AHBL – Če je na koncu transakcije visoko, pomeni, da se je transakcija zaključila z napakami. Ko je na koncu transakcije nizek, pomeni, da je bila transakcija uspešno zaključena.
DDR_AHB1_SHRDATA[31:0]	VEN	AHBL branje podatkov – branje podatkov iz podrejene enote MDDR v glavno enoto
DDR_AHB1_SHSEL	IN	Izbira podrejene enote AHBL – Ko je potrjena, je MDDR trenutno izbrana podrejena enota AHBL na vodilu AHB v omrežju
DDR_AHB1_SHADDR[31:0]	IN	Naslov AHBL – bajtni naslov na vmesniku AHBL
DDR_AHB1_SHBURST[2:0]	IN	AHBL Burst Length
DDR_AHB1_SHSIZE[1:0]	IN	Velikost prenosa AHBL – Označuje velikost trenutnega prenosa (samo transakcije 8/16/32 bajtov)
DDR_AHB1_SHTRANS[1:0]	IN	Vrsta prenosa AHBL – Označuje vrsto prenosa trenutne transakcije
DDR_AHB1_SHMASTLOCK	IN	Zaklepanje AHBL – Ko je uveljavljen, je trenutni prenos del zaklenjene transakcije
DDR_AHB1_SHWRITE	IN	AHBL pisanje – Ko je visoko, pomeni, da je trenutna transakcija pisanje. Če je nizka, pomeni, da je trenutna transakcija branje.
DDR_AHB1_SHREADY	IN	AHBL pripravljen – ko je visok, pomeni, da je MDDR pripravljen sprejeti novo transakcijo
DDR_AHB1_SHWDATA[31:0]	IN	Podatki za pisanje AHBL – Zapišite podatke iz glavne enote v MDDR

Soft Memory Controller Mode AXI Bus vmesnik
Tabela 3-5 • Vmesnik vodila AXI v načinu krmilnika mehkega pomnilnika

Ime vrat	Smer	Opis
SMC_AXI_M_WLAST	VEN	Piši zadnje
SMC_AXI_M_WVALID	VEN	Pišite veljavno
SMC_AXI_M_AWLEN[3:0]	VEN	Razpočna dolžina
SMC_AXI_M_AWBURST[1:0]	VEN	Razpočni tip
SMC_AXI_M_BREADY	VEN	Odziv pripravljen
SMC_AXI_M_AWVALID	VEN	Napiši naslov veljaven
SMC_AXI_M_AWID[3:0]	VEN	Napišite ID naslova
SMC_AXI_M_WDATA[63:0]	VEN	Zapišite podatke
SMC_AXI_M_ARVALID	VEN	Preberi naslov veljaven
SMC_AXI_M_WID[3:0]	VEN	Zapišite ID podatkov tag
SMC_AXI_M_WSTRB[7:0]	VEN	Pišite strobe
SMC_AXI_M_ARID[3:0]	VEN	Preberi ID naslova
SMC_AXI_M_ARADDR[31:0]	VEN	Preberi naslov
SMC_AXI_M_ARLEN[3:0]	VEN	Razpočna dolžina
SMC_AXI_M_ARSIZE[1:0]	VEN	Velikost izbruha
SMC_AXI_M_ARBURST[1:0]	VEN	Razpočni tip
SMC_AXI_M_AWADDR[31:0]	VEN	Napišite naslov
SMC_AXI_M_RREADY	VEN	Preberite naslov pripravljen
SMC_AXI_M_AWSIZE[1:0]	VEN	Velikost izbruha
SMC_AXI_M_AWLOCK[1:0]	VEN	Vrsta zaklepanja Ta signal zagotavlja dodatne informacije o atomskih značilnostih prenosa
SMC_AXI_M_ARLOCK[1:0]	VEN	Vrsta ključavnice
SMC_AXI_M_BID[3:0]	IN	ID odgovora
SMC_AXI_M_RID[3:0]	IN	Preberi ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Preberite odgovor
SMC_AXI_M_BRESP[1:0]	IN	Napišite odgovor
SMC_AXI_M_AWREADY	IN	Napišite naslov pripravljen
SMC_AXI_M_RDATA[63:0]	IN	Branje podatkov
SMC_AXI_M_WREADY	IN	Pišite pripravljeno
SMC_AXI_M_BVALID	IN	Napiši veljaven odgovor
SMC_AXI_M_ARREADY	IN	Preberite naslov pripravljen
SMC_AXI_M_RLAST	IN	Read Last Ta signal označuje zadnji prenos v nizu branja
SMC_AXI_M_RVALID	IN	Preberi Veljavno

Način krmiljenja mehkega pomnilnika AHB0 vmesnik vodila
Tabela 3-6 • Vmesnik vodila načina krmilnika mehkega pomnilnika AHB0

Ime vrat	Smer	Opis
SMC_AHB_M_HBURST[1:0]	VEN	AHBL Burst Length
SMC_AHB_M_HTRANS[1:0]	VEN	Vrsta prenosa AHBL – Označuje vrsto prenosa trenutne transakcije.
SMC_AHB_M_HMASTLOCK	VEN	Zaklepanje AHBL – Ko je uveljavljen, je trenutni prenos del zaklenjene transakcije
SMC_AHB_M_HWRITE	VEN	AHBL pisanje — Ko je visoko, pomeni, da je trenutna transakcija pisanje. Če je nizka, pomeni, da je trenutna transakcija branje
SMC_AHB_M_HSIZE[1:0]	VEN	Velikost prenosa AHBL – Označuje velikost trenutnega prenosa (samo transakcije 8/16/32 bajtov)
SMC_AHB_M_HWDATA[31:0]	VEN	Podatki za pisanje AHBL – Zapišite podatke iz glavne enote MSS v krmilnik mehkega pomnilnika
SMC_AHB_M_HADDR[31:0]	VEN	Naslov AHBL – bajtni naslov na vmesniku AHBL
SMC_AHB_M_HRESP	IN	Stanje odziva AHBL – Če je na koncu transakcije visoko, pomeni, da se je transakcija zaključila z napakami. Ko je na koncu transakcije nizek, pomeni, da je bila transakcija uspešno zaključena
SMC_AHB_M_HRDATA[31:0]	IN	AHBL branje podatkov – branje podatkov iz krmilnika mehkega pomnilnika tkanine v glavno enoto MSS
SMC_AHB_M_HREADY	IN	AHBL pripravljen – visoka označuje, da je vodilo AHBL pripravljeno na sprejem nove transakcije

Podpora za izdelke

Microsemi SoC Products Group svoje izdelke podpira z različnimi podpornimi storitvami, vključno s storitvami za stranke, centrom za tehnično podporo strankam, webspletno mesto, elektronska pošta in prodajne pisarne po vsem svetu. Ta dodatek vsebuje informacije o stiku s skupino izdelkov Microsemi SoC in uporabi teh podpornih storitev.
Storitev za stranke
Obrnite se na službo za stranke za netehnično podporo za izdelke, kot so cene izdelkov, nadgradnje izdelkov, informacije o posodobitvah, status naročila in avtorizacija.
Iz Severne Amerike pokličite 800.262.1060
Iz preostalega sveta pokličite 650.318.4460
Faks, od koder koli na svetu, 650.318.8044
Center za tehnično podporo strankam
Microsemi SoC Products Group zaposluje svoj center za tehnično podporo strankam z visoko usposobljenimi inženirji, ki vam lahko pomagajo odgovoriti na vaša vprašanja o strojni opremi, programski opremi in dizajnu o izdelkih Microsemi SoC. Center za tehnično podporo strankam porabi veliko časa za ustvarjanje opomb o aplikacijah, odgovorov na pogosta vprašanja cikla načrtovanja, dokumentacije o znanih težavah in različnih pogostih vprašanj. Torej, preden stopite v stik z nami, obiščite naše spletne vire. Zelo verjetno smo že odgovorili na vaša vprašanja.
Tehnična podpora
Za podporo za izdelke Microsemi SoC obiščite http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webmesto
Po različnih tehničnih in netehničnih informacijah lahko brskate na domači strani Microsemi SoC Products Group na www.microsemi.com/soc.
Obrnite se na center za tehnično podporo strankam
Center za tehnično podporo zaposlujejo visoko usposobljeni inženirji. Na center za tehnično podporo lahko stopite v stik po e-pošti ali prek skupine izdelkov Microsemi SoC webmesto.
E-pošta
Svoja tehnična vprašanja lahko pošljete na naš elektronski naslov in prejmete odgovore po elektronski pošti, faksu ali telefonu. Če imate težave z oblikovanjem, lahko svoj dizajn pošljete po e-pošti fileda prejme pomoč. E-poštni račun ves dan spremljamo. Ko nam pošljete svojo zahtevo, obvezno vključite svoje polno ime, ime podjetja in kontaktne podatke za učinkovito obdelavo vaše zahteve.
E-poštni naslov tehnične podpore je soc_tech@microsemi.com.
Moji primeri
Stranke Microsemi SoC Products Group lahko oddajo in spremljajo tehnične primere na spletu, tako da odprejo Moje primere.
Zunaj ZDA
Stranke, ki potrebujejo pomoč zunaj časovnih pasov ZDA, se lahko obrnejo na tehnično podporo po e-pošti (soc_tech@microsemi.com) ali se obrnite na lokalno prodajno pisarno.
Obiščite O nas za sezname prodajnih pisarn in kontaktne osebe podjetja.
Seznam prodajnih pisarn najdete na www.microsemi.com/soc/company/contact/default.aspx.
Tehnična podpora ITAR
Za tehnično podporo za RH in RT FPGA, ki jih urejajo mednarodni predpisi o prometu z orožjem (ITAR), nas kontaktirajte prek soc_tech_itar@microsemi.com. Druga možnost je, da v Mojih primerih izberete Da na spustnem seznamu ITAR. Za popoln seznam FPGA Microsemi, ki jih ureja ITAR, obiščite ITAR web strani.

O Microsemiju
Microsemi Corporation (Nasdaq: MSCC) ponuja obsežen portfelj polprevodniških in sistemskih rešitev za komunikacijske, obrambne in varnostne, vesoljske in industrijske trge. Izdelki vključujejo visoko zmogljiva in proti sevanju odporna analogna integrirana vezja z mešanimi signali, FPGA, SoC in ASIC; izdelki za upravljanje porabe energije; naprave za merjenje časa in sinhronizacijo ter rešitve za natančen čas, ki postavljajo svetovni standard za čas; naprave za obdelavo govora; RF rešitve; diskretne komponente; Enterprise Storage in komunikacijske rešitve, varnostne tehnologije in razširljiva anti-tamper izdelki; Ethernet rešitve; Napajanje preko Etherneta IC in srednji razponi; kot tudi zmogljivosti in storitve oblikovanja po meri. Microsemi ima sedež v Aliso Viejo v Kaliforniji in približno 4,800 zaposlenih po vsem svetu. Več o tem na www.microsemi.com.
Microsemi ne daje nobenega jamstva, zastopanja ali jamstva v zvezi z informacijami, ki jih vsebuje, ali primernostjo svojih izdelkov in storitev za kateri koli poseben namen, niti Microsemi ne prevzema kakršne koli odgovornosti, ki izhaja iz uporabe ali uporabe katerega koli izdelka ali vezja. Izdelki, ki se prodajajo po tej pogodbi, in vsi drugi izdelki, ki jih prodaja Microsemi, so bili predmet omejenega testiranja in se ne smejo uporabljati v povezavi s ključno opremo ali aplikacijami. Za vse specifikacije zmogljivosti velja, da so zanesljive, vendar niso preverjene, kupec pa mora izvesti in dokončati vsa testiranja zmogljivosti in druga testiranja izdelkov, samih in skupaj s kakršnimi koli končnimi izdelki ali vgrajenimi v njih. Kupec se ne zanaša na nobene podatke in specifikacije delovanja ali parametre, ki jih zagotavlja Microsemi. Kupec je odgovoren za samostojno ugotavljanje primernosti katerega koli izdelka ter njegovo testiranje in preverjanje. Informacije, ki jih Microsemi posreduje v nadaljevanju, so na voljo "kot so, kje so" in z vsemi napakami, celotno tveganje, povezano s takšnimi informacijami, pa je v celoti na strani kupca. Microsemi ne podeljuje, eksplicitno ali implicitno, nobeni stranki nobenih patentnih pravic, licenc ali kakršnih koli drugih pravic intelektualne lastnine, ne glede na take informacije same ali karkoli, kar je opisano v teh informacijah. Informacije v tem dokumentu so last Microsemi, Microsemi pa si pridržuje pravico, da kadar koli brez predhodnega obvestila spremeni podatke v tem dokumentu ali kateri koli izdelek in storitev.

Sedež podjetja Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ZDA
Znotraj ZDA: +1 800-713-4113
Zunaj ZDA: +1 949-380-6100
Prodaja: +1 949-380-6136
Faks: +1 949-215-4996
E-pošta: sales.support@microsemi.com

5-02-00377-5/11.16

Dokumenti / Viri

Konfiguracija krmilnika Microsemi SmartFusion2 MSS DDR [pdf] Uporabniški priročnik
Konfiguracija krmilnika SmartFusion2 MSS DDR, SmartFusion2 MSS, konfiguracija krmilnika DDR, konfiguracija krmilnika

Reference

Uporabniški priročnik