SmartFusion2 MSS
DDR नियन्त्रक कन्फिगरेसन
Libero SoC v11.6 र पछि 

परिचय

SmartFusion2 MSS सँग एम्बेडेड DDR नियन्त्रक छ। यो DDR नियन्त्रक एक अफ-चिप DDR मेमोरी नियन्त्रण गर्न अभिप्रेरित छ। MDDR नियन्त्रक MSS बाट साथै FPGA कपडाबाट पहुँच गर्न सकिन्छ। थप रूपमा, DDR नियन्त्रकलाई पनि बाइपास गर्न सकिन्छ, FPGA कपडा (सफ्ट कन्ट्रोलर मोड (SMC)) लाई अतिरिक्त इन्टरफेस प्रदान गर्दछ।
MSS DDR नियन्त्रकलाई पूर्ण रूपमा कन्फिगर गर्न, तपाईंले:

1. MDDR कन्फिगुरेटर प्रयोग गरेर डाटापाथ चयन गर्नुहोस्।
2. DDR नियन्त्रक दर्ताका लागि दर्ता मानहरू सेट गर्नुहोस्।
3. MSS CCC कन्फिगुरेटर प्रयोग गरी DDR मेमोरी घडी फ्रिक्वेन्सीहरू र FPGA कपडा MDDR घडी अनुपात (यदि आवश्यक भएमा) चयन गर्नुहोस्।
4. परिधीय प्रारम्भिक समाधान द्वारा परिभाषित गरिए अनुसार नियन्त्रकको APB कन्फिगरेसन इन्टरफेस जडान गर्नुहोस्। प्रणाली निर्माणकर्ताद्वारा निर्मित MDDR प्रारम्भिक सर्किटको लागि, पृष्ठ 13 र चित्र 2-7 मा "MSS DDR कन्फिगरेसन पथ" हेर्नुहोस्।
   तपाईं स्ट्यान्डअलोन (प्रणाली निर्माणकर्ता द्वारा होइन) परिधीय प्रारम्भिक प्रयोग गरेर आफ्नै प्रारम्भिक सर्किटरी पनि निर्माण गर्न सक्नुहुन्छ। SmartFusion2 स्ट्यान्डअलोन परिधीय प्रारम्भिक प्रयोगकर्ता गाइडलाई सन्दर्भ गर्नुहोस्।

MDDR कन्फिगरेटर

MDDR कन्फिगुरेटर MSS DDR नियन्त्रकको लागि समग्र डेटापाथ र बाह्य DDR मेमोरी प्यारामिटरहरू कन्फिगर गर्न प्रयोग गरिन्छ।

सामान्य ट्याबले तपाइँको मेमोरी र फेब्रिक इन्टरफेस सेटिङहरू सेट गर्दछ (चित्र 1-1)।
मेमोरी सेटिङहरू
DDR मेमोरी सेटलिङ समय प्रविष्ट गर्नुहोस्। यो DDR मेमोरी सुरु गर्न आवश्यक समय हो। पूर्वनिर्धारित मान 200 us हो। सही मान प्रविष्ट गर्नको लागि आफ्नो DDR मेमोरी डेटा पानालाई सन्दर्भ गर्नुहोस्।
MDDR मा आफ्नो मेमोरी विकल्पहरू कन्फिगर गर्न मेमोरी सेटिङहरू प्रयोग गर्नुहोस्।

• मेमोरी प्रकार - LPDDR, DDR2, वा DDR3
• डाटा चौडाइ - 32-बिट, 16-बिट वा 8-बिट
• SECDED सक्षम ECC - अन वा अफ
• मध्यस्थता योजना - प्रकार-0, प्रकार-1, प्रकार-2, प्रकार-3
• उच्चतम प्राथमिकता ID - मान्य मानहरू 0 देखि 15 सम्म छन्
• ठेगाना चौडाइ (बिट्स) - तपाईंले प्रयोग गर्नुहुने LPDDR/DDR2/DDR3 मेमोरीको लागि पङ्क्ति, बैंक, र स्तम्भ ठेगाना बिटहरूको संख्याको लागि तपाईंको DDR मेमोरी डेटा पानालाई सन्दर्भ गर्नुहोस्। LPDDR/DDR2/DDR3 मेमोरीको डेटा पाना अनुसार पङ्क्ति/बैंक/स्तम्भहरूको लागि सही मान छनौट गर्न पुल-डाउन मेनु चयन गर्नुहोस्।

नोट: पुल-डाउन सूचीमा रहेको नम्बरले ठेगाना बिटहरूको संख्यालाई जनाउँछ, पङ्क्ति/बैंक/स्तम्भहरूको निरपेक्ष संख्या होइन। पूर्वका लागिampयदि तपाईंको DDR मेमोरीमा 4 बैंकहरू छन् भने, बैंकहरूको लागि 2 (2 ²=4) चयन गर्नुहोस्। यदि तपाईंको DDR मेमोरीमा 8 बैंकहरू छन् भने, बैंकहरूको लागि 3 (2³ = 8) चयन गर्नुहोस्।

कपडा इन्टरफेस सेटिङहरू
पूर्वनिर्धारित रूपमा, हार्ड Cortex-M3 प्रोसेसर DDR नियन्त्रक पहुँच गर्न सेट अप गरिएको छ। तपाईंले फेब्रिक इन्टरफेस सेटिङ चेकबक्स सक्षम गरेर DDR नियन्त्रक पहुँच गर्न कपडा मास्टरलाई अनुमति दिन सक्नुहुन्छ। यस अवस्थामा, तपाइँ निम्न विकल्पहरू मध्ये एक छनौट गर्न सक्नुहुन्छ:

• AXI इन्टरफेस प्रयोग गर्नुहोस् - कपडा मास्टरले 64-बिट AXI इन्टरफेस मार्फत DDR नियन्त्रक पहुँच गर्दछ।
• एकल AHBLite इन्टरफेस प्रयोग गर्नुहोस् - कपडा मास्टरले एकल 32-bit AHB इन्टरफेस मार्फत DDR नियन्त्रक पहुँच गर्दछ।
• दुई AHBLite इन्टरफेसहरू प्रयोग गर्नुहोस् - दुई कपडा मास्टरहरूले दुई 32-bit AHB इन्टरफेसहरू प्रयोग गरेर DDR नियन्त्रक पहुँच गर्छन्।
  कन्फिगरेसन view (चित्र 1-1) तपाईंको कपडा इन्टरफेस चयन अनुसार अद्यावधिकहरू।

I/O ड्राइभ शक्ति (DDR2 र DDR3 मात्र)
तपाईंको DDR I/Os को लागि निम्न ड्राइभ शक्तिहरू मध्ये एउटा चयन गर्नुहोस्:

• आधा ड्राइभ शक्ति
•  पूर्ण ड्राइभ शक्ति

Libero SoC ले तपाइँको DDR मेमोरी प्रकार र I/O ड्राइभ स्ट्रेन्थ (ट्याब ले १-१ मा देखाइए अनुसार) को आधारमा तपाइँको MDDR प्रणालीको लागि DDR I/O मानक सेट गर्दछ।
तालिका १-१ • I/O ड्राइभको शक्ति र DDR मेमोरी प्रकार

DDR मेमोरी प्रकार	आधा शक्ति ड्राइव	पूर्ण शक्ति ड्राइव
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRI

IO मानक (LPDDR मात्र)
निम्न विकल्पहरू मध्ये एउटा चयन गर्नुहोस्:

• LVCMOS 18V IO मानकको लागि LVCMOS1.8 (न्यूनतम पावर)। विशिष्ट LPDDR1 अनुप्रयोगहरूमा प्रयोग गरिन्छ।
• LPDDRI नोट: तपाईंले यो मानक छनोट गर्नु अघि, सुनिश्चित गर्नुहोस् कि तपाईंको बोर्डले यो मानकलाई समर्थन गर्दछ। M2S-EVAL-KIT वा SF2-STARTER-KIT बोर्डहरूलाई लक्षित गर्दा तपाईंले यो विकल्प प्रयोग गर्नुपर्छ। LPDDRI IO मापदण्डहरूले बोर्डमा IMP_CALIB प्रतिरोधक स्थापना गर्न आवश्यक छ।

IO क्यालिब्रेसन (LPDDR मात्र)
LVCMOS18 IO मानक प्रयोग गर्दा निम्न विकल्पहरू मध्ये एउटा छान्नुहोस्:

• On
• बन्द (सामान्य)

क्यालिब्रेसन अन र अफ वैकल्पिक रूपमा IO क्यालिब्रेसन ब्लकको प्रयोगलाई नियन्त्रण गर्दछ जसले IO ड्राइभरहरूलाई बाह्य प्रतिरोधकमा क्यालिब्रेट गर्दछ। बन्द हुँदा, यन्त्रले प्रिसेट IO ड्राइभर समायोजन प्रयोग गर्दछ।
जब सक्रिय हुन्छ, यसलाई PCB मा स्थापना गर्न 150-ohm IMP_CALIB प्रतिरोधक चाहिन्छ।
यो IO लाई PCB विशेषताहरूमा क्यालिब्रेट गर्न प्रयोग गरिन्छ। यद्यपि, जब ON मा सेट गरिन्छ, एक प्रतिरोधक स्थापना गर्न आवश्यक छ वा मेमोरी नियन्त्रक सुरु हुनेछैन।
थप जानकारीको लागि, AC393-SmartFusion2 र IGLOO2 बोर्ड डिजाइन दिशानिर्देश अनुप्रयोगलाई सन्दर्भ गर्नुहोस्।
नोट र SmartFusion2 SoC FPGA हाई स्पीड DDR इन्टरफेस प्रयोगकर्ता गाइड।

MDDR नियन्त्रक कन्फिगरेसन

जब तपाइँ बाह्य DDR मेमोरी पहुँच गर्न MSS DDR नियन्त्रक प्रयोग गर्नुहुन्छ, DDR नियन्त्रक रनटाइममा कन्फिगर हुनुपर्छ। यो समर्पित DDR नियन्त्रक कन्फिगरेसन दर्ताहरूमा कन्फिगरेसन डाटा लेखेर गरिन्छ। यो कन्फिगरेसन डाटा बाह्य DDR मेमोरी र तपाईंको अनुप्रयोगको विशेषताहरूमा निर्भर छ। यस खण्डले MSS DDR नियन्त्रक कन्फिगरेटरमा यी कन्फिगरेसन प्यारामिटरहरू कसरी प्रविष्ट गर्ने र समग्र परिधीय प्रारम्भिक समाधानको भागको रूपमा कन्फिगरेसन डेटा कसरी व्यवस्थित गरिन्छ भनेर वर्णन गर्दछ।

MSS DDR नियन्त्रण दर्ताहरू
MSS DDR नियन्त्रकसँग दर्ताहरूको सेट छ जुन रनटाइममा कन्फिगर गर्न आवश्यक छ। यी दर्ताहरूका लागि कन्फिगरेसन मानहरूले विभिन्न प्यारामिटरहरू प्रतिनिधित्व गर्दछ, जस्तै DDR मोड, PHY चौडाइ, बर्स्ट मोड, र ECC। DDR नियन्त्रक कन्फिगरेसन दर्ताहरूको बारेमा पूर्ण विवरणहरूको लागि, SmartFusion2 SoC FPGA हाई स्पीड DDR इन्टरफेस प्रयोगकर्ताको गाइडलाई हेर्नुहोस्।
MDDR दर्ता कन्फिगरेसन
तपाईंको DDR मेमोरी र एप्लिकेसनसँग मेल खाने मापदण्डहरू प्रविष्ट गर्न मेमोरी प्रारम्भ (चित्र 2-1, चित्र 2-2, र चित्र 2-3) र मेमोरी समय (चित्र 2-4) ट्याबहरू प्रयोग गर्नुहोस्। तपाईंले यी ट्याबहरूमा प्रविष्ट गर्नुभएको मानहरू स्वचालित रूपमा उपयुक्त दर्ता मानहरूमा अनुवाद हुन्छन्। जब तपाइँ एक विशेष प्यारामिटर क्लिक गर्नुहुन्छ, यसको सम्बन्धित दर्ता दर्ता विवरण फलकमा वर्णन गरिएको छ (पृष्ठ 1 मा चित्र 1-4 मा तल्लो भाग)।
मेमोरी प्रारम्भिकरण
मेमोरी इनिशियलाइजेसन ट्याबले तपाइँलाई तपाइँको LPDDR/DDR2/DDR3 मेमोरीहरू प्रारम्भ गर्न चाहने तरिकाहरू कन्फिगर गर्न अनुमति दिन्छ। मेमोरी प्रारम्भिक ट्याबमा उपलब्ध मेनु र विकल्पहरू तपाईंले प्रयोग गर्ने DDR मेमोरी (LPDDR/DDR2/DDR3) को प्रकारसँग भिन्न हुन्छन्। तपाईंले विकल्पहरू कन्फिगर गर्दा तपाईंको DDR मेमोरी डेटा पानालाई सन्दर्भ गर्नुहोस्। जब तपाइँ मान परिवर्तन गर्नुहुन्छ वा प्रविष्ट गर्नुहुन्छ, दर्ता विवरण फलकले तपाइँलाई दर्ता नाम र दर्ता मान दिन्छ जुन अद्यावधिक गरिएको छ। अवैध मानहरूलाई चेतावनीको रूपमा फ्ल्याग गरिएको छ। चित्र २-१, चित्र २-२, र चित्र २-३ ले क्रमशः LPDDR, DDR2 र DDR1 को लागि प्रारम्भिक ट्याब देखाउँदछ।

• समय मोड - 1T वा 2T समय मोड चयन गर्नुहोस्। 1T (पूर्वनिर्धारित मोड) मा, DDR नियन्त्रकले प्रत्येक घडी चक्रमा नयाँ आदेश जारी गर्न सक्छ। 2T टाइमिङ मोडमा, DDR नियन्त्रकले ठेगाना र आदेश बसलाई दुई घडी चक्रका लागि मान्य राख्छ। यसले प्रति दुई घडीमा एउटा आदेशमा बसको दक्षता घटाउँछ, तर यसले सेटअप र होल्ड समयको मात्रालाई दोब्बर बनाउँछ।
• आंशिक-एरे सेल्फ रिफ्रेस (LPDDR मात्र)। यो सुविधा LPDDR को लागि पावर बचतको लागि हो।
  सेल्फ रिफ्रेस गर्दा मेमोरीको मात्रा रिफ्रेस गर्न कन्ट्रोलरको लागि निम्न मध्ये एउटा चयन गर्नुहोस्:
  - पूर्ण एरे: बैंकहरू 0, 1,2, र 3
  - आधा एरे: बैंकहरू ० र १
  - क्वार्टर एरे: बैंक ०
  - एक-आठौं एरे: बैंक ० पङ्क्ति ठेगाना MSB=0 संग
  - एक-सोलहौं एरे: बैंक ० पङ्क्ति ठेगाना MSB र MSB-0 दुबै ० बराबर।
  अन्य सबै विकल्पहरूको लागि, तपाईंले विकल्पहरू कन्फिगर गर्दा तपाईंको DDR मेमोरी डेटा पानालाई सन्दर्भ गर्नुहोस्।
  

मेमोरी टाइमिङ
यो ट्याबले तपाईंलाई मेमोरी टाइमिङ प्यारामिटरहरू कन्फिगर गर्न अनुमति दिन्छ। मेमोरी टाइमिङ प्यारामिटरहरू कन्फिगर गर्दा तपाईंको LPDDR/DDR2/DDR3 मेमोरीको डेटा पानालाई सन्दर्भ गर्नुहोस्।
जब तपाइँ मान परिवर्तन गर्नुहुन्छ वा प्रविष्ट गर्नुहुन्छ, दर्ता विवरण फलकले तपाइँलाई दर्ता नाम र दर्ता मान दिन्छ जुन अद्यावधिक गरिएको छ। अवैध मानहरूलाई चेतावनीको रूपमा फ्ल्याग गरिएको छ।

DDR कन्फिगरेसन आयात गर्दै Files
मेमोरी प्रारम्भ र समय ट्याबहरू प्रयोग गरेर DDR मेमोरी प्यारामिटरहरू प्रविष्ट गर्नुको अतिरिक्त, तपाईंले DDR दर्ता मानहरू आयात गर्न सक्नुहुन्छ file। त्यसो गर्न, आयात कन्फिगरेसन बटन क्लिक गर्नुहोस् र पाठमा नेभिगेट गर्नुहोस् file DDR दर्ता नाम र मानहरू समावेश। चित्र २-५ ले आयात कन्फिगरेसन सिन्ट्याक्स देखाउँछ।

नोट: यदि तपाईँले GUI प्रयोग गरेर दर्ता मानहरू आयात गर्नुको सट्टा, तपाईँले सबै आवश्यक दर्ता मानहरू निर्दिष्ट गर्नुपर्छ। विवरणहरूको लागि SmartFusion2 SoC FPGA हाई स्पीड DDR इन्टरफेस प्रयोगकर्ताको गाइड हेर्नुहोस्।

DDR कन्फिगरेसन निर्यात गर्दै Files
तपाइँ हालको दर्ता कन्फिगरेसन डाटा पाठमा निर्यात गर्न सक्नुहुन्छ file। यो file तपाईंले आयात गर्नुभएको (यदि कुनै हो भने) र यस संवादमा तपाईंले प्रविष्ट गर्नुभएको GUI प्यारामिटरहरूबाट गणना गरिएका दर्ता मानहरू समावेश हुनेछन्।
यदि तपाईंले DDR दर्ता कन्फिगरेसनमा गर्नुभएका परिवर्तनहरू पूर्ववत गर्न चाहनुहुन्छ भने, तपाईंले पूर्वनिर्धारित पुनर्स्थापना मार्फत त्यसो गर्न सक्नुहुन्छ। नोट गर्नुहोस् कि यसले सबै दर्ता कन्फिगरेसन डाटा मेटाउँछ र तपाईंले या त यो डाटा पुन: आयात वा पुन: प्रविष्ट गर्नुपर्छ। डाटा हार्डवेयर रिसेट मानहरूमा रिसेट गरिएको छ।
उत्पन्न डाटा
कन्फिगरेसन उत्पन्न गर्न ठीक क्लिक गर्नुहोस्। सामान्य, मेमोरी समय र मेमोरी प्रारम्भिक ट्याबहरूमा तपाईंको इनपुटको आधारमा, MDDR कन्फिगुरेटरले सबै DDR कन्फिगरेसन दर्ताहरूको लागि मानहरू गणना गर्दछ र यी मानहरूलाई तपाईंको फर्मवेयर परियोजना र सिमुलेशनमा निर्यात गर्दछ। files निकासी गरेको छ file वाक्य रचना चित्र २-६ मा देखाइएको छ।

फर्मवेयर

जब तपाइँ SmartDesign उत्पन्न गर्नुहुन्छ, निम्न files मा उत्पन्न हुन्छ /firmware/drivers_config/sys_config डाइरेक्टरी। यी fileCMSIS फर्मवेयर कोरलाई राम्रोसँग कम्पाइल गर्न र MSS को लागि परिधीय कन्फिगरेसन डाटा र घडी कन्फिगरेसन जानकारी सहित तपाईंको हालको डिजाइन सम्बन्धी जानकारी समावेश गर्न आवश्यक छ। यी सम्पादन नगर्नुहोस् fileमैन्युअल रूपमा तिनीहरू प्रत्येक पटक तपाईंको रूट डिजाइन पुन: उत्पन्न हुँदा पुन: सिर्जना गरिन्छ।

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h - MDDR कन्फिगरेसन डाटा।
• Sys_config_fddr_define.h - FDDR कन्फिगरेसन डाटा।
•  sys_config_mss_clocks.h - MSS घडीहरू कन्फिगरेसन

सिमुलेशन
जब तपाइँ तपाइँको MSS सँग सम्बन्धित SmartDesign उत्पन्न गर्नुहुन्छ, निम्न सिमुलेशन files मा उत्पन्न हुन्छ /सिमुलेशन निर्देशिका:

•  test.bfm - शीर्ष-स्तर BFM file जुन SmartFusion2 MSS' Cortex-M3 प्रोसेसरको अभ्यास गर्ने कुनै पनि सिमुलेशनको समयमा पहिलो पटक "निष्पादन" हुन्छ। यसले peripheral_init.bfm र user.bfm लाई त्यस क्रममा कार्यान्वयन गर्छ।
•  peripheral_init.bfm - CMSIS::SystemInit() प्रकार्यको अनुकरण गर्ने BFM प्रक्रिया समावेश गर्दछ जुन तपाईंले मुख्य() प्रक्रियामा प्रवेश गर्नु अघि Cortex-M3 मा चल्छ। यसले अनिवार्य रूपमा डिजाइनमा प्रयोग गरिएको कुनै पनि परिधिको लागि सही परिधीय कन्फिगरेसन रेजिस्टरहरूमा कन्फिगरेसन डाटा प्रतिलिपि गर्दछ र त्यसपछि प्रयोगकर्ताले यी बाह्य उपकरणहरू प्रयोग गर्न सक्छ भनी दाबी गर्नु अघि सबै परिधीयहरू तयार हुनको लागि पर्खन्छ।
• MDDR_init.bfm - BFM लेख्ने आदेशहरू समावेश गर्दछ जुन तपाईंले प्रविष्ट गर्नुभएको MSS DDR कन्फिगरेसन दर्ता डेटाको नक्कल गर्दछ (माथिको सम्पादन दर्ता संवाद प्रयोग गरेर) DDR नियन्त्रक दर्ताहरूमा।
• user.bfm - प्रयोगकर्ता आदेशहरूको लागि अभिप्रेरित। तपाईं यसमा आफ्नै BFM आदेशहरू थपेर डाटापाथ सिमुलेट गर्न सक्नुहुन्छ file। यसमा आदेशहरू file peripheral_init.bfm पूरा भएपछि "निष्पादन" हुनेछ।

को प्रयोग गरेर fileमाथि, कन्फिगरेसन मार्ग स्वचालित रूपमा सिमुलेटेड छ। तपाईंले मात्र user.bfm सम्पादन गर्न आवश्यक छ file डाटापाथ अनुकरण गर्न। test.bfm, peripheral_init.bfm, वा MDDR_init.bfm सम्पादन नगर्नुहोस् fileयी जस्तै छन् fileतपाईंको रूट डिजाइन पुन: उत्पन्न हुँदा प्रत्येक पटक s पुन: सिर्जना गरिन्छ।

MSS DDR कन्फिगरेसन पथ
परिधीय प्रारम्भिक समाधानको लागि आवश्यक छ कि, MSS DDR कन्फिगरेसन दर्ता मानहरू निर्दिष्ट गर्नुको अतिरिक्त, तपाईंले MSS (FIC_2) मा APB कन्फिगरेसन डेटा मार्ग कन्फिगर गर्नुहोस्। SystemInit() प्रकार्यले FIC_2 APB इन्टरफेस मार्फत MDDR कन्फिगरेसन दर्ताहरूमा डाटा लेख्छ।
नोट: यदि तपाइँ प्रणाली निर्माणकर्ता प्रयोग गर्दै हुनुहुन्छ भने कन्फिगरेसन पथ सेट गरिएको छ र स्वचालित रूपमा जडान भएको छ।

FIC_2 इन्टरफेस कन्फिगर गर्न:

1. MSS कन्फिगुरेटरबाट FIC_2 कन्फिगरेटर संवाद (चित्र 2-7) खोल्नुहोस्।
2. Cortex-M3 विकल्प प्रयोग गरेर बाह्य उपकरणहरू प्रारम्भ गर्नुहोस् चयन गर्नुहोस्।
3. यदि तपाइँ तिनीहरूलाई प्रयोग गर्दै हुनुहुन्छ भने फेब्रिक DDR/SERDES ब्लकहरू जस्तै MSS DDR जाँच गरिएको छ भनी सुनिश्चित गर्नुहोस्।
4.  आफ्नो सेटिङहरू बचत गर्न ठीक क्लिक गर्नुहोस्। यसले FIC_2 कन्फिगरेसन पोर्टहरू (घडी, रिसेट, र APB बस इन्टरफेसहरू) लाई चित्र 2-8 मा देखाइए अनुसार उजागर गर्नेछ।
5.  MSS उत्पन्न गर्नुहोस्। FIC_2 पोर्टहरू (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK र FIC_2_APB_M_RESET_N) अब MSS इन्टरफेसमा खुलासा गरिएका छन् र परिधीय प्रारम्भिक समाधान विशिष्टता अनुसार CoreConfigP र CoreResetP मा जडान गर्न सकिन्छ।

CoreConfigP र CoreResetP कोरहरू कन्फिगर गर्ने र जडान गर्ने बारे पूर्ण विवरणहरूको लागि, परिधीय प्रारम्भिक प्रयोगकर्ता गाइडलाई सन्दर्भ गर्नुहोस्।

पोर्ट विवरण

DDR PHY इन्टरफेस
तालिका ३-१ • DDR PHY इन्टरफेस

पोर्ट नाम	दिशा	विवरण
MDDR_CAS_N	बाहिर	DRAM CASN
MDDR_CKE	बाहिर	DRAM CKE
MDDR_CLK	बाहिर	घडी, P साइड
MDDR_CLK_N	बाहिर	घडी, एन साइड
MDDR_CS_N	बाहिर	DRAM CSN
MDDR_ODT	बाहिर	DRAM ODT
MDDR_RAS_N	बाहिर	DRAM RASN
MDDR_RESET_N	बाहिर	DDR3 को लागि DRAM रिसेट। LPDDR र DDR2 इन्टरफेसहरूको लागि यो संकेतलाई बेवास्ता गर्नुहोस्। यसलाई LPDDR र DDR2 इन्टरफेसहरूको लागि प्रयोग नगरिएको चिन्ह लगाउनुहोस्।
MDDR_WE_N	बाहिर	DRAM WEN
MDDR_ADDR [१५:०]	बाहिर	ड्रम ठेगाना बिट्स
MDDR_BA[2:0]	बाहिर	Dram बैंक ठेगाना
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	भित्र बाहिर	Dram डाटा मास्क
MDDR_DQS ([3:0]/[1:0]/[0])	भित्र बाहिर	Dram डाटा स्ट्रोब इनपुट/आउटपुट - P साइड
MDDR_DQS_N ([3:0]/[1:0]/[0])	भित्र बाहिर	Dram डाटा स्ट्रोब इनपुट/आउटपुट - एन साइड
MDDR_DQ ([31:0]/[15:0]/[7:0])	भित्र बाहिर	DRAM डाटा इनपुट/आउटपुट
MDDR_DQS_TMATCH_0_IN	IN	FIFO संकेतमा
MDDR_DQS_TMATCH_0_OUT	बाहिर	FIFO बाहिर संकेत
MDDR_DQS_TMATCH_1_IN	IN	FIFO सिग्नलमा (३२-बिट मात्र)
MDDR_DQS_TMATCH_1_OUT	बाहिर	FIFO आउट सिग्नल (३२-बिट मात्र)
MDDR_DM_RDQS_ECC	भित्र बाहिर	Dram ECC डाटा मास्क
MDDR_DQS_ECC	भित्र बाहिर	Dram ECC डाटा स्ट्रोब इनपुट/आउटपुट - P साइड
MDDR_DQS_ECC_N	भित्र बाहिर	Dram ECC डाटा स्ट्रोब इनपुट/आउटपुट - एन साइड
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	भित्र बाहिर	DRAM ECC डाटा इनपुट/आउटपुट
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO संकेतमा
MDDR_DQS_TMATCH_ECC_OUT	बाहिर	ECC FIFO आउट सिग्नल (३२-बिट मात्र)

नोट: PHY चौडाइको चयनको आधारमा केही पोर्टहरूको लागि पोर्ट चौडाइहरू परिवर्तन हुन्छ। नोटेशन "[a:0]/ [b:0]/[c:0]" त्यस्ता पोर्टहरू बुझाउन प्रयोग गरिन्छ, जहाँ "[a:0]" ले 32-bit PHY चौडाइ चयन गर्दा पोर्ट चौडाइलाई जनाउँछ। , "[b:0]" 16-bit PHY चौडाइसँग मेल खान्छ, र "[c:0]" 8-bit PHY चौडाइसँग मेल खान्छ।

कपडा मास्टर AXI बस इन्टरफेस
तालिका ३-२ • कपडा मास्टर AXI बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
DDR_AXI_S_AWREADY	बाहिर	ठेगाना तयार लेख्नुहोस्
DDR_AXI_S_WREADY	बाहिर	ठेगाना तयार लेख्नुहोस्
DDR_AXI_S_BID[3:0]	बाहिर	प्रतिक्रिया आईडी
DDR_AXI_S_BRESP[1:0]	बाहिर	प्रतिक्रिया लेख्नुहोस्
DDR_AXI_S_BVALID	बाहिर	प्रतिक्रिया मान्य लेख्नुहोस्
DDR_AXI_S_ARREADY	बाहिर	पढ्नुहोस् ठेगाना तयार छ
DDR_AXI_S_RID[3:0]	बाहिर	आईडी पढ्नुहोस् Tag
DDR_AXI_S_RRESP[1:0]	बाहिर	प्रतिक्रिया पढ्नुहोस्
DDR_AXI_S_RDATA[63:0]	बाहिर	डाटा पढ्नुहोस्
DDR_AXI_S_RLAST	बाहिर	अन्तिम पढ्नुहोस् यो संकेतले रिड बर्स्टमा अन्तिम स्थानान्तरणलाई संकेत गर्दछ
DDR_AXI_S_RVALID	बाहिर	ठेगाना मान्य पढ्नुहोस्
DDR_AXI_S_AWID[3:0]	IN	ठेगाना आईडी लेख्नुहोस्
DDR_AXI_S_AWADDR [३१:०]	IN	ठेगाना लेख्नुहोस्
DDR_AXI_S_AWLEN [३:०]	IN	फट लम्बाइ
DDR_AXI_S_AWSIZE[1:0]	IN	फट आकार
DDR_AXI_S_AWBURST[1:0]	IN	फट प्रकार
DDR_AXI_S_AWLOCK[1:0]	IN	लक प्रकार यो संकेत स्थानान्तरण को परमाणु विशेषताहरु बारे थप जानकारी प्रदान गर्दछ
DDR_AXI_S_AWVALID	IN	ठेगाना मान्य लेख्नुहोस्
DDR_AXI_S_WID[3:0]	IN	डाटा आईडी लेख्नुहोस् tag
DDR_AXI_S_WDATA[63:0]	IN	डाटा लेख्नुहोस्
DDR_AXI_S_WSTRB[7:0]	IN	स्ट्रोबहरू लेख्नुहोस्
DDR_AXI_S_WLAST	IN	अन्तिम लेख्नुहोस्
DDR_AXI_S_WVALID	IN	मान्य लेख्नुहोस्
DDR_AXI_S_BREADY	IN	तयार लेख्नुहोस्
DDR_AXI_S_ARID[3:0]	IN	ठेगाना आईडी पढ्नुहोस्
DDR_AXI_S_ARADDR [३१:०]	IN	ठेगाना पढ्नुहोस्
DDR_AXI_S_ARLEN [३:०]	IN	फट लम्बाइ
DDR_AXI_S_ARSIZE[1:0]	IN	फट आकार
DDR_AXI_S_ARBURST[1:0]	IN	फट प्रकार
DDR_AXI_S_ARLOCK[1:0]	IN	लक प्रकार
DDR_AXI_S_ARVALID	IN	ठेगाना मान्य पढ्नुहोस्
DDR_AXI_S_RREADY	IN	पढ्नुहोस् ठेगाना तयार छ

तालिका 3-2 • कपडा मास्टर AXI बस इन्टरफेस (जारी)

पोर्ट नाम	दिशा	विवरण
DDR_AXI_S_CORE_RESET_N	IN	MDDR ग्लोबल रिसेट
DDR_AXI_S_RMW	IN	64 बिट लेनका सबै बाइटहरू AXI स्थानान्तरणका सबै बीटहरूका लागि मान्य छन् कि छैनन् भनी सङ्केत गर्छ। ०: संकेत गर्दछ कि सबै बीटहरूमा सबै बाइटहरू बर्स्टमा मान्य छन् र नियन्त्रकले आदेशहरू लेख्न पूर्वनिर्धारित हुनुपर्छ। 1: केही बाइटहरू अमान्य छन् र नियन्त्रकले RMW आदेशहरूमा पूर्वनिर्धारित हुनुपर्छ भनेर संकेत गर्छ। यसलाई AXI लेख्ने ठेगाना च्यानल साइडब्यान्ड सिग्नलको रूपमा वर्गीकृत गरिएको छ र AWVALID संकेतसँग मान्य छ। ECC सक्षम हुँदा मात्र प्रयोग गरिन्छ।

कपडा मास्टर AHB0 बस इन्टरफेस
तालिका ३-३ • कपडा मास्टर AHB3 बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
DDR_AHB0_SHREADYOUT	बाहिर	AHBL स्लेभ तयार - जब लेखनको लागि उच्चले संकेत गर्दछ MDDR डाटा स्वीकार गर्न तयार छ र जब पढ्नको लागि उच्चले डाटा मान्य छ भनेर संकेत गर्दछ।
DDR_AHB0_SHRESP	बाहिर	AHBL प्रतिक्रिया स्थिति - लेनदेनको अन्त्यमा उच्च चालित हुँदा लेनदेन त्रुटिहरूसँग पूरा भएको संकेत गर्दछ। लेनदेनको अन्त्यमा कम चालु हुँदा लेनदेन सफलतापूर्वक सम्पन्न भएको संकेत गर्दछ।
DDR_AHB0_SHRDATA[31:0]	बाहिर	AHBL डेटा पढ्नुहोस् - MDDR दासबाट कपडा मास्टरमा डेटा पढ्नुहोस्
DDR_AHB0_SHSEL	IN	AHBL दास चयन गर्नुहोस् - जब दाबी गरिन्छ, MDDR कपडा AHB बसमा हाल चयन गरिएको AHBL दास हो।
DDR_AHB0_SHADDR [३१:०]	IN	AHBL ठेगाना - AHBL इन्टरफेसमा बाइट ठेगाना
DDR_AHB0_SHBURST[2:0]	IN	AHBL बर्स्ट लम्बाइ
DDR_AHB0_SHSIZE[1:0]	IN	AHBL स्थानान्तरण आकार - हालको स्थानान्तरणको आकारलाई संकेत गर्दछ (8/16/32 बाइट लेनदेन मात्र)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL स्थानान्तरण प्रकार - हालको लेनदेनको स्थानान्तरण प्रकारलाई संकेत गर्दछ
DDR_AHB0_SHMASTLOCK	IN	AHBL लक - हालको स्थानान्तरण लक गरिएको कारोबारको अंश हो भनी दाबी गर्दा
DDR_AHB0_SHWRITE	IN	AHBL लेख्नुहोस् - जब उच्च ले हालको लेनदेन एक लेखन हो भनेर संकेत गर्दछ। कम हुँदा हालको लेनदेन पढिएको हो भनेर संकेत गर्छ
DDR_AHB0_S_HREADY	IN	AHBL तयार - जब उच्च, संकेत गर्दछ कि MDDR नयाँ लेनदेन स्वीकार गर्न तयार छ
DDR_AHB0_S_HWDATA[३१:०]	IN	AHBL डेटा लेख्नुहोस् - फेब्रिक मास्टरबाट MDDR मा डेटा लेख्नुहोस्

कपडा मास्टर AHB1 बस इन्टरफेस
तालिका ३-३ • कपडा मास्टर AHB3 बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
DDR_AHB1_SHREADYOUT	बाहिर	AHBL स्लेभ तयार - जब लेखनको लागि उच्चले संकेत गर्दछ MDDR डाटा स्वीकार गर्न तयार छ र जब पढ्नको लागि उच्चले डाटा मान्य छ भनेर संकेत गर्दछ।
DDR_AHB1_SHRESP	बाहिर	AHBL प्रतिक्रिया स्थिति - लेनदेनको अन्त्यमा उच्च चालित हुँदा लेनदेन त्रुटिहरूसँग पूरा भएको संकेत गर्दछ। लेनदेनको अन्त्यमा कम चालु हुँदा लेनदेन सफलतापूर्वक सम्पन्न भएको संकेत गर्दछ।
DDR_AHB1_SHRDATA[31:0]	बाहिर	AHBL डेटा पढ्नुहोस् - MDDR दासबाट कपडा मास्टरमा डेटा पढ्नुहोस्
DDR_AHB1_SHSEL	IN	AHBL दास चयन गर्नुहोस् - जब दाबी गरिन्छ, MDDR कपडा AHB बसमा हाल चयन गरिएको AHBL दास हो।
DDR_AHB1_SHADDR [३१:०]	IN	AHBL ठेगाना - AHBL इन्टरफेसमा बाइट ठेगाना
DDR_AHB1_SHBURST[2:0]	IN	AHBL बर्स्ट लम्बाइ
DDR_AHB1_SHSIZE[1:0]	IN	AHBL स्थानान्तरण आकार - हालको स्थानान्तरणको आकारलाई संकेत गर्दछ (8/16/32 बाइट लेनदेन मात्र)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL स्थानान्तरण प्रकार - हालको लेनदेनको स्थानान्तरण प्रकारलाई संकेत गर्दछ
DDR_AHB1_SHMASTLOCK	IN	AHBL लक - हालको स्थानान्तरण लक गरिएको कारोबारको अंश हो भनी दाबी गर्दा
DDR_AHB1_SHWRITE	IN	AHBL लेख्नुहोस् - जब उच्च ले हालको लेनदेन एक लेखन हो भनेर संकेत गर्दछ। कम हुँदा हालको लेनदेन पढिएको हो भनेर संकेत गर्छ।
DDR_AHB1_SHREADY	IN	AHBL तयार - जब उच्च, संकेत गर्दछ कि MDDR नयाँ लेनदेन स्वीकार गर्न तयार छ
DDR_AHB1_SHWDATA[३१:०]	IN	AHBL डेटा लेख्नुहोस् - फेब्रिक मास्टरबाट MDDR मा डेटा लेख्नुहोस्

सफ्ट मेमोरी कन्ट्रोलर मोड AXI बस इन्टरफेस
तालिका ३-५ • सफ्ट मेमोरी कन्ट्रोलर मोड AXI बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
SMC_AXI_M_WLAST	बाहिर	अन्तिम लेख्नुहोस्
SMC_AXI_M_WVALID	बाहिर	मान्य लेख्नुहोस्
SMC_AXI_M_AWLEN [३:०]	बाहिर	फट लम्बाइ
SMC_AXI_M_AWBURST[1:0]	बाहिर	फट प्रकार
SMC_AXI_M_BREADY	बाहिर	प्रतिक्रिया तयार छ
SMC_AXI_M_AWVALID	बाहिर	ठेगाना मान्य लेख्नुहोस्
SMC_AXI_M_AWID[3:0]	बाहिर	ठेगाना आईडी लेख्नुहोस्
SMC_AXI_M_WDATA[63:0]	बाहिर	डाटा लेख्नुहोस्
SMC_AXI_M_ARVALID	बाहिर	ठेगाना मान्य पढ्नुहोस्
SMC_AXI_M_WID[3:0]	बाहिर	डाटा आईडी लेख्नुहोस् tag
SMC_AXI_M_WSTRB[7:0]	बाहिर	स्ट्रोबहरू लेख्नुहोस्
SMC_AXI_M_ARID [३:०]	बाहिर	ठेगाना आईडी पढ्नुहोस्
SMC_AXI_M_ARADDR [३१:०]	बाहिर	ठेगाना पढ्नुहोस्
SMC_AXI_M_ARLEN [३:०]	बाहिर	फट लम्बाइ
SMC_AXI_M_ARSIZE[1:0]	बाहिर	फट आकार
SMC_AXI_M_ARBURST[1:0]	बाहिर	फट प्रकार
SMC_AXI_M_AWADDR [३१:०]	बाहिर	ठेगाना लेख्नुहोस्
SMC_AXI_M_RREADY	बाहिर	पढ्नुहोस् ठेगाना तयार छ
SMC_AXI_M_AWSIZE[1:0]	बाहिर	फट आकार
SMC_AXI_M_AWLOCK[1:0]	बाहिर	लक प्रकार यो संकेत स्थानान्तरण को परमाणु विशेषताहरु बारे थप जानकारी प्रदान गर्दछ
SMC_AXI_M_ARLOCK[1:0]	बाहिर	लक प्रकार
SMC_AXI_M_BID[3:0]	IN	प्रतिक्रिया आईडी
SMC_AXI_M_RID[3:0]	IN	आईडी पढ्नुहोस् Tag
SMC_AXI_M_RRESP[1:0]	IN	प्रतिक्रिया पढ्नुहोस्
SMC_AXI_M_BRESP[1:0]	IN	प्रतिक्रिया लेख्नुहोस्
SMC_AXI_M_AWREADY	IN	ठेगाना तयार लेख्नुहोस्
SMC_AXI_M_RDATA [६३:०]	IN	डाटा पढ्नुहोस्
SMC_AXI_M_WREADY	IN	तयार लेख्नुहोस्
SMC_AXI_M_BVALID	IN	प्रतिक्रिया मान्य लेख्नुहोस्
SMC_AXI_M_ARREADY	IN	पढ्नुहोस् ठेगाना तयार छ
SMC_AXI_M_RLAST	IN	अन्तिम पढ्नुहोस् यो संकेतले रिड बर्स्टमा अन्तिम स्थानान्तरणलाई संकेत गर्दछ
SMC_AXI_M_RVALID	IN	मान्य पढ्नुहोस्

सफ्ट मेमोरी कन्ट्रोलर मोड AHB0 बस इन्टरफेस
तालिका ३-६ • सफ्ट मेमोरी कन्ट्रोलर मोड AHB3 बस इन्टरफेस

पोर्ट नाम	दिशा	विवरण
SMC_AHB_M_HBURST[1:0]	बाहिर	AHBL बर्स्ट लम्बाइ
SMC_AHB_M_HTRANS[1:0]	बाहिर	AHBL स्थानान्तरण प्रकार - हालको लेनदेनको स्थानान्तरण प्रकारलाई संकेत गर्दछ।
SMC_AHB_M_HMASTLOCK	बाहिर	AHBL लक - हालको स्थानान्तरण लक गरिएको कारोबारको अंश हो भनी दाबी गर्दा
SMC_AHB_M_HWRITE	बाहिर	AHBL लेख्नुहोस् - जब उच्च ले हालको लेनदेन एक लेखन हो भनेर संकेत गर्दछ। कम हुँदा हालको लेनदेन पढिएको हो भनेर संकेत गर्छ
SMC_AHB_M_HSIZE[1:0]	बाहिर	AHBL स्थानान्तरण आकार - हालको स्थानान्तरणको आकारलाई संकेत गर्दछ (8/16/32 बाइट लेनदेन मात्र)
SMC_AHB_M_HWDATA [३१:०]	बाहिर	AHBL डेटा लेख्नुहोस् - MSS मास्टरबाट कपडा सफ्ट मेमोरी कन्ट्रोलरमा डेटा लेख्नुहोस्
SMC_AHB_M_HADDR [३१:०]	बाहिर	AHBL ठेगाना - AHBL इन्टरफेसमा बाइट ठेगाना
SMC_AHB_M_HRESP	IN	AHBL प्रतिक्रिया स्थिति - लेनदेनको अन्त्यमा उच्च चालित हुँदा लेनदेन त्रुटिहरूसँग पूरा भएको संकेत गर्दछ। लेनदेनको अन्त्यमा कम चालु हुँदा लेनदेन सफलतापूर्वक सम्पन्न भएको संकेत गर्दछ
SMC_AHB_M_HRDATA [३१:०]	IN	AHBL डेटा पढ्नुहोस् - फेब्रिक सफ्ट मेमोरी कन्ट्रोलरबाट MSS मास्टरमा डेटा पढ्नुहोस्
SMC_AHB_M_HREADY	IN	AHBL तयार - उच्चले संकेत गर्दछ कि AHBL बस नयाँ लेनदेन स्वीकार गर्न तयार छ

उत्पादन समर्थन

Microsemi SoC Product Group ले आफ्ना उत्पादनहरूलाई ग्राहक सेवा, ग्राहक प्राविधिक सहायता केन्द्र, ए सहित विभिन्न समर्थन सेवाहरू प्रदान गर्दछ। webसाइट, इलेक्ट्रोनिक मेल, र विश्वव्यापी बिक्री कार्यालयहरू। यस परिशिष्टमा Microsemi SoC उत्पादन समूहलाई सम्पर्क गर्ने र यी समर्थन सेवाहरू प्रयोग गर्ने बारे जानकारी समावेश छ।
ग्राहक सेवा
गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।
उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्
बाँकी संसारबाट, 650.318.4460 मा कल गर्नुहोस्
फ्याक्स, संसारको कुनै पनि ठाउँबाट, 650.318.8044
ग्राहक प्राविधिक सहयोग केन्द्र
Microsemi SoC Products Group ले आफ्नो ग्राहक प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियरहरू राख्छ जसले तपाइँको हार्डवेयर, सफ्टवेयर, र Microsemi SoC उत्पादनहरू बारे डिजाइन प्रश्नहरूको जवाफ दिन मद्दत गर्न सक्छ। ग्राहक प्राविधिक सहयोग केन्द्रले एप्लिकेसन नोटहरू, साधारण डिजाइन चक्र प्रश्नहरूको जवाफ, ज्ञात मुद्दाहरूको कागजात, र विभिन्न FAQहरू सिर्जना गर्न धेरै समय खर्च गर्दछ। त्यसोभए, तपाईंले हामीलाई सम्पर्क गर्नु अघि, कृपया हाम्रो अनलाइन स्रोतहरूमा जानुहोस्। यो धेरै सम्भव छ कि हामीले पहिले नै तपाइँका प्रश्नहरूको जवाफ दिएका छौं।
प्राविधिक समर्थन
Microsemi SoC उत्पादन समर्थनको लागि, भ्रमण गर्नुहोस् http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webसाइट
तपाईं माइक्रोसेमी SoC उत्पादन समूहको गृह पृष्ठमा विभिन्न प्राविधिक र गैर-प्राविधिक जानकारी ब्राउज गर्न सक्नुहुन्छ, www.microsemi.com/soc.
ग्राहक प्राविधिक सहयोग केन्द्रमा सम्पर्क गर्दै
प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियर कर्मचारीहरू। प्राविधिक सहायता केन्द्रलाई इमेल वा Microsemi SoC उत्पादन समूह मार्फत सम्पर्क गर्न सकिन्छ webसाइट।
इमेल
तपाईंले आफ्नो प्राविधिक प्रश्नहरू हाम्रो इमेल ठेगानामा सञ्चार गर्न सक्नुहुन्छ र इमेल, फ्याक्स वा फोनद्वारा जवाफहरू प्राप्त गर्न सक्नुहुन्छ। साथै, यदि तपाइँसँग डिजाइन समस्या छ भने, तपाइँ तपाइँको डिजाइन इमेल गर्न सक्नुहुन्छ files सहयोग प्राप्त गर्न। हामी दिनभर इमेल खाताको निरन्तर निगरानी गर्छौं। हामीलाई तपाईंको अनुरोध पठाउँदा, कृपया तपाईंको अनुरोधको प्रभावकारी प्रक्रियाको लागि तपाईंको पूरा नाम, कम्पनीको नाम, र तपाईंको सम्पर्क जानकारी समावेश गर्न निश्चित हुनुहोस्।
प्राविधिक समर्थन इमेल ठेगाना हो soc_tech@microsemi.com.
मेरा केसहरू
Microsemi SoC उत्पादन समूहका ग्राहकहरूले मेरो केसहरूमा गएर अनलाइन प्राविधिक केसहरू पेश गर्न र ट्र्याक गर्न सक्छन्।
अमेरिका बाहिर
अमेरिकी समय क्षेत्र बाहिरको सहयोग चाहिने ग्राहकहरूले या त इमेल मार्फत प्राविधिक सहयोगलाई सम्पर्क गर्न सक्छन् (soc_tech@microsemi.comवा स्थानीय बिक्री कार्यालयमा सम्पर्क गर्नुहोस्।
बिक्री कार्यालय सूची र कर्पोरेट सम्पर्कहरूको लागि हाम्रो बारे मा जानुहोस्।
बिक्री कार्यालय सूची मा पाउन सकिन्छ www.microsemi.com/soc/company/contact/default.aspx.
ITAR प्राविधिक समर्थन
अन्तर्राष्ट्रिय ट्राफिक इन आर्म्स रेगुलेसन (ITAR) द्वारा नियन्त्रित RH र RT FPGA मा प्राविधिक सहयोगको लागि, हामीलाई मार्फत सम्पर्क गर्नुहोस्। soc_tech_itar@microsemi.com। वैकल्पिक रूपमा, मेरा केसहरू भित्र, ITAR ड्रप-डाउन सूचीमा हो चयन गर्नुहोस्। ITAR-नियमित Microsemi FPGAs को पूर्ण सूचीको लागि, ITAR मा जानुहोस् web पृष्ठ।

Microsemi को बारेमा
Microsemi Corporation (Nasdaq: MSCC) संचार, रक्षा र सुरक्षा, एयरोस्पेस र औद्योगिक बजारहरूको लागि अर्धचालक र प्रणाली समाधानहरूको एक व्यापक पोर्टफोलियो प्रदान गर्दछ। उत्पादनहरूमा उच्च-प्रदर्शन र विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किटहरू, FPGAs, SoCs र ASICs समावेश छन्; शक्ति व्यवस्थापन उत्पादनहरू; समय र सिंक्रोनाइजेसन उपकरणहरू र सटीक समय समाधानहरू, समयको लागि विश्व मानक सेट गर्दै; आवाज प्रशोधन उपकरणहरू; आरएफ समाधान; अलग घटक; इन्टरप्राइज भण्डारण र सञ्चार समाधान, सुरक्षा प्रविधिहरू र स्केलेबल एन्टि-टीamper उत्पादनहरू; इथरनेट समाधान; पावर-ओभर-इथरनेट आईसी र मिडस्प्यान्स; साथै अनुकूलन डिजाइन क्षमताहरू र सेवाहरू। Microsemi मुख्यालय Aliso Viejo, क्यालिफोर्नियामा छ र विश्वव्यापी रूपमा लगभग 4,800 कर्मचारीहरू छन्। मा थप जान्नुहोस् www.microsemi.com.
Microsemi ले यहाँ समावेश जानकारी वा कुनै विशेष उद्देश्यको लागि यसको उत्पादन र सेवाहरूको उपयुक्तताको सम्बन्धमा कुनै वारेन्टी, प्रतिनिधित्व, वा ग्यारेन्टी गर्दैन, न त Microsemi ले कुनै पनि उत्पादन वा सर्किटको प्रयोग वा प्रयोगबाट उत्पन्न हुने कुनै दायित्वलाई ग्रहण गर्छ। यहाँ अन्तर्गत बिक्री गरिएका उत्पादनहरू र Microsemi द्वारा बेचिएका अन्य उत्पादनहरू सीमित परीक्षणको अधीनमा छन् र मिसन-क्रिटिकल उपकरण वा अनुप्रयोगहरूसँग संयोजनमा प्रयोग गर्नु हुँदैन। कुनै पनि कार्यसम्पादन विशिष्टताहरू भरपर्दो मानिन्छ तर प्रमाणित गरिएको छैन, र क्रेताले उत्पादनहरूको सबै प्रदर्शन र अन्य परीक्षणहरू सञ्चालन र पूरा गर्नुपर्छ, एक्लै र सँगै, वा कुनै पनि अन्त-उत्पादनहरूमा स्थापित। क्रेता माइक्रोसेमी द्वारा प्रदान गरिएको कुनै पनि डाटा र कार्यसम्पादन विशिष्टता वा प्यारामिटरहरूमा भर पर्दैन। कुनै पनि उत्पादनको उपयुक्तता स्वतन्त्र रूपमा निर्धारण गर्न र परीक्षण र प्रमाणित गर्न यो क्रेताको जिम्मेवारी हो। Microsemi द्वारा यहाँ प्रदान गरिएको जानकारी "जस्तो छ, जहाँ छ" र सबै त्रुटिहरू सहित प्रदान गरिएको छ, र त्यस्ता जानकारीसँग सम्बन्धित सम्पूर्ण जोखिम पूर्ण रूपमा क्रेतासँग हुन्छ। Microsemi ले कुनै पनि पक्षलाई कुनै पनि प्याटेन्ट अधिकार, इजाजतपत्र, वा अन्य कुनै आईपी अधिकारहरू, स्पष्ट रूपमा वा अस्पष्ट रूपमा प्रदान गर्दैन, चाहे त्यस्ता जानकारी आफैं वा त्यस्ता जानकारीद्वारा वर्णन गरिएको कुनै पनि कुराको सम्बन्धमा। यस कागजातमा प्रदान गरिएको जानकारी माइक्रोसेमीको स्वामित्वमा छ, र माइक्रोसेमीले यस कागजातमा वा कुनै पनि उत्पादन र सेवाहरूमा सूचना बिना कुनै पनि समयमा कुनै पनि परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ।

माइक्रोसेमी कर्पोरेट मुख्यालय
एक उद्यम, Aliso Viejo,
CA 92656 संयुक्त राज्य अमेरिका
संयुक्त राज्य अमेरिका भित्र: +1 ८००-५५५-०१९९
संयुक्त राज्य अमेरिका बाहिर: +1 ८००-५५५-०१९९
बिक्री: +1 ८००-५५५-०१९९
फ्याक्स: +1 ८००-५५५-०१९९
इमेल: sales.support@microsemi.com

©2016 माइक्रोसेमी कर्पोरेशन। सबै अधिकार सुरक्षित। माइक्रोसेमी र माइक्रोसेमी लोगो माइक्रोसेमी कर्पोरेशनका ट्रेडमार्क हुन्। अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्।

5-02-00377-5/11.16

कागजातहरू / स्रोतहरू

Microsemi SmartFusion2 MSS DDR नियन्त्रक कन्फिगरेसन [pdf] प्रयोगकर्ता गाइड SmartFusion2 MSS DDR नियन्त्रक कन्फिगरेसन, SmartFusion2 MSS, DDR नियन्त्रक कन्फिगरेसन, नियन्त्रक कन्फिगरेसन

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका