SmartFusion2 MSS
DDR कंट्रोलर कॉन्फिगरेशन
Libero SoC v11.6 आणि नंतरचे 

परिचय

SmartFusion2 MSS मध्ये एम्बेडेड DDR कंट्रोलर आहे. हा DDR कंट्रोलर ऑफ-चिप DDR मेमरी नियंत्रित करण्यासाठी आहे. MDDR कंट्रोलर MSS वरून तसेच FPGA फॅब्रिकमधून ऍक्सेस केला जाऊ शकतो. याव्यतिरिक्त, DDR कंट्रोलरला देखील बायपास केले जाऊ शकते, FPGA फॅब्रिक (सॉफ्ट कंट्रोलर मोड (SMC)) ला अतिरिक्त इंटरफेस प्रदान करते.
MSS DDR कंट्रोलर पूर्णपणे कॉन्फिगर करण्यासाठी, तुम्ही हे करणे आवश्यक आहे:

1. MDDR कॉन्फिगरेटर वापरून डेटापाथ निवडा.
2. डीडीआर कंट्रोलर रजिस्टरसाठी रजिस्टर व्हॅल्यू सेट करा.
3. MSS CCC कॉन्फिगरेटर वापरून DDR मेमरी क्लॉक फ्रिक्वेन्सी आणि FPGA फॅब्रिक ते MDDR क्लॉक रेशो (आवश्यक असल्यास) निवडा.
4. पेरिफेरल इनिशियलायझेशन सोल्यूशनद्वारे परिभाषित केल्यानुसार कंट्रोलरचा APB कॉन्फिगरेशन इंटरफेस कनेक्ट करा. सिस्टम बिल्डरने तयार केलेल्या MDDR इनिशियलायझेशन सर्किटरीसाठी, पृष्ठ 13 आणि आकृती 2-7 वरील “MSS DDR कॉन्फिगरेशन पाथ” पहा.
   तुम्ही स्टँडअलोन (सिस्टम बिल्डरद्वारे नाही) पेरिफेरल इनिशियलायझेशन वापरून तुमची स्वतःची इनिशियलायझेशन सर्किटरी देखील तयार करू शकता. SmartFusion2 स्टँडअलोन पेरिफेरल इनिशियलायझेशन वापरकर्ता मार्गदर्शक पहा.

MDDR कॉन्फिगरेटर

MDDR कॉन्फिगरेटरचा वापर MSS DDR कंट्रोलरसाठी एकूण डेटापथ आणि बाह्य DDR मेमरी पॅरामीटर्स कॉन्फिगर करण्यासाठी केला जातो.

सामान्य टॅब तुमची मेमरी आणि फॅब्रिक इंटरफेस सेटिंग्ज सेट करते (आकृती 1-1).
मेमरी सेटिंग्ज
DDR मेमरी सेटलिंग वेळ प्रविष्ट करा. DDR मेमरी सुरू होण्यासाठी हीच वेळ आहे. डीफॉल्ट मूल्य 200 us आहे. योग्य मूल्य प्रविष्ट करण्यासाठी आपल्या DDR मेमरी डेटा शीटचा संदर्भ घ्या.
MDDR मध्ये तुमचे मेमरी पर्याय कॉन्फिगर करण्यासाठी मेमरी सेटिंग्ज वापरा.

• मेमरी प्रकार - LPDDR, DDR2, किंवा DDR3
• डेटा रुंदी - 32-बिट, 16-बिट किंवा 8-बिट
• SECDED सक्षम ECC - चालू किंवा बंद
• लवाद योजना - प्रकार -0, प्रकार -1, प्रकार -2, प्रकार -3
• सर्वोच्च प्राधान्य आयडी - वैध मूल्ये 0 ते 15 पर्यंत आहेत
• पत्त्याची रुंदी (बिट्स) – तुम्ही वापरत असलेल्या LPDDR/DDR2/DDR3 मेमरीसाठी पंक्ती, बँक आणि कॉलम अॅड्रेस बिटच्या संख्येसाठी तुमच्या DDR मेमरी डेटा शीटचा संदर्भ घ्या. LPDDR/DDR2/DDR3 मेमरीच्या डेटा शीटनुसार पंक्ती/बँक/स्तंभांसाठी योग्य मूल्य निवडण्यासाठी पुल-डाउन मेनू निवडा.

टीप: पुल-डाउन सूचीमधील संख्या अॅड्रेस बिटच्या संख्येचा संदर्भ देते, पंक्ती/बँक/स्तंभांची परिपूर्ण संख्या नाही. उदाampले, तुमच्या DDR मेमरीमध्ये 4 बँका असल्यास, बँकांसाठी 2 (2 ²=4) निवडा. तुमच्या DDR मेमरीमध्ये 8 बँका असल्यास, बँकांसाठी 3 (2³ =8) निवडा.

फॅब्रिक इंटरफेस सेटिंग्ज
डीफॉल्टनुसार, हार्ड कॉर्टेक्स-एम3 प्रोसेसर डीडीआर कंट्रोलरमध्ये प्रवेश करण्यासाठी सेट केला जातो. तुम्ही फॅब्रिक इंटरफेस सेटिंग चेकबॉक्स सक्षम करून फॅब्रिक मास्टरला डीडीआर कंट्रोलरमध्ये प्रवेश करण्याची परवानगी देखील देऊ शकता. या प्रकरणात, आपण खालील पर्यायांपैकी एक निवडू शकता:

• AXI इंटरफेस वापरा - फॅब्रिक मास्टर 64-बिट AXI इंटरफेसद्वारे DDR कंट्रोलरमध्ये प्रवेश करतो.
• सिंगल एएचबीलाइट इंटरफेस वापरा - फॅब्रिक मास्टर एकाच 32-बिट एएचबी इंटरफेसद्वारे डीडीआर कंट्रोलरमध्ये प्रवेश करतो.
• दोन एएचबीलाइट इंटरफेस वापरा - दोन फॅब्रिक मास्टर्स दोन 32-बिट एएचबी इंटरफेस वापरून डीडीआर कंट्रोलरमध्ये प्रवेश करतात.
  कॉन्फिगरेशन view (आकृती 1-1) तुमच्या फॅब्रिक इंटरफेसच्या निवडीनुसार अपडेट होतात.

I/O ड्राइव्ह स्ट्रेंथ (केवळ DDR2 आणि DDR3)
तुमच्या DDR I/Os साठी खालीलपैकी एक ड्राइव्ह ताकद निवडा:

• हाफ ड्राइव्ह स्ट्रेंथ
•  पूर्ण ड्राइव्ह सामर्थ्य

Libero SoC तुमच्या DDR मेमरी प्रकार आणि I/O ड्राइव्ह स्ट्रेंथ (टॅब le 1-1 मध्ये दर्शविल्याप्रमाणे) वर आधारित तुमच्या MDDR प्रणालीसाठी DDR I/O मानक सेट करते.
तक्ता 1-1 • I/O ड्राइव्ह सामर्थ्य आणि DDR मेमरी प्रकार

DDR मेमरी प्रकार	हाफ स्ट्रेंथ ड्राइव्ह	फुल स्ट्रेंथ ड्राइव्ह
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRI

IO मानक (केवळ LPDDR)
खालीलपैकी एक पर्याय निवडा:

• LVCMOS 18V IO मानकासाठी LVCMOS1.8 (सर्वात कमी पॉवर). ठराविक LPDDR1 अनुप्रयोगांमध्ये वापरले जाते.
• LPDDRI टीप: तुम्ही हे मानक निवडण्यापूर्वी, तुमचे बोर्ड या मानकाला सपोर्ट करत असल्याची खात्री करा. M2S-EVAL-KIT किंवा SF2-STARTER-KIT बोर्डांना लक्ष्य करताना तुम्ही हा पर्याय वापरला पाहिजे. LPDDRI IO मानकांसाठी बोर्डवर IMP_CALIB रेझिस्टर स्थापित करणे आवश्यक आहे.

IO कॅलिब्रेशन (केवळ LPDDR)
LVCMOS18 IO मानक वापरताना खालीलपैकी एक पर्याय निवडा:

• On
• बंद (नमुनेदार)

कॅलिब्रेशन चालू आणि बंद वैकल्पिकरित्या IO कॅलिब्रेशन ब्लॉकचा वापर नियंत्रित करते जे IO ड्रायव्हर्सना बाह्य रेझिस्टरवर कॅलिब्रेट करते. बंद असताना, डिव्हाइस प्रीसेट IO ड्राइव्हर समायोजन वापरते.
चालू असताना, यासाठी PCB वर 150-ohm IMP_CALIB रेझिस्टर स्थापित करणे आवश्यक आहे.
याचा उपयोग IO ला PCB वैशिष्ट्यांनुसार कॅलिब्रेट करण्यासाठी केला जातो. तथापि, चालू वर सेट केल्यावर, रेझिस्टर स्थापित करणे आवश्यक आहे किंवा मेमरी कंट्रोलर सुरू होणार नाही.
अधिक माहितीसाठी, AC393-SmartFusion2 आणि IGLOO2 बोर्ड डिझाइन मार्गदर्शक तत्त्वे अर्ज पहा
नोंद आणि SmartFusion2 SoC FPGA हाय स्पीड DDR इंटरफेस वापरकर्ता मार्गदर्शक.

MDDR कंट्रोलर कॉन्फिगरेशन

जेव्हा तुम्ही बाह्य DDR मेमरी ऍक्सेस करण्यासाठी MSS DDR कंट्रोलर वापरता, तेव्हा DDR कंट्रोलर रनटाइममध्ये कॉन्फिगर केलेला असणे आवश्यक आहे. हे समर्पित DDR कंट्रोलर कॉन्फिगरेशन रजिस्टरवर कॉन्फिगरेशन डेटा लिहून केले जाते. हा कॉन्फिगरेशन डेटा बाह्य DDR मेमरी आणि तुमच्या अनुप्रयोगाच्या वैशिष्ट्यांवर अवलंबून आहे. MSS DDR कंट्रोलर कॉन्फिग्युरेटरमध्ये हे कॉन्फिगरेशन पॅरामीटर्स कसे एंटर करायचे आणि संपूर्ण पेरिफेरल इनिशियलायझेशन सोल्यूशनचा एक भाग म्हणून कॉन्फिगरेशन डेटा कसा व्यवस्थापित केला जातो याचे हा विभाग वर्णन करतो.

MSS DDR नियंत्रण नोंदणी
MSS DDR कंट्रोलरकडे रजिस्टर्सचा एक संच असतो ज्याला रनटाइमच्या वेळी कॉन्फिगर करणे आवश्यक असते. या रजिस्टर्सची कॉन्फिगरेशन व्हॅल्यू भिन्न पॅरामीटर्स दर्शवतात, जसे की DDR मोड, PHY रुंदी, बर्स्ट मोड आणि ECC. DDR कंट्रोलर कॉन्फिगरेशन रजिस्टर्सच्या संपूर्ण तपशीलांसाठी, SmartFusion2 SoC FPGA हाय स्पीड DDR इंटरफेस वापरकर्ता मार्गदर्शक पहा.
MDDR नोंदणी कॉन्फिगरेशन
तुमच्या DDR मेमरी आणि ऍप्लिकेशनशी संबंधित पॅरामीटर्स एंटर करण्यासाठी मेमरी इनिशियलायझेशन (आकृती 2-1, आकृती 2-2, आणि आकृती 2-3) आणि मेमरी टाइमिंग (आकृती 2-4) टॅब वापरा. आपण या टॅबमध्ये प्रविष्ट केलेली मूल्ये योग्य नोंदणी मूल्यांमध्ये स्वयंचलितपणे अनुवादित केली जातात. जेव्हा तुम्ही एखाद्या विशिष्ट पॅरामीटरवर क्लिक करता, तेव्हा त्याच्या संबंधित रजिस्टरचे वर्णन रजिस्टर वर्णन उपखंडात केले जाते (पृष्ठ 1 वरील आकृती 1-4 मधील खालचा भाग).
मेमरी इनिशियलायझेशन
मेमरी इनिशियलायझेशन टॅब तुम्हाला तुमच्या LPDDR/DDR2/DDR3 मेमरी सुरू करायच्या असलेल्या पद्धती कॉन्फिगर करण्याची परवानगी देतो. मेमरी इनिशियलायझेशन टॅबमध्ये उपलब्ध मेनू आणि पर्याय तुम्ही वापरत असलेल्या DDR मेमरी (LPDDR/DDR2/DDR3) प्रकारानुसार बदलतात. तुम्ही पर्याय कॉन्फिगर करता तेव्हा तुमच्या DDR मेमरी डेटा शीटचा संदर्भ घ्या. जेव्हा तुम्ही मूल्य बदलता किंवा प्रविष्ट करता, तेव्हा नोंदणी वर्णन उपखंड तुम्हाला नोंदणीचे नाव आणि नोंदणी मूल्य देते जे अद्यतनित केले जाते. अवैध मूल्ये चेतावणी म्हणून ध्वजांकित केली आहेत. आकृती 2-1, आकृती 2-2, आणि आकृती 2-3 अनुक्रमे LPDDR, DDR2 आणि DDR3 साठी इनिशियलायझेशन टॅब दर्शविते.

• टाइमिंग मोड - 1T किंवा 2T टाइमिंग मोड निवडा. 1T मध्ये (डीफॉल्ट मोड), DDR कंट्रोलर प्रत्येक घड्याळ चक्रावर नवीन कमांड जारी करू शकतो. 2T टायमिंग मोडमध्ये, DDR कंट्रोलर दोन घड्याळ चक्रांसाठी पत्ता आणि कमांड बस वैध ठेवतो. यामुळे बसची कार्यक्षमता एका दोन घड्याळात एका कमांडपर्यंत कमी होते, परंतु ते सेटअप आणि होल्ड वेळ दुप्पट करते.
• आंशिक-अॅरे सेल्फ रिफ्रेश (केवळ LPDDR). हे वैशिष्ट्य LPDDR साठी वीज बचतीसाठी आहे.
  सेल्फ रिफ्रेश करताना मेमरी रिफ्रेश करण्यासाठी कंट्रोलरसाठी खालीलपैकी एक निवडा:
  - पूर्ण अॅरे: बँका 0, 1,2 आणि 3
  - अर्धा अॅरे: बँका 0 आणि 1
  - क्वार्टर अॅरे: बँक 0
  – एक-आठवा अॅरे: MSB=0 पंक्ती पत्त्यासह बँक 0
  – एक-सोळावा अॅरे: MSB आणि MSB-0 या पंक्तीच्या पत्त्यासह बँक 1 दोन्ही 0 च्या समान आहेत.
  इतर सर्व पर्यायांसाठी, जेव्हा तुम्ही पर्याय कॉन्फिगर करता तेव्हा तुमच्या DDR मेमरी डेटा शीटचा संदर्भ घ्या.
  

मेमरी टाइमिंग
हा टॅब तुम्हाला मेमरी टाइमिंग पॅरामीटर्स कॉन्फिगर करण्याची परवानगी देतो. मेमरी टाइमिंग पॅरामीटर्स कॉन्फिगर करताना तुमच्या LPDDR/ DDR2/DDR3 मेमरीच्या डेटा शीटचा संदर्भ घ्या.
जेव्हा तुम्ही मूल्य बदलता किंवा प्रविष्ट करता, तेव्हा नोंदणी वर्णन उपखंड तुम्हाला नोंदणीचे नाव आणि नोंदणी मूल्य देते जे अद्यतनित केले जाते. अवैध मूल्ये चेतावणी म्हणून ध्वजांकित केली आहेत.

डीडीआर कॉन्फिगरेशन आयात करत आहे Files
मेमरी इनिशियलायझेशन आणि टाइमिंग टॅब वापरून डीडीआर मेमरी पॅरामीटर्स प्रविष्ट करण्याव्यतिरिक्त, तुम्ही डीडीआर नोंदणी मूल्ये आयात करू शकता. file. असे करण्यासाठी, इंपोर्ट कॉन्फिगरेशन बटणावर क्लिक करा आणि मजकूराकडे नेव्हिगेट करा file DDR रजिस्टर नावे आणि मूल्ये समाविष्टीत. आकृती 2-5 इंपोर्ट कॉन्फिगरेशन सिंटॅक्स दाखवते.

टीप: तुम्ही GUI वापरून नोंदणी मूल्ये प्रविष्ट करण्याऐवजी आयात करणे निवडल्यास, तुम्ही सर्व आवश्यक नोंदणी मूल्ये निर्दिष्ट करणे आवश्यक आहे. तपशीलांसाठी SmartFusion2 SoC FPGA हाय स्पीड DDR इंटरफेस वापरकर्ता मार्गदर्शक पहा.

डीडीआर कॉन्फिगरेशन निर्यात करत आहे Files
तुम्ही वर्तमान रजिस्टर कॉन्फिगरेशन डेटा मजकूरात निर्यात देखील करू शकता file. या file तुम्‍ही इंपोर्ट केलेली (जर असल्‍यास) रजिस्‍टर व्हॅल्यू असतील तसेच जी ​​यूआय पॅरामीटर्समधून तुम्ही या डायलॉगमध्‍ये प्रविष्‍ट केली होती.
डीडीआर रजिस्टर कॉन्फिगरेशनमध्ये तुम्ही केलेले बदल तुम्ही पूर्ववत करू इच्छित असल्यास, तुम्ही ते रिस्टोर डीफॉल्टसह करू शकता. लक्षात घ्या की हे सर्व नोंदणी कॉन्फिगरेशन डेटा हटवते आणि तुम्हाला हा डेटा पुन्हा आयात करणे किंवा पुन्हा प्रविष्ट करणे आवश्यक आहे. डेटा हार्डवेअर रीसेट मूल्यांवर रीसेट केला आहे.
जनरेट केलेला डेटा
कॉन्फिगरेशन तयार करण्यासाठी ओके क्लिक करा. सामान्य, मेमरी टाइमिंग आणि मेमरी इनिशियलायझेशन टॅबमधील तुमच्या इनपुटच्या आधारावर, MDDR कॉन्फिग्युरेटर सर्व DDR कॉन्फिगरेशन नोंदणीसाठी मूल्यांची गणना करतो आणि ही मूल्ये तुमच्या फर्मवेअर प्रोजेक्ट आणि सिम्युलेशनमध्ये निर्यात करतो. files निर्यात केली file वाक्यरचना आकृती 2-6 मध्ये दर्शविली आहे.

फर्मवेअर

तुम्ही स्मार्टडिझाइन व्युत्पन्न करता तेव्हा, खालील files मध्ये व्युत्पन्न केले जातात /firmware/ drives_config/sys_config निर्देशिका. या fileCMSIS फर्मवेअर कोरसाठी योग्यरित्या संकलित करण्यासाठी आणि परिधीय कॉन्फिगरेशन डेटा आणि MSS साठी घड्याळ कॉन्फिगरेशन माहितीसह तुमच्या वर्तमान डिझाइनशी संबंधित माहिती समाविष्ट करण्यासाठी आवश्यक आहे. हे संपादित करू नका fileप्रत्येक वेळी तुमचे रूट डिझाइन पुन्हा व्युत्पन्न केल्यावर ते व्यक्तिचलितपणे पुन्हा तयार केले जातात.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR कॉन्फिगरेशन डेटा.
• Sys_config_fddr_define.h – FDDR कॉन्फिगरेशन डेटा.
•  sys_config_mss_clocks.h – MSS घड्याळे कॉन्फिगरेशन

अनुकरण
तुम्ही तुमच्या MSS शी संबंधित SmartDesign व्युत्पन्न करता तेव्हा, खालील सिम्युलेशन files मध्ये व्युत्पन्न केले जातात /सिम्युलेशन निर्देशिका:

•  test.bfm – उच्च-स्तरीय BFM file SmartFusion2 MSS' Cortex-M3 प्रोसेसरचा वापर करणार्‍या कोणत्याही सिम्युलेशन दरम्यान ते प्रथम "कार्यान्वीत" केले जाते. ते त्या क्रमाने peripheral_init.bfm आणि user.bfm कार्यान्वित करते.
•  peripheral_init.bfm – CMSIS::SystemInit() फंक्शनचे अनुकरण करणारी BFM प्रक्रिया असते जी तुम्ही मुख्य() प्रक्रियेत प्रवेश करण्यापूर्वी Cortex-M3 वर चालवली जाते. हे मूलत: डिझाइनमध्ये वापरल्या जाणार्‍या कोणत्याही पेरिफेरलसाठी कॉन्फिगरेशन डेटाची योग्य परिधीय कॉन्फिगरेशन रजिस्टरवर कॉपी करते आणि नंतर वापरकर्ता हे पेरिफेरल्स वापरू शकतो हे सांगण्यापूर्वी सर्व परिधीय तयार होण्याची प्रतीक्षा करते.
• MDDR_init.bfm – DDR कंट्रोलर रजिस्टर्समध्ये तुम्ही (वरील एडिट रजिस्टर संवाद वापरून) एंटर केलेल्या MSS DDR कॉन्फिगरेशन रजिस्टर डेटाचे अनुकरण करणारे BFM लेखन आदेश असतात.
• user.bfm - वापरकर्ता आदेशांसाठी हेतू. यामध्ये तुमच्या स्वतःच्या BFM कमांड्स जोडून तुम्ही डेटापथचे अनुकरण करू शकता file. यामध्ये आदेश file peripheral_init.bfm पूर्ण झाल्यानंतर "कार्यान्वीत" केले जाईल.

वापरून files वर, कॉन्फिगरेशन पथ आपोआप सिम्युलेट केला जातो. तुम्हाला फक्त user.bfm संपादित करण्याची आवश्यकता आहे file डेटापाथचे अनुकरण करण्यासाठी. test.bfm, peripheral_init.bfm किंवा MDDR_init.bfm संपादित करू नका files याप्रमाणे fileप्रत्येक वेळी तुमचे रूट डिझाइन पुन्हा व्युत्पन्न केले जाते तेव्हा s पुन्हा तयार केले जातात.

MSS DDR कॉन्फिगरेशन पथ
पेरिफेरल इनिशियलायझेशन सोल्यूशनसाठी आवश्यक आहे की, MSS DDR कॉन्फिगरेशन रजिस्टर मूल्ये निर्दिष्ट करण्याव्यतिरिक्त, तुम्ही MSS (FIC_2) मध्ये APB कॉन्फिगरेशन डेटा पथ कॉन्फिगर करा. SystemInit() फंक्शन FIC_2 APB इंटरफेसद्वारे MDDR कॉन्फिगरेशन रजिस्टरवर डेटा लिहिते.
टीप: जर तुम्ही सिस्टीम बिल्डर वापरत असाल तर कॉन्फिगरेशन पथ सेट केला जातो आणि आपोआप कनेक्ट होतो.

FIC_2 इंटरफेस कॉन्फिगर करण्यासाठी:

1. MSS कॉन्फिगरेटरमधून FIC_2 कॉन्फिगरेटर डायलॉग (आकृती 2-7) उघडा.
2. Cortex-M3 पर्याय वापरून इनिशियल पेरिफेरल्स निवडा.
3. फॅब्रिक डीडीआर/एसईआरडीईएस ब्लॉक्स वापरत असल्यास एमएसएस डीडीआर तपासले असल्याची खात्री करा.
4.  तुमची सेटिंग्ज सेव्ह करण्यासाठी ओके क्लिक करा. हे आकृती 2-2 मध्ये दर्शविल्याप्रमाणे FIC_8 कॉन्फिगरेशन पोर्ट्स (घड्याळ, रीसेट आणि APB बस इंटरफेस) उघड करेल.
5.  MSS व्युत्पन्न करा. FIC_2 पोर्ट्स (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK आणि FIC_2_APB_M_RESET_N) आता MSS इंटरफेसवर उघडकीस आले आहेत आणि पेरिफेरल इनिशियलायझेशन सोल्यूशन स्पेसिफिकेशननुसार CoreConfigP आणि CoreResetP शी कनेक्ट केले जाऊ शकतात.

CoreConfigP आणि CoreResetP कोर कॉन्फिगर आणि कनेक्ट करण्याच्या संपूर्ण तपशीलांसाठी, पेरिफेरल इनिशियलायझेशन वापरकर्ता मार्गदर्शक पहा.

पोर्ट वर्णन

DDR PHY इंटरफेस
तक्ता 3-1 • DDR PHY इंटरफेस

पोर्ट नाव	दिशा	वर्णन
MDDR_CAS_N	बाहेर	DRAM CASN
MDDR_CKE	बाहेर	DRAM CKE
MDDR_CLK	बाहेर	घड्याळ, पी बाजू
MDDR_CLK_N	बाहेर	घड्याळ, एन बाजू
MDDR_CS_N	बाहेर	DRAM CSN
MDDR_ODT	बाहेर	DRAM ODT
MDDR_RAS_N	बाहेर	DRAM RASN
MDDR_RESET_N	बाहेर	DDR3 साठी DRAM रीसेट. LPDDR आणि DDR2 इंटरफेससाठी या सिग्नलकडे दुर्लक्ष करा. LPDDR आणि DDR2 इंटरफेससाठी न वापरलेले चिन्हांकित करा.
MDDR_WE_N	बाहेर	DRAM WEN
MDDR_ADDR[15:0]	बाहेर	Dram पत्ता बिट्स
MDDR_BA[2:0]	बाहेर	Dram बँकेचा पत्ता
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	आत बाहेर	Dram डेटा मास्क
MDDR_DQS ([3:0]/[1:0]/[0])	आत बाहेर	Dram डेटा स्ट्रोब इनपुट/आउटपुट - P साइड
MDDR_DQS_N ([3:0]/[1:0]/[0])	आत बाहेर	Dram डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
MDDR_DQ ([31:0]/[15:0]/[7:0])	आत बाहेर	DRAM डेटा इनपुट/आउटपुट
MDDR_DQS_TMATCH_0_IN	IN	सिग्नलमध्ये FIFO
MDDR_DQS_TMATCH_0_OUT	बाहेर	FIFO आउट सिग्नल
MDDR_DQS_TMATCH_1_IN	IN	सिग्नलमध्ये FIFO (केवळ 32-बिट)
MDDR_DQS_TMATCH_1_OUT	बाहेर	FIFO आउट सिग्नल (केवळ 32-बिट)
MDDR_DM_RDQS_ECC	आत बाहेर	Dram ECC डेटा मास्क
MDDR_DQS_ECC	आत बाहेर	Dram ECC डेटा स्ट्रोब इनपुट/आउटपुट - P साइड
MDDR_DQS_ECC_N	आत बाहेर	Dram ECC डेटा स्ट्रोब इनपुट/आउटपुट – एन साइड
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	आत बाहेर	DRAM ECC डेटा इनपुट/आउटपुट
MDDR_DQS_TMATCH_ECC_IN	IN	सिग्नलमध्ये ECC FIFO
MDDR_DQS_TMATCH_ECC_OUT	बाहेर	ECC FIFO आउट सिग्नल (केवळ 32-बिट)

टीप: PHY रुंदीच्या निवडीनुसार काही पोर्टसाठी पोर्ट रुंदी बदलते. नोटेशन "[a:0]/ [b:0]/[c:0]" असे पोर्ट दर्शविण्यासाठी वापरले जाते, जेथे 0-बिट PHY रुंदी निवडली जाते तेव्हा "[a:32]" पोर्ट रुंदीचा संदर्भ देते , “[b:0]” 16-बिट PHY रुंदीशी संबंधित आहे, आणि “[c:0]” 8-बिट PHY रुंदीशी संबंधित आहे.

फॅब्रिक मास्टर AXI बस इंटरफेस
तक्ता 3-2 • फॅब्रिक मास्टर AXI बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
DDR_AXI_S_AWREADY	बाहेर	पत्ता तयार लिहा
DDR_AXI_S_WREADY	बाहेर	पत्ता तयार लिहा
DDR_AXI_S_BID[3:0]	बाहेर	प्रतिसाद आयडी
DDR_AXI_S_BRESP[1:0]	बाहेर	प्रतिसाद लिहा
DDR_AXI_S_BVALID	बाहेर	प्रतिसाद वैध लिहा
DDR_AXI_S_ARREADY	बाहेर	वाचा पत्ता तयार
DDR_AXI_S_RID[3:0]	बाहेर	आयडी वाचा Tag
DDR_AXI_S_RRESP[1:0]	बाहेर	प्रतिसाद वाचा
DDR_AXI_S_RDATA[63:0]	बाहेर	डेटा वाचा
DDR_AXI_S_RLAST	बाहेर	शेवटचे वाचा हा सिग्नल रीड बर्स्टमधील शेवटचे हस्तांतरण सूचित करतो
DDR_AXI_S_RVALID	बाहेर	वाचा पत्ता वैध आहे
DDR_AXI_S_AWID[3:0]	IN	पत्ता आयडी लिहा
DDR_AXI_S_AWADDR[31:0]	IN	पत्ता लिहा
DDR_AXI_S_AWLEN[3:0]	IN	फट लांबी
DDR_AXI_S_AWSIZE[1:0]	IN	फट आकार
DDR_AXI_S_AWBURST[1:0]	IN	फट प्रकार
DDR_AXI_S_AWLOCK[1:0]	IN	लॉक प्रकार हा सिग्नल हस्तांतरणाच्या अणू वैशिष्ट्यांबद्दल अतिरिक्त माहिती प्रदान करतो
DDR_AXI_S_AWVALID	IN	पत्ता वैध लिहा
DDR_AXI_S_WID[3:0]	IN	डेटा आयडी लिहा tag
DDR_AXI_S_WDATA[63:0]	IN	डेटा लिहा
DDR_AXI_S_WSTRB[7:0]	IN	स्ट्रोब लिहा
DDR_AXI_S_WLAST	IN	शेवटचे लिहा
DDR_AXI_S_WVALID	IN	वैध लिहा
DDR_AXI_S_BREADY	IN	तयार लिहा
DDR_AXI_S_ARID[3:0]	IN	पत्ता आयडी वाचा
DDR_AXI_S_ARADDR[31:0]	IN	पत्ता वाचा
DDR_AXI_S_ARLEN[3:0]	IN	फट लांबी
DDR_AXI_S_ARSIZE[1:0]	IN	फट आकार
DDR_AXI_S_ARBURST[1:0]	IN	फट प्रकार
DDR_AXI_S_ARLOCK[1:0]	IN	लॉक प्रकार
DDR_AXI_S_ARVALID	IN	वाचा पत्ता वैध आहे
DDR_AXI_S_RREADY	IN	वाचा पत्ता तयार

तक्ता 3-2 • फॅब्रिक मास्टर AXI बस इंटरफेस (चालू)

पोर्ट नाव	दिशा	वर्णन
DDR_AXI_S_CORE_RESET_N	IN	MDDR ग्लोबल रीसेट
DDR_AXI_S_RMW	IN	64 बिट लेनचे सर्व बाइट्स AXI ट्रान्सफरच्या सर्व बीट्ससाठी वैध आहेत की नाही हे सूचित करते. 0: सूचित करते की सर्व बीट्समधील सर्व बाइट्स बर्स्टमध्ये वैध आहेत आणि कंट्रोलरने कमांड लिहिण्यासाठी डीफॉल्ट असावे 1: सूचित करते की काही बाइट्स अवैध आहेत आणि कंट्रोलरने RMW कमांडस डीफॉल्ट केले पाहिजे हे AXI राइट अॅड्रेस चॅनेल साइडबँड सिग्नल म्हणून वर्गीकृत आहे आणि AWVALID सिग्नलसह वैध आहे. ECC सक्षम असतानाच वापरले जाते.

फॅब्रिक मास्टर AHB0 बस इंटरफेस
तक्ता 3-3 • फॅब्रिक मास्टर AHB0 बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
DDR_AHB0_SHREADYOUT	बाहेर	एएचबीएल स्लेव्ह तयार - जेव्हा लेखनासाठी उच्च असेल तेव्हा एमडीडीआर डेटा स्वीकारण्यास तयार असल्याचे सूचित करते आणि जेव्हा वाचण्यासाठी उच्च असेल तेव्हा डेटा वैध असल्याचे सूचित करते
DDR_AHB0_SHRESP	बाहेर	AHBL प्रतिसाद स्थिती - जेव्हा व्यवहाराच्या शेवटी उच्च पातळीवर चालवले जाते तेव्हा सूचित होते की व्यवहार त्रुटींसह पूर्ण झाला आहे. जेव्हा व्यवहाराच्या शेवटी कमी चालते तेव्हा व्यवहार यशस्वीरित्या पूर्ण झाल्याचे सूचित होते.
DDR_AHB0_SHRDATA[31:0]	बाहेर	AHBL डेटा वाचतो - MDDR स्लेव्हकडून फॅब्रिक मास्टरकडे डेटा वाचा
DDR_AHB0_SHSEL	IN	AHBL स्लेव्ह सिलेक्ट - जेव्हा ठामपणे सांगितले जाते, तेव्हा MDDR हे फॅब्रिक AHB बसवर सध्या निवडलेले AHBL स्लेव्ह आहे
DDR_AHB0_SHADDR[31:0]	IN	AHBL पत्ता - AHBL इंटरफेसवरील बाइट पत्ता
DDR_AHB0_SHBURST[2:0]	IN	AHBL बर्स्ट लांबी
DDR_AHB0_SHSIZE[1:0]	IN	AHBL हस्तांतरण आकार - वर्तमान हस्तांतरणाचा आकार दर्शवितो (केवळ 8/16/32 बाइट व्यवहार)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL हस्तांतरण प्रकार - सध्याच्या व्यवहाराचा हस्तांतरण प्रकार दर्शवतो
DDR_AHB0_SHMASTLOCK	IN	AHBL लॉक - वर्तमान हस्तांतरण हे लॉक केलेल्या व्यवहाराचा भाग आहे असे ठामपणे सांगितले जाते
DDR_AHB0_SHWRITE	IN	AHBL लिहा - जेव्हा उच्च सूचित करते की वर्तमान व्यवहार एक लेखन आहे. जेव्हा कमी सूचित करते की वर्तमान व्यवहार वाचलेला आहे
DDR_AHB0_S_HREADY	IN	AHBL तयार - जेव्हा उच्च असेल तेव्हा सूचित करते की MDDR नवीन व्यवहार स्वीकारण्यास तयार आहे
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL डेटा लिहा - फॅब्रिक मास्टरकडून MDDR वर डेटा लिहा

फॅब्रिक मास्टर AHB1 बस इंटरफेस
तक्ता 3-4 • फॅब्रिक मास्टर AHB1 बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
DDR_AHB1_SHREADYOUT	बाहेर	एएचबीएल स्लेव्ह तयार - जेव्हा लेखनासाठी उच्च असेल तेव्हा एमडीडीआर डेटा स्वीकारण्यास तयार असल्याचे सूचित करते आणि जेव्हा वाचण्यासाठी उच्च असेल तेव्हा डेटा वैध असल्याचे सूचित करते
DDR_AHB1_SHRESP	बाहेर	AHBL प्रतिसाद स्थिती - जेव्हा व्यवहाराच्या शेवटी उच्च पातळीवर चालवले जाते तेव्हा सूचित होते की व्यवहार त्रुटींसह पूर्ण झाला आहे. जेव्हा व्यवहाराच्या शेवटी कमी चालते तेव्हा व्यवहार यशस्वीरित्या पूर्ण झाल्याचे सूचित होते.
DDR_AHB1_SHRDATA[31:0]	बाहेर	AHBL डेटा वाचतो - MDDR स्लेव्हकडून फॅब्रिक मास्टरकडे डेटा वाचा
DDR_AHB1_SHSEL	IN	AHBL स्लेव्ह सिलेक्ट - जेव्हा ठामपणे सांगितले जाते, तेव्हा MDDR हे फॅब्रिक AHB बसवर सध्या निवडलेले AHBL स्लेव्ह आहे
DDR_AHB1_SHADDR[31:0]	IN	AHBL पत्ता - AHBL इंटरफेसवरील बाइट पत्ता
DDR_AHB1_SHBURST[2:0]	IN	AHBL बर्स्ट लांबी
DDR_AHB1_SHSIZE[1:0]	IN	AHBL हस्तांतरण आकार - वर्तमान हस्तांतरणाचा आकार दर्शवितो (केवळ 8/16/32 बाइट व्यवहार)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL हस्तांतरण प्रकार - सध्याच्या व्यवहाराचा हस्तांतरण प्रकार दर्शवतो
DDR_AHB1_SHMASTLOCK	IN	AHBL लॉक - वर्तमान हस्तांतरण हे लॉक केलेल्या व्यवहाराचा भाग आहे असे ठामपणे सांगितले जाते
DDR_AHB1_SHWRITE	IN	AHBL लिहा - जेव्हा उच्च सूचित करते की वर्तमान व्यवहार एक लेखन आहे. जेव्हा कमी सूचित करते की वर्तमान व्यवहार वाचलेला आहे.
DDR_AHB1_SHREADY	IN	AHBL तयार - जेव्हा उच्च असेल तेव्हा सूचित करते की MDDR नवीन व्यवहार स्वीकारण्यास तयार आहे
DDR_AHB1_SHWDATA[31:0]	IN	AHBL डेटा लिहा - फॅब्रिक मास्टरकडून MDDR वर डेटा लिहा

सॉफ्ट मेमरी कंट्रोलर मोड AXI बस इंटरफेस
तक्ता 3-5 • सॉफ्ट मेमरी कंट्रोलर मोड AXI बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
SMC_AXI_M_WLAST	बाहेर	शेवटचे लिहा
SMC_AXI_M_WVALID	बाहेर	वैध लिहा
SMC_AXI_M_AWLEN[3:0]	बाहेर	फट लांबी
SMC_AXI_M_AWBURST[1:0]	बाहेर	फट प्रकार
SMC_AXI_M_BREADY	बाहेर	प्रतिसाद तयार
SMC_AXI_M_AWVALID	बाहेर	पत्ता वैध लिहा
SMC_AXI_M_AWID[3:0]	बाहेर	पत्ता आयडी लिहा
SMC_AXI_M_WDATA[63:0]	बाहेर	डेटा लिहा
SMC_AXI_M_ARVALID	बाहेर	वाचा पत्ता वैध आहे
SMC_AXI_M_WID[3:0]	बाहेर	डेटा आयडी लिहा tag
SMC_AXI_M_WSTRB[7:0]	बाहेर	स्ट्रोब लिहा
SMC_AXI_M_ARID[3:0]	बाहेर	पत्ता आयडी वाचा
SMC_AXI_M_ARADDR[31:0]	बाहेर	पत्ता वाचा
SMC_AXI_M_ARLEN[3:0]	बाहेर	फट लांबी
SMC_AXI_M_ARSIZE[1:0]	बाहेर	फट आकार
SMC_AXI_M_ARBURST[1:0]	बाहेर	फट प्रकार
SMC_AXI_M_AWADDR[31:0]	बाहेर	पत्ता लिहा
SMC_AXI_M_RREADY	बाहेर	वाचा पत्ता तयार
SMC_AXI_M_AWSIZE[1:0]	बाहेर	फट आकार
SMC_AXI_M_AWLOCK[1:0]	बाहेर	लॉक प्रकार हा सिग्नल हस्तांतरणाच्या अणू वैशिष्ट्यांबद्दल अतिरिक्त माहिती प्रदान करतो
SMC_AXI_M_ARLOCK[1:0]	बाहेर	लॉक प्रकार
SMC_AXI_M_BID[3:0]	IN	प्रतिसाद आयडी
SMC_AXI_M_RID[3:0]	IN	आयडी वाचा Tag
SMC_AXI_M_RRESP[1:0]	IN	प्रतिसाद वाचा
SMC_AXI_M_BRESP[1:0]	IN	प्रतिसाद लिहा
SMC_AXI_M_AWREADY	IN	पत्ता तयार लिहा
SMC_AXI_M_RDATA[63:0]	IN	डेटा वाचा
SMC_AXI_M_WREADY	IN	तयार लिहा
SMC_AXI_M_BVALID	IN	प्रतिसाद वैध लिहा
SMC_AXI_M_ARREADY	IN	वाचा पत्ता तयार
SMC_AXI_M_RLAST	IN	शेवटचे वाचा हा सिग्नल रीड बर्स्टमधील शेवटचे हस्तांतरण सूचित करतो
SMC_AXI_M_RVALID	IN	वैध वाचा

सॉफ्ट मेमरी कंट्रोलर मोड AHB0 बस इंटरफेस
तक्ता 3-6 • सॉफ्ट मेमरी कंट्रोलर मोड AHB0 बस इंटरफेस

पोर्ट नाव	दिशा	वर्णन
SMC_AHB_M_HBURST[1:0]	बाहेर	AHBL बर्स्ट लांबी
SMC_AHB_M_HTRANS[1:0]	बाहेर	AHBL हस्तांतरण प्रकार - सध्याच्या व्यवहाराचा हस्तांतरण प्रकार दर्शवतो.
SMC_AHB_M_HMASTLOCK	बाहेर	AHBL लॉक - वर्तमान हस्तांतरण हे लॉक केलेल्या व्यवहाराचा भाग आहे असे ठामपणे सांगितले जाते
SMC_AHB_M_HWRITE	बाहेर	AHBL लिहा - जेव्हा उच्च सूचित करते की वर्तमान व्यवहार एक लेखन आहे. जेव्हा कमी सूचित करते की वर्तमान व्यवहार वाचलेला आहे
SMC_AHB_M_HSIZE[1:0]	बाहेर	AHBL हस्तांतरण आकार - वर्तमान हस्तांतरणाचा आकार दर्शवितो (केवळ 8/16/32 बाइट व्यवहार)
SMC_AHB_M_HWDATA[31:0]	बाहेर	एएचबीएल डेटा लिहा - एमएसएस मास्टरकडून फॅब्रिक सॉफ्ट मेमरी कंट्रोलरवर डेटा लिहा
SMC_AHB_M_HADDR[31:0]	बाहेर	AHBL पत्ता - AHBL इंटरफेसवरील बाइट पत्ता
SMC_AHB_M_HRESP	IN	AHBL प्रतिसाद स्थिती - जेव्हा व्यवहाराच्या शेवटी उच्च पातळीवर चालवले जाते तेव्हा सूचित होते की व्यवहार त्रुटींसह पूर्ण झाला आहे. जेव्हा व्यवहाराच्या शेवटी कमी चालते तेव्हा व्यवहार यशस्वीरित्या पूर्ण झाल्याचे सूचित होते
SMC_AHB_M_HRDATA[31:0]	IN	AHBL डेटा वाचतो - फॅब्रिक सॉफ्ट मेमरी कंट्रोलरपासून MSS मास्टरकडे डेटा वाचा
SMC_AHB_M_HREADY	IN	AHBL तयार - उच्च सूचित करते की AHBL बस नवीन व्यवहार स्वीकारण्यास तयार आहे

उत्पादन समर्थन

मायक्रोसेमी एसओसी उत्पादने समूह आपल्या उत्पादनांना ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, यासह विविध समर्थन सेवांसह पाठींबा देतो. webसाइट, इलेक्ट्रॉनिक मेल आणि जगभरातील विक्री कार्यालये. या परिशिष्टात Microsemi SoC उत्पादने समूहाशी संपर्क साधण्याबद्दल आणि या समर्थन सेवा वापरण्याबद्दल माहिती आहे.
ग्राहक सेवा
गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.
उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा
उर्वरित जगातून, 650.318.4460 वर कॉल करा
फॅक्स, जगातील कोठूनही, 650.318.8044
ग्राहक तांत्रिक सहाय्य केंद्र
मायक्रोसेमी एसओसी उत्पादने समूह आपल्या ग्राहक तांत्रिक सहाय्य केंद्रामध्ये उच्च कुशल अभियंते आहेत जे आपल्या हार्डवेअर, सॉफ्टवेअर आणि मायक्रोसेमी एसओसी उत्पादनांबद्दलच्या डिझाइन प्रश्नांची उत्तरे देण्यात मदत करू शकतात. ग्राहक तांत्रिक सहाय्य केंद्र अनुप्रयोग नोट्स, सामान्य डिझाइन सायकल प्रश्नांची उत्तरे, ज्ञात समस्यांचे दस्तऐवजीकरण आणि विविध FAQ तयार करण्यात बराच वेळ घालवते. म्हणून, आपण आमच्याशी संपर्क साधण्यापूर्वी, कृपया आमच्या ऑनलाइन संसाधनांना भेट द्या. आम्ही तुमच्या प्रश्नांची उत्तरे आधीच दिली असण्याची शक्यता आहे.
तांत्रिक सहाय्य
मायक्रोसेमी एसओसी उत्पादनांच्या समर्थनासाठी, भेट द्या http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webसाइट
तुम्ही मायक्रोसेमी एसओसी प्रॉडक्ट्स ग्रुपच्या मुख्यपृष्ठावर विविध तांत्रिक आणि गैर-तांत्रिक माहिती ब्राउझ करू शकता. www.microsemi.com/soc.
ग्राहक तांत्रिक सहाय्य केंद्राशी संपर्क साधणे
तांत्रिक सहाय्य केंद्रामध्ये उच्च कुशल अभियंते कर्मचारी. तांत्रिक सहाय्य केंद्राशी ईमेलद्वारे किंवा मायक्रोसेमी SoC उत्पादने गटाद्वारे संपर्क साधला जाऊ शकतो webसाइट
ईमेल
तुम्ही तुमचे तांत्रिक प्रश्न आमच्या ईमेल पत्त्यावर कळवू शकता आणि ईमेल, फॅक्स किंवा फोनद्वारे उत्तरे मिळवू शकता. तसेच, तुम्हाला डिझाइन समस्या असल्यास, तुम्ही तुमचे डिझाइन ईमेल करू शकता files मदत प्राप्त करण्यासाठी. आम्ही दिवसभर ईमेल खात्याचे सतत निरीक्षण करतो. आम्हाला तुमची विनंती पाठवताना, कृपया तुमच्या विनंतीवर कार्यक्षम प्रक्रिया करण्यासाठी तुमचे पूर्ण नाव, कंपनीचे नाव आणि तुमची संपर्क माहिती समाविष्ट करण्याचे सुनिश्चित करा.
तांत्रिक समर्थन ईमेल पत्ता आहे soc_tech@microsemi.com.
माझी प्रकरणे
मायक्रोसेमी एसओसी प्रॉडक्ट्स ग्रुपचे ग्राहक माय केसेसवर जाऊन तांत्रिक प्रकरणे ऑनलाइन सबमिट करू शकतात आणि ट्रॅक करू शकतात.
यूएस बाहेर
यूएस टाइम झोनच्या बाहेर सहाय्याची आवश्यकता असलेले ग्राहक एकतर ईमेलद्वारे तांत्रिक समर्थनाशी संपर्क साधू शकतात (soc_tech@microsemi.com) किंवा स्थानिक विक्री कार्यालयाशी संपर्क साधा.
विक्री कार्यालय सूची आणि कॉर्पोरेट संपर्कांसाठी आमच्याबद्दल भेट द्या.
विक्री कार्यालय सूची येथे आढळू शकते www.microsemi.com/soc/company/contact/default.aspx.
ITAR तांत्रिक सहाय्य
इंटरनॅशनल ट्रॅफिक इन आर्म्स रेग्युलेशन (ITAR) द्वारे नियंत्रित केलेल्या RH आणि RT FPGA वरील तांत्रिक समर्थनासाठी, आमच्याशी संपर्क साधा soc_tech_itar@microsemi.com. वैकल्पिकरित्या, माझ्या केसेसमध्ये, ITAR ड्रॉप-डाउन सूचीमध्ये होय निवडा. ITAR-नियमित मायक्रोसेमी FPGA च्या संपूर्ण यादीसाठी, ITAR ला भेट द्या web पृष्ठ

मायक्रोसेमी बद्दल
मायक्रोसेमी कॉर्पोरेशन (Nasdaq: MSCC) संचार, संरक्षण आणि सुरक्षा, एरोस्पेस आणि औद्योगिक बाजारपेठांसाठी सेमीकंडक्टर आणि सिस्टम सोल्यूशन्सचा एक व्यापक पोर्टफोलिओ ऑफर करते. उत्पादनांमध्ये उच्च-कार्यक्षमता आणि रेडिएशन-कडक अॅनालॉग मिश्रित-सिग्नल इंटिग्रेटेड सर्किट्स, FPGAs, SoCs आणि ASICs समाविष्ट आहेत; ऊर्जा व्यवस्थापन उत्पादने; वेळ आणि समक्रमण साधने आणि अचूक वेळ उपाय, वेळेसाठी जागतिक मानक सेट करणे; व्हॉइस प्रोसेसिंग उपकरणे; आरएफ उपाय; स्वतंत्र घटक; एंटरप्राइझ स्टोरेज आणि कम्युनिकेशन सोल्यूशन्स, सुरक्षा तंत्रज्ञान आणि स्केलेबल अँटी-टीamper उत्पादने; इथरनेट सोल्यूशन्स; पॉवर-ओव्हर-इथरनेट आयसी आणि मिडस्पॅन्स; तसेच सानुकूल डिझाइन क्षमता आणि सेवा. Microsemi चे मुख्यालय Aliso Viejo, Calif. येथे आहे आणि जगभरात सुमारे 4,800 कर्मचारी आहेत. येथे अधिक जाणून घ्या www.microsemi.com.
Microsemi कोणतीही हमी, प्रतिनिधित्व, किंवा कोणतीही हमी देत ​​नाही यामधील माहिती किंवा त्याची उत्पादने आणि सेवा कोणत्याही विशिष्ट उद्देशासाठी उपयुक्तता, किंवा Microsemi कोणत्याही उत्पादन किंवा सर्किटच्या वापरामुळे उद्भवणारे कोणतेही दायित्व स्वीकारत नाही. येथे विकली जाणारी उत्पादने आणि Microsemi द्वारे विकली जाणारी इतर कोणतीही उत्पादने मर्यादित चाचणीच्या अधीन आहेत आणि मिशन-गंभीर उपकरणे किंवा अनुप्रयोगांच्या संयोगाने वापरली जाऊ नयेत. कोणतीही कार्यप्रदर्शन वैशिष्ट्ये विश्वासार्ह असल्याचे मानले जाते परंतु ते सत्यापित केले जात नाही आणि खरेदीदाराने उत्पादनांचे सर्व कार्यप्रदर्शन आणि इतर चाचणी आयोजित करणे आणि पूर्ण करणे आवश्यक आहे, एकट्याने आणि कोणत्याही अंतिम उत्पादनांसह, किंवा स्थापित केले पाहिजे. खरेदीदार मायक्रोसेमी द्वारे प्रदान केलेल्या कोणत्याही डेटा आणि कार्यप्रदर्शन वैशिष्ट्यांवर किंवा पॅरामीटर्सवर अवलंबून राहू नये. कोणत्याही उत्पादनांची योग्यता स्वतंत्रपणे निर्धारित करणे आणि त्याची चाचणी आणि पडताळणी करणे ही खरेदीदाराची जबाबदारी आहे. Microsemi द्वारे प्रदान केलेली माहिती "जशी आहे, कुठे आहे" आणि सर्व दोषांसह प्रदान केली आहे आणि अशा माहितीशी संबंधित संपूर्ण जोखीम पूर्णपणे खरेदीदारावर आहे. मायक्रोसेमी कोणत्याही पक्षाला कोणतेही पेटंट अधिकार, परवाने किंवा इतर कोणतेही IP अधिकार, स्पष्टपणे किंवा अप्रत्यक्षपणे मंजूर करत नाही, मग ते अशा माहितीच्या संदर्भात किंवा अशा माहितीद्वारे वर्णन केलेल्या कोणत्याही गोष्टीबाबत. या दस्तऐवजात प्रदान केलेली माहिती मायक्रोसेमीच्या मालकीची आहे आणि या दस्तऐवजातील माहितीमध्ये किंवा कोणत्याही उत्पादन आणि सेवांमध्ये कोणत्याही वेळी सूचना न देता कोणतेही बदल करण्याचा अधिकार मायक्रोसेमी राखून ठेवते.

मायक्रोसेमी कॉर्पोरेट मुख्यालय
वन एंटरप्राइझ, अलिसो व्हिएजो,
सीए 92656 यूएसए
यूएसए मध्ये: +1 ५७४-५३७-८९००
यूएसए बाहेर: +1 ५७४-५३७-८९००
विक्री: +1 ५७४-५३७-८९००
फॅक्स: +1 ५७४-५३७-८९००
ई-मेल: sales.support@microsemi.com

©2016 मायक्रोसेमी कॉर्पोरेशन. सर्व हक्क राखीव. मायक्रोसेमी आणि मायक्रोसेमी लोगो हे मायक्रोसेमी कॉर्पोरेशनचे ट्रेडमार्क आहेत. इतर सर्व ट्रेडमार्क आणि सेवा चिन्ह त्यांच्या संबंधित मालकांची मालमत्ता आहेत.

5-02-00377-5/11.16

कागदपत्रे / संसाधने

Microsemi SmartFusion2 MSS DDR कंट्रोलर कॉन्फिगरेशन [pdf] वापरकर्ता मार्गदर्शक SmartFusion2 MSS DDR कंट्रोलर कॉन्फिगरेशन, SmartFusion2 MSS, DDR कंट्रोलर कॉन्फिगरेशन, कंट्रोलर कॉन्फिगरेशन

संदर्भ

• वापरकर्ता मॅन्युअल