SmartFusion2 MSS
DDR valdiklio konfigūracija
Libero SoC v11.6 ir naujesnės versijos 

Įvadas

SmartFusion2 MSS turi integruotą DDR valdiklį. Šis DDR valdiklis skirtas valdyti ne lustą esančią DDR atmintį. MDDR valdiklį galima pasiekti iš MSS, taip pat iš FPGA audinio. Be to, DDR valdiklį taip pat galima apeiti, suteikiant papildomą sąsają su FPGA audiniu (Soft Controller Mode (SMC)).
Norėdami visiškai sukonfigūruoti MSS DDR valdiklį, turite:

1. Pasirinkite duomenų kelią naudodami MDDR konfigūratorių.
2. Nustatykite DDR valdiklio registrų registro reikšmes.
3. Pasirinkite DDR atminties laikrodžio dažnius ir FPGA audinio ir MDDR laikrodžio santykį (jei reikia) naudodami MSS CCC Configurator.
4. Prijunkite valdiklio APB konfigūracijos sąsają, kaip apibrėžta periferinės įrangos inicijavimo sprendime. Apie MDDR inicijavimo grandinę, sukurtą System Builder, žr. „MSS DDR konfigūracijos kelias“ puslapyje 13 ir 2-7 pav.
   Taip pat galite sukurti savo inicijavimo grandinę naudodami atskirą (ne sistemos kūrėjo) periferinę inicijavimą. Žr. SmartFusion2 autonominio periferinio įrenginio inicijavimo vartotojo vadovą.

MDDR konfigūratorius

MDDR konfigūratorius naudojamas bendram duomenų keliui ir išoriniams DDR atminties parametrams konfigūruoti MSS DDR valdikliui.

Skirtuke Bendra nustatomi atminties ir audinio sąsajos nustatymai (1-1 pav.).
Atminties nustatymai
Įveskite DDR atminties nustatymo laiką. Tai laikas, kurio reikia norint inicijuoti DDR atmintį. Numatytoji vertė yra 200 us. Norėdami įvesti teisingą reikšmę, žiūrėkite savo DDR atminties duomenų lapą.
Naudokite Atminties nustatymus, kad sukonfigūruotumėte atminties parinktis MDDR.

• Atminties tipas – LPDDR, DDR2 arba DDR3
• Duomenų plotis – 32 bitų, 16 bitų arba 8 bitų
• SECDED Įjungta ECC – ĮJUNGTA arba IŠJUNGTA
• Arbitražo schema – 0 tipas, 1 tipas, 2 tipas, 3 tipas
• Aukščiausio prioriteto ID – galiojančios reikšmės yra nuo 0 iki 15
• Adreso plotis (bitai) – DDR atminties duomenų lape rasite eilučių, banko ir stulpelio adreso bitų skaičių, naudojamą LPDDR/DDR2/DDR3 atmintyje. pasirinkite išskleidžiamąjį meniu, kad pasirinktumėte teisingą eilučių / bankų / stulpelių reikšmę, kaip nurodyta LPDDR / DDR2 / DDR3 atminties duomenų lape.

Pastaba: Skaičius išskleidžiamajame sąraše nurodo adreso bitų skaičių, o ne absoliutų eilučių / bankų / stulpelių skaičių. Pavyzdžiui,ampJei jūsų DDR atmintyje yra 4 bankai, bankams pasirinkite 2 (2 ²=4). Jei jūsų DDR atmintyje yra 8 bankai, bankams pasirinkite 3 (2³ =8).

Audinio sąsajos nustatymai
Pagal numatytuosius nustatymus kietasis Cortex-M3 procesorius yra nustatytas pasiekti DDR valdiklį. Taip pat galite leisti audinio meistrui pasiekti DDR valdiklį, įjungdami žymės langelį Fabric Interface Setting. Tokiu atveju galite pasirinkti vieną iš šių parinkčių:

• Naudokite AXI sąsają – Audinio meistras pasiekia DDR valdiklį per 64 bitų AXI sąsają.
• Naudokite vieną AHBLite sąsają – Audinio meistras pasiekia DDR valdiklį per vieną 32 bitų AHB sąsają.
• Naudokite dvi AHBLite sąsajas – du audinių meistrai pasiekia DDR valdiklį naudodami dvi 32 bitų AHB sąsajas.
  Konfigūracija view (1-1 pav.) atnaujinami pagal jūsų pasirinktą audinio sąsają.

Įvesties / išvesties disko stiprumas (tik DDR2 ir DDR3)
Pasirinkite vieną iš šių DDR įvesties / išvadų disko stiprumo:

• Pusė važiavimo jėgos
•  Visiška pavaros jėga

Libero SoC nustato DDR įvesties/išvesties standartą jūsų MDDR sistemai pagal DDR atminties tipą ir I/O disko stiprumą (kaip parodyta 1-1 lentelėje).
1-1 lentelė • Įvesties/išvesties disko stiprumas ir DDR atminties tipas

DDR atminties tipas	Pusės jėgos pavara	Viso stiprumo pavara
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO standartas (tik LPDDR)
Pasirinkite vieną iš šių parinkčių:

• LVCMOS18 (mažiausios galios), skirtas LVCMOS 1.8V IO standartui. Naudojamas tipinėse LPDDR1 programose.
• LPDDRI Pastaba: prieš pasirinkdami šį standartą įsitikinkite, kad jūsų plokštė palaiko šį standartą. Turite naudoti šią parinktį, kai taikote M2S-EVAL-KIT arba SF2-STARTER-KIT plokštes. LPDDRI IO standartai reikalauja, kad plokštėje būtų sumontuotas IMP_CALIB rezistorius.

IO kalibravimas (tik LPDDR)
Pasirinkite vieną iš šių parinkčių, kai naudojate LVCMOS18 IO standartą:

• On
• Išjungta (įprasta)

Kalibravimas ON ir OFF pasirinktinai valdo IO kalibravimo bloko, kuris kalibruoja IO tvarkykles į išorinį rezistorių, naudojimą. Kai IŠJUNGTA, įrenginys naudoja iš anksto nustatytą IO tvarkyklės reguliavimą.
Kai ĮJUNGTA, ant PCB reikia įdiegti 150 omų IMP_CALIB rezistorių.
Tai naudojama norint kalibruoti IO pagal PCB charakteristikas. Tačiau, kai nustatyta į ON, reikia įdiegti rezistorių arba atminties valdiklis nebus inicijuotas.
Norėdami gauti daugiau informacijos, žr. AC393-SmartFusion2 ir IGLOO2 plokštės projektavimo gairių taikymą
Pastaba ir SmartFusion2 SoC FPGA didelės spartos DDR sąsajų vartotojo vadovas.

MDDR valdiklio konfigūracija

Kai naudojate MSS DDR valdiklį išorinei DDR atminčiai pasiekti, DDR valdiklis turi būti sukonfigūruotas vykdymo metu. Tai atliekama įrašant konfigūracijos duomenis į tam skirtus DDR valdiklio konfigūracijos registrus. Šie konfigūracijos duomenys priklauso nuo išorinės DDR atminties ir jūsų programos savybių. Šiame skyriuje aprašoma, kaip įvesti šiuos konfigūracijos parametrus į MSS DDR valdiklio konfigūratorių ir kaip tvarkomi konfigūracijos duomenys kaip bendro periferinio inicijavimo sprendimo dalis.

MSS DDR valdymo registrai
MSS DDR valdiklis turi registrų rinkinį, kurį reikia konfigūruoti vykdymo metu. Šių registrų konfigūracijos reikšmės nurodo skirtingus parametrus, tokius kaip DDR režimas, PHY plotis, serijos režimas ir ECC. Išsamios informacijos apie DDR valdiklio konfigūracijos registrus rasite SmartFusion2 SoC FPGA didelės spartos DDR sąsajų vartotojo vadove.
MDDR registrų konfigūracija
Norėdami įvesti parametrus, atitinkančius jūsų DDR atmintį ir programą, naudokite skirtukus Atminties inicijavimas (2-1 pav., 2-2 pav. ir 2-3 pav.) ir Atminties laikas (2-4 pav.). Reikšmės, kurias įvedėte šiuose skirtukuose, automatiškai išverčiamos į atitinkamas registro reikšmes. Kai spustelėsite konkretų parametrą, atitinkamas jo registras aprašomas registro aprašymo srityje (apatinė dalis 1-1 pav., 4 puslapyje).
Atminties inicijavimas
Atminties inicijavimo skirtukas leidžia konfigūruoti būdus, kuriais norite inicijuoti LPDDR/DDR2/DDR3 atmintį. Meniu ir parinktys, esančios skirtuke Atminties inicijavimas, skiriasi priklausomai nuo naudojamos DDR atminties tipo (LPDDR/DDR2/DDR3). Konfigūruodami parinktis žiūrėkite savo DDR atminties duomenų lapą. Kai pakeičiate arba įvedate reikšmę, registro aprašymo srityje pateikiamas registro pavadinimas ir atnaujinama registro reikšmė. Netinkamos reikšmės pažymėtos kaip įspėjimai. 2-1 pav., 2-2 pav. ir 2-3 paveiksle rodomi atitinkamai LPDDR, DDR2 ir DDR3 inicijavimo skirtukai.

• Laiko režimas – pasirinkite 1T arba 2T laiko režimą. 1T (numatytasis režimas) DDR valdiklis gali išduoti naują komandą kiekvienu laikrodžio ciklu. 2T laiko režimu DDR valdiklis palaiko adreso ir komandų magistralę, galiojančią du laikrodžio ciklus. Tai sumažina magistralės efektyvumą iki vienos komandos dviem laikrodžiams, tačiau padvigubina sąrankos ir palaikymo laiką.
• Dalinis masyvo savaiminis atnaujinimas (tik LPDDR). Ši funkcija skirta LPDDR energijos taupymui.
  Pasirinkite vieną iš šių parinkčių, kad valdiklis atnaujintų atminties kiekį savaiminio atnaujinimo metu:
  – Visas masyvas: 0, 1,2, 3 ir XNUMX bankai
  – Pusė masyvo: 0 ir 1 bankai
  – Ketvirčio masyvas: 0 bankas
  – Aštuntosios masyvas: 0 bankas su eilutės adresu MSB=0
  – Šešioliktoji masyvas: 0 bankas, kurio eilutės adresas MSB ir MSB-1 yra lygūs 0.
  Dėl visų kitų parinkčių žr. DDR atminties duomenų lapą, kai konfigūruojate parinktis.
  

Atminties laikas
Šiame skirtuke galite konfigūruoti atminties laiko parametrus. Konfigūruodami atminties laiko parametrus žr. savo LPDDR/DDR2/DDR3 atminties duomenų lapą.
Kai pakeičiate arba įvedate reikšmę, registro aprašymo srityje pateikiamas registro pavadinimas ir atnaujinama registro reikšmė. Netinkamos reikšmės pažymėtos kaip įspėjimai.

Importuojama DDR konfigūracija Files
Be DDR atminties parametrų įvedimo naudodami skirtukus Atminties inicijavimas ir Laikas, galite importuoti DDR registro reikšmes iš file. Norėdami tai padaryti, spustelėkite mygtuką Importuoti konfigūraciją ir eikite į tekstą file kuriame yra DDR registro pavadinimai ir reikšmės. 2-5 paveiksle parodyta importavimo konfigūracijos sintaksė.

Pastaba: Jei pasirenkate importuoti registro reikšmes, o ne įvesti jas naudodami GUI, turite nurodyti visas būtinas registro reikšmes. Išsamesnės informacijos ieškokite SmartFusion2 SoC FPGA didelės spartos DDR sąsajų vartotojo vadove.

Eksportuojama DDR konfigūracija Files
Taip pat galite eksportuoti esamus registro konfigūracijos duomenis į tekstą file. Tai file bus registrų reikšmės, kurias importavote (jei tokių yra), taip pat tas, kurios buvo apskaičiuotos pagal šiame dialogo lange įvestus GUI parametrus.
Jei norite anuliuoti DDR registro konfigūracijos pakeitimus, tai galite padaryti naudodami Atkurti numatytuosius nustatymus. Atminkite, kad tai ištrina visus registro konfigūracijos duomenis ir jūs turite iš naujo importuoti arba įvesti šiuos duomenis. Duomenys iš naujo nustatomi į aparatinės įrangos atstatymo vertes.
Sugeneruoti duomenys
Spustelėkite Gerai, kad sugeneruotumėte konfigūraciją. Remdamasis jūsų įvestis skirtukuose Bendra, Atminties laikas ir Atminties inicijavimas, MDDR konfigūravimo priemonė apskaičiuoja visų DDR konfigūracijos registrų reikšmes ir eksportuoja šias reikšmes į jūsų programinės įrangos projektą ir modeliavimą. files. Eksportuotas file sintaksė parodyta 2-6 pav.

Firmware

Kai kuriate SmartDesign, atlikite toliau nurodytus veiksmus files generuojami /firmware/ drivers_config/sys_config katalogas. Šie files reikalingos, kad CMSIS programinės aparatinės įrangos branduolys galėtų tinkamai kompiliuoti ir jame būtų informacija apie jūsų dabartinį dizainą, įskaitant periferinės konfigūracijos duomenis ir MSS laikrodžio konfigūracijos informaciją. Neredaguokite šių files rankiniu būdu, nes jie sukuriami iš naujo kiekvieną kartą, kai iš naujo sugeneruojamas pagrindinis dizainas.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR konfigūracijos duomenys.
• Sys_config_fddr_define.h – FDDR konfigūracijos duomenys.
•  sys_config_mss_clocks.h – MSS laikrodžių konfigūracija

Modeliavimas
Kai generuojate su jūsų MSS susietą SmartDesign, šis modeliavimas files generuojami /simuliacijos katalogas:

•  test.bfm – aukščiausio lygio BFM file kuri pirmą kartą „vykdoma“ bet kokio modeliavimo metu, kuriame naudojamas SmartFusion2 MSS Cortex-M3 procesorius. Ji vykdo peripheral_init.bfm ir user.bfm tokia tvarka.
•  peripheral_init.bfm – apima BFM procedūrą, kuri emuliuoja CMSIS::SystemInit() funkciją, vykdomą Cortex-M3 prieš įvedant main() procedūrą. Jis iš esmės nukopijuoja bet kurio konstrukcijoje naudojamo išorinio įrenginio konfigūracijos duomenis į teisingus periferinių įrenginių konfigūracijos registrus ir laukia, kol visi išoriniai įrenginiai bus paruošti, prieš patvirtindamas, kad vartotojas gali naudoti šiuos išorinius įrenginius.
• MDDR_init.bfm – turi BFM rašymo komandas, kurios imituoja MSS DDR konfigūracijos registro duomenų, kuriuos įvedėte (naudojant aukščiau pateiktą dialogo langą Redaguoti registrus) įrašymą į DDR valdiklio registrus.
• user.bfm – skirtas vartotojo komandoms. Galite imituoti duomenų kelią, pridėdami savo BFM komandas file. Komandos šioje file bus „vykdomas“ užbaigus peripheral_init.bfm.

Naudojant files aukščiau, konfigūracijos kelias imituojamas automatiškai. Jums tereikia redaguoti user.bfm file modeliuoti duomenų kelią. Neredaguokite test.bfm, peripheral_init.bfm arba MDDR_init.bfm files kaip šie files yra sukuriami iš naujo kiekvieną kartą, kai iš naujo sukuriamas jūsų šakninis dizainas.

MSS DDR konfigūracijos kelias
Periferinio inicijavimo sprendimas reikalauja, kad ne tik nurodytumėte MSS DDR konfigūracijos registro reikšmes, bet ir sukonfigūruotumėte APB konfigūracijos duomenų kelią MSS (FIC_2). Funkcija SystemInit() įrašo duomenis į MDDR konfigūracijos registrus per FIC_2 APB sąsają.
Pastaba: Jei naudojate System Builder, konfigūracijos kelias nustatomas ir prijungiamas automatiškai.

Norėdami sukonfigūruoti FIC_2 sąsają:

1. MSS konfigūravimo priemonėje atidarykite FIC_2 konfigūratoriaus dialogo langą (2-7 pav.).
2. Pasirinkite parinktį Inicijuoti periferinius įrenginius naudojant Cortex-M3.
3. Įsitikinkite, kad pažymėtas MSS DDR, kaip ir audinio DDR/SERDES blokai, jei juos naudojate.
4.  Spustelėkite Gerai, kad išsaugotumėte nustatymus. Tai parodys FIC_2 konfigūracijos prievadus (laikrodžio, atstatymo ir APB magistralės sąsajas), kaip parodyta 2-8 pav.
5.  Sukurkite MSS. FIC_2 prievadai (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ir FIC_2_APB_M_RESET_N) dabar rodomi MSS sąsajoje ir gali būti prijungti prie „CoreConfigP“ ir „CoreResetP“, kaip nurodyta periferinio inicijavimo sprendimo specifikacijoje.

Išsamios informacijos apie CoreConfigP ir CoreResetP branduolių konfigūravimą ir prijungimą rasite Periferinės įrangos inicijavimo vartotojo vadove.

Uosto aprašymas

DDR PHY sąsaja
3-1 lentelė • DDR PHY sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
MDDR_CAS_N	OUT	DRAM CASN
MDDR_CKE	OUT	DRAM CKE
MDDR_CLK	OUT	Laikrodis, P pusė
MDDR_CLK_N	OUT	Laikrodis, N pusė
MDDR_CS_N	OUT	DRAM CSN
MDDR_ODT	OUT	DRAM ODT
MDDR_RAS_N	OUT	DRAM RASN
MDDR_RESET_N	OUT	DRAM atstatymas DDR3. Nekreipkite dėmesio į šį signalą naudojant LPDDR ir DDR2 sąsajas. Pažymėkite kaip nenaudojamą LPDDR ir DDR2 sąsajoms.
MDDR_WE_N	OUT	DRAM WEN
MDDR_ADDR[15:0]	OUT	Dram Adreso bitai
MDDR_BA[2:0]	OUT	Dram banko adresas
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram duomenų kaukė
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe įvestis/išvestis – P pusė
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	„Dram Data Strobe“ įvestis/išvestis – N pusė
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM duomenų įvestis/išvestis
MDDR_DQS_TMATCH_0_IN	IN	FIFO signale
MDDR_DQS_TMATCH_0_OUT	OUT	FIFO išvesties signalas
MDDR_DQS_TMATCH_1_IN	IN	FIFO signalas (tik 32 bitų)
MDDR_DQS_TMATCH_1_OUT	OUT	FIFO išvesties signalas (tik 32 bitų)
MDDR_DM_RDQS_ECC	INOUT	Dram ECC duomenų kaukė
MDDR_DQS_ECC	INOUT	Dram ECC duomenų strobo įvestis/išvestis – P pusė
MDDR_DQS_ECC_N	INOUT	Dram ECC duomenų strobo įvestis/išvestis – N pusė
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC duomenų įvestis/išvestis
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO signale
MDDR_DQS_TMATCH_ECC_OUT	OUT	ECC FIFO išvesties signalas (tik 32 bitų)

Pastaba: Kai kurių prievadų prievadų plotis keičiasi priklausomai nuo pasirinkto PHY pločio. Tokiems prievadams žymėti naudojamas žymėjimas „[a:0]/ [b:0]/[c:0]“, kur „[a:0]“ nurodo prievado plotį, kai pasirenkamas 32 bitų PHY plotis. , „[b:0]“ atitinka 16 bitų PHY plotį, o „[c:0]“ – 8 bitų PHY plotį.

Fabric Master AXI magistralės sąsaja
3-2 lentelė • Fabric Master AXI magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
DDR_AXI_S_AWREADY	OUT	Parašykite adresą pasiruošę
DDR_AXI_S_WREADY	OUT	Parašykite adresą pasiruošę
DDR_AXI_S_BID[3:0]	OUT	Atsakymo ID
DDR_AXI_S_BRESP[1:0]	OUT	Parašyk atsakymą
DDR_AXI_S_BVALID	OUT	Rašyti atsakymą galiojantį
DDR_AXI_S_ARREADY	OUT	Paruošta skaityti adresą
DDR_AXI_S_RID[3:0]	OUT	Skaityti ID Tag
DDR_AXI_S_RRESP[1:0]	OUT	Perskaitykite atsakymą
DDR_AXI_S_RDATA[63:0]	OUT	Skaityti duomenis
DDR_AXI_S_RLAST	OUT	Skaityti paskutinį Šis signalas rodo paskutinį skaitymo serijos perdavimą
DDR_AXI_S_RVALID	OUT	Perskaitytas adresas galioja
DDR_AXI_S_AWID[3:0]	IN	Parašykite adreso ID
DDR_AXI_S_AWADDR[31:0]	IN	Rašyti adresą
DDR_AXI_S_AWLEN[3:0]	IN	Plyšio ilgis
DDR_AXI_S_AWSIZE[1:0]	IN	Plyšio dydis
DDR_AXI_S_AWBURST[1:0]	IN	Burst tipas
DDR_AXI_S_AWLOCK[1:0]	IN	Užrakto tipas Šis signalas suteikia papildomos informacijos apie perdavimo atomines charakteristikas
DDR_AXI_S_AWVALID	IN	Rašykite teisingą adresą
DDR_AXI_S_WID[3:0]	IN	Įrašykite duomenų ID tag
DDR_AXI_S_WDATA[63:0]	IN	Rašyti duomenis
DDR_AXI_S_WSTRB[7:0]	IN	Rašykite strobus
DDR_AXI_S_WLAST	IN	Rašyk paskutinis
DDR_AXI_S_WVALID	IN	Rašyti galiojantį
DDR_AXI_S_DUONA	IN	Rašykite pasiruošę
DDR_AXI_S_ARID[3:0]	IN	Skaityti adreso ID
DDR_AXI_S_ARADDR[31:0]	IN	Skaityti adresą
DDR_AXI_S_ARLEN[3:0]	IN	Plyšio ilgis
DDR_AXI_S_ARSIZE[1:0]	IN	Plyšio dydis
DDR_AXI_S_ARBURST[1:0]	IN	Burst tipas
DDR_AXI_S_ARLOCK[1:0]	IN	Užrakto tipas
DDR_AXI_S_ARVALID	IN	Perskaitytas adresas galioja
DDR_AXI_S_RREADY	IN	Paruošta skaityti adresą

3-2 lentelė • Fabric Master AXI magistralės sąsaja (tęsinys)

Uosto pavadinimas	Kryptis	Aprašymas
DDR_AXI_S_CORE_RESET_N	IN	MDDR visuotinis atstatymas
DDR_AXI_S_RMW	IN	Nurodo, ar visi 64 bitų juostos baitai galioja visiems AXI perdavimo ritmams. 0: rodo, kad visi baitai visuose ritmuose galioja serijoje ir valdiklis pagal nutylėjimą turėtų rašyti komandas 1: Nurodo, kad kai kurie baitai yra neteisingi ir valdiklis pagal numatytuosius nustatymus turėtų naudoti RMW komandas Tai klasifikuojama kaip AXI rašymo adreso kanalo šoninės juostos signalas ir galioja su AWVALID signalu. Naudojamas tik tada, kai įjungtas ECC.

Fabric Master AHB0 magistralės sąsaja
3-3 lentelė • Fabric Master AHB0 magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
DDR_AHB0_SHREADYOUT	OUT	AHBL vergas paruoštas – kai aukštas įrašymo laikas rodo, kad MDDR yra pasirengęs priimti duomenis, o kai aukštas skaitymui rodo, kad duomenys galioja.
DDR_AHB0_SHRESP	OUT	AHBL atsako būsena – kai operacijos pabaigoje rodoma aukšta vertė, reiškia, kad operacija baigta su klaidomis. Kai operacijos pabaigoje nukrenta žema vertė, tai reiškia, kad operacija sėkmingai baigta.
DDR_AHB0_SHRDATA[31:0]	OUT	AHBL skaitymo duomenys – nuskaitykite duomenis iš MDDR vergo į audinio pagrindinį įrenginį
DDR_AHB0_SHSEL	IN	AHBL vergo pasirinkimas – kai teigiama, MDDR yra šiuo metu pasirinktas AHBL vergas audinio AHB magistralėje
DDR_AHB0_SHADDR[31:0]	IN	AHBL adresas – baito adresas AHBL sąsajoje
DDR_AHB0_SHBURST[2:0]	IN	AHBL sprogimo ilgis
DDR_AHB0_SHSIZE[1:0]	IN	AHBL perdavimo dydis – nurodo dabartinio pervedimo dydį (tik 8/16/32 baitų operacijos)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL pervedimo tipas – nurodo dabartinės operacijos pervedimo tipą
DDR_AHB0_SHMASTLOCK	IN	AHBL užraktas – kai teigiama, dabartinis pervedimas yra užrakintos operacijos dalis
DDR_AHB0_SHWRITE	IN	AHBL rašymas – kai aukštas rodo, kad dabartinė operacija yra įrašymas. Kai žema, reiškia, kad dabartinė operacija yra nuskaitoma
DDR_AHB0_S_HREADY	IN	AHBL paruoštas – kai aukštas, rodo, kad MDDR yra pasirengęs priimti naują operaciją
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL rašyti duomenis – įrašykite duomenis iš audinio pagrindinio įrenginio į MDDR

Fabric Master AHB1 magistralės sąsaja
3-4 lentelė • Fabric Master AHB1 magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
DDR_AHB1_SHREADYOUT	OUT	AHBL vergas paruoštas – kai aukštas įrašymo laikas rodo, kad MDDR yra pasirengęs priimti duomenis, o kai aukštas skaitymui rodo, kad duomenys galioja.
DDR_AHB1_SHRESP	OUT	AHBL atsako būsena – kai operacijos pabaigoje rodoma aukšta vertė, reiškia, kad operacija baigta su klaidomis. Kai operacijos pabaigoje nukrenta žema vertė, tai reiškia, kad operacija sėkmingai baigta.
DDR_AHB1_SHRDATA[31:0]	OUT	AHBL skaitymo duomenys – nuskaitykite duomenis iš MDDR vergo į audinio pagrindinį įrenginį
DDR_AHB1_SHSEL	IN	AHBL vergo pasirinkimas – kai teigiama, MDDR yra šiuo metu pasirinktas AHBL vergas audinio AHB magistralėje
DDR_AHB1_SHADDR[31:0]	IN	AHBL adresas – baito adresas AHBL sąsajoje
DDR_AHB1_SHBURST[2:0]	IN	AHBL sprogimo ilgis
DDR_AHB1_SHSIZE[1:0]	IN	AHBL perdavimo dydis – nurodo dabartinio pervedimo dydį (tik 8/16/32 baitų operacijos)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL pervedimo tipas – nurodo dabartinės operacijos pervedimo tipą
DDR_AHB1_SHMASTLOCK	IN	AHBL užraktas – kai teigiama, dabartinis pervedimas yra užrakintos operacijos dalis
DDR_AHB1_SHWRITE	IN	AHBL rašymas – kai aukštas rodo, kad dabartinė operacija yra įrašymas. Kai žema, reiškia, kad dabartinė operacija yra nuskaitoma.
DDR_AHB1_SHREADY	IN	AHBL paruoštas – kai aukštas, rodo, kad MDDR yra pasirengęs priimti naują operaciją
DDR_AHB1_SHWDATA[31:0]	IN	AHBL rašyti duomenis – įrašykite duomenis iš audinio pagrindinio įrenginio į MDDR

Minkštos atminties valdiklio režimo AXI magistralės sąsaja
3-5 lentelė • Minkštosios atminties valdiklio režimo AXI magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
SMC_AXI_M_WLAST	OUT	Rašyk paskutinis
SMC_AXI_M_WVALID	OUT	Rašyti galiojantį
SMC_AXI_M_AWLEN[3:0]	OUT	Plyšio ilgis
SMC_AXI_M_AWBURST[1:0]	OUT	Burst tipas
SMC_AXI_M_DUONA	OUT	Atsakymas paruoštas
SMC_AXI_M_AWVALID	OUT	Rašykite galiojantį adresą
SMC_AXI_M_AWID[3:0]	OUT	Parašykite adreso ID
SMC_AXI_M_WDATA[63:0]	OUT	Rašyti duomenis
SMC_AXI_M_ARVALID	OUT	Perskaitytas adresas galioja
SMC_AXI_M_WID[3:0]	OUT	Įrašykite duomenų ID tag
SMC_AXI_M_WSTRB[7:0]	OUT	Rašykite strobus
SMC_AXI_M_ARID[3:0]	OUT	Skaityti adreso ID
SMC_AXI_M_ARADDR[31:0]	OUT	Skaityti adresą
SMC_AXI_M_ARLEN[3:0]	OUT	Plyšio ilgis
SMC_AXI_M_ARSIZE[1:0]	OUT	Plyšio dydis
SMC_AXI_M_ARBURST[1:0]	OUT	Burst tipas
SMC_AXI_M_AWADDR[31:0]	OUT	Rašyti Adresą
SMC_AXI_M_RREADY	OUT	Paruošta skaityti adresą
SMC_AXI_M_AWSIZE[1:0]	OUT	Plyšio dydis
SMC_AXI_M_AWLOCK[1:0]	OUT	Užrakto tipas Šis signalas suteikia papildomos informacijos apie perdavimo atomines charakteristikas
SMC_AXI_M_ARLOCK[1:0]	OUT	Užrakto tipas
SMC_AXI_M_BID[3:0]	IN	Atsakymo ID
SMC_AXI_M_RID[3:0]	IN	Skaityti ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Perskaitykite atsakymą
SMC_AXI_M_BRESP[1:0]	IN	Parašyk atsakymą
SMC_AXI_M_AWREADY	IN	Parašykite adresą pasiruošę
SMC_AXI_M_RDATA[63:0]	IN	Skaityti duomenis
SMC_AXI_M_WREADY	IN	Rašykite pasiruošę
SMC_AXI_M_BVALID	IN	Rašyti atsakymą galiojantį
SMC_AXI_M_ARREADY	IN	Paruošta skaityti adresą
SMC_AXI_M_RLAST	IN	Skaityti paskutinį Šis signalas rodo paskutinį skaitymo serijos perdavimą
SMC_AXI_M_RVALID	IN	Skaityti Galioja

Minkštos atminties valdiklio režimas AHB0 magistralės sąsaja
3-6 lentelė • Minkštosios atminties valdiklio režimas AHB0 magistralės sąsaja

Uosto pavadinimas	Kryptis	Aprašymas
SMC_AHB_M_HBURST[1:0]	OUT	AHBL sprogimo ilgis
SMC_AHB_M_HTRANS[1:0]	OUT	AHBL pervedimo tipas – nurodo dabartinės operacijos pervedimo tipą.
SMC_AHB_M_HMASTLOCK	OUT	AHBL užraktas – kai teigiama, dabartinis pervedimas yra užrakintos operacijos dalis
SMC_AHB_M_HWRITE	OUT	AHBL rašymas – kai aukštas rodo, kad dabartinė operacija yra įrašymas. Kai žema, reiškia, kad dabartinė operacija yra nuskaitoma
SMC_AHB_M_HSIZE[1:0]	OUT	AHBL perdavimo dydis – nurodo dabartinio pervedimo dydį (tik 8/16/32 baitų operacijos)
SMC_AHB_M_HWDATA[31:0]	OUT	AHBL rašyti duomenis – įrašykite duomenis iš MSS pagrindinio įrenginio į audinio minkštosios atminties valdiklį
SMC_AHB_M_HADDR[31:0]	OUT	AHBL adresas – baito adresas AHBL sąsajoje
SMC_AHB_M_HRESP	IN	AHBL atsako būsena – kai operacijos pabaigoje rodoma aukšta vertė, reiškia, kad operacija baigta su klaidomis. Kai operacijos pabaigoje nukrito žema vertė, tai reiškia, kad operacija sėkmingai baigta
SMC_AHB_M_HRDATA[31:0]	IN	AHBL skaitymo duomenys – nuskaitykite duomenis iš audinio minkštosios atminties valdiklio į MSS pagrindinį įrenginį
SMC_AHB_M_HREADY	IN	AHBL paruoštas – aukštas rodo, kad AHBL magistralė yra pasirengusi priimti naują operaciją

Produkto palaikymas

„Microsemi SoC Products Group“ teikia savo gaminius įvairiomis palaikymo paslaugomis, įskaitant klientų aptarnavimą, klientų techninės pagalbos centrą ir kt websvetainę, elektroninį paštą ir pasaulinius pardavimo biurus. Šiame priede pateikiama informacija apie tai, kaip susisiekti su Microsemi SoC Products Group ir naudotis šiomis palaikymo paslaugomis.
Klientų aptarnavimas
Susisiekite su klientų aptarnavimo tarnyba dėl netechninio produkto palaikymo, pvz., produkto kainodaros, gaminio atnaujinimo, atnaujinimo informacijos, užsakymo būsenos ir įgaliojimo.
Iš Šiaurės Amerikos skambinkite numeriu 800.262.1060
Iš viso pasaulio skambinkite numeriu 650.318.4460
Faksas iš bet kurios pasaulio vietos 650.318.8044 XNUMX XNUMX
Klientų techninės pagalbos centras
„Microsemi SoC Products Group“ klientų techninio aptarnavimo centre dirba aukštos kvalifikacijos inžinieriai, kurie gali padėti atsakyti į jūsų techninės, programinės įrangos ir dizaino klausimus apie „Microsemi SoC“ produktus. Klientų techninės pagalbos centras praleidžia daug laiko kurdamas pastabas apie taikomąsias programas, atsakymus į dažniausiai pasitaikančius projektavimo ciklo klausimus, žinomų problemų dokumentaciją ir įvairius DUK. Taigi, prieš susisiekdami su mumis, apsilankykite mūsų internetiniuose šaltiniuose. Labai tikėtina, kad mes jau atsakėme į jūsų klausimus.
Techninė pagalba
Norėdami gauti Microsemi SoC produktų palaikymo, apsilankykite http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Websvetainę
„Microsemi SoC Products Group“ pagrindiniame puslapyje galite naršyti įvairią techninę ir netechninę informaciją, adresu www.microsemi.com/soc.
Susisiekite su klientų techninės pagalbos centru
Techninio aptarnavimo centre dirba aukštos kvalifikacijos inžinieriai. Su techninės pagalbos centru galima susisiekti el. paštu arba per Microsemi SoC produktų grupę websvetainę.
El. paštas
Savo techninius klausimus galite pateikti mūsų el. pašto adresu ir gauti atsakymus el. paštu, faksu arba telefonu. Be to, jei turite dizaino problemų, savo dizainą galite siųsti el files gauti pagalbą. Pašto paskyrą nuolat stebime visą dieną. Siųsdami mums užklausą, būtinai nurodykite savo vardą, pavardę, įmonės pavadinimą ir kontaktinę informaciją, kad užklausa būtų tinkamai apdorota.
Techninės pagalbos el. pašto adresas yra soc_tech@microsemi.com.
Mano atvejai
„Microsemi SoC Products Group“ klientai gali pateikti ir stebėti techninius atvejus internete, apsilankę „Mano dėklai“.
Už JAV ribų
Klientai, kuriems reikia pagalbos už JAV laiko juostų ribų, gali susisiekti su technine pagalba el. paštu (soc_tech@microsemi.com) arba kreipkitės į vietinį pardavimo biurą.
Apsilankykite „Apie mus“, kad gautumėte pardavimo biurų sąrašus ir įmonių kontaktus.
Pardavimo biurų sąrašus galite rasti adresu www.microsemi.com/soc/company/contact/default.aspx.
ITAR techninė pagalba
Jei reikia techninės pagalbos dėl RH ir RT FPGA, kurioms taikomas Tarptautinės prekybos ginklais taisyklės (ITAR), susisiekite su mumis per soc_tech_itar@microsemi.com. Arba skiltyje Mano atvejai ITAR išskleidžiamajame sąraše pasirinkite Taip. Norėdami gauti visą ITAR reguliuojamų Microsemi FPGA sąrašą, apsilankykite ITAR web puslapį.

Apie Microsemi
Microsemi Corporation (Nasdaq: MSCC) siūlo platų puslaidininkių ir sistemų sprendimų portfelį ryšių, gynybos ir saugumo, aviacijos ir pramonės rinkoms. Produktai apima didelio našumo ir spinduliuotei atsparius analoginius mišraus signalo integrinius grandynus, FPGA, SoC ir ASIC; galios valdymo produktai; laiko matavimo ir sinchronizavimo įrenginiai bei tikslūs laiko sprendimai, nustatantys pasaulio laiko standartą; balso apdorojimo įrenginiai; RF sprendimai; atskiri komponentai; Įmonių saugojimo ir ryšių sprendimai, saugos technologijos ir keičiamo dydžio anti-tamper produktai; Ethernet sprendimai; Power-over-Ethernet IC ir midspans; taip pat pritaikytos dizaino galimybės ir paslaugos. „Microsemi“ būstinė yra Aliso Viejo mieste, Kalifornijoje, joje visame pasaulyje dirba apie 4,800 darbuotojų. Sužinokite daugiau adresu www.microsemi.com.
„Microsemi“ nesuteikia jokių garantijų, pareiškimų ar garantijų dėl čia pateiktos informacijos arba savo produktų ir paslaugų tinkamumo jokiam konkrečiam tikslui, taip pat „Microsemi“ neprisiima jokios atsakomybės, kylančios dėl bet kokio gaminio ar grandinės taikymo ar naudojimo. Pagal šią nuostatą parduodami produktai ir visi kiti „Microsemi“ parduodami produktai buvo išbandyti ribotai ir neturėtų būti naudojami kartu su įranga ar programomis, kurios yra labai svarbios. Manoma, kad bet kokios veikimo specifikacijos yra patikimos, tačiau nėra patikrintos, todėl Pirkėjas turi atlikti ir užbaigti visus gaminių veikimo ir kitus bandymus atskirai ir kartu su bet kokiais galutiniais produktais arba juose sumontuotais. Pirkėjas negali pasikliauti jokiais Microsemi pateiktais duomenimis ir veikimo specifikacijomis ar parametrais. Pirkėjas privalo savarankiškai nustatyti bet kokių gaminių tinkamumą ir juos išbandyti bei patikrinti. „Microsemi“ toliau pateikta informacija pateikiama „tokia, kokia yra, kur yra“ ir su visais trūkumais, o visa su tokia informacija susijusi rizika tenka Pirkėjui. „Microsemi“ nei tiesiogiai, nei netiesiogiai nesuteikia jokiai šaliai jokių patentinių teisių, licencijų ar bet kokių kitų intelektinės nuosavybės teisių, nesvarbu, ar tai susiję su tokia informacija, ar bet kuo, kas aprašyta toje informacijoje. Šiame dokumente pateikta informacija priklauso „Microsemi“, todėl „Microsemi“ pasilieka teisę bet kuriuo metu be įspėjimo keisti šiame dokumente pateiktą informaciją arba bet kokius produktus ir paslaugas.

„Microsemi“ įmonės būstinė
„One Enterprise“, Aliso Viejo,
CA 92656 JAV
JAV: +1 800-713-4113
Už JAV ribų: +1 949-380-6100
Pardavimai: +1 949-380-6136
Faksas: +1 XNUMX XNUMX XNUMX 949-215-4996
El. paštas: sales.support@microsemi.com

© „Microsemi Corporation“, 2016 m. Visos teisės saugomos. Microsemi ir Microsemi logotipas yra Microsemi Corporation prekių ženklai. Visi kiti prekių ir paslaugų ženklai yra atitinkamų jų savininkų nuosavybė.

5-02-00377-5/11.16

Dokumentai / Ištekliai

Microsemi SmartFusion2 MSS DDR valdiklio konfigūracija [pdfVartotojo vadovas SmartFusion2 MSS DDR valdiklio konfigūracija, SmartFusion2 MSS, DDR valdiklio konfigūracija, valdiklio konfigūracija

Nuorodos

• Vartotojo vadovas