SmartFusion2 MSS
DDR კონტროლერის კონფიგურაცია
Libero SoC v11.6 და უფრო ახალი 

შესავალი

SmartFusion2 MSS-ს აქვს ჩაშენებული DDR კონტროლერი. ეს DDR კონტროლერი განკუთვნილია ჩიპის გარეშე DDR მეხსიერების გასაკონტროლებლად. MDDR კონტროლერზე წვდომა შესაძლებელია როგორც MSS, ასევე FPGA ქსოვილიდან. გარდა ამისა, DDR კონტროლერი ასევე შეიძლება გვერდის ავლით, რაც უზრუნველყოფს დამატებით ინტერფეისს FPGA ქსოვილს (Soft Controller Mode (SMC)).
MSS DDR კონტროლერის სრულად კონფიგურაციისთვის, თქვენ უნდა:

1. აირჩიეთ მონაცემთა ბილიკი MDDR კონფიგურატორის გამოყენებით.
2. დააყენეთ რეგისტრის მნიშვნელობები DDR კონტროლერის რეგისტრებისთვის.
3. აირჩიეთ DDR მეხსიერების საათის სიხშირეები და FPGA ქსოვილი MDDR საათის თანაფარდობა (საჭიროების შემთხვევაში) MSS CCC კონფიგურატორის გამოყენებით.
4. შეაერთეთ კონტროლერის APB კონფიგურაციის ინტერფეისი, როგორც ეს განსაზღვრულია პერიფერიული ინიციალიზაციის ხსნარით. System Builder-ის მიერ აგებული MDDR ინიციალიზაციის სქემისთვის იხილეთ „MSS DDR კონფიგურაციის გზა“ გვერდზე 13 და სურათი 2-7.
   თქვენ ასევე შეგიძლიათ შექმნათ თქვენი საკუთარი ინიციალიზაციის სქემა დამოუკიდებელი (არა სისტემის შემქმნელის) პერიფერიული ინიციალიზაციის გამოყენებით. იხილეთ SmartFusion2 დამოუკიდებელი პერიფერიული ინიციალიზაციის მომხმარებლის სახელმძღვანელო.

MDDR კონფიგურატორი

MDDR კონფიგურატორი გამოიყენება მონაცემთა მთლიანი ბილიკის და გარე DDR მეხსიერების პარამეტრების კონფიგურაციისთვის MSS DDR კონტროლერისთვის.

ზოგადი ჩანართი ადგენს მეხსიერების და ქსოვილის ინტერფეისის პარამეტრებს (სურათი 1-1).
მეხსიერების პარამეტრები
შეიყვანეთ DDR მეხსიერების დარეგულირების დრო. ეს არის დრო DDR მეხსიერების ინიციალიზაციისთვის. ნაგულისხმევი მნიშვნელობა არის 200 us. იხილეთ თქვენი DDR მეხსიერების მონაცემთა ცხრილი სწორი მნიშვნელობის შესაყვანად.
გამოიყენეთ მეხსიერების პარამეტრები MDDR-ში თქვენი მეხსიერების პარამეტრების კონფიგურაციისთვის.

• მეხსიერების ტიპი - LPDDR, DDR2 ან DDR3
• მონაცემთა სიგანე - 32-ბიტიანი, 16-ბიტიანი ან 8-ბიტიანი
• SECDED ჩართულია ECC - ჩართვა ან გამორთვა
• საარბიტრაჟო სქემა – Type-0, Type -1, Type-2, Type-3
• უმაღლესი პრიორიტეტის ID – მოქმედი მნიშვნელობებია 0-დან 15-მდე
• მისამართის სიგანე (ბიტები) – იხილეთ თქვენი DDR მეხსიერების მონაცემთა ფურცელი მწკრივის, ბანკის და სვეტის მისამართის ბიტების რაოდენობისთვის, თქვენ მიერ გამოყენებული LPDDR/DDR2/DDR3 მეხსიერებისთვის. აირჩიეთ ჩამოსაშლელი მენიუ, რათა აირჩიოთ სწორი მნიშვნელობა მწკრივებისთვის/ბანკებისთვის/სვეტებისთვის LPDDR/DDR2/DDR3 მეხსიერების მონაცემთა ფურცლის მიხედვით.

შენიშვნა: ჩამოსაშლელ სიაში რიცხვი ეხება მისამართის ბიტების რაოდენობას და არა სტრიქონების/ბანკების/სვეტების აბსოლუტურ რაოდენობას. მაგampთუ თქვენს DDR მეხსიერებას აქვს 4 ბანკი, აირჩიეთ 2 (2 ²=4) ბანკებისთვის. თუ თქვენს DDR მეხსიერებას აქვს 8 ბანკი, აირჩიეთ 3 (2³ =8) ბანკებისთვის.

ქსოვილის ინტერფეისის პარამეტრები
ნაგულისხმევად, მყარი Cortex-M3 პროცესორი დაყენებულია DDR კონტროლერზე წვდომისთვის. თქვენ ასევე შეგიძლიათ ქსოვილის Master-ს დაუშვათ წვდომა DDR კონტროლერზე Fabric Interface Setting ველის ჩართვით. ამ შემთხვევაში, შეგიძლიათ აირჩიოთ ერთ-ერთი შემდეგი ვარიანტი:

• გამოიყენეთ AXI ინტერფეისი – ქსოვილის Master წვდომა აქვს DDR კონტროლერზე 64-ბიტიანი AXI ინტერფეისით.
• გამოიყენეთ ერთი AHBLite ინტერფეისი – ქსოვილის Master წვდება DDR კონტროლერზე ერთი 32-ბიტიანი AHB ინტერფეისით.
• გამოიყენეთ ორი AHBLite ინტერფეისი – ორი ქსოვილის Masters წვდება DDR კონტროლერზე ორი 32-ბიტიანი AHB ინტერფეისის გამოყენებით.
  კონფიგურაცია view (სურათი 1-1) განახლდება თქვენი ქსოვილის ინტერფეისის შერჩევის მიხედვით.

I/O დისკის სიძლიერე (მხოლოდ DDR2 და DDR3)
აირჩიეთ დისკის ერთ-ერთი შემდეგი სიძლიერე თქვენი DDR I/O-სთვის:

• ნახევარი წამყვანი ძალა
•  სრული წამყვანი ძალა

Libero SoC ადგენს DDR I/O სტანდარტს თქვენი MDDR სისტემისთვის, თქვენი DDR მეხსიერების ტიპისა და I/O დისკის სიძლიერის საფუძველზე (როგორც ნაჩვენებია ცხრილი 1-1).
ცხრილი 1-1 • I/O წამყვანის სიძლიერე და DDR მეხსიერების ტიპი

DDR მეხსიერების ტიპი	ნახევარი სიძლიერის წამყვანი	სრული სიმძლავრის წამყვანი
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO სტანდარტი (მხოლოდ LPDDR)
აირჩიეთ ერთ-ერთი შემდეგი ვარიანტი:

• LVCMOS18 (დაბალი სიმძლავრე) LVCMOS 1.8V IO სტანდარტისთვის. გამოიყენება ტიპიურ LPDDR1 აპლიკაციებში.
• LPDDRI შენიშვნა: სანამ ამ სტანდარტს აირჩევთ, დარწმუნდით, რომ თქვენი დაფა მხარს უჭერს ამ სტანდარტს. თქვენ უნდა გამოიყენოთ ეს პარამეტრი M2S-EVAL-KIT ან SF2-STARTER-KIT დაფების დამიზნებისას. LPDDRI IO სტანდარტები მოითხოვს, რომ დაფაზე დამონტაჟდეს IMP_CALIB რეზისტორი.

IO კალიბრაცია (მხოლოდ LPDDR)
აირჩიეთ ერთ-ერთი შემდეგი ვარიანტი LVCMOS18 IO სტანდარტის გამოყენებისას:

• On
• გამორთული (ტიპიური)

Calibration ON და OFF სურვილისამებრ აკონტროლებს IO კალიბრაციის ბლოკის გამოყენებას, რომელიც აკალიბრებს IO დრაივერებს გარე რეზისტორიზე. როდესაც გამორთულია, მოწყობილობა იყენებს წინასწარ დაყენებულ IO დრაივერის რეგულირებას.
როდესაც ჩართულია, ეს მოითხოვს 150 ომიანი IMP_CALIB რეზისტორის დაყენებას PCB-ზე.
ეს გამოიყენება IO-ს PCB მახასიათებლებზე დასაკალიბრებლად. თუმცა, როდესაც დაყენებულია ON-ზე, საჭიროა რეზისტორის დაყენება, წინააღმდეგ შემთხვევაში მეხსიერების კონტროლერი არ იქნება ინიციალიზაცია.
დამატებითი ინფორმაციისთვის იხილეთ AC393-SmartFusion2 და IGLOO2 Board Design Guidelines Application
შენიშვნა და SmartFusion2 SoC FPGA მაღალსიჩქარიანი DDR ინტერფეისების მომხმარებლის სახელმძღვანელო.

MDDR კონტროლერის კონფიგურაცია

როდესაც იყენებთ MSS DDR კონტროლერს გარე DDR მეხსიერებაზე წვდომისთვის, DDR კონტროლერი უნდა იყოს კონფიგურირებული მუშაობის დროს. ეს კეთდება DDR კონტროლერის კონფიგურაციის სპეციალურ რეესტრებში კონფიგურაციის მონაცემების ჩაწერით. ეს კონფიგურაციის მონაცემები დამოკიდებულია გარე DDR მეხსიერების მახასიათებლებზე და თქვენს აპლიკაციაზე. ეს განყოფილება აღწერს, თუ როგორ უნდა შეიყვანოთ ეს კონფიგურაციის პარამეტრები MSS DDR კონტროლერის კონფიგურატორში და როგორ იმართება კონფიგურაციის მონაცემები, როგორც მთლიანი პერიფერიული ინიციალიზაციის გადაწყვეტის ნაწილი.

MSS DDR კონტროლის რეგისტრები
MSS DDR კონტროლერს აქვს რეგისტრების კომპლექტი, რომლებიც უნდა იყოს კონფიგურირებული მუშაობის დროს. ამ რეგისტრების კონფიგურაციის მნიშვნელობები წარმოადგენს სხვადასხვა პარამეტრებს, როგორიცაა DDR რეჟიმი, PHY სიგანე, ადიდებული რეჟიმი და ECC. სრული დეტალებისთვის DDR კონტროლერის კონფიგურაციის რეგისტრების შესახებ, იხილეთ SmartFusion2 SoC FPGA მაღალი სიჩქარის DDR ინტერფეისების მომხმარებლის სახელმძღვანელო.
MDDR რეგისტრების კონფიგურაცია
გამოიყენეთ მეხსიერების ინიციალიზაცია (სურათი 2-1, ნახაზი 2-2 და სურათი 2-3) და მეხსიერების დრო (სურათი 2-4) ჩანართები, რათა შეიყვანოთ პარამეტრები, რომლებიც შეესაბამება თქვენს DDR მეხსიერებას და აპლიკაციას. ამ ჩანართებში შეყვანილი მნიშვნელობები ავტომატურად ითარგმნება რეგისტრის შესაბამის მნიშვნელობებში. როდესაც დააწკაპუნებთ კონკრეტულ პარამეტრზე, მისი შესაბამისი რეგისტრი აღწერილია რეესტრის აღწერილობის პანელში (ქვედა ნაწილი 1-1 სურათზე მე-4 გვერდზე).
მეხსიერების ინიციალიზაცია
მეხსიერების ინიციალიზაციის ჩანართი საშუალებას გაძლევთ დააკონფიგურიროთ ის გზები, რომლითაც გსურთ თქვენი LPDDR/DDR2/DDR3 მეხსიერების ინიციალიზაცია. მენიუ და პარამეტრები, რომლებიც ხელმისაწვდომია მეხსიერების ინიციალიზაციის ჩანართში, განსხვავდება თქვენს მიერ გამოყენებული DDR მეხსიერების (LPDDR/DDR2/DDR3) ტიპის მიხედვით. პარამეტრების კონფიგურაციისას იხილეთ თქვენი DDR მეხსიერების მონაცემთა ცხრილი. როდესაც თქვენ შეცვლით ან შეიყვანთ მნიშვნელობას, რეგისტრაციის აღწერილობის პანელი გაძლევთ რეგისტრის სახელს და რეგისტრის მნიშვნელობას, რომელიც განახლებულია. არასწორი მნიშვნელობები მონიშნულია გაფრთხილებად. სურათი 2-1, სურათი 2-2 და სურათი 2-3 აჩვენებს ინიციალიზაციის ჩანართი LPDDR, DDR2 და DDR3, შესაბამისად.

• დროის რეჟიმი – აირჩიეთ 1T ან 2T დროის რეჟიმი. 1T-ში (ნაგულისხმევი რეჟიმი), DDR კონტროლერს შეუძლია ახალი ბრძანების გაცემა ყოველი საათის ციკლზე. 2T დროის რეჟიმში, DDR კონტროლერი ინახავს მისამართს და ბრძანების ავტობუსს, რომელიც მოქმედებს ორი საათის ციკლისთვის. ეს ამცირებს ავტობუსის ეფექტურობას ერთ ბრძანებამდე ორ საათზე, მაგრამ ეს აორმაგებს დაყენების და შეკავების დროს.
• ნაწილობრივი მასივის თვითგანახლება (მხოლოდ LPDDR). ეს ფუნქცია განკუთვნილია ენერგიის დაზოგვისთვის LPDDR-ისთვის.
  აირჩიეთ ერთ-ერთი შემდეგი, რათა კონტროლერმა განაახლოს მეხსიერების რაოდენობა თვითგანახლების დროს:
  - სრული მასივი: ბანკები 0, 1,2 და 3
  - ნახევარი მასივი: ბანკები 0 და 1
  – კვარტალური მასივი: ბანკი 0
  – ერთი მერვე მასივი: ბანკი 0 მწკრივის მისამართით MSB=0
  – მეთექვსმეტე მასივი: ბანკი 0 მწკრივის მისამართით MSB და MSB-1 ორივე ტოლია 0-ის.
  ყველა სხვა ვარიანტისთვის, იხილეთ თქვენი DDR მეხსიერების მონაცემთა ცხრილი, როდესაც არჩევთ პარამეტრების კონფიგურაციას.
  

მეხსიერების დრო
ეს ჩანართი საშუალებას გაძლევთ დააკონფიგურიროთ მეხსიერების დროის პარამეტრები. მეხსიერების დროის პარამეტრების კონფიგურაციისას იხილეთ თქვენი LPDDR/DDR2/DDR3 მეხსიერების მონაცემთა ფურცელი.
როდესაც თქვენ შეცვლით ან შეიყვანთ მნიშვნელობას, რეგისტრაციის აღწერილობის პანელი გაძლევთ რეგისტრის სახელს და რეგისტრის მნიშვნელობას, რომელიც განახლებულია. არასწორი მნიშვნელობები მონიშნულია გაფრთხილებად.

მიმდინარეობს DDR კონფიგურაციის იმპორტი Files
გარდა DDR მეხსიერების პარამეტრების შეყვანისა მეხსიერების ინიციალიზაციისა და დროის ჩანართების გამოყენებით, შეგიძლიათ DDR რეგისტრის მნიშვნელობების იმპორტი file. ამისათვის დააჭირეთ იმპორტის კონფიგურაციის ღილაკს და გადადით ტექსტზე file შეიცავს DDR რეგისტრის სახელებსა და მნიშვნელობებს. სურათი 2-5 გვიჩვენებს იმპორტის კონფიგურაციის სინტაქსს.

შენიშვნა: თუ თქვენ აირჩევთ რეგისტრის მნიშვნელობების იმპორტს და არა მათ GUI-ს გამოყენებით, თქვენ უნდა მიუთითოთ რეგისტრის ყველა საჭირო მნიშვნელობა. დეტალებისთვის იხილეთ SmartFusion2 SoC FPGA მაღალსიჩქარიანი DDR ინტერფეისების მომხმარებლის სახელმძღვანელო.

მიმდინარეობს DDR კონფიგურაციის ექსპორტი Files
თქვენ ასევე შეგიძლიათ მიმდინარე რეგისტრის კონფიგურაციის მონაცემების ექსპორტი ტექსტში file. ეს file შეიცავს რეგისტრის მნიშვნელობებს, რომლებიც იმპორტირებულია (ასეთის არსებობის შემთხვევაში), ისევე როგორც მათ, რომლებიც გამოითვლება ამ დიალოგში თქვენ მიერ შეყვანილი GUI პარამეტრებიდან.
თუ გსურთ DDR რეგისტრის კონფიგურაციაში განხორციელებული ცვლილებების გაუქმება, ამის გაკეთება შეგიძლიათ Restore Default-ით. გაითვალისწინეთ, რომ ეს წაშლის რეგისტრის კონფიგურაციის ყველა მონაცემს და თქვენ უნდა ხელახლა იმპორტი ან ხელახლა შეიყვანოთ ეს მონაცემები. მონაცემები აღდგება ტექნიკის გადატვირთვის მნიშვნელობებზე.
გენერირებული მონაცემები
დააწკაპუნეთ OK კონფიგურაციის შესაქმნელად. ზოგადი, მეხსიერების დრო და მეხსიერების ინიციალიზაციის ჩანართებში თქვენი შეყვანის საფუძველზე, MDDR Configurator ითვლის მნიშვნელობებს ყველა DDR კონფიგურაციის რეგისტრირებისთვის და ამ მნიშვნელობების ექსპორტს ახდენს თქვენს firmware პროექტსა და სიმულაციაში. fileს. ექსპორტირებული file სინტაქსი ნაჩვენებია სურათზე 2-6.

Firmware

SmartDesign-ის გენერირებისას, შემდეგი files გენერირდება /firmware/ drivers_config/sys_config დირექტორიაში. ესენი files არის საჭირო CMSIS firmware ბირთვისთვის, რათა სწორად შედგეს და შეიცავდეს ინფორმაციას თქვენი მიმდინარე დიზაინის შესახებ, მათ შორის პერიფერიული კონფიგურაციის მონაცემები და საათის კონფიგურაციის ინფორმაცია MSS-ისთვის. არ დაარედაქტირო ესენი files ხელით, რადგან ისინი ხელახლა იქმნება ყოველ ჯერზე, როდესაც თქვენი root დიზაინი ხელახლა გენერირებულია.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR კონფიგურაციის მონაცემები.
• Sys_config_fddr_define.h – FDDR კონფიგურაციის მონაცემები.
•  sys_config_mss_clocks.h – MSS საათის კონფიგურაცია

სიმულაცია
როდესაც თქვენ გენერირებთ SmartDesign-ს, რომელიც დაკავშირებულია თქვენს MSS-თან, შემდეგი სიმულაცია files გენერირდება /simulation დირექტორიაში:

•  test.bfm – უმაღლესი დონის BFM file რომელიც პირველად „შესრულებულია“ ნებისმიერი სიმულაციის დროს, რომელიც ავარჯიშებს SmartFusion2 MSS-ის Cortex-M3 პროცესორს. ის ახორციელებს peripheral_init.bfm და user.bfm, ამ თანმიმდევრობით.
•  peripheral_init.bfm – შეიცავს BFM პროცედურას, რომელიც ამსგავსებს CMSIS::SystemInit() ფუნქციას, რომელიც გაშვებულია Cortex-M3-ზე, სანამ მთავარ() პროცედურას შეხვალთ. ის არსებითად აკოპირებს კონფიგურაციის მონაცემებს დიზაინში გამოყენებული ნებისმიერი პერიფერიული მოწყობილობის სწორ პერიფერიულ კონფიგურაციის რეგისტრებში და შემდეგ ელოდება, რომ ყველა პერიფერიული მოწყობილობა მზად იყოს, სანამ დაამტკიცებს, რომ მომხმარებელს შეუძლია გამოიყენოს ეს პერიფერიები.
• MDDR_init.bfm – შეიცავს BFM ჩაწერის ბრძანებებს, რომლებიც ახდენენ თქვენ მიერ შეყვანილი MSS DDR კონფიგურაციის რეგისტრის მონაცემების ჩაწერას DDR Controller რეგისტრებში (ზემოთ, რედაქტირების რეგისტრების დიალოგის გამოყენებით).
• user.bfm – განკუთვნილია მომხმარებლის ბრძანებებისთვის. თქვენ შეგიძლიათ მონაცემთა ბილიკის სიმულაცია ამაში თქვენი საკუთარი BFM ბრძანებების დამატებით file. ბრძანებები ამაში file "შესრულდება" peripheral_init.bfm დასრულების შემდეგ.

გამოყენებით files ზემოთ, კონფიგურაციის ბილიკი ავტომატურად სიმულირებულია. თქვენ მხოლოდ უნდა შეცვალოთ user.bfm file მონაცემთა ბილიკის სიმულაციისთვის. არ დაარედაქტიროთ test.bfm, peripheral_init.bfm ან MDDR_init.bfm fileესენი არიან files ხელახლა იქმნება ყოველ ჯერზე, როცა თქვენი root დიზაინი ხელახლა გენერირებულია.

MSS DDR კონფიგურაციის გზა
პერიფერიული ინიციალიზაციის გადაწყვეტა მოითხოვს, რომ MSS DDR კონფიგურაციის რეგისტრის მნიშვნელობების მითითების გარდა, თქვენ დააკონფიგურიროთ APB კონფიგურაციის მონაცემთა ბილიკი MSS-ში (FIC_2). SystemInit() ფუნქცია წერს მონაცემებს MDDR კონფიგურაციის რეგისტრებში FIC_2 APB ინტერფეისის მეშვეობით.
შენიშვნა: თუ იყენებთ System Builder-ს, კონფიგურაციის გზა დაყენებულია და ავტომატურად უკავშირდება.

FIC_2 ინტერფეისის კონფიგურაციისთვის:

1. გახსენით FIC_2 კონფიგურატორის დიალოგი (სურათი 2-7) MSS კონფიგურატორიდან.
2. აირჩიეთ პერიფერიული მოწყობილობების ინიცირება Cortex-M3 ოფციის გამოყენებით.
3. დარწმუნდით, რომ შემოწმებულია MSS DDR, ისევე როგორც Fabric DDR/SERDES ბლოკები, თუ მათ იყენებთ.
4.  დააწკაპუნეთ OK-ზე თქვენი პარამეტრების შესანახად. ეს გამოავლენს FIC_2 კონფიგურაციის პორტებს (საათის, გადატვირთვის და APB ავტობუსის ინტერფეისები), როგორც ნაჩვენებია სურათზე 2-8.
5.  შექმენით MSS. FIC_2 პორტები (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK და FIC_2_APB_M_RESET_N) ახლა გამოფენილია MSS ინტერფეისზე და შეიძლება დაკავშირებული იყოს CoreConfigP-თან და CoreResetP-თან პერიფერიული ინიციალიზაციის გადაწყვეტის სპეციფიკაციის მიხედვით.

სრული დეტალებისთვის CoreConfigP და CoreResetP ბირთვების კონფიგურაციისა და დაკავშირების შესახებ, იხილეთ პერიფერიული ინიციალიზაციის მომხმარებლის სახელმძღვანელო.

პორტის აღწერა

DDR PHY ინტერფეისი
ცხრილი 3-1 • DDR PHY ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
MDDR_CAS_N	გარეთ	DRAM CASN
MDDR_CKE	გარეთ	DRAM CKE
MDDR_CLK	გარეთ	საათი, P მხარე
MDDR_CLK_N	გარეთ	საათი, N მხარე
MDDR_CS_N	გარეთ	DRAM CSN
MDDR_ODT	გარეთ	DRAM ODT
MDDR_RAS_N	გარეთ	DRAM RASN
MDDR_RESET_N	გარეთ	DRAM-ის გადატვირთვა DDR3-ისთვის. იგნორირება გაუკეთეთ ამ სიგნალს LPDDR და DDR2 ინტერფეისებისთვის. მონიშნეთ ის გამოუყენებლად LPDDR და DDR2 ინტერფეისებისთვის.
MDDR_WE_N	გარეთ	DRAM WEN
MDDR_ADDR[15:0]	გარეთ	დრამის მისამართის ბიტები
MDDR_BA [2:0]	გარეთ	დრამ ბანკის მისამართი
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	შიგნით	დრამის მონაცემთა ნიღაბი
MDDR_DQS ([3:0]/[1:0]/[0])	შიგნით	Dram Data Strobe-ის შეყვანა/გამომავალი – P მხარე
MDDR_DQS_N ([3:0]/[1:0]/[0])	შიგნით	Dram Data Strobe-ის შეყვანა/გამომავალი – N მხარე
MDDR_DQ ([31:0]/[15:0]/[7:0])	შიგნით	DRAM მონაცემთა შეყვანა/გამომავალი
MDDR_DQS_TMATCH_0_IN	IN	FIFO სიგნალში
MDDR_DQS_TMATCH_0_OUT	გარეთ	FIFO გამოსვლის სიგნალი
MDDR_DQS_TMATCH_1_IN	IN	FIFO სიგნალში (მხოლოდ 32 ბიტიანი)
MDDR_DQS_TMATCH_1_OUT	გარეთ	FIFO გამომავალი სიგნალი (მხოლოდ 32 ბიტიანი)
MDDR_DM_RDQS_ECC	შიგნით	Dram ECC მონაცემთა ნიღაბი
MDDR_DQS_ECC	შიგნით	Dram ECC მონაცემთა Strobe შეყვანა/გამომავალი – P მხარე
MDDR_DQS_ECC_N	შიგნით	Dram ECC მონაცემთა Strobe შეყვანა/გამომავალი – N მხარე
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	შიგნით	DRAM ECC მონაცემთა შეყვანა/გამომავალი
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO სიგნალში
MDDR_DQS_TMATCH_ECC_OUT	გარეთ	ECC FIFO გამომავალი სიგნალი (მხოლოდ 32 ბიტიანი)

შენიშვნა: ზოგიერთი პორტისთვის პორტის სიგანე იცვლება PHY სიგანის არჩევის მიხედვით. აღნიშვნა „[a:0]/ [b:0]/[c:0]“ გამოიყენება ასეთი პორტების აღსანიშნავად, სადაც „[a:0]“ მიუთითებს პორტის სიგანეზე, როდესაც არჩეულია 32-ბიტიანი PHY სიგანე. , „[b:0]“ შეესაბამება 16-ბიტიან PHY სიგანეს და „[c:0]“ შეესაბამება 8-ბიტიან PHY სიგანეს.

Fabric Master AXI ავტობუსის ინტერფეისი
ცხრილი 3-2 • Fabric Master AXI Bus Interface

პორტის სახელი	მიმართულება	აღწერა
DDR_AXI_S_AWREADY	გარეთ	მისამართი დაწერე მზადაა
DDR_AXI_S_WREADY	გარეთ	მისამართი დაწერე მზადაა
DDR_AXI_S_BID[3:0]	გარეთ	პასუხის ID
DDR_AXI_S_BRESP[1:0]	გარეთ	დაწერეთ პასუხი
DDR_AXI_S_BVALID	გარეთ	დაწერეთ პასუხი ძალაში
DDR_AXI_S_ARREADY	გარეთ	მისამართის წაკითხვა მზადაა
DDR_AXI_S_RID[3:0]	გარეთ	წაიკითხეთ ID Tag
DDR_AXI_S_RRESP[1:0]	გარეთ	წაიკითხეთ პასუხი
DDR_AXI_S_RDATA[63:0]	გარეთ	წაიკითხეთ მონაცემები
DDR_AXI_S_RLAST	გარეთ	ბოლო წაკითხვა ეს სიგნალი მიუთითებს წაკითხვის ბოლო გადაცემაზე
DDR_AXI_S_RVALID	გარეთ	წაიკითხეთ მისამართი მოქმედებს
DDR_AXI_S_AWID[3:0]	IN	დაწერეთ მისამართი ID
DDR_AXI_S_AWADDR[31:0]	IN	მისამართი დაწერეთ
DDR_AXI_S_AWLEN[3:0]	IN	აფეთქების სიგრძე
DDR_AXI_S_AWSIZE[1:0]	IN	ადიდებული ზომა
DDR_AXI_S_AWBURST[1:0]	IN	ადიდებული ტიპი
DDR_AXI_S_AWLOCK[1:0]	IN	საკეტის ტიპი ეს სიგნალი იძლევა დამატებით ინფორმაციას გადაცემის ატომური მახასიათებლების შესახებ
DDR_AXI_S_AWVALID	IN	დაწერე მისამართი მოქმედებს
DDR_AXI_S_WID[3:0]	IN	ჩაწერეთ მონაცემთა ID tag
DDR_AXI_S_WDATA[63:0]	IN	ჩაწერეთ მონაცემები
DDR_AXI_S_WSTRB[7:0]	IN	დაწერეთ სტრობები
DDR_AXI_S_WLAST	IN	ბოლოს დაწერე
DDR_AXI_S_WVALID	IN	დაწერე მოქმედებს
DDR_AXI_S_BREADY	IN	დაწერე მზად
DDR_AXI_S_ARID[3:0]	IN	წაიკითხეთ მისამართი ID
DDR_AXI_S_ARADDR[31:0]	IN	წაიკითხეთ მისამართი
DDR_AXI_S_ARLEN[3:0]	IN	აფეთქების სიგრძე
DDR_AXI_S_ARSIZE[1:0]	IN	ადიდებული ზომა
DDR_AXI_S_ARBURST[1:0]	IN	ადიდებული ტიპი
DDR_AXI_S_ARLOCK[1:0]	IN	საკეტის ტიპი
DDR_AXI_S_ARVALID	IN	წაიკითხეთ მისამართი მოქმედებს
DDR_AXI_S_RREADY	IN	მისამართის წაკითხვა მზადაა

ცხრილი 3-2 • Fabric Master AXI Bus Interface (გაგრძელება)

პორტის სახელი	მიმართულება	აღწერა
DDR_AXI_S_CORE_RESET_N	IN	MDDR გლობალური გადატვირთვა
DDR_AXI_S_RMW	IN	მიუთითებს, მოქმედებს თუ არა 64 ბიტიანი ზოლის ყველა ბაიტი AXI გადაცემის ყველა დარტყმისთვის. 0: მიუთითებს, რომ ყველა ბაიტი ყველა დარტყმაში ძალაშია და კონტროლერმა ნაგულისხმევად უნდა დაწეროს ბრძანებები 1: მიუთითებს, რომ ზოგიერთი ბაიტი არასწორია და კონტროლერმა ნაგულისხმევად უნდა დააყენოს RMW ბრძანებები ეს კლასიფიცირებულია, როგორც AXI ჩაწერის მისამართების არხის გვერდითი სიგნალი და მოქმედებს AWVALID სიგნალთან. გამოიყენება მხოლოდ მაშინ, როდესაც ECC ჩართულია.

Fabric Master AHB0 ავტობუსის ინტერფეისი
ცხრილი 3-3 • Fabric Master AHB0 ავტობუსის ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
DDR_AHB0_SHREADYOUT	გარეთ	AHBL slave მზად არის – როდესაც ჩასაწერად მაღალი მაჩვენებელი მიუთითებს, რომ MDDR მზად არის მიიღოს მონაცემები და როდესაც მაღალი წაკითხვისთვის მიუთითებს, რომ მონაცემები მოქმედებს
DDR_AHB0_SHRESP	გარეთ	AHBL პასუხის სტატუსი – როდესაც ტრანზაქციის ბოლოს მაღლა იწევს, მიუთითებს, რომ ტრანზაქცია დასრულებულია შეცდომებით. ტრანზაქციის დასასრულს დაბალზე დაყენებისას მიუთითებს, რომ ტრანზაქცია წარმატებით დასრულდა.
DDR_AHB0_SHRDATA[31:0]	გარეთ	AHBL წაკითხული მონაცემები – წაიკითხეთ მონაცემები MDDR სლავიდან ქსოვილის ოსტატისთვის
DDR_AHB0_SHSEL	IN	AHBL slave არჩევა – როდესაც დამტკიცებულია, MDDR არის ამჟამად არჩეული AHBL მონა ქსოვილის AHB ავტობუსზე
DDR_AHB0_SHADDR[31:0]	IN	AHBL მისამართი – ბაიტის მისამართი AHBL ინტერფეისზე
DDR_AHB0_SHBURST[2:0]	IN	AHBL ადიდებული სიგრძე
DDR_AHB0_SHSIZE[1:0]	IN	AHBL გადაცემის ზომა - მიუთითებს მიმდინარე გადარიცხვის ზომაზე (მხოლოდ 8/16/32 ბაიტი ტრანზაქციები)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL გადარიცხვის ტიპი – მიუთითებს მიმდინარე ტრანზაქციის გადაცემის ტიპზე
DDR_AHB0_SHMASTLOCK	IN	AHBL დაბლოკვა - როდესაც დამტკიცებულია, მიმდინარე გადარიცხვა ჩაკეტილი ტრანზაქციის ნაწილია
DDR_AHB0_SHWRITE	IN	AHBL ჩაწერა – როდესაც მაღალი მიუთითებს, რომ მიმდინარე ტრანზაქცია არის ჩაწერა. როდესაც დაბალი მიუთითებს, რომ მიმდინარე ტრანზაქცია წაკითხულია
DDR_AHB0_S_HREADY	IN	AHBL მზად არის – როდესაც მაღალია, მიუთითებს, რომ MDDR მზად არის მიიღოს ახალი ტრანზაქცია
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL ჩაწერის მონაცემები – ჩაწერეთ მონაცემები ქსოვილის მასტერიდან MDDR-ში

Fabric Master AHB1 ავტობუსის ინტერფეისი
ცხრილი 3-4 • Fabric Master AHB1 ავტობუსის ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
DDR_AHB1_SHREADYOUT	გარეთ	AHBL slave მზად არის – როდესაც ჩასაწერად მაღალი მაჩვენებელი მიუთითებს, რომ MDDR მზად არის მიიღოს მონაცემები და როდესაც მაღალი წაკითხვისთვის მიუთითებს, რომ მონაცემები მოქმედებს
DDR_AHB1_SHRESP	გარეთ	AHBL პასუხის სტატუსი – როდესაც ტრანზაქციის ბოლოს მაღლა იწევს, მიუთითებს, რომ ტრანზაქცია დასრულებულია შეცდომებით. ტრანზაქციის დასასრულს დაბალზე დაყენებისას მიუთითებს, რომ ტრანზაქცია წარმატებით დასრულდა.
DDR_AHB1_SHRDATA[31:0]	გარეთ	AHBL წაკითხული მონაცემები – წაიკითხეთ მონაცემები MDDR სლავიდან ქსოვილის ოსტატისთვის
DDR_AHB1_SHSEL	IN	AHBL slave არჩევა – როდესაც დამტკიცებულია, MDDR არის ამჟამად არჩეული AHBL მონა ქსოვილის AHB ავტობუსზე
DDR_AHB1_SHADDR[31:0]	IN	AHBL მისამართი – ბაიტის მისამართი AHBL ინტერფეისზე
DDR_AHB1_SHBURST[2:0]	IN	AHBL ადიდებული სიგრძე
DDR_AHB1_SHSIZE[1:0]	IN	AHBL გადაცემის ზომა - მიუთითებს მიმდინარე გადარიცხვის ზომაზე (მხოლოდ 8/16/32 ბაიტი ტრანზაქციები)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL გადარიცხვის ტიპი – მიუთითებს მიმდინარე ტრანზაქციის გადაცემის ტიპზე
DDR_AHB1_SHMASTLOCK	IN	AHBL დაბლოკვა - როდესაც დამტკიცებულია, მიმდინარე გადარიცხვა ჩაკეტილი ტრანზაქციის ნაწილია
DDR_AHB1_SHWRITE	IN	AHBL ჩაწერა – როდესაც მაღალი მიუთითებს, რომ მიმდინარე ტრანზაქცია არის ჩაწერა. როდესაც დაბალი მიუთითებს, რომ მიმდინარე ტრანზაქცია წაკითხულია.
DDR_AHB1_SHREADY	IN	AHBL მზად არის – როდესაც მაღალია, მიუთითებს, რომ MDDR მზად არის მიიღოს ახალი ტრანზაქცია
DDR_AHB1_SHWDATA[31:0]	IN	AHBL ჩაწერის მონაცემები – ჩაწერეთ მონაცემები ქსოვილის მასტერიდან MDDR-ში

რბილი მეხსიერების კონტროლერის რეჟიმი AXI ავტობუსის ინტერფეისი
ცხრილი 3-5 • Soft Memory Controller Mode AXI Bus Interface

პორტის სახელი	მიმართულება	აღწერა
SMC_AXI_M_WLAST	გარეთ	ბოლოს დაწერე
SMC_AXI_M_WVALID	გარეთ	დაწერე მოქმედებს
SMC_AXI_M_AWLEN[3:0]	გარეთ	აფეთქების სიგრძე
SMC_AXI_M_AWBURST[1:0]	გარეთ	ადიდებული ტიპი
SMC_AXI_M_BREADY	გარეთ	პასუხი მზადაა
SMC_AXI_M_AWVALID	გარეთ	დაწერეთ მისამართი ძალაშია
SMC_AXI_M_AWID[3:0]	გარეთ	დაწერეთ მისამართი ID
SMC_AXI_M_WDATA[63:0]	გარეთ	ჩაწერეთ მონაცემები
SMC_AXI_M_ARVALID	გარეთ	წაიკითხეთ მისამართი მოქმედებს
SMC_AXI_M_WID[3:0]	გარეთ	ჩაწერეთ მონაცემთა ID tag
SMC_AXI_M_WSTRB[7:0]	გარეთ	დაწერეთ სტრობები
SMC_AXI_M_ARID[3:0]	გარეთ	წაიკითხეთ მისამართი ID
SMC_AXI_M_ARADDR[31:0]	გარეთ	წაიკითხეთ მისამართი
SMC_AXI_M_ARLEN[3:0]	გარეთ	აფეთქების სიგრძე
SMC_AXI_M_ARSIZE[1:0]	გარეთ	ადიდებული ზომა
SMC_AXI_M_ARBURST[1:0]	გარეთ	ადიდებული ტიპი
SMC_AXI_M_AWADDR[31:0]	გარეთ	დაწერეთ მისამართი
SMC_AXI_M_RREADY	გარეთ	მისამართის წაკითხვა მზადაა
SMC_AXI_M_AWSIZE[1:0]	გარეთ	ადიდებული ზომა
SMC_AXI_M_AWLOCK[1:0]	გარეთ	საკეტის ტიპი ეს სიგნალი იძლევა დამატებით ინფორმაციას გადაცემის ატომური მახასიათებლების შესახებ
SMC_AXI_M_ARLOCK[1:0]	გარეთ	საკეტის ტიპი
SMC_AXI_M_BID[3:0]	IN	პასუხის ID
SMC_AXI_M_RID[3:0]	IN	წაიკითხეთ ID Tag
SMC_AXI_M_RRESP[1:0]	IN	წაიკითხეთ პასუხი
SMC_AXI_M_BRESP[1:0]	IN	დაწერეთ პასუხი
SMC_AXI_M_AWREADY	IN	მისამართი დაწერე მზადაა
SMC_AXI_M_RDATA[63:0]	IN	წაიკითხეთ მონაცემები
SMC_AXI_M_WREADY	IN	დაწერე მზად
SMC_AXI_M_BVALID	IN	დაწერეთ პასუხი ძალაში
SMC_AXI_M_ARREADY	IN	მისამართის წაკითხვა მზადაა
SMC_AXI_M_RLAST	IN	ბოლო წაკითხვა ეს სიგნალი მიუთითებს წაკითხვის ბოლო გადაცემაზე
SMC_AXI_M_RVALID	IN	წაიკითხეთ ძალაში

რბილი მეხსიერების კონტროლერის რეჟიმი AHB0 ავტობუსის ინტერფეისი
ცხრილი 3-6 • რბილი მეხსიერების კონტროლერის რეჟიმი AHB0 ავტობუსის ინტერფეისი

პორტის სახელი	მიმართულება	აღწერა
SMC_AHB_M_HBURST[1:0]	გარეთ	AHBL ადიდებული სიგრძე
SMC_AHB_M_HTRANS[1:0]	გარეთ	AHBL გადარიცხვის ტიპი – მიუთითებს მიმდინარე ტრანზაქციის გადაცემის ტიპზე.
SMC_AHB_M_HMASTLOCK	გარეთ	AHBL დაბლოკვა - როდესაც დამტკიცებულია, მიმდინარე გადარიცხვა ჩაკეტილი ტრანზაქციის ნაწილია
SMC_AHB_M_HWRITE	გარეთ	AHBL ჩაწერა - როდესაც მაღალი მიუთითებს, რომ მიმდინარე ტრანზაქცია არის ჩაწერა. როდესაც დაბალი მიუთითებს, რომ მიმდინარე ტრანზაქცია წაკითხულია
SMC_AHB_M_HSIZE[1:0]	გარეთ	AHBL გადაცემის ზომა - მიუთითებს მიმდინარე გადარიცხვის ზომაზე (მხოლოდ 8/16/32 ბაიტი ტრანზაქციები)
SMC_AHB_M_HWDATA[31:0]	გარეთ	AHBL ჩაწერის მონაცემები – ჩაწერეთ მონაცემები MSS მასტერიდან ქსოვილის Soft Memory Controller-ზე
SMC_AHB_M_HADDR[31:0]	გარეთ	AHBL მისამართი – ბაიტის მისამართი AHBL ინტერფეისზე
SMC_AHB_M_HRESP	IN	AHBL პასუხის სტატუსი – როდესაც ტრანზაქციის ბოლოს მაღლა იწევს, მიუთითებს, რომ ტრანზაქცია დასრულებულია შეცდომებით. ტრანზაქციის დასასრულს დაბალზე დაყენებისას მიუთითებს, რომ ტრანზაქცია წარმატებით დასრულდა
SMC_AHB_M_HRDATA[31:0]	IN	AHBL წაკითხული მონაცემები – წაიკითხეთ მონაცემები ქსოვილის რბილი მეხსიერების კონტროლერიდან MSS მასტერზე
SMC_AHB_M_HREADY	IN	AHBL მზად – მაღალი მიუთითებს, რომ AHBL ავტობუსი მზად არის მიიღოს ახალი ტრანზაქცია

პროდუქტის მხარდაჭერა

Microsemi SoC Products Group მხარს უჭერს თავის პროდუქტებს სხვადასხვა დამხმარე სერვისებით, მათ შორის მომხმარებელთა სერვისით, მომხმარებელთა ტექნიკური დახმარების ცენტრით, webსაიტი, ელექტრონული ფოსტა და გაყიდვების ოფისები მთელს მსოფლიოში. ეს დანართი შეიცავს ინფორმაციას Microsemi SoC Products Group-თან დაკავშირების და ამ მხარდაჭერის სერვისების გამოყენების შესახებ.
მომხმარებელთა მომსახურება
დაუკავშირდით მომხმარებელთა მომსახურებას პროდუქტის არატექნიკური მხარდაჭერისთვის, როგორიცაა პროდუქტის ფასები, პროდუქტის განახლება, განახლებული ინფორმაცია, შეკვეთის სტატუსი და ავტორიზაცია.
ჩრდილოეთ ამერიკიდან დარეკეთ 800.262.1060
დანარჩენი მსოფლიოდან დარეკეთ 650.318.4460
ფაქსი, მსოფლიოს ნებისმიერი ადგილიდან, 650.318.8044
მომხმარებელთა ტექნიკური დახმარების ცენტრი
Microsemi SoC Products Group დაკომპლექტებულია მომხმარებელთა ტექნიკური მხარდაჭერის ცენტრთან მაღალკვალიფიციური ინჟინრებით, რომლებიც დაგეხმარებათ უპასუხონ თქვენს აპარატურულ, პროგრამულ უზრუნველყოფას და დიზაინის კითხვებს Microsemi SoC პროდუქტების შესახებ. მომხმარებელთა ტექნიკური მხარდაჭერის ცენტრი დიდ დროს ხარჯავს განაცხადის შენიშვნების, საერთო დიზაინის ციკლის კითხვებზე პასუხების, ცნობილი საკითხების დოკუმენტაციისა და სხვადასხვა ხშირად დასმული კითხვების შესაქმნელად. ასე რომ, სანამ დაგვიკავშირდებით, გთხოვთ ეწვიოთ ჩვენს ონლაინ რესურსებს. დიდი ალბათობით, ჩვენ უკვე გავეცი პასუხი თქვენს შეკითხვებს.
ტექნიკური მხარდაჭერა
Microsemi SoC პროდუქტების მხარდაჭერისთვის ეწვიეთ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webსაიტი
შეგიძლიათ დაათვალიეროთ სხვადასხვა ტექნიკური და არატექნიკური ინფორმაცია Microsemi SoC Products Group-ის მთავარ გვერდზე, მისამართზე www.microsemi.com/soc.
დაუკავშირდით მომხმარებელთა ტექნიკური დახმარების ცენტრს
მაღალკვალიფიციური ინჟინრები აკომპლექტებენ ტექნიკური დახმარების ცენტრს. ტექნიკური დახმარების ცენტრს შეგიძლიათ დაუკავშირდეთ ელექტრონული ფოსტით ან Microsemi SoC პროდუქტების ჯგუფის მეშვეობით webსაიტი.
ელფოსტა
თქვენ შეგიძლიათ დაუკავშირდეთ თქვენს ტექნიკურ კითხვებს ჩვენს ელ. ფოსტის მისამართზე და მიიღოთ პასუხები ელექტრონული ფოსტით, ფაქსით ან ტელეფონით. ასევე, თუ თქვენ გაქვთ დიზაინის პრობლემები, შეგიძლიათ თქვენი დიზაინის ელექტრონული ფოსტით fileდახმარების მისაღებად. ჩვენ მუდმივად ვაკვირდებით ელექტრონული ფოსტის ანგარიშს მთელი დღის განმავლობაში. თქვენი მოთხოვნის ჩვენთან გაგზავნისას, გთხოვთ, აუცილებლად მიუთითოთ თქვენი სრული სახელი, კომპანიის სახელი და თქვენი საკონტაქტო ინფორმაცია თქვენი მოთხოვნის ეფექტური დამუშავებისთვის.
ტექნიკური მხარდაჭერის ელექტრონული ფოსტის მისამართი არის soc_tech@microsemi.com.
ჩემი საქმეები
Microsemi SoC Products Group-ის მომხმარებლებს შეუძლიათ წარადგინონ და თვალყური ადევნონ ტექნიკურ შემთხვევებს ონლაინ My Cases-ზე გადასვლით.
აშშ-ს გარეთ
კლიენტებს, რომლებსაც დახმარება ესაჭიროებათ აშშ-ის დროის ზონების გარეთ, შეუძლიათ დაუკავშირდნენ ტექნიკურ მხარდაჭერას ელექტრონული ფოსტით (soc_tech@microsemi.com) ან დაუკავშირდით ადგილობრივ გაყიდვების ოფისს.
ეწვიეთ ჩვენს შესახებ გაყიდვების ოფისის განცხადებებისა და კორპორატიული კონტაქტებისთვის.
გაყიდვების ოფისების ჩამონათვალი შეგიძლიათ იხილოთ აქ www.microsemi.com/soc/company/contact/default.aspx.
ITAR ტექნიკური მხარდაჭერა
ტექნიკური მხარდაჭერისთვის RH და RT FPGA-ებზე, რომლებიც რეგულირდება იარაღის საერთაშორისო მოძრაობის წესებით (ITAR), დაგვიკავშირდით soc_tech_itar@microsemi.com. ალტერნატიულად, ჩემს საქმეებში აირჩიეთ დიახ ITAR-ის ჩამოსაშლელ სიაში. ITAR-ით რეგულირებული Microsemi FPGA-ების სრული სიისთვის ეწვიეთ ITAR-ს web გვერდი.

მიკროსემიის შესახებ
Microsemi Corporation (Nasdaq: MSCC) გთავაზობთ ნახევარგამტარული და სისტემური გადაწყვეტილებების ყოვლისმომცველ პორტფელს კომუნიკაციების, თავდაცვისა და უსაფრთხოების, საჰაერო კოსმოსური და სამრეწველო ბაზრებისთვის. პროდუქტებში შედის მაღალი ხარისხის და რადიაციით გამაგრებული ანალოგური შერეული სიგნალის ინტეგრირებული სქემები, FPGA, SoC და ASIC; ენერგიის მართვის პროდუქტები; დროისა და სინქრონიზაციის მოწყობილობები და ზუსტი დროის გადაწყვეტილებები, დროის მსოფლიო სტანდარტების დაწესება; ხმის დამუშავების მოწყობილობები; RF გადაწყვეტილებები; დისკრეტული კომპონენტები; Enterprise Storage and საკომუნიკაციო გადაწყვეტილებები, უსაფრთხოების ტექნოლოგიები და მასშტაბირებადი ანტი-ტamper პროდუქტები; Ethernet გადაწყვეტილებები; Power-over-Ethernet ICs და midspans; ასევე მორგებული დიზაინის შესაძლებლობები და სერვისები. Microsemi-ის სათაო ოფისი მდებარეობს ალისო ვიეხოში, კალიფორნია და ჰყავს დაახლოებით 4,800 თანამშრომელი მთელს მსოფლიოში. შეიტყვეთ მეტი აქ www.microsemi.com.
Microsemi არ იძლევა გარანტიას, წარმომადგენლობას ან გარანტიას აქ მოცემულ ინფორმაციას ან მისი პროდუქტებისა და სერვისების შესაბამისობას რაიმე კონკრეტული მიზნისთვის, არც Microsemi იღებს რაიმე სახის პასუხისმგებლობას, რომელიც წარმოიქმნება ნებისმიერი პროდუქტის ან მიკროსქემის გამოყენების ან გამოყენების შედეგად. აქ გაყიდული პროდუქტები და Microsemi-ის მიერ გაყიდული ნებისმიერი სხვა პროდუქტი ექვემდებარება შეზღუდული ტესტირებას და არ უნდა იქნას გამოყენებული მისიის კრიტიკულ აღჭურვილობასთან ან აპლიკაციებთან ერთად. ნებისმიერი შესრულების სპეციფიკაცია ითვლება საიმედოდ, მაგრამ არ არის დამოწმებული და მყიდველმა უნდა ჩაატაროს და დაასრულოს პროდუქციის ყველა შესრულების და სხვა ტესტირება, ცალკე და ერთად, ან დაინსტალირებული ნებისმიერ საბოლოო პროდუქტში. მყიდველი არ უნდა დაეყრდნოს Microsemi-ის მიერ მოწოდებულ მონაცემებს და შესრულების სპეციფიკაციებს ან პარამეტრებს. მყიდველის პასუხისმგებლობაა დამოუკიდებლად განსაზღვროს ნებისმიერი პროდუქტის ვარგისიანობა და შეამოწმოს და შეამოწმოს იგი. Microsemi-ის მიერ მოცემული ინფორმაცია მოცემულია „როგორც არის, სად არის“ და ყველა ხარვეზით, და ამგვარ ინფორმაციასთან დაკავშირებული მთელი რისკი მთლიანად მყიდველს ეკუთვნის. Microsemi არ ანიჭებს ცალსახად ან ირიბად, არცერთ მხარეს პატენტის უფლებას, ლიცენზიას ან სხვა IP უფლებას, იქნება ეს თავად ამ ინფორმაციასთან დაკავშირებით, ან რაიმე აღწერილ ინფორმაციას. ამ დოკუმენტში მოცემული ინფორმაცია ეკუთვნის Microsemi-ს და Microsemi იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ნებისმიერი ცვლილება ამ დოკუმენტის ინფორმაციაში ან ნებისმიერ პროდუქტსა და სერვისში ნებისმიერ დროს გაფრთხილების გარეშე.

Microsemi კორპორატიული სათაო ოფისი
One Enterprise, Aliso Viejo,
CA 92656 აშშ
აშშ-ში: +1 800-713-4113
აშშ-ს გარეთ: +1 949-380-6100
გაყიდვები: +1 949-380-6136
ფაქსი: +1 949-215-4996
ელფოსტა: sales.support@microsemi.com

©2016 Microsemi Corporation. Ყველა უფლება დაცულია. Microsemi და Microsemi ლოგო არის Microsemi Corporation-ის სავაჭრო ნიშნები. ყველა სხვა სავაჭრო ნიშანი და მომსახურების ნიშანი მათი შესაბამისი მფლობელების საკუთრებაა.

5-02-00377-5/11.16

დოკუმენტები / რესურსები

Microsemi SmartFusion2 MSS DDR კონტროლერის კონფიგურაცია [pdf] მომხმარებლის სახელმძღვანელო SmartFusion2 MSS DDR კონტროლერის კონფიგურაცია, SmartFusion2 MSS, DDR კონტროლერის კონფიგურაცია, კონტროლერის კონფიგურაცია

ცნობები

• მომხმარებლის სახელმძღვანელო