माइक्रोसेमी SmartFusion2 एमएसएस डीडीआर नियंत्रक विन्यास उपयोगकर्ता गाइड

स्मार्टफ्यूजन2 एमएसएस
डीडीआर नियंत्रक विन्यास
लिबरो SoC v11.6 और बाद में

अंतर्वस्तु छिपाना

1 परिचय

2 एमडीडीआर विन्यासक

3 MDDR नियंत्रक कॉन्फ़िगरेशन

परिचय

स्मार्टफ्यूजन2 MSS में एक एम्बेडेड DDR कंट्रोलर है। यह DDR कंट्रोलर ऑफ-चिप DDR मेमोरी को नियंत्रित करने के लिए है। MDDR कंट्रोलर को MSS के साथ-साथ FPGA फैब्रिक से भी एक्सेस किया जा सकता है। इसके अलावा, DDR कंट्रोलर को बायपास भी किया जा सकता है, जो FPGA फैब्रिक (सॉफ्ट कंट्रोलर मोड (SMC)) को एक अतिरिक्त इंटरफ़ेस प्रदान करता है।
MSS DDR नियंत्रक को पूर्णतः कॉन्फ़िगर करने के लिए, आपको यह करना होगा:

MDDR कॉन्फिगरेटर का उपयोग करके डेटापथ का चयन करें।

DDR नियंत्रक रजिस्टरों के लिए रजिस्टर मान सेट करें।
MSS CCC कॉन्फ़िगरेटर का उपयोग करके DDR मेमोरी क्लॉक आवृत्तियों और FPGA फैब्रिक से MDDR क्लॉक अनुपात (यदि आवश्यक हो) का चयन करें।

पेरिफेरल इनिशियलाइज़ेशन समाधान द्वारा परिभाषित अनुसार कंट्रोलर के APB कॉन्फ़िगरेशन इंटरफ़ेस को कनेक्ट करें। सिस्टम बिल्डर द्वारा निर्मित MDDR इनिशियलाइज़ेशन सर्किटरी के लिए, पृष्ठ 13 और चित्र 2-7 पर “MSS DDR कॉन्फ़िगरेशन पथ” देखें।
आप स्टैंडअलोन (सिस्टम बिल्डर द्वारा नहीं) पेरिफेरल इनिशियलाइज़ेशन का उपयोग करके अपना खुद का इनिशियलाइज़ेशन सर्किटरी भी बना सकते हैं। SmartFusion2 स्टैंडअलोन पेरिफेरल इनिशियलाइज़ेशन उपयोगकर्ता गाइड देखें।

एमडीडीआर विन्यासक

MDDR कॉन्फ़िगरेटर का उपयोग MSS DDR नियंत्रक के लिए समग्र डेटापथ और बाह्य DDR मेमोरी पैरामीटर्स को कॉन्फ़िगर करने के लिए किया जाता है।

सामान्य टैब आपकी मेमोरी और फ़ैब्रिक इंटरफ़ेस सेटिंग्स सेट करता है (चित्र 1-1)।
मेमोरी सेटिंग्स
DDR मेमोरी सेटलमेंट समय दर्ज करें। यह वह समय है जो DDR मेमोरी को आरंभ करने के लिए चाहिए। डिफ़ॉल्ट मान 200 us है। दर्ज करने के लिए सही मान के लिए अपनी DDR मेमोरी डेटा शीट देखें।
MDDR में अपने मेमोरी विकल्पों को कॉन्फ़िगर करने के लिए मेमोरी सेटिंग्स का उपयोग करें।

मेमोरी प्रकार – LPDDR, DDR2, या DDR3
डेटा चौड़ाई – 32-बिट, 16-बिट या 8-बिट

SECDED सक्षम ECC – चालू या बंद
मध्यस्थता योजना – प्रकार-0, प्रकार -1, प्रकार-2, प्रकार-3

सर्वोच्च प्राथमिकता आईडी – मान्य मान 0 से 15 तक हैं
पता चौड़ाई (बिट्स) - आपके द्वारा उपयोग की जाने वाली LPDDR/DDR2/DDR3 मेमोरी के लिए पंक्ति, बैंक और कॉलम पता बिट्स की संख्या के लिए अपनी DDR मेमोरी डेटा शीट देखें। LPDDR/DDR2/DDR3 मेमोरी की डेटा शीट के अनुसार पंक्तियों/बैंकों/स्तंभों के लिए सही मान चुनने के लिए पुल-डाउन मेनू का चयन करें।

टिप्पणी: पुल-डाउन सूची में संख्या पता बिट्स की संख्या को संदर्भित करती है, पंक्तियों/बैंकों/स्तंभों की पूर्ण संख्या को नहीं। उदाहरण के लिएampउदाहरण के लिए, यदि आपकी DDR मेमोरी में 4 बैंक हैं, तो बैंकों के लिए 2 (2 ²=4) चुनें। यदि आपकी DDR मेमोरी में 8 बैंक हैं, तो बैंकों के लिए 3 (2³ =8) चुनें।

कपड़ा इंटरफ़ेस सेटिंग्स
डिफ़ॉल्ट रूप से, हार्ड कॉर्टेक्स-M3 प्रोसेसर को DDR कंट्रोलर तक पहुँचने के लिए सेट किया जाता है। आप फ़ैब्रिक इंटरफ़ेस सेटिंग चेकबॉक्स को सक्षम करके फ़ैब्रिक मास्टर को DDR कंट्रोलर तक पहुँचने की अनुमति भी दे सकते हैं। इस मामले में, आप निम्न विकल्पों में से कोई एक चुन सकते हैं:

AXI इंटरफ़ेस का उपयोग करें - फ़ैब्रिक मास्टर 64-बिट AXI इंटरफ़ेस के माध्यम से DDR नियंत्रक तक पहुँचता है।
एकल AHBLite इंटरफ़ेस का उपयोग करें - फ़ैब्रिक मास्टर एकल 32-बिट AHB इंटरफ़ेस के माध्यम से DDR नियंत्रक तक पहुँचता है।

दो AHBLite इंटरफेस का उपयोग करें - दो फैब्रिक मास्टर्स दो 32-बिट AHB इंटरफेस का उपयोग करके DDR नियंत्रक तक पहुंचते हैं।
विन्यास view (चित्र 1-1) आपके फ़ैब्रिक इंटरफ़ेस चयन के अनुसार अपडेट होता है।

I/O ड्राइव क्षमता (केवल DDR2 और DDR3)
अपने DDR I/O के लिए निम्नलिखित ड्राइव क्षमताओं में से एक का चयन करें:

हाफ ड्राइव स्ट्रेंथ
फुल ड्राइव स्ट्रेंथ

लिबरो एसओसी आपके डीडीआर मेमोरी प्रकार और आई/ओ ड्राइव स्ट्रेंथ (जैसा कि तालिका 1-1 में दिखाया गया है) के आधार पर आपके एमडीडीआर सिस्टम के लिए डीडीआर आई/ओ मानक सेट करता है।
तालिका 1-1 • I/O ड्राइव की शक्ति और DDR मेमोरी का प्रकार

डीडीआर मेमोरी प्रकार	आधा शक्ति ड्राइव	पूर्ण शक्ति ड्राइव
डीडीआर3	एसएसटीएल15आई	एसएसटीएल15II
डीडीआर2	एसएसटीएल18आई	एसएसटीएल18II
एलपीडीडीआर	एलपीडीआरआई	एलपीडीआरआई

IO मानक (केवल LPDDR)
निम्नलिखित विकल्पों में से एक का चयन करें:

LVCMOS 18V IO मानक के लिए LVCMOS1.8 (न्यूनतम शक्ति)। विशिष्ट LPDDR1 अनुप्रयोगों में उपयोग किया जाता है।
LPDDRI नोट: इस मानक को चुनने से पहले, सुनिश्चित करें कि आपका बोर्ड इस मानक का समर्थन करता है। M2S-EVAL-KIT या SF2-STARTER-KIT बोर्ड को लक्षित करते समय आपको इस विकल्प का उपयोग करना चाहिए। LPDDRI IO मानकों के लिए आवश्यक है कि बोर्ड पर IMP_CALIB प्रतिरोधक स्थापित हो।

IO अंशांकन (केवल LPDDR)
LVCMOS18 IO मानक का उपयोग करते समय निम्नलिखित विकल्पों में से एक चुनें:

बंद (विशिष्ट)

कैलिब्रेशन चालू और बंद वैकल्पिक रूप से IO कैलिब्रेशन ब्लॉक के उपयोग को नियंत्रित करता है जो IO ड्राइवरों को बाहरी प्रतिरोधक के लिए कैलिब्रेट करता है। बंद होने पर, डिवाइस एक प्रीसेट IO ड्राइवर समायोजन का उपयोग करता है।
चालू होने पर, इसके लिए PCB पर 150-ओम IMP_CALIB प्रतिरोधक स्थापित करना आवश्यक होता है।
इसका उपयोग IO को PCB विशेषताओं के अनुसार कैलिब्रेट करने के लिए किया जाता है। हालाँकि, जब इसे ON पर सेट किया जाता है, तो एक प्रतिरोधक स्थापित करने की आवश्यकता होती है या मेमोरी कंट्रोलर आरंभ नहीं होगा।
अधिक जानकारी के लिए, AC393-SmartFusion2 और IGLOO2 बोर्ड डिज़ाइन दिशानिर्देश आवेदन देखें
टिप्पणी और स्मार्टफ्यूजन2 SoC FPGA हाई स्पीड DDR इंटरफेस उपयोगकर्ता गाइड।

MDDR नियंत्रक कॉन्फ़िगरेशन

जब आप बाहरी DDR मेमोरी तक पहुँचने के लिए MSS DDR नियंत्रक का उपयोग करते हैं, तो DDR नियंत्रक को रनटाइम पर कॉन्फ़िगर किया जाना चाहिए। यह समर्पित DDR नियंत्रक कॉन्फ़िगरेशन रजिस्टरों में कॉन्फ़िगरेशन डेटा लिखकर किया जाता है। यह कॉन्फ़िगरेशन डेटा बाहरी DDR मेमोरी और आपके एप्लिकेशन की विशेषताओं पर निर्भर करता है। यह अनुभाग बताता है कि MSS DDR नियंत्रक कॉन्फ़िगरेटर में इन कॉन्फ़िगरेशन मापदंडों को कैसे दर्ज किया जाए और कॉन्फ़िगरेशन डेटा को समग्र परिधीय आरंभीकरण समाधान के हिस्से के रूप में कैसे प्रबंधित किया जाए।

एमएसएस डीडीआर नियंत्रण रजिस्टर
MSS DDR नियंत्रक में रजिस्टरों का एक सेट होता है जिसे रनटाइम पर कॉन्फ़िगर करने की आवश्यकता होती है। इन रजिस्टरों के लिए कॉन्फ़िगरेशन मान विभिन्न मापदंडों को दर्शाते हैं, जैसे कि DDR मोड, PHY चौड़ाई, बर्स्ट मोड और ECC। DDR नियंत्रक कॉन्फ़िगरेशन रजिस्टरों के बारे में पूरी जानकारी के लिए, SmartFusion2 SoC FPGA हाई स्पीड DDR इंटरफ़ेस उपयोगकर्ता गाइड देखें।
MDDR रजिस्टर कॉन्फ़िगरेशन
अपने DDR मेमोरी और एप्लिकेशन से संबंधित पैरामीटर दर्ज करने के लिए मेमोरी इनिशियलाइज़ेशन (चित्र 2-1, चित्र 2-2, और चित्र 2-3) और मेमोरी टाइमिंग (चित्र 2-4) टैब का उपयोग करें। इन टैब में आपके द्वारा दर्ज किए गए मान स्वचालित रूप से उचित रजिस्टर मानों में अनुवादित हो जाते हैं। जब आप किसी विशिष्ट पैरामीटर पर क्लिक करते हैं, तो उसके संबंधित रजिस्टर का वर्णन रजिस्टर विवरण फलक (पृष्ठ 1 पर चित्र 1-4 में निचला भाग) में किया जाता है।
मेमोरी इनिशियलाइज़ेशन
मेमोरी इनिशियलाइज़ेशन टैब आपको उन तरीकों को कॉन्फ़िगर करने की अनुमति देता है, जिनसे आप अपनी LPDDR/DDR2/DDR3 मेमोरी को इनिशियलाइज़ करना चाहते हैं। मेमोरी इनिशियलाइज़ेशन टैब में उपलब्ध मेनू और विकल्प आपके द्वारा उपयोग की जाने वाली DDR मेमोरी (LPDDR/DDR2/DDR3) के प्रकार के अनुसार भिन्न होते हैं। जब आप विकल्प कॉन्फ़िगर करते हैं, तो अपनी DDR मेमोरी डेटा शीट देखें। जब आप कोई मान बदलते हैं या दर्ज करते हैं, तो रजिस्टर विवरण फलक आपको रजिस्टर नाम और रजिस्टर मान देता है, जिसे अपडेट किया जाता है। अमान्य मानों को चेतावनी के रूप में चिह्नित किया जाता है। चित्र 2-1, चित्र 2-2 और चित्र 2-3 क्रमशः LPDDR, DDR2 और DDR3 के लिए इनिशियलाइज़ेशन टैब दिखाते हैं।

टाइमिंग मोड - 1T या 2T टाइमिंग मोड चुनें। 1T (डिफ़ॉल्ट मोड) में, DDR कंट्रोलर हर क्लॉक साइकिल पर एक नया कमांड जारी कर सकता है। 2T टाइमिंग मोड में, DDR कंट्रोलर दो क्लॉक साइकिल के लिए एड्रेस और कमांड बस को वैध रखता है। इससे बस की दक्षता दो क्लॉक पर एक कमांड तक कम हो जाती है, लेकिन यह सेटअप और होल्ड समय की मात्रा को दोगुना कर देता है।
आंशिक-ऐरे स्व-ताज़ा (केवल LPDDR)। यह सुविधा LPDDR के लिए बिजली की बचत के लिए है।
स्व-रिफ्रेश के दौरान मेमोरी की मात्रा को रिफ्रेश करने के लिए नियंत्रक हेतु निम्न में से एक का चयन करें:
– पूर्ण सरणी: बैंक 0, 1,2, और 3
– अर्ध सरणी: बैंक 0 और 1
– तिमाही सरणी: बैंक 0
– एक-आठवाँ सरणी: बैंक 0 पंक्ति पता MSB = 0 के साथ
- एक-सोलहवीं सरणी: बैंक 0 जिसमें पंक्ति पता MSB और MSB-1 दोनों 0 के बराबर हैं।
अन्य सभी विकल्पों के लिए, विकल्पों को कॉन्फ़िगर करते समय अपनी DDR मेमोरी डेटा शीट देखें।

स्मृति समय
यह टैब आपको मेमोरी टाइमिंग पैरामीटर कॉन्फ़िगर करने की अनुमति देता है। मेमोरी टाइमिंग पैरामीटर कॉन्फ़िगर करते समय अपनी LPDDR/DDR2/DDR3 मेमोरी की डेटा शीट देखें।
जब आप कोई मान बदलते हैं या दर्ज करते हैं, तो रजिस्टर विवरण फलक आपको रजिस्टर नाम और रजिस्टर मान देता है जो अपडेट हो जाता है। अमान्य मानों को चेतावनी के रूप में चिह्नित किया जाता है।

डीडीआर कॉन्फ़िगरेशन आयात करना Files
मेमोरी इनिशियलाइज़ेशन और टाइमिंग टैब का उपयोग करके DDR मेमोरी पैरामीटर्स दर्ज करने के अलावा, आप DDR रजिस्टर मानों को किसी फ़ाइल से आयात कर सकते हैं। file. ऐसा करने के लिए, कॉन्फ़िगरेशन आयात करें बटन पर क्लिक करें और टेक्स्ट पर नेविगेट करें file डीडीआर रजिस्टर नाम और मूल्यों से युक्त। चित्र 2-5 आयात कॉन्फ़िगरेशन सिंटैक्स दिखाता है।

टिप्पणी: यदि आप GUI का उपयोग करके रजिस्टर मान दर्ज करने के बजाय उन्हें आयात करना चुनते हैं, तो आपको सभी आवश्यक रजिस्टर मान निर्दिष्ट करने होंगे। विवरण के लिए SmartFusion2 SoC FPGA हाई स्पीड DDR इंटरफ़ेस उपयोगकर्ता गाइड देखें।

डीडीआर कॉन्फ़िगरेशन निर्यात करना Files
आप वर्तमान रजिस्टर कॉन्फ़िगरेशन डेटा को टेक्स्ट में भी निर्यात कर सकते हैं file। यह file इसमें आपके द्वारा आयातित रजिस्टर मान (यदि कोई हो) के साथ-साथ आपके द्वारा इस संवाद में दर्ज किए गए GUI पैरामीटर से गणना किए गए रजिस्टर मान भी शामिल होंगे।
यदि आप DDR रजिस्टर कॉन्फ़िगरेशन में किए गए परिवर्तनों को पूर्ववत करना चाहते हैं, तो आप डिफ़ॉल्ट पुनर्स्थापित करके ऐसा कर सकते हैं। ध्यान दें कि यह सभी रजिस्टर कॉन्फ़िगरेशन डेटा को हटा देता है और आपको इस डेटा को फिर से आयात करना होगा या फिर से दर्ज करना होगा। डेटा को हार्डवेयर रीसेट मानों पर रीसेट किया जाता है।
जनरेट किया गया डेटा
कॉन्फ़िगरेशन जनरेट करने के लिए OK पर क्लिक करें। जनरल, मेमोरी टाइमिंग और मेमोरी इनिशियलाइज़ेशन टैब में आपके इनपुट के आधार पर, MDDR कॉन्फ़िगरेशनकर्ता सभी DDR कॉन्फ़िगरेशन रजिस्टरों के लिए मानों की गणना करता है और इन मानों को आपके फ़र्मवेयर प्रोजेक्ट और सिमुलेशन में निर्यात करता है। fileएस। निर्यात किया file सिंटैक्स चित्र 2-6 में दिखाया गया है।

फर्मवेयर

जब आप स्मार्टडिजाइन बनाते हैं, तो निम्न files में उत्पन्न होते हैं /फर्मवेयर/drivers_config/sys_config निर्देशिका। इन fileCMSIS फ़र्मवेयर कोर को ठीक से संकलित करने के लिए इन फ़ाइलों की आवश्यकता होती है और इनमें आपके वर्तमान डिज़ाइन के बारे में जानकारी होती है जिसमें परिधीय कॉन्फ़िगरेशन डेटा और MSS के लिए क्लॉक कॉन्फ़िगरेशन जानकारी शामिल होती है। इन्हें संपादित न करें fileइन्हें मैन्युअल रूप से बनाएँ क्योंकि हर बार जब आपका रूट डिज़ाइन पुनः बनाया जाता है तो इन्हें पुनः बनाया जाता है।

sys_config.c
sys_config.h

sys_config_mddr_define.h - MDDR कॉन्फ़िगरेशन डेटा।
Sys_config_fddr_define.h – FDDR कॉन्फ़िगरेशन डेटा.
sys_config_mss_clocks.h - MSS क्लॉक कॉन्फ़िगरेशन

सिमुलेशन
जब आप अपने MSS से संबद्ध SmartDesign उत्पन्न करते हैं, तो निम्न सिमुलेशन files में उत्पन्न होते हैं /सिमुलेशन निर्देशिका:

test.bfm - शीर्ष स्तर का BFM file जिसे स्मार्टफ्यूजन2 एमएसएस के कॉर्टेक्स-एम3 प्रोसेसर का उपयोग करने वाले किसी भी सिमुलेशन के दौरान सबसे पहले “निष्पादित” किया जाता है। यह उस क्रम में पेरिफेरल_इनिट.बीएफएम और यूजर.बीएफएम को निष्पादित करता है।
परिधीय_init.bfm - इसमें BFM प्रक्रिया शामिल है जो आपके द्वारा main() प्रक्रिया में प्रवेश करने से पहले Cortex-M3 पर चलाए गए CMSIS::SystemInit() फ़ंक्शन का अनुकरण करती है। यह अनिवार्य रूप से डिज़ाइन में उपयोग किए गए किसी भी परिधीय के लिए कॉन्फ़िगरेशन डेटा को सही परिधीय कॉन्फ़िगरेशन रजिस्टर में कॉपी करता है और फिर यह पुष्टि करने से पहले कि उपयोगकर्ता इन परिधीयों का उपयोग कर सकता है, सभी परिधीयों के तैयार होने की प्रतीक्षा करता है।

MDDR_init.bfm - इसमें BFM लेखन आदेश होते हैं जो आपके द्वारा दर्ज किए गए MSS DDR कॉन्फ़िगरेशन रजिस्टर डेटा (ऊपर दिए गए संपादन रजिस्टर संवाद का उपयोग करके) को DDR नियंत्रक रजिस्टरों में लिखने का अनुकरण करते हैं।
user.bfm – उपयोगकर्ता कमांड के लिए अभिप्रेत है। आप इसमें अपने खुद के BFM कमांड जोड़कर डेटापथ का अनुकरण कर सकते हैं file. इसमें कमांड करता है file peripheral_init.bfm पूरा होने के बाद "निष्पादित" किया जाएगा।

का उपयोग fileऊपर दिए गए निर्देशों के अनुसार, कॉन्फ़िगरेशन पथ स्वचालित रूप से सिम्युलेट हो जाता है। आपको केवल user.bfm को संपादित करने की आवश्यकता है file डेटापथ अनुकरण करने के लिए। Test.bfm,peripheral_init.bfm, या MDDR_init.bfm संपादित न करें fileएस इन के रूप में fileहर बार जब आपका रूट डिज़ाइन पुनः बनाया जाता है तो s पुनः बनाए जाते हैं।

MSS DDR कॉन्फ़िगरेशन पथ
परिधीय आरंभीकरण समाधान के लिए आवश्यक है कि MSS DDR कॉन्फ़िगरेशन रजिस्टर मान निर्दिष्ट करने के अलावा, आप MSS (FIC_2) में APB कॉन्फ़िगरेशन डेटा पथ कॉन्फ़िगर करें। SystemInit() फ़ंक्शन FIC_2 APB इंटरफ़ेस के माध्यम से MDDR कॉन्फ़िगरेशन रजिस्टर में डेटा लिखता है।
टिप्पणी: यदि आप सिस्टम बिल्डर का उपयोग कर रहे हैं तो कॉन्फ़िगरेशन पथ स्वचालित रूप से सेट और कनेक्ट हो जाता है।

FIC_2 इंटरफ़ेस को कॉन्फ़िगर करने के लिए:

MSS कॉन्फिगरेटर से FIC_2 कॉन्फिगरेटर डायलॉग (चित्र 2-7) खोलें।
Cortex-M3 विकल्प का उपयोग करके इनिशियलाइज़ पेरिफेरल्स का चयन करें।
सुनिश्चित करें कि एमएसएस डीडीआर की जांच की गई है, जैसा कि फैब्रिक डीडीआर/एसईआरडीईएस ब्लॉक हैं यदि आप उनका उपयोग कर रहे हैं।

अपनी सेटिंग सहेजने के लिए OK पर क्लिक करें। यह FIC_2 कॉन्फ़िगरेशन पोर्ट (क्लॉक, रीसेट और APB बस इंटरफ़ेस) को प्रदर्शित करेगा, जैसा कि चित्र 2-8 में दिखाया गया है।
एमएसएस उत्पन्न करें। FIC_2 पोर्ट (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK और FIC_2_APB_M_RESET_N) अब MSS इंटरफ़ेस पर सामने आ गए हैं और पेरिफेरल इनिशियलाइज़ेशन समाधान विनिर्देश के अनुसार CoreConfigP और CoreResetP से कनेक्ट किए जा सकते हैं।

CoreConfigP और CoreResetP कोर को कॉन्फ़िगर करने और कनेक्ट करने के बारे में पूरी जानकारी के लिए, पेरिफेरल इनिशियलाइज़ेशन उपयोगकर्ता गाइड देखें।

बंदरगाह विवरण

डीडीआर पीएचवाई इंटरफेस
टेबल 3-1 • डीडीआर पीएचवाई इंटरफेस

पोर्ट नाम	दिशा	विवरण
एमडीडीआर_सीएएस_एन	बाहर	घूंट CASN
एमडीडीआर_सीकेई	बाहर	घूंट सीकेई
एमडीडीआर_सीएलके	बाहर	घड़ी, पी पक्ष
एमडीडीआर_सीएलके_एन	बाहर	घड़ी, एन साइड
एमडीडीआर_सीएस_एन	बाहर	घूंट सीएसएन
एमडीडीआर_ओडीटी	बाहर	घूंट ओडीटी
एमडीडीआर_आरएएस_एन	बाहर	घूंट रसन
एमडीडीआर_रीसेट_एन	बाहर	DDR3 के लिए DRAM रीसेट। LPDDR और DDR2 इंटरफेस के लिए इस सिग्नल को अनदेखा करें। LPDDR और DDR2 इंटरफेस के लिए इसे अप्रयुक्त चिह्नित करें।
एमडीडीआर_WE_N	बाहर	नाटक वेन
एमडीडीआर_एडीडीआर [15:0]	बाहर	नाटक पता बिट्स
एमडीडीआर_बीए [2:0]	बाहर	नाटक बैंक का पता
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	बाहर में	ड्रामा डेटा मास्क
MDDR_DQS ([3:0]/[1:0]/[0])	बाहर में	ड्रामा डेटा स्ट्रोब इनपुट/आउटपुट - पी साइड
MDDR_DQS_N ([3:0]/[1:0]/[0])	बाहर में	ड्रामा डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
MDDR_DQ ([31:0]/[15:0]/[7:0])	बाहर में	घूंट डेटा इनपुट/आउटपुट
MDDR_DQS_TMATCH_0_IN	IN	सिग्नल में फीफो
MDDR_DQS_TMATCH_0_OUT	बाहर	फीफो आउट सिग्नल
MDDR_DQS_TMATCH_1_IN	IN	सिग्नल में फीफो (केवल 32-बिट)
MDDR_DQS_TMATCH_1_OUT	बाहर	FIFO आउट सिग्नल (केवल 32-बिट)
एमडीडीआर_डीएम_आरडीक्यूएस_ईसीसी	बाहर में	ड्रामा ईसीसी डेटा मास्क
MDDR_DQS_ECC	बाहर में	ड्रामा ईसीसी डेटा स्ट्रोब इनपुट/आउटपुट - पी साइड
MDDR_DQS_ECC_N	बाहर में	ड्रामा ईसीसी डेटा स्ट्रोब इनपुट/आउटपुट - एन साइड
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	बाहर में	घूंट ईसीसी डेटा इनपुट/आउटपुट
MDDR_DQS_TMATCH_ECC_IN	IN	सिग्नल में ईसीसी फीफो
MDDR_DQS_TMATCH_ECC_OUT	बाहर	ECC FIFO आउट सिग्नल (केवल 32-बिट)

टिप्पणी: PHY चौड़ाई के चयन के आधार पर कुछ पोर्ट के लिए पोर्ट की चौड़ाई बदल जाती है। नोटेशन "[ए: 0] / [बी: 0] / [सी: 0]" का उपयोग ऐसे बंदरगाहों को इंगित करने के लिए किया जाता है, जहां "[ए: 0]" पोर्ट चौड़ाई को संदर्भित करता है जब 32-बिट पीएचवाई चौड़ाई का चयन किया जाता है , "[b:0]" 16-बिट PHY चौड़ाई के अनुरूप है, और "[c:0]" 8-बिट PHY चौड़ाई के अनुरूप है।

फ़ैब्रिक मास्टर AXI बस इंटरफ़ेस
तालिका 3-2 • फ़ैब्रिक मास्टर AXI बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
DDR_AXI_S_AWREADY	बाहर	पता लिखें तैयार
DDR_AXI_S_WREADY	बाहर	पता लिखें तैयार
DDR_AXI_S_BID[3:0]	बाहर	प्रतिक्रिया आईडी
DDR_AXI_S_BRESP[1:0]	बाहर	प्रतिक्रिया लिखें
DDR_AXI_S_BVALID	बाहर	प्रतिक्रिया मान्य लिखें
DDR_AXI_S_ARREADY	बाहर	पढ़ें पता तैयार है
DDR_AXI_S_RID[3:0]	बाहर	आईडी पढ़ें Tag
DDR_AXI_S_RRESP[1:0]	बाहर	प्रतिक्रिया पढ़ें
DDR_AXI_S_RDATA[63:0]	बाहर	डेटा पढ़ें
DDR_AXI_S_RLAST	बाहर	अंतिम पढ़ें यह संकेत रीड बर्स्ट में अंतिम स्थानांतरण को इंगित करता है
DDR_AXI_S_RVALID	बाहर	पता मान्य पढ़ें
DDR_AXI_S_AWID[3:0]	IN	एड्रेस आईडी लिखें
DDR_AXI_S_AWADDR[31:0]	IN	पता लिखें
DDR_AXI_S_AWLEN[3:0]	IN	फटने की लंबाई
DDR_AXI_S_AWSIZE[1:0]	IN	फटने का आकार
DDR_AXI_S_AWBURST[1:0]	IN	फटने का प्रकार
DDR_AXI_S_AWLOCK[1:0]	IN	लॉक प्रकार यह सिग्नल स्थानांतरण की परमाणु विशेषताओं के बारे में अतिरिक्त जानकारी प्रदान करता है
DDR_AXI_S_AWVALID	IN	पता मान्य लिखें
DDR_AXI_S_WID[3:0]	IN	डेटा आईडी लिखें tag
DDR_AXI_S_WDATA[63:0]	IN	डेटा लिखें
DDR_AXI_S_WSTRB[7:0]	IN	स्ट्रोब लिखें
DDR_AXI_S_WLAST	IN	अंतिम लिखें
DDR_AXI_S_WVALID	IN	वैध लिखो
DDR_AXI_S_BREADY	IN	तैयार लिखो
DDR_AXI_S_ARID[3:0]	IN	पता आईडी पढ़ें
DDR_AXI_S_ARADDR[31:0]	IN	पता पढ़ें
DDR_AXI_S_ARLEN[3:0]	IN	फटने की लंबाई
DDR_AXI_S_ARSIZE[1:0]	IN	फटने का आकार
DDR_AXI_S_ARBURST[1:0]	IN	फटने का प्रकार
DDR_AXI_S_ARLOCK[1:0]	IN	लॉक का प्रकार
DDR_AXI_S_ARVALID	IN	पता मान्य पढ़ें
DDR_AXI_S_RREADY	IN	पढ़ें पता तैयार है

तालिका 3-2 • फ़ैब्रिक मास्टर AXI बस इंटरफ़ेस (जारी)

पोर्ट नाम	दिशा	विवरण
DDR_AXI_S_CORE_RESET_N	IN	एमडीडीआर ग्लोबल रीसेट
DDR_AXI_S_RMW	IN	यह इंगित करता है कि क्या 64 बिट लेन के सभी बाइट्स AXI स्थानांतरण के सभी बीट्स के लिए वैध हैं। 0: यह इंगित करता है कि सभी बीट्स में सभी बाइट्स बर्स्ट में मान्य हैं और नियंत्रक को डिफ़ॉल्ट रूप से कमांड लिखना चाहिए 1: यह इंगित करता है कि कुछ बाइट्स अमान्य हैं और नियंत्रक को डिफ़ॉल्ट रूप से RMW कमांड का उपयोग करना चाहिए इसे AXI राइट एड्रेस चैनल साइडबैंड सिग्नल के रूप में वर्गीकृत किया गया है और यह AWVALID सिग्नल के साथ वैध है। केवल तभी उपयोग किया जाता है जब ECC सक्षम हो।

फ़ैब्रिक मास्टर AHB0 बस इंटरफ़ेस
तालिका 3-3 • फ़ैब्रिक मास्टर AHB0 बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
DDR_AHB0_SHREADYOUT	बाहर	AHBL स्लेव तैयार - जब लेखन के लिए उच्च होता है तो संकेत मिलता है कि MDDR डेटा स्वीकार करने के लिए तैयार है और जब पढ़ने के लिए उच्च होता है तो संकेत मिलता है कि डेटा मान्य है
DDR_AHB0_SHRESP	बाहर	एएचबीएल प्रतिक्रिया स्थिति - लेनदेन के अंत में उच्च संचालित होने पर संकेत मिलता है कि लेनदेन त्रुटियों के साथ पूरा हो गया है। लेन-देन के अंत में कम होने पर संकेत मिलता है कि लेन-देन सफलतापूर्वक पूरा हो गया है।
DDR_AHB0_SHRDATA[31:0]	बाहर	AHBL डेटा पढ़ें - MDDR स्लेव से फ़ैब्रिक मास्टर तक डेटा पढ़ें
DDR_AHB0_SHSEL	IN	AHBL स्लेव चयन - जब जोर दिया जाता है, तो MDDR फैब्रिक AHB बस पर वर्तमान में चयनित AHBL स्लेव होता है
DDR_AHB0_SHADDR[31:0]	IN	AHBL पता - AHBL इंटरफ़ेस पर बाइट पता
DDR_AHB0_SHBURST[2:0]	IN	एएचबीएल फट लंबाई
DDR_AHB0_SHSIZE[1:0]	IN	AHBL ट्रांसफ़र आकार - वर्तमान ट्रांसफ़र के आकार को दर्शाता है (केवल 8/16/32 बाइट लेनदेन)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL स्थानांतरण प्रकार – वर्तमान लेनदेन के स्थानांतरण प्रकार को इंगित करता है
DDR_AHB0_SHMASTLOCK	IN	एएचबीएल लॉक - जब यह दावा किया जाता है कि वर्तमान स्थानांतरण लॉक किए गए लेनदेन का हिस्सा है
DDR_AHB0_SHWRITE	IN	AHBL लेखन - जब उच्च इंगित करता है कि वर्तमान लेनदेन एक लेखन है। जब कम इंगित करता है कि वर्तमान लेनदेन एक पठन है
DDR_AHB0_S_HREADY	IN	AHBL तैयार - जब उच्च होता है, तो यह इंगित करता है कि MDDR एक नया लेनदेन स्वीकार करने के लिए तैयार है
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL डेटा लिखें - फ़ैब्रिक मास्टर से MDDR तक डेटा लिखें

फ़ैब्रिक मास्टर AHB1 बस इंटरफ़ेस
तालिका 3-4 • फ़ैब्रिक मास्टर AHB1 बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
DDR_AHB1_SHREADYOUT	बाहर	AHBL स्लेव तैयार - जब लेखन के लिए उच्च होता है तो संकेत मिलता है कि MDDR डेटा स्वीकार करने के लिए तैयार है और जब पढ़ने के लिए उच्च होता है तो संकेत मिलता है कि डेटा मान्य है
DDR_AHB1_SHRESP	बाहर	एएचबीएल प्रतिक्रिया स्थिति - लेनदेन के अंत में उच्च संचालित होने पर संकेत मिलता है कि लेनदेन त्रुटियों के साथ पूरा हो गया है। लेन-देन के अंत में कम होने पर संकेत मिलता है कि लेन-देन सफलतापूर्वक पूरा हो गया है।
DDR_AHB1_SHRDATA[31:0]	बाहर	AHBL डेटा पढ़ें - MDDR स्लेव से फ़ैब्रिक मास्टर तक डेटा पढ़ें
DDR_AHB1_SHSEL	IN	AHBL स्लेव चयन - जब जोर दिया जाता है, तो MDDR फैब्रिक AHB बस पर वर्तमान में चयनित AHBL स्लेव होता है
DDR_AHB1_SHADDR[31:0]	IN	AHBL पता - AHBL इंटरफ़ेस पर बाइट पता
DDR_AHB1_SHBURST[2:0]	IN	एएचबीएल फट लंबाई
DDR_AHB1_SHSIZE[1:0]	IN	AHBL ट्रांसफ़र आकार - वर्तमान ट्रांसफ़र के आकार को दर्शाता है (केवल 8/16/32 बाइट लेनदेन)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL स्थानांतरण प्रकार – वर्तमान लेनदेन के स्थानांतरण प्रकार को इंगित करता है
DDR_AHB1_SHMASTLOCK	IN	एएचबीएल लॉक - जब यह दावा किया जाता है कि वर्तमान स्थानांतरण लॉक किए गए लेनदेन का हिस्सा है
DDR_AHB1_SHWRITE	IN	AHBL राइट - जब हाई इंगित करता है कि वर्तमान लेनदेन राइट है। जब कम इंगित करता है कि वर्तमान लेनदेन पढ़ा गया है।
DDR_AHB1_SHREADY	IN	AHBL तैयार - जब उच्च होता है, तो यह इंगित करता है कि MDDR एक नया लेनदेन स्वीकार करने के लिए तैयार है
DDR_AHB1_SHWDATA[31:0]	IN	AHBL डेटा लिखें - फ़ैब्रिक मास्टर से MDDR तक डेटा लिखें

सॉफ्ट मेमोरी कंट्रोलर मोड AXI बस इंटरफ़ेस
तालिका 3-5 • सॉफ्ट मेमोरी कंट्रोलर मोड AXI बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
एसएमसी_AXI_M_WLAST	बाहर	अंतिम लिखें
SMC_AXI_M_WVALID	बाहर	वैध लिखो
एसएमसी_AXI_M_AWLEN[3:0]	बाहर	फटने की लंबाई
एसएमसी_AXI_M_AWBURST[1:0]	बाहर	फटने का प्रकार
एसएमसी_AXI_M_BREADY	बाहर	प्रतिक्रिया तैयार
SMC_AXI_M_AWVALID	बाहर	पता मान्य लिखें
एसएमसी_AXI_M_AWID[3:0]	बाहर	एड्रेस आईडी लिखें
एसएमसी_AXI_M_WDATA[63:0]	बाहर	डेटा लिखें
SMC_AXI_M_ARVALID	बाहर	पता मान्य पढ़ें
एसएमसी_AXI_M_WID[3:0]	बाहर	डेटा आईडी लिखें tag
SMC_AXI_M_WSTRB[7:0]	बाहर	स्ट्रोब लिखें
एसएमसी_AXI_M_ARID[3:0]	बाहर	पता आईडी पढ़ें
एसएमसी_AXI_M_ARADDR[31:0]	बाहर	पता पढ़ें
एसएमसी_AXI_M_ARLEN[3:0]	बाहर	फटने की लंबाई
SMC_AXI_M_ARSIZE[1:0]	बाहर	फटने का आकार
एसएमसी_AXI_M_ARBURST[1:0]	बाहर	फटने का प्रकार
एसएमसी_AXI_M_AWADDR[31:0]	बाहर	पता लिखें
एसएमसी_AXI_M_RREADY	बाहर	पढ़ें पता तैयार है
SMC_AXI_M_AWSIZE[1:0]	बाहर	फटने का आकार
एसएमसी_AXI_M_AWLOCK[1:0]	बाहर	लॉक प्रकार यह सिग्नल स्थानांतरण की परमाणु विशेषताओं के बारे में अतिरिक्त जानकारी प्रदान करता है
एसएमसी_AXI_M_ARLOCK[1:0]	बाहर	लॉक का प्रकार
एसएमसी_AXI_M_BID[3:0]	IN	प्रतिक्रिया आईडी
एसएमसी_AXI_M_RID[3:0]	IN	आईडी पढ़ें Tag
एसएमसी_AXI_M_RRESP[1:0]	IN	प्रतिक्रिया पढ़ें
एसएमसी_AXI_M_BRESP[1:0]	IN	प्रतिक्रिया लिखें
एसएमसी_AXI_M_AWREADY	IN	पता लिखें तैयार
एसएमसी_AXI_M_RDATA[63:0]	IN	डेटा पढ़ें
एसएमसी_AXI_M_WREADY	IN	तैयार लिखो
SMC_AXI_M_BVALID	IN	प्रतिक्रिया मान्य लिखें
SMC_AXI_M_ARREADY	IN	पढ़ें पता तैयार है
एसएमसी_AXI_M_RLAST	IN	अंतिम पढ़ें यह संकेत रीड बर्स्ट में अंतिम स्थानांतरण को इंगित करता है
SMC_AXI_M_RVALID	IN	मान्य पढ़ें

सॉफ्ट मेमोरी कंट्रोलर मोड AHB0 बस इंटरफ़ेस
तालिका 3-6 • सॉफ्ट मेमोरी कंट्रोलर मोड AHB0 बस इंटरफ़ेस

पोर्ट नाम	दिशा	विवरण
एसएमसी_एएचबी_एम_एचबर्स्ट[1:0]	बाहर	एएचबीएल फट लंबाई
एसएमसी_एएचबी_एम_एचट्रांस[1:0]	बाहर	एएचबीएल ट्रांसफर प्रकार - वर्तमान लेनदेन के ट्रांसफर प्रकार को इंगित करता है।
एसएमसी_एएचबी_एम_एचएमएस्टलॉक	बाहर	एएचबीएल लॉक - जब यह दावा किया जाता है कि वर्तमान स्थानांतरण लॉक किए गए लेनदेन का हिस्सा है
SMC_AHB_M_HWRITE	बाहर	AHBL लेखन - जब उच्च इंगित करता है कि वर्तमान लेनदेन एक लेखन है। जब कम इंगित करता है कि वर्तमान लेनदेन एक पठन है
एसएमसी_एएचबी_एम_एचएसआइजेड[1:0]	बाहर	AHBL ट्रांसफ़र आकार - वर्तमान ट्रांसफ़र के आकार को दर्शाता है (केवल 8/16/32 बाइट लेनदेन)
एसएमसी_एएचबी_एम_HWDATA[31:0]	बाहर	AHBL डेटा लिखें - MSS मास्टर से फ़ैब्रिक सॉफ्ट मेमोरी कंट्रोलर तक डेटा लिखें
एसएमसी_एएचबी_एम_HADDR[31:0]	बाहर	AHBL पता - AHBL इंटरफ़ेस पर बाइट पता
एसएमसी_एएचबी_एम_एचआरईएसपी	IN	AHBL प्रतिक्रिया स्थिति - जब किसी लेनदेन के अंत में उच्च स्तर पर चलाया जाता है तो यह इंगित करता है कि लेनदेन त्रुटियों के साथ पूरा हो गया है। जब किसी लेनदेन के अंत में कम स्तर पर चलाया जाता है तो यह इंगित करता है कि लेनदेन सफलतापूर्वक पूरा हो गया है
एसएमसी_एएचबी_एम_एचआरडीएटीए[31:0]	IN	AHBL डेटा पढ़ें - फ़ैब्रिक सॉफ्ट मेमोरी कंट्रोलर से MSS मास्टर तक डेटा पढ़ें
एसएमसी_एएचबी_एम_एचरेडी	IN	AHBL तैयार - उच्च इंगित करता है कि AHBL बस एक नया लेनदेन स्वीकार करने के लिए तैयार है

उत्पाद समर्थन

माइक्रोसेमी एसओसी उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न समर्थन सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट, इलेक्ट्रॉनिक मेल और दुनिया भर में बिक्री कार्यालय। इस परिशिष्ट में माइक्रोसेमी एसओसी उत्पाद समूह से संपर्क करने और इन समर्थन सेवाओं का उपयोग करने के बारे में जानकारी है।
ग्राहक सेवा
गैर-तकनीकी उत्पाद समर्थन के लिए ग्राहक सेवा से संपर्क करें, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर की स्थिति और प्राधिकरण।
उत्तरी अमेरिका से, 800.262.1060 पर कॉल करें
बाकी दुनिया से, 650.318.4460 पर कॉल करें
दुनिया में कहीं से भी फ़ैक्स करें, 650.318.8044
ग्राहक तकनीकी सहायता केंद्र
माइक्रोसेमी एसओसी उत्पाद समूह अपने ग्राहक तकनीकी सहायता केंद्र को अत्यधिक कुशल इंजीनियरों के साथ रखता है जो माइक्रोसेमी एसओसी उत्पादों के बारे में आपके हार्डवेयर, सॉफ्टवेयर और डिजाइन प्रश्नों का उत्तर देने में मदद कर सकते हैं। ग्राहक तकनीकी सहायता केंद्र एप्लिकेशन नोट्स बनाने, सामान्य डिज़ाइन चक्र प्रश्नों के उत्तर, ज्ञात मुद्दों के दस्तावेज़ीकरण और विभिन्न अक्सर पूछे जाने वाले प्रश्नों के निर्माण में बहुत समय व्यतीत करता है। इसलिए, हमसे संपर्क करने से पहले, कृपया हमारे ऑनलाइन संसाधनों पर जाएँ। यह बहुत संभव है कि हम आपके प्रश्नों का उत्तर पहले ही दे चुके हैं।
तकनीकी समर्थन
माइक्रोसेमी एसओसी उत्पाद समर्थन के लिए, यहां जाएं http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webसाइट
आप माइक्रोसेमी एसओसी प्रोडक्ट्स ग्रुप होम पेज पर विभिन्न प्रकार की तकनीकी और गैर-तकनीकी जानकारी ब्राउज़ कर सकते हैं www.microsemi.com/soc.
ग्राहक तकनीकी सहायता केंद्र से संपर्क करना
अत्यधिक कुशल इंजीनियर तकनीकी सहायता केंद्र के कर्मचारी हैं। तकनीकी सहायता केंद्र से ईमेल या माइक्रोसेमी एसओसी उत्पाद समूह के माध्यम से संपर्क किया जा सकता है webसाइट।
ईमेल
आप अपने तकनीकी प्रश्नों को हमारे ईमेल पते पर संप्रेषित कर सकते हैं और ईमेल, फैक्स या फोन द्वारा उत्तर प्राप्त कर सकते हैं। साथ ही, यदि आपको डिज़ाइन संबंधी समस्या है, तो आप अपना डिज़ाइन ईमेल कर सकते हैं fileएस सहायता प्राप्त करने के लिए। हम पूरे दिन ईमेल खाते की लगातार निगरानी करते हैं। हमें अपना अनुरोध भेजते समय, कृपया अपना पूरा नाम, कंपनी का नाम और अपनी संपर्क जानकारी शामिल करना सुनिश्चित करें, ताकि आपके अनुरोध को प्रभावी ढंग से संसाधित किया जा सके।
तकनीकी सहायता ईमेल पता है soc_tech@microsemi.com.
मेरे मामले
माइक्रोसेमी एसओसी उत्पाद समूह के ग्राहक माय केस में जाकर तकनीकी मामलों को ऑनलाइन सबमिट और ट्रैक कर सकते हैं।
यूएस से बाहर
यूएस टाइम ज़ोन के बाहर सहायता की आवश्यकता वाले ग्राहक या तो ईमेल के माध्यम से तकनीकी सहायता से संपर्क कर सकते हैं (soc_tech@microsemi.com) या किसी स्थानीय बिक्री कार्यालय से संपर्क करें।
बिक्री कार्यालय लिस्टिंग और कॉर्पोरेट संपर्कों के लिए हमारे बारे में जाएँ।
बिक्री कार्यालय लिस्टिंग पर पाया जा सकता है www.microsemi.com/soc/company/contact/default.aspx.
आईटीएआर तकनीकी सहायता
आरएच और आरटी एफपीजीए पर तकनीकी सहायता के लिए जो शस्त्र विनियमों (आईटीएआर) में अंतर्राष्ट्रीय यातायात द्वारा विनियमित हैं, के माध्यम से हमसे संपर्क करें soc_tech_itar@microsemi.com. वैकल्पिक रूप से, मेरे मामलों में, ITAR ड्रॉप-डाउन सूची में हां का चयन करें। ITAR-विनियमित माइक्रोसेमी FPGAs की पूरी सूची के लिए, ITAR पर जाएँ web पृष्ठ.

माइक्रोसेमी के बारे में
माइक्रोसेमी कॉरपोरेशन (नैस्डैक: एमएससीसी) संचार, रक्षा और सुरक्षा, एयरोस्पेस और औद्योगिक बाजारों के लिए सेमीकंडक्टर और सिस्टम समाधानों का व्यापक पोर्टफोलियो पेश करता है। उत्पादों में उच्च-प्रदर्शन और विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किट, एफपीजीए, एसओसी और एएसआईसी शामिल हैं; बिजली प्रबंधन उत्पाद; समय और तुल्यकालन उपकरण और सटीक समय समाधान, समय के लिए विश्व के मानक निर्धारित करना; आवाज प्रसंस्करण उपकरण; आरएफ समाधान; असतत घटक; उद्यम भंडारण और संचार समाधान, सुरक्षा प्रौद्योगिकियां और स्केलेबल एंटी-टीampएर उत्पाद; ईथरनेट समाधान; पावर-ओवर-ईथरनेट आईसी और मिडस्पैन; साथ ही कस्टम डिजाइन क्षमताओं और सेवाओं। माइक्रोसेमी का मुख्यालय एलिसो वीजो, कैलिफ़ोर्निया में है और वैश्विक स्तर पर इसके लगभग 4,800 कर्मचारी हैं। पर और जानें www.microsemi.com.
माइक्रोसेमी यहां निहित जानकारी या किसी विशेष उद्देश्य के लिए अपने उत्पादों और सेवाओं की उपयुक्तता के संबंध में कोई वारंटी, प्रतिनिधित्व या गारंटी नहीं देता है, और न ही माइक्रोसेमी किसी भी उत्पाद या सर्किट के आवेदन या उपयोग से उत्पन्न होने वाली किसी भी देयता को ग्रहण करता है। इसके तहत बेचे गए उत्पाद और माइक्रोसेमी द्वारा बेचे जाने वाले अन्य उत्पाद सीमित परीक्षण के अधीन हैं और मिशन-महत्वपूर्ण उपकरण या अनुप्रयोगों के संयोजन के साथ उपयोग नहीं किए जाने चाहिए। किसी भी प्रदर्शन विनिर्देशों को विश्वसनीय माना जाता है, लेकिन सत्यापित नहीं किया जाता है, और खरीदार को उत्पादों के सभी प्रदर्शन और अन्य परीक्षण अकेले और साथ में, या किसी भी अंतिम-उत्पादों में स्थापित करना चाहिए। खरीदार किसी भी डेटा और प्रदर्शन विनिर्देशों या माइक्रोसेमी द्वारा प्रदान किए गए मापदंडों पर भरोसा नहीं करेगा। किसी भी उत्पाद की उपयुक्तता का स्वतंत्र रूप से निर्धारण करना और उसका परीक्षण और सत्यापन करना क्रेता की जिम्मेदारी है। यहां माइक्रोसेमी द्वारा प्रदान की गई जानकारी "जैसा है, जहां है" और सभी दोषों के साथ प्रदान की जाती है, और ऐसी जानकारी से जुड़ा संपूर्ण जोखिम पूरी तरह से खरीदार के पास है। माइक्रोसेमी किसी भी पक्ष को, स्पष्ट रूप से या परोक्ष रूप से, कोई पेटेंट अधिकार, लाइसेंस, या कोई अन्य आईपी अधिकार प्रदान नहीं करता है, चाहे वह स्वयं ऐसी जानकारी के संबंध में हो या ऐसी जानकारी द्वारा वर्णित किसी भी चीज़ के संबंध में। इस दस्तावेज़ में प्रदान की गई जानकारी माइक्रोसेमी के स्वामित्व में है, और माइक्रोसेमी बिना किसी सूचना के किसी भी समय इस दस्तावेज़ या किसी भी उत्पाद और सेवाओं में जानकारी में कोई भी परिवर्तन करने का अधिकार सुरक्षित रखता है।

माइक्रोसेमी कॉर्पोरेट मुख्यालय
एक उद्यम, एलिसो वीजो,
सीए 92656 यूएसए
संयुक्त राज्य अमेरिका के भीतर: +1 800-713-4113
संयुक्त राज्य अमेरिका के बाहर: +1 949-380-6100
बिक्री: +1 949-380-6136
फैक्स: +1 949-215-4996
ई-मेल: बिक्री.support@microsemi.com

5-02-00377-5/11.16