راهنمای کاربر پیکربندی کنترلر Microsemi SmartFusion2 MSS DDR

SmartFusion2 MSS
پیکربندی کنترلر DDR
Libero SoC نسخه 11.6 و جدیدتر

مطالب پنهان کردن

1 مقدمه

2 پیکربندی MDDR

3 پیکربندی کنترلر MDDR

مقدمه

SmartFusion2 MSS دارای یک کنترلر DDR تعبیه شده است. این کنترلر DDR برای کنترل حافظه DDR خارج از تراشه در نظر گرفته شده است. کنترلر MDDR از MSS و همچنین از پارچه FPGA قابل دسترسی است. علاوه بر این، کنترل کننده DDR را می توان دور زد و یک رابط اضافی برای پارچه FPGA (حالت کنترل کننده نرم (SMC)) فراهم می کند.
برای پیکربندی کامل کنترلر MSS DDR، باید:

مسیر داده را با استفاده از MDDR Configurator انتخاب کنید.
مقادیر ثبات را برای رجیسترهای کنترلر DDR تنظیم کنید.
فرکانس های ساعت حافظه DDR و نسبت ساعت FPGA به ساعت MDDR (در صورت نیاز) را با استفاده از MSS CCC Configurator انتخاب کنید.

رابط پیکربندی APB کنترلر را همانطور که توسط راه حل Initialization محیطی تعریف شده است وصل کنید. برای مدارهای اولیه سازی MDDR ساخته شده توسط System Builder، به "مسیر پیکربندی MSS DDR" در صفحه 13 و شکل 2-7 مراجعه کنید.
شما همچنین می توانید مدار اولیه خود را با استفاده از راه اندازی محیطی مستقل (نه توسط System Builder) بسازید. به راهنمای کاربر راه‌اندازی دستگاه SmartFusion2 Standalone Peripheral Initialization مراجعه کنید.

پیکربندی MDDR

پیکربندی MDDR برای پیکربندی مسیر کلی داده و پارامترهای حافظه خارجی DDR برای کنترلر MSS DDR استفاده می شود.

برگه عمومی تنظیمات حافظه و رابط فابریک شما را تنظیم می کند (شکل 1-1).
تنظیمات حافظه
زمان تنظیم حافظه DDR را وارد کنید. این زمانی است که حافظه DDR برای مقداردهی اولیه نیاز دارد. مقدار پیش فرض 200 us است. برای وارد کردن مقدار صحیح به برگه داده حافظه DDR خود مراجعه کنید.
از تنظیمات حافظه برای پیکربندی گزینه های حافظه خود در MDDR استفاده کنید.

نوع حافظه - LPDDR، DDR2 یا DDR3
عرض داده - 32 بیتی، 16 بیتی یا 8 بیتی
SECDED ECC فعال - روشن یا خاموش
طرح داوری - نوع 0، نوع -1، نوع 2، نوع 3
شناسه بالاترین اولویت - مقادیر معتبر از 0 تا 15 هستند

عرض آدرس (بیت) – برای تعداد بیت های آدرس ردیف، بانک و ستون برای حافظه LPDDR/DDR2/DDR3 که استفاده می کنید، به برگه داده حافظه DDR خود مراجعه کنید. منوی کشویی را انتخاب کنید تا مقدار صحیح سطرها/بانک ها/ستون ها را مطابق برگه داده حافظه LPDDR/DDR2/DDR3 انتخاب کنید.

توجه: عدد در لیست کشویی به تعداد بیت های آدرس اشاره دارد، نه تعداد مطلق ردیف ها/بانک ها/ستون ها. برای مثالampاگر حافظه DDR شما 4 بانک دارد، 2 بانک (2 ²=4) را برای بانک ها انتخاب کنید. اگر حافظه DDR شما 8 بانک دارد، 3 بانک (2³ =8) را برای بانک ها انتخاب کنید.

تنظیمات رابط فابریک
به طور پیش فرض، پردازنده سخت Cortex-M3 برای دسترسی به کنترلر DDR تنظیم شده است. همچنین می توانید با فعال کردن کادر Fabric Interface Setting به یک Fabric Master اجازه دسترسی به کنترل کننده DDR را بدهید. در این صورت می توانید یکی از گزینه های زیر را انتخاب کنید:

از رابط AXI استفاده کنید - Fabric Master از طریق یک رابط 64 بیتی AXI به کنترلر DDR دسترسی دارد.

از یک رابط AHBLite استفاده کنید - Fabric Master از طریق یک رابط AHB 32 بیتی به کنترل کننده DDR دسترسی دارد.
از دو رابط AHBLite استفاده کنید - دو فابریک Master با استفاده از دو رابط AHB 32 بیتی به کنترل کننده DDR دسترسی دارند.
پیکربندی view (شکل 1-1) مطابق با انتخاب Fabric Interface شما به روز می شود.

قدرت درایو ورودی/خروجی (فقط DDR2 و DDR3)
یکی از نقاط قوت درایو زیر را برای ورودی/خروجی DDR خود انتخاب کنید:

قدرت نیمه درایو
قدرت کامل درایو

Libero SoC استاندارد DDR I/O را برای سیستم MDDR شما بر اساس نوع حافظه DDR و قدرت درایو I/O تنظیم می کند (همانطور که در جدول 1-1 نشان داده شده است).
جدول 1-1 • قدرت درایو ورودی/خروجی و نوع حافظه DDR

نوع حافظه DDR	درایو نیمه قدرت	درایو با قدرت کامل
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

استاندارد IO (فقط LPDDR)
یکی از گزینه های زیر را انتخاب کنید:

LVCMOS18 (کمترین توان) برای استاندارد LVCMOS 1.8V IO. در برنامه های معمولی LPDDR1 استفاده می شود.

LPDDRI توجه: قبل از انتخاب این استاندارد، مطمئن شوید که برد شما از این استاندارد پشتیبانی می کند. هنگام هدف قرار دادن بردهای M2S-EVAL-KIT یا SF2-STARTER-KIT باید از این گزینه استفاده کنید. استانداردهای LPDDRI IO ایجاب می کنند که یک مقاومت IMP_CALIB روی برد نصب شده باشد.

کالیبراسیون IO (فقط LPDDR)
هنگام استفاده از استاندارد LVCMOS18 IO یکی از گزینه های زیر را انتخاب کنید:

On
خاموش (معمولی)

کالیبراسیون روشن و خاموش به صورت اختیاری استفاده از بلوک کالیبراسیون IO را کنترل می کند که درایورهای IO را به یک مقاومت خارجی کالیبره می کند. وقتی خاموش است، دستگاه از تنظیم درایور IO از پیش تعیین شده استفاده می کند.
هنگامی که روشن است، این نیاز به یک مقاومت 150 اهم IMP_CALIB برای نصب روی PCB دارد.
این برای کالیبره کردن IO به مشخصات PCB استفاده می شود. با این حال، هنگامی که روی ON تنظیم می شود، باید یک مقاومت نصب شود وگرنه کنترل کننده حافظه مقداردهی اولیه نمی شود.
برای اطلاعات بیشتر، به برنامه راهنمای طراحی برد AC393-SmartFusion2 و IGLOO2 مراجعه کنید.
توجه داشته باشید و راهنمای کاربر رابط های DDR با سرعت بالا SmartFusion2 SoC FPGA.

پیکربندی کنترلر MDDR

هنگامی که از کنترلر MSS DDR برای دسترسی به حافظه DDR خارجی استفاده می کنید، کنترلر DDR باید در زمان اجرا پیکربندی شود. این کار با نوشتن داده های پیکربندی در رجیسترهای پیکربندی کنترلر DDR اختصاصی انجام می شود. این داده های پیکربندی به ویژگی های حافظه DDR خارجی و برنامه شما بستگی دارد. این بخش نحوه وارد کردن این پارامترهای پیکربندی را در پیکربندی کننده کنترلر MSS DDR و نحوه مدیریت داده های پیکربندی به عنوان بخشی از راه حل کلی اولیه سازی محیطی توضیح می دهد.

ثبت های کنترل MSS DDR
کنترلر MSS DDR دارای مجموعه ای از ثبات ها است که باید در زمان اجرا پیکربندی شوند. مقادیر پیکربندی برای این ثبات ها پارامترهای مختلفی مانند حالت DDR، عرض PHY، حالت انفجاری و ECC را نشان می دهد. برای جزئیات کامل در مورد رجیسترهای پیکربندی کنترلر DDR، به راهنمای کاربر رابط های DDR با سرعت بالا SmartFusion2 SoC FPGA مراجعه کنید.
پیکربندی رجیسترهای MDDR
از تب های Memory Initialization (شکل 2-1، شکل 2-2 و شکل 2-3) و زمان بندی حافظه (شکل 2-4) برای وارد کردن پارامترهایی که با حافظه DDR و برنامه شما مطابقت دارند، استفاده کنید. مقادیری که در این زبانه ها وارد می کنید به طور خودکار به مقادیر ثبت مناسب ترجمه می شوند. هنگامی که روی یک پارامتر خاص کلیک می کنید، ثبات مربوطه آن در قسمت Register Description (قسمت پایین در شکل 1-1 در صفحه 4) توضیح داده می شود.
مقداردهی اولیه حافظه
تب Memory Initialization به شما این امکان را می دهد تا راه هایی را که می خواهید حافظه های LPDDR/DDR2/DDR3 خود را مقدار دهی اولیه کنند، پیکربندی کنید. منو و گزینه های موجود در برگه Memory Initialization با نوع حافظه DDR (LPDDR/DDR2/DDR3) که استفاده می کنید متفاوت است. هنگام پیکربندی گزینه ها به برگه داده حافظه DDR خود مراجعه کنید. وقتی مقداری را تغییر می‌دهید یا وارد می‌کنید، صفحه Register Description نام و مقدار ثبت نام را به شما می‌دهد که به‌روزرسانی می‌شود. مقادیر نامعتبر به عنوان اخطار پرچم گذاری می شوند. شکل 2-1، شکل 2-2 و شکل 2-3 به ترتیب تب Initialization را برای LPDDR، DDR2 و DDR3 نشان می دهد.

حالت زمان بندی – حالت زمان بندی 1T یا 2T را انتخاب کنید. در 1T (حالت پیش‌فرض)، کنترل‌کننده DDR می‌تواند در هر چرخه ساعت فرمان جدیدی صادر کند. در حالت زمان‌بندی 2T، کنترل‌کننده DDR آدرس و گذرگاه فرمان را برای دو سیکل ساعت معتبر نگه می‌دارد. این کار راندمان گذرگاه را به یک فرمان در هر دو ساعت کاهش می دهد، اما میزان تنظیم و زمان نگهداری را دو برابر می کند.

بازخوانی آرایه جزئی (فقط LPDDR). این ویژگی برای صرفه جویی در انرژی برای LPDDR است.
یکی از موارد زیر را برای کنترلر انتخاب کنید تا میزان حافظه را در حین به‌روزرسانی خود به‌روزرسانی کند:
- آرایه کامل: بانک های 0، 1,2،3 و XNUMX
– نیم آرایه: بانک های 0 و 1
– آرایه ربع: بانک 0
– آرایه یک هشتم: بانک 0 با آدرس ردیف MSB=0
- آرایه یک شانزدهم: بانک 0 با آدرس ردیف MSB و MSB-1 هر دو برابر 0 هستند.
برای همه گزینه های دیگر، هنگام پیکربندی گزینه ها، به برگه داده حافظه DDR خود مراجعه کنید.

زمان بندی حافظه
این تب به شما امکان می دهد تا پارامترهای Memory Timing را پیکربندی کنید. هنگام پیکربندی پارامترهای زمان بندی حافظه، به برگه داده حافظه LPDDR/DDR2/DDR3 خود مراجعه کنید.
وقتی مقداری را تغییر می‌دهید یا وارد می‌کنید، صفحه Register Description نام و مقدار ثبت نام را به شما می‌دهد که به‌روزرسانی می‌شود. مقادیر نامعتبر به عنوان اخطار پرچم گذاری می شوند.

وارد کردن پیکربندی DDR Files
علاوه بر وارد کردن پارامترهای حافظه DDR با استفاده از زبانه های Memory Initialization و Timeming، می توانید مقادیر ثبت DDR را از یک file. برای انجام این کار، روی دکمه Import Configuration کلیک کنید و به متن بروید file حاوی نام ها و مقادیر رجیستر DDR. شکل 2-5 نحو پیکربندی واردات را نشان می دهد.

توجه: اگر به جای وارد کردن آنها با استفاده از رابط کاربری گرافیکی، مقادیر ثبت را وارد کنید، باید تمام مقادیر ثبت لازم را مشخص کنید. برای جزئیات به راهنمای کاربر رابط های DDR با سرعت بالا SmartFusion2 SoC FPGA مراجعه کنید.

صادر کردن پیکربندی DDR Files
همچنین می توانید داده های پیکربندی رجیستر فعلی را به یک متن صادر کنید file. این file حاوی مقادیر ثبتی است که وارد کرده اید (در صورت وجود) و همچنین مقادیری که از پارامترهای رابط کاربری گرافیکی که در این گفتگو وارد کرده اید محاسبه شده است.
اگر می خواهید تغییراتی را که در پیکربندی رجیستر DDR ایجاد کرده اید لغو کنید، می توانید این کار را با Restore Default انجام دهید. توجه داشته باشید که با این کار تمام داده‌های پیکربندی رجیستر حذف می‌شود و باید این داده‌ها را دوباره وارد کنید یا دوباره وارد کنید. داده ها به مقادیر بازنشانی سخت افزاری بازنشانی می شوند.
داده های تولید شده
برای ایجاد پیکربندی روی OK کلیک کنید. بر اساس ورودی شما در زبانه های General، Memory Timing و Memory Initialization، MDDR Configurator مقادیر را برای تمام تنظیمات پیکربندی DDR محاسبه می کند و این مقادیر را به پروژه سفت افزار و شبیه سازی شما صادر می کند. fileس صادر شده file نحو در شکل 2-6 نشان داده شده است.

سیستم عامل

هنگامی که SmartDesign را تولید می کنید، موارد زیر را نشان می دهد files در تولید می شوند دایرکتوری /firmware/ drivers_config/sys_config. اینها files برای کامپایل صحیح هسته سیستم عامل CMSIS و حاوی اطلاعاتی در مورد طراحی فعلی شما از جمله داده های پیکربندی محیطی و اطلاعات پیکربندی ساعت برای MSS مورد نیاز است. اینها را ویرایش نکنید fileبه صورت دستی، زیرا هر بار که طراحی ریشه شما دوباره تولید می شود، دوباره ایجاد می شوند.

sys_config.c
sys_config.h
sys_config_mddr_define.h – داده های پیکربندی MDDR.
Sys_config_fddr_define.h – داده های پیکربندی FDDR.
sys_config_mss_clocks.h – پیکربندی ساعت MSS

شبیه سازی
هنگامی که SmartDesign مرتبط با MSS خود را تولید می کنید، شبیه سازی زیر است files در تولید می شوند دایرکتوری شبیه سازی:

test.bfm – BFM سطح بالا file که ابتدا در طول هر شبیه سازی که پردازنده SmartFusion2 MSS' Cortex-M3 را تمرین می کند، "اجرا" می شود. peripheral_init.bfm و user.bfm را به ترتیب اجرا می کند.

peripheral_init.bfm – شامل رویه BFM است که تابع CMSIS::SystemInit() اجرا شده در Cortex-M3 را قبل از ورود به رویه main() شبیه سازی می کند. اساساً داده‌های پیکربندی برای هر وسیله جانبی مورد استفاده در طراحی را در رجیسترهای پیکربندی جانبی صحیح کپی می‌کند و سپس منتظر می‌ماند تا همه دستگاه‌های جانبی آماده شوند قبل از اینکه بگوییم کاربر می‌تواند از این لوازم جانبی استفاده کند.
MDDR_init.bfm - حاوی دستورات نوشتن BFM است که نوشتن اطلاعات ثبت پیکربندی MSS DDR را که وارد کرده اید (با استفاده از گفتگوی Edit Registers بالا) در رجیسترهای DDR Controller شبیه سازی می کند.
user.bfm – برای دستورات کاربر در نظر گرفته شده است. شما می توانید مسیر داده را با افزودن دستورات BFM خود در این شبیه سازی کنید file. دستورات در این file پس از تکمیل peripheral_init.bfm "اجرا" خواهد شد.

با استفاده از files بالا، مسیر پیکربندی به طور خودکار شبیه سازی می شود. شما فقط باید user.bfm را ویرایش کنید file برای شبیه سازی مسیر داده test.bfm، peripheral_init.bfm، یا MDDR_init.bfm را ویرایش نکنید fileمثل اینها fileهر بار که طرح ریشه شما دوباره تولید می شود، s دوباره ایجاد می شود.

مسیر پیکربندی MSS DDR
راه حل Peripheral Initialization مستلزم آن است که علاوه بر تعیین مقادیر ثبت پیکربندی MSS DDR، مسیر داده پیکربندی APB را در MSS (FIC_2) پیکربندی کنید. تابع SystemInit() داده ها را از طریق رابط FIC_2 APB در رجیسترهای پیکربندی MDDR می نویسد.
توجه: اگر از System Builder استفاده می کنید، مسیر پیکربندی به طور خودکار تنظیم و متصل می شود.

برای پیکربندی رابط FIC_2:

کادر گفتگوی پیکربندی FIC_2 (شکل 2-7) را از پیکربندی MSS باز کنید.
گزینه Initialize peripherals using Cortex-M3 را انتخاب کنید.
مطمئن شوید که MSS DDR بررسی شده است، همانطور که بلوک های Fabric DDR/SERDES اگر از آنها استفاده می کنید، بررسی می شوند.
برای ذخیره تنظیمات خود روی OK کلیک کنید. همانطور که در شکل 2-2 نشان داده شده است، این کار پورت های پیکربندی FIC_8 (واسط های Clock، Reset و APB bus) را نشان می دهد.
MSS را تولید کنید. پورت‌های FIC_2 (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK و FIC_2_APB_M_RESET_N) اکنون در رابط MSS در معرض دید قرار گرفته‌اند و می‌توانند طبق مشخصات راه‌حل راه‌اندازی اولیه محیطی به CoreConfigP و CoreResetP متصل شوند.

برای جزئیات کامل در مورد پیکربندی و اتصال هسته‌های CoreConfigP و CoreResetP، به راهنمای کاربر راه‌اندازی محیطی مراجعه کنید.

توضیحات بندر

رابط DDR PHY
جدول 3-1 • رابط DDR PHY

نام بندر	جهت	توضیحات
MDDR_CAS_N	خارج	DRAM CASN
MDDR_CKE	خارج	DRAM CKE
MDDR_CLK	خارج	ساعت، سمت P
MDDR_CLK_N	خارج	ساعت، سمت N
MDDR_CS_N	خارج	DRAM CSN
MDDR_ODT	خارج	DRAM ODT
MDDR_RAS_N	خارج	DRAM RASN
MDDR_RESET_N	خارج	تنظیم مجدد DRAM برای DDR3. این سیگنال را برای رابط های LPDDR و DDR2 نادیده بگیرید. آن را برای رابط های LPDDR و DDR2 استفاده نشده علامت بزنید.
MDDR_WE_N	خارج	DRAM WEN
MDDR_ADDR[15:0]	خارج	بیت آدرس درام
MDDR_BA [2:0]	خارج	آدرس بانک درام
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	داخل	ماسک داده درام
MDDR_DQS ([3:0]/[1:0]/[0])	داخل	ورودی/خروجی بارق داده درام – سمت P
MDDR_DQS_N ([3:0]/[1:0]/[0])	داخل	ورودی/خروجی بارق داده درام – سمت N
MDDR_DQ ([31:0]/[15:0]/[7:0])	داخل	ورودی/خروجی داده DRAM
MDDR_DQS_TMATCH_0_IN	IN	FIFO در سیگنال
MDDR_DQS_TMATCH_0_OUT	خارج	سیگنال خروجی FIFO
MDDR_DQS_TMATCH_1_IN	IN	FIFO در سیگنال (فقط 32 بیت)
MDDR_DQS_TMATCH_1_OUT	خارج	سیگنال خروجی FIFO (فقط 32 بیت)
MDDR_DM_RDQS_ECC	داخل	Dram ECC Data Mask
MDDR_DQS_ECC	داخل	ورودی/خروجی بارق داده درام ECC – سمت P
MDDR_DQS_ECC_N	داخل	ورودی/خروجی بارق داده درام ECC – سمت N
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	داخل	ورودی/خروجی داده DRAM ECC
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO در سیگنال
MDDR_DQS_TMATCH_ECC_OUT	خارج	سیگنال خروجی ECC FIFO (فقط 32 بیت)

توجه: عرض پورت برای برخی از پورت ها بسته به انتخاب عرض PHY تغییر می کند. نماد "[a:0]/ [b:0]/[c:0]" برای نشان دادن چنین پورت‌هایی استفاده می‌شود، جایی که "[a:0]" به عرض پورت اشاره دارد که عرض PHY 32 بیتی انتخاب شود. ، "[b:0]" مربوط به عرض PHY 16 بیتی و "[c:0]" مربوط به عرض PHY 8 بیتی است.

رابط اتوبوس Fabric Master AXI
جدول 3-2 • رابط باس Fabric Master AXI

نام بندر	جهت	توضیحات
DDR_AXI_S_AWREADY	خارج	آدرس را آماده بنویسید
DDR_AXI_S_WREADY	خارج	آدرس را آماده بنویسید
DDR_AXI_S_BID[3:0]	خارج	شناسه پاسخ
DDR_AXI_S_BRESP[1:0]	خارج	پاسخ را بنویسید
DDR_AXI_S_BVALID	خارج	پاسخ را معتبر بنویسید
DDR_AXI_S_ARREADY	خارج	آدرس آماده را بخوانید
DDR_AXI_S_RID[3:0]	خارج	شناسه را بخوانید Tag
DDR_AXI_S_RRESP[1:0]	خارج	پاسخ را بخوانید
DDR_AXI_S_RDATA[63:0]	خارج	داده ها را بخوانید
DDR_AXI_S_RLAST	خارج	Read Last این سیگنال آخرین انتقال را در یک پیاپی خواندن نشان می دهد
DDR_AXI_S_RVALID	خارج	خواندن آدرس معتبر است
DDR_AXI_S_AWID[3:0]	IN	شناسه آدرس را بنویسید
DDR_AXI_S_AWADDR[31:0]	IN	آدرس بنویس
DDR_AXI_S_AWLEN[3:0]	IN	طول انفجار
DDR_AXI_S_AWSIZE[1:0]	IN	اندازه انفجار
DDR_AXI_S_AWBURST[1:0]	IN	نوع انفجاری
DDR_AXI_S_AWLOCK[1:0]	IN	نوع قفل این سیگنال اطلاعات اضافی در مورد ویژگی های اتمی انتقال ارائه می دهد
DDR_AXI_S_AWVALID	IN	آدرس را معتبر بنویسید
DDR_AXI_S_WID[3:0]	IN	شناسه داده را بنویسید tag
DDR_AXI_S_WDATA[63:0]	IN	داده ها را بنویسید
DDR_AXI_S_WSTRB[7:0]	IN	بارق بنویسید
DDR_AXI_S_WLAST	IN	آخر بنویس
DDR_AXI_S_WVALID	IN	معتبر بنویس
DDR_AXI_S_BREADY	IN	آماده بنویس
DDR_AXI_S_ARID[3:0]	IN	شناسه آدرس را بخوانید
DDR_AXI_S_ARADDR[31:0]	IN	آدرس را بخوانید
DDR_AXI_S_ARLEN[3:0]	IN	طول انفجار
DDR_AXI_S_ARSIZE[1:0]	IN	اندازه انفجار
DDR_AXI_S_ARBURST[1:0]	IN	نوع انفجاری
DDR_AXI_S_ARLOCK[1:0]	IN	نوع قفل
DDR_AXI_S_ARVALID	IN	خواندن آدرس معتبر است
DDR_AXI_S_RREADY	IN	آدرس آماده را بخوانید

جدول 3-2 • رابط باس Fabric Master AXI (ادامه)

نام بندر	جهت	توضیحات
DDR_AXI_S_CORE_RESET_N	IN	تنظیم مجدد جهانی MDDR
DDR_AXI_S_RMW	IN	نشان می دهد که آیا تمام بایت های یک خط 64 بیتی برای تمام ضربات یک انتقال AXI معتبر هستند یا خیر. 0: نشان می دهد که تمام بایت ها در همه بیت ها در Burst معتبر هستند و کنترل کننده باید به طور پیش فرض دستورات را بنویسد. 1: نشان می دهد که برخی از بایت ها نامعتبر هستند و کنترلر باید به طور پیش فرض دستورات RMW را تنظیم کند این سیگنال به عنوان سیگنال باند جانبی کانال آدرس نوشتن AXI طبقه بندی می شود و با سیگنال AWVALID معتبر است. فقط زمانی استفاده می شود که ECC فعال باشد.

رابط اتوبوس Fabric Master AHB0
جدول 3-3 • رابط باس Fabric Master AHB0

نام بندر	جهت	توضیحات
DDR_AHB0_SHREADYOUT	خارج	AHBL Slave آماده – زمانی که مقدار بالا برای نوشتن نشان می‌دهد که MDDR آماده پذیرش داده است و زمانی که بالا برای خواندن نشان می‌دهد که داده معتبر است.
DDR_AHB0_SHRESP	خارج	وضعیت پاسخ AHBL - هنگامی که در پایان تراکنش بالا می رود نشان می دهد که تراکنش با خطا تکمیل شده است. هنگامی که در پایان تراکنش به پایین هدایت می شود، نشان می دهد که تراکنش با موفقیت انجام شده است.
DDR_AHB0_SHRDATA[31:0]	خارج	داده‌های خواندنی AHBL - داده‌ها را از برد MDDR به فابریک اصلی بخوانید
DDR_AHB0_SHSEL	IN	انتخاب برده AHBL - هنگامی که ادعا می شود، MDDR برده AHBL در حال حاضر انتخاب شده در گذرگاه پارچه ای AHB است.
DDR_AHB0_SHADDR[31:0]	IN	آدرس AHBL – آدرس بایت در رابط AHBL
DDR_AHB0_SHBURST[2:0]	IN	طول انفجار AHBL
DDR_AHB0_SHSIZE[1:0]	IN	اندازه انتقال AHBL - اندازه انتقال فعلی را نشان می دهد (فقط تراکنش های 8/16/32 بایت)
DDR_AHB0_SHTRANS[1:0]	IN	نوع انتقال AHBL - نوع انتقال تراکنش جاری را نشان می دهد
DDR_AHB0_SHMASTLOCK	IN	قفل AHBL - هنگامی که ادعا می شود انتقال فعلی بخشی از یک تراکنش قفل شده است
DDR_AHB0_SHWRITE	IN	نوشتن AHBL – زمانی که high نشان می دهد که تراکنش فعلی یک نوشتن است. وقتی پایین نشان می دهد که تراکنش فعلی خوانده شده است
DDR_AHB0_S_HREADY	IN	AHBL آماده – وقتی بالا باشد، نشان می دهد که MDDR آماده پذیرش تراکنش جدید است
DDR_AHB0_S_HWDATA[31:0]	IN	داده‌های نوشتن AHBL - داده‌ها را از Fabric Master به MDDR بنویسید

رابط اتوبوس Fabric Master AHB1
جدول 3-4 • رابط باس Fabric Master AHB1

نام بندر	جهت	توضیحات
DDR_AHB1_SHREADYOUT	خارج	AHBL Slave آماده – زمانی که مقدار بالا برای نوشتن نشان می‌دهد که MDDR آماده پذیرش داده است و زمانی که بالا برای خواندن نشان می‌دهد که داده معتبر است.
DDR_AHB1_SHRESP	خارج	وضعیت پاسخ AHBL - هنگامی که در پایان تراکنش بالا می رود نشان می دهد که تراکنش با خطا تکمیل شده است. هنگامی که در پایان تراکنش به پایین هدایت می شود، نشان می دهد که تراکنش با موفقیت انجام شده است.
DDR_AHB1_SHRDATA[31:0]	خارج	داده‌های خواندنی AHBL - داده‌ها را از برد MDDR به فابریک اصلی بخوانید
DDR_AHB1_SHSEL	IN	انتخاب برده AHBL - هنگامی که ادعا می شود، MDDR برده AHBL در حال حاضر انتخاب شده در گذرگاه پارچه ای AHB است.
DDR_AHB1_SHADDR[31:0]	IN	آدرس AHBL – آدرس بایت در رابط AHBL
DDR_AHB1_SHBURST[2:0]	IN	طول انفجار AHBL
DDR_AHB1_SHSIZE[1:0]	IN	اندازه انتقال AHBL - اندازه انتقال فعلی را نشان می دهد (فقط تراکنش های 8/16/32 بایت)
DDR_AHB1_SHTRANS[1:0]	IN	نوع انتقال AHBL - نوع انتقال تراکنش جاری را نشان می دهد
DDR_AHB1_SHMASTLOCK	IN	قفل AHBL - هنگامی که ادعا می شود انتقال فعلی بخشی از یک تراکنش قفل شده است
DDR_AHB1_SHWRITE	IN	نوشتن AHBL – زمانی که high نشان می دهد که تراکنش فعلی یک نوشتن است. وقتی پایین نشان می دهد که تراکنش فعلی خوانده شده است.
DDR_AHB1_SHREADY	IN	AHBL آماده – وقتی بالا باشد، نشان می دهد که MDDR آماده پذیرش تراکنش جدید است
DDR_AHB1_SHWDATA[31:0]	IN	داده‌های نوشتن AHBL - داده‌ها را از Fabric Master به MDDR بنویسید

رابط باس AXI حالت کنترل کننده حافظه نرم
جدول 3-5 • رابط باس AXI حالت کنترل کننده حافظه نرم

نام بندر	جهت	توضیحات
SMC_AXI_M_WLAST	خارج	آخر بنویس
SMC_AXI_M_WVALID	خارج	معتبر بنویس
SMC_AXI_M_AWLEN [3:0]	خارج	طول انفجار
SMC_AXI_M_AWBURST[1:0]	خارج	نوع انفجاری
SMC_AXI_M_BREADY	خارج	پاسخ آماده است
SMC_AXI_M_AWVALID	خارج	آدرس را بنویسید معتبر است
SMC_AXI_M_AWID[3:0]	خارج	شناسه آدرس را بنویسید
SMC_AXI_M_WDATA[63:0]	خارج	داده ها را بنویسید
SMC_AXI_M_ARVALID	خارج	خواندن آدرس معتبر است
SMC_AXI_M_WID[3:0]	خارج	شناسه داده را بنویسید tag
SMC_AXI_M_WSTRB[7:0]	خارج	بارق بنویسید
SMC_AXI_M_ARID[3:0]	خارج	شناسه آدرس را بخوانید
SMC_AXI_M_ARADDR[31:0]	خارج	آدرس را بخوانید
SMC_AXI_M_ARLEN[3:0]	خارج	طول انفجار
SMC_AXI_M_ARSIZE[1:0]	خارج	اندازه انفجار
SMC_AXI_M_ARBURST[1:0]	خارج	نوع انفجاری
SMC_AXI_M_AWADDR[31:0]	خارج	آدرس را بنویس
SMC_AXI_M_RREADY	خارج	آدرس آماده را بخوانید
SMC_AXI_M_AWSIZE[1:0]	خارج	اندازه انفجار
SMC_AXI_M_AWLOCK[1:0]	خارج	نوع قفل این سیگنال اطلاعات اضافی در مورد ویژگی های اتمی انتقال ارائه می دهد
SMC_AXI_M_ARLOCK[1:0]	خارج	نوع قفل
SMC_AXI_M_BID[3:0]	IN	شناسه پاسخ
SMC_AXI_M_RID[3:0]	IN	شناسه را بخوانید Tag
SMC_AXI_M_RRESP[1:0]	IN	پاسخ را بخوانید
SMC_AXI_M_BRESP[1:0]	IN	پاسخ را بنویسید
SMC_AXI_M_AWREADY	IN	آدرس را آماده بنویسید
SMC_AXI_M_RDATA[63:0]	IN	داده ها را بخوانید
SMC_AXI_M_WREADY	IN	آماده بنویس
SMC_AXI_M_BVALID	IN	پاسخ را معتبر بنویسید
SMC_AXI_M_ARREADY	IN	آدرس آماده را بخوانید
SMC_AXI_M_RLAST	IN	Read Last این سیگنال آخرین انتقال را در یک پیاپی خواندن نشان می دهد
SMC_AXI_M_RVALID	IN	معتبر بخوانید

رابط باس AHB0 حالت کنترل کننده حافظه نرم
جدول 3-6 • رابط باس AHB0 حالت کنترل کننده حافظه نرم

نام بندر	جهت	توضیحات
SMC_AHB_M_HBURST[1:0]	خارج	طول انفجار AHBL
SMC_AHB_M_HTRANS[1:0]	خارج	نوع انتقال AHBL - نوع انتقال تراکنش جاری را نشان می دهد.
SMC_AHB_M_HMASTLOCK	خارج	قفل AHBL - هنگامی که ادعا می شود انتقال فعلی بخشی از یک تراکنش قفل شده است
SMC_AHB_M_HWRITE	خارج	نوشتن AHBL - وقتی مقدار زیاد نشان می دهد که تراکنش فعلی یک نوشتن است. وقتی پایین نشان می دهد که تراکنش فعلی خوانده شده است
SMC_AHB_M_HSIZE[1:0]	خارج	اندازه انتقال AHBL - اندازه انتقال فعلی را نشان می دهد (فقط تراکنش های 8/16/32 بایت)
SMC_AHB_M_HWDATA[31:0]	خارج	داده‌های نوشتن AHBL - داده‌ها را از Master MSS به کنترلر حافظه نرم فابریک بنویسید
SMC_AHB_M_HADDR [31:0]	خارج	آدرس AHBL – آدرس بایت در رابط AHBL
SMC_AHB_M_HRESP	IN	وضعیت پاسخ AHBL - هنگامی که در پایان تراکنش بالا می رود نشان می دهد که تراکنش با خطا تکمیل شده است. هنگامی که در پایان تراکنش به پایین هدایت می شود، نشان می دهد که تراکنش با موفقیت انجام شده است
SMC_AHB_M_HRDATA[31:0]	IN	داده های خواندن AHBL - داده ها را از کنترلر حافظه نرم فابریک به Master MSS بخوانید
SMC_AHB_M_HREADY	IN	AHBL آماده – High نشان می دهد که گذرگاه AHBL آماده پذیرش تراکنش جدید است

پشتیبانی محصول

گروه محصولات Microsemi SoC از محصولات خود با خدمات پشتیبانی مختلف از جمله خدمات مشتری، مرکز پشتیبانی فنی مشتری، پشتیبانی می کند. webسایت، پست الکترونیکی و دفاتر فروش در سراسر جهان. این پیوست حاوی اطلاعاتی در مورد تماس با گروه محصولات Microsemi SoC و استفاده از این خدمات پشتیبانی است.
خدمات مشتری
برای پشتیبانی غیر فنی محصول، مانند قیمت گذاری محصول، ارتقاء محصول، اطلاعات به روز رسانی، وضعیت سفارش و مجوز، با خدمات مشتری تماس بگیرید.
از آمریکای شمالی، با 800.262.1060 تماس بگیرید
از سایر نقاط جهان با شماره 650.318.4460 تماس بگیرید
فکس، از هر کجای دنیا، 650.318.8044
مرکز پشتیبانی فنی مشتریان
گروه محصولات Microsemi SoC مرکز پشتیبانی فنی مشتریان خود را با مهندسین بسیار ماهر تشکیل می دهد که می توانند به سوالات سخت افزاری، نرم افزاری و طراحی شما در مورد محصولات Microsemi SoC پاسخ دهند. مرکز پشتیبانی فنی مشتری زمان زیادی را صرف ایجاد یادداشت های برنامه، پاسخ به سؤالات رایج چرخه طراحی، مستندسازی مسائل شناخته شده و سؤالات متداول مختلف می کند. بنابراین، قبل از تماس با ما، لطفا از منابع آنلاین ما بازدید کنید. به احتمال زیاد ما قبلا به سوالات شما پاسخ داده ایم.
پشتیبانی فنی
برای پشتیبانی از محصولات Microsemi SoC، مراجعه کنید http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webسایت
شما می توانید انواع اطلاعات فنی و غیر فنی را در صفحه اصلی Microsemi SoC Products Group، در www.microsemi.com/soc.
تماس با مرکز پشتیبانی فنی مشتریان
مهندسان بسیار ماهر مرکز پشتیبانی فنی را کار می کنند. با مرکز پشتیبانی فنی می توان از طریق ایمیل یا از طریق گروه محصولات Microsemi SoC تماس گرفت webسایت
ایمیل
شما می توانید سوالات فنی خود را به آدرس ایمیل ما در میان بگذارید و پاسخ ها را از طریق ایمیل، فکس یا تلفن دریافت کنید. همچنین اگر مشکل طراحی دارید می توانید طرح خود را ایمیل کنید fileبرای دریافت کمک. ما دائماً حساب ایمیل را در طول روز نظارت می کنیم. هنگام ارسال درخواست خود برای ما، لطفاً نام کامل، نام شرکت و اطلاعات تماس خود را برای پردازش کارآمد درخواست خود درج کنید.
آدرس ایمیل پشتیبانی فنی است soc_tech@microsemi.com.
موارد من
مشتریان Microsemi SoC Products Group می توانند با مراجعه به My Cases موارد فنی را به صورت آنلاین ارسال و پیگیری کنند.
خارج از آمریکا
مشتریانی که در خارج از مناطق زمانی ایالات متحده نیاز به کمک دارند می توانند از طریق ایمیل با پشتیبانی فنی تماس بگیرند (soc_tech@microsemi.com) یا با یک دفتر فروش محلی تماس بگیرید.
برای فهرست های دفتر فروش و تماس های شرکتی، درباره ما دیدن کنید.
لیست دفتر فروش را می توان در این آدرس یافت www.microsemi.com/soc/company/contact/default.aspx.
پشتیبانی فنی ITAR
برای پشتیبانی فنی در مورد FPGA های RH و RT که توسط مقررات بین المللی ترافیک اسلحه (ITAR) تنظیم می شوند، از طریق ما تماس بگیرید soc_tech_itar@microsemi.com. یا در موارد من، بله را در لیست کشویی ITAR انتخاب کنید. برای لیست کاملی از FPGA های Microsemi تنظیم شده توسط ITAR، از ITAR دیدن کنید web صفحه

درباره میکروسمی
Microsemi Corporation (Nasdaq: MSCC) مجموعه ای جامع از راه حل های نیمه هادی و سیستمی را برای بازارهای ارتباطات، دفاع و امنیت، هوافضا و صنعتی ارائه می دهد. محصولات شامل مدارهای مجتمع سیگنال مختلط آنالوگ با کارایی بالا و سخت شده با تشعشع، FPGA، SoC و ASIC هستند. محصولات مدیریت انرژی؛ دستگاه‌های زمان‌بندی و همگام‌سازی و راه‌حل‌های دقیق زمان، تعیین استاندارد جهانی برای زمان؛ دستگاه های پردازش صدا؛ راه حل های RF؛ اجزای گسسته؛ راه حل های ذخیره سازی و ارتباطات سازمانی، فناوری های امنیتی و ضد t مقیاس پذیرampمحصولات er; راه حل های اترنت؛ آی‌سی‌ها و میانی‌های برق با اترنت. و همچنین قابلیت ها و خدمات طراحی سفارشی. دفتر مرکزی Microsemi در Aliso Viejo، کالیفرنیا قرار دارد و تقریباً 4,800 کارمند در سراسر جهان دارد. بیشتر بدانید در www.microsemi.com.
Microsemi هیچ ضمانت، نمایندگی یا تضمینی در مورد اطلاعات مندرج در اینجا یا مناسب بودن محصولات و خدمات خود برای اهداف خاص نمی دهد، و همچنین Microsemi هیچ گونه مسئولیتی را که ناشی از کاربرد یا استفاده از هر محصول یا مداری باشد، بر عهده نمی گیرد. محصولات فروخته شده در اینجا و سایر محصولات فروخته شده توسط Microsemi تحت آزمایشات محدودی قرار گرفته اند و نباید در ارتباط با تجهیزات یا برنامه های کاربردی حیاتی استفاده شوند. اعتقاد بر این است که هر گونه مشخصات عملکرد قابل اعتماد است اما تأیید نشده است و خریدار باید تمام عملکرد و سایر آزمایشات محصولات را به تنهایی و همراه با یا نصب در هر محصول نهایی انجام دهد و کامل کند. خریدار نباید به داده ها و مشخصات عملکرد یا پارامترهای ارائه شده توسط Microsemi اعتماد کند. این مسئولیت خریدار است که به طور مستقل مناسب بودن هر محصول را تعیین کند و آن را آزمایش و تأیید کند. اطلاعات ارائه شده توسط Microsemi در این قسمت "همانطور که هست، کجاست" و با تمام ایرادات ارائه شده است و تمام خطرات مربوط به چنین اطلاعاتی کاملاً با خریدار است. Microsemi به هیچ یک از طرفین، به طور صریح یا ضمنی، هیچ گونه حق ثبت اختراع، مجوز، یا هر گونه حق مالکیت IP دیگر، اعم از خود این اطلاعات و یا هر چیزی که در آن اطلاعات توضیح داده شده است، اعطا نمی کند. اطلاعات ارائه شده در این سند متعلق به Microsemi است و Microsemi این حق را برای خود محفوظ می دارد که در هر زمان بدون اطلاع قبلی، هرگونه تغییر در اطلاعات این سند یا هر محصول و خدماتی را اعمال کند.

دفتر مرکزی شرکت میکروسمی
One Enterprise، Aliso Viejo،
CA 92656 ایالات متحده آمریکا
در ایالات متحده آمریکا: +1 800-713-4113
خارج از ایالات متحده آمریکا: +1 949-380-6100
فروش: +1 949-380-6136
فکس: +1 949-215-4996
ایمیل: sales.support@microsemi.com

5-02-00377-5/11.16

اسناد / منابع

پیکربندی کنترلر Microsemi SmartFusion2 MSS DDR [pdfراهنمای کاربر
پیکربندی کنترلر SmartFusion2 MSS DDR، SmartFusion2 MSS، پیکربندی کنترلر DDR، پیکربندی کنترلر

مراجع

راهنمای کاربر