SmartFusion2 MSS
DDR-kontrolleri konfiguratsioon
Libero SoC v11.6 ja uuemad 

Sissejuhatus

SmartFusion2 MSS-il on sisseehitatud DDR-kontroller. See DDR-kontroller on mõeldud kiibivälise DDR-mälu juhtimiseks. MDDR-kontrollerile pääseb juurde nii MSS-ist kui ka FPGA-kangast. Lisaks saab DDR-kontrollerist ka mööda minna, pakkudes täiendavat liidest FPGA kangale (Soft Controller Mode (SMC)).
MSS-i DDR-kontrolleri täielikuks konfigureerimiseks peate:

1. Valige andmetee MDDR-i konfiguraatori abil.
2. Määrake DDR-kontrolleri registrite registriväärtused.
3. Valige MSS CCC konfiguraatori abil DDR-mälu kella sagedused ja FPGA kanga ja MDDR-i kella suhe (vajadusel).
4. Ühendage kontrolleri APB konfiguratsiooniliides, nagu on määratlenud välisseadmete lähtestamise lahendus. System Builderi loodud MDDR-i lähtestamise vooluringi kohta vaadake jaotist "MSS DDR-i konfiguratsioonitee" lk 13 ja joonis 2-7.
   Saate luua ka oma lähtestamislülituse, kasutades eraldiseisvat (mitte System Builderi) välisseadmete initsialiseerimist. Vaadake SmartFusion2 Standalone Peripheral Initialization kasutusjuhendit.

MDDR konfiguraator

MDDR-i konfiguraatorit kasutatakse MSS-i DDR-kontrolleri üldise andmetee ja välise DDR-mälu parameetrite konfigureerimiseks.

Vahekaart Üldine määrab teie mälu ja kanga liidese sätted (joonis 1-1).
Mälu sätted
Sisestage DDR-mälu seadistusaeg. See on aeg, mida DDR-mälu initsialiseerimiseks vajab. Vaikeväärtus on 200 us. Õige sisestatava väärtuse leidmiseks vaadake oma DDR-mälu andmelehte.
Kasutage mälusätteid MDDR-i mälusuvandite konfigureerimiseks.

• Mälu tüüp – LPDDR, DDR2 või DDR3
• Andmelaius – 32-bitine, 16-bitine või 8-bitine
• SECDED Lubatud ECC – ON või OFF
• Vahekohtu skeem – tüüp-0, tüüp -1, tüüp-2, tüüp-3
• Kõrgeima prioriteediga ID – kehtivad väärtused on vahemikus 0 kuni 15
• Aadressi laius (bitti) – kasutatava LPDDR/DDR2/DDR3 mälu rea, panga ja veeru aadressibittide arvu leiate oma DDR-mälu andmelehelt. valige rippmenüüst, et valida ridade/pankade/veergude jaoks õige väärtus vastavalt LPDDR/DDR2/DDR3 mälu andmelehele.

Märkus. Rippmenüüs olev number viitab aadressibittide arvule, mitte ridade/pankade/veergude absoluutarvule. NäiteksampKui teie DDR-mälus on 4 panka, valige pankade jaoks 2 (2 ²=4). Kui teie DDR-mälus on 8 panka, valige pankade jaoks 3 (2³ =8).

Kanga liidese sätted
Vaikimisi on kõva Cortex-M3 protsessor seadistatud DDR-kontrollerile juurdepääsuks. Samuti saate lubada kangameistril juurdepääsu DDR-kontrollerile, lubades märkeruudu Kanga liidese sätted. Sel juhul saate valida ühe järgmistest valikutest.

• Kasutage AXI-liidest – kangas Master pääseb DDR-kontrollerile juurde 64-bitise AXI-liidese kaudu.
• Kasutage ühtset AHBLite liidest – Kanga Master pääseb DDR-kontrollerile juurde ühe 32-bitise AHB-liidese kaudu.
• Kasutage kahte AHBLite liidest – kaks kangameistrit pääsevad DDR-kontrollerile kahe 32-bitise AHB-liidese abil.
  Konfiguratsioon view (Joonis 1-1) värskendatakse vastavalt teie kanga liidese valikule.

I/O-draivi tugevus (ainult DDR2 ja DDR3)
Valige oma DDR-i sisendite/väljundite jaoks üks järgmistest draivi tugevustest.

• Poole sõidu tugevus
•  Täielik ajami tugevus

Libero SoC määrab teie MDDR-süsteemi jaoks DDR-i I/O-standardi teie DDR-mälu tüübi ja I/O-draivi tugevuse alusel (nagu on näidatud tabelis 1-1).
Tabel 1-1 • I/O-draivi tugevus ja DDR-mälu tüüp

DDR-mälu tüüp	Pooljõuline sõit	Täisjõuline sõit
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO standard (ainult LPDDR)
Valige üks järgmistest valikutest.

• LVCMOS18 (väikseim võimsus) LVCMOS 1.8 V IO standardile. Kasutatakse tüüpilistes LPDDR1 rakendustes.
• LPDDRI Märkus. Enne selle standardi valimist veenduge, et teie plaat toetab seda standardit. Peate seda valikut kasutama M2S-EVAL-KIT või SF2-STARTER-KIT plaatide sihtimisel. LPDDRI IO standardid nõuavad, et plaadile oleks paigaldatud takisti IMP_CALIB.

IO kalibreerimine (ainult LPDDR)
LVCMOS18 IO standardi kasutamisel valige üks järgmistest valikutest.

• On
• Väljas (tavaline)

Kalibreerimine ON ja OFF juhib valikuliselt IO kalibreerimisploki kasutamist, mis kalibreerib IO draiverid välisele takistile. Kui see on VÄLJAS, kasutab seade eelseadistatud IO draiveri reguleerimist.
Kui see on sisse lülitatud, tuleb PCB-le paigaldada 150-oomine IMP_CALIB takisti.
Seda kasutatakse IO kalibreerimiseks PCB omadustega. Kuid kui see on seatud olekusse ON, tuleb paigaldada takisti või mälukontroller ei käivitu.
Lisateabe saamiseks vaadake AC393-SmartFusion2 ja IGLOO2 tahvli disainijuhiste rakendust
Märkus ja SmartFusion2 SoC FPGA suure kiirusega DDR-liideste kasutusjuhend.

MDDR-kontrolleri konfiguratsioon

Kui kasutate välisele DDR-mällule juurdepääsuks MSS-i DDR-kontrollerit, tuleb DDR-kontroller käitusajal konfigureerida. Selleks kirjutatakse konfiguratsiooniandmed spetsiaalsetesse DDR-kontrolleri konfiguratsiooniregistritesse. Need konfiguratsiooniandmed sõltuvad välise DDR-mälu ja teie rakenduse omadustest. Selles jaotises kirjeldatakse, kuidas sisestada need konfiguratsiooniparameetrid MSS-i DDR-kontrolleri konfiguraatorisse ja kuidas konfiguratsiooniandmeid üldise välisseadmete initsialiseerimise lahenduse osana hallatakse.

MSS-i DDR-i juhtimisregistrid
MSS DDR-kontrolleril on rida registreid, mis tuleb käitusajal konfigureerida. Nende registrite konfiguratsiooniväärtused esindavad erinevaid parameetreid, nagu DDR-režiim, PHY laius, sarivõtte režiim ja ECC. Täielikud üksikasjad DDR-kontrolleri konfiguratsiooniregistrite kohta leiate SmartFusion2 SoC FPGA suure kiirusega DDR-liideste kasutusjuhendist.
MDDR-registrite konfiguratsioon
Kasutage DDR-mälule ja rakendusele vastavate parameetrite sisestamiseks vahekaarte Mälu lähtestamine (Joonis 2-1, Joonis 2-2 ja Joonis 2-3) ja Mälu ajastus (Joonis 2-4). Nendele vahekaartidele sisestatud väärtused tõlgitakse automaatselt vastavateks registriväärtusteks. Kui klõpsate konkreetset parameetrit, kirjeldatakse sellele vastavat registrit paanil Registri kirjeldus (alumine osa joonisel 1-1 leheküljel 4).
Mälu initsialiseerimine
Vahekaart Mälu lähtestamine võimaldab teil konfigureerida viise, kuidas soovite oma LPDDR/DDR2/DDR3 mälu lähtestada. Vahekaardil Mälu initsialiseerimine saadaolevad menüüd ja valikud sõltuvad kasutatavast DDR-mälu tüübist (LPDDR/DDR2/DDR3). Suvandite konfigureerimisel vaadake oma DDR-mälu andmelehte. Kui muudate või sisestate väärtuse, kuvatakse registri kirjelduse paanil värskendatud registri nimi ja registri väärtus. Kehtetud väärtused on märgistatud hoiatustena. Joonisel 2-1, joonisel 2-2 ja joonisel 2-3 on näidatud vastavalt LPDDR, DDR2 ja DDR3 lähtestamine.

• Ajastusrežiim – valige 1T või 2T ajastusrežiim. 1T-s (vaikerežiim) saab DDR-kontroller anda igal kellatsüklil uue käsu. 2T ajastusrežiimis hoiab DDR-kontroller aadressi ja käsusiini, mis kehtivad kahe taktitsükli jooksul. See vähendab siini efektiivsust ühe käsuni kahe kella kohta, kuid kahekordistab seadistamise ja hoidmise aja.
• Osalise massiivi enesevärskendus (ainult LPDDR). See funktsioon on mõeldud LPDDR-i energia säästmiseks.
  Valige üks järgmistest, et kontroller saaks isevärskenduse ajal mälumahtu värskendada.
  – Täielik massiiv: pangad 0, 1,2, 3 ja XNUMX
  – Poolmassiiv: pangad 0 ja 1
  – Kvartalimassiivi: Pank 0
  – Kaheksandiku massiiv: Pank 0 rea aadressiga MSB=0
  – Ühe kuueteistkümnendiku massiiv: Pank 0 rea aadressiga MSB ja MSB-1 on mõlemad 0.
  Kõigi muude valikute kohta vaadake suvandite konfigureerimisel oma DDR-mälu andmelehte.
  

Mälu ajastus
Sellel vahekaardil saate konfigureerida mälu ajastuse parameetreid. Mälu ajastuse parameetrite konfigureerimisel vaadake oma LPDDR/DDR2/DDR3 mälu andmelehte.
Kui muudate või sisestate väärtuse, kuvatakse registri kirjelduse paanil värskendatud registri nimi ja registri väärtus. Kehtetud väärtused on märgistatud hoiatustena.

DDR-i konfiguratsiooni importimine Files
Lisaks DDR-mälu parameetrite sisestamisele vahekaartide Mälu lähtestamine ja Ajastus abil saate importida DDR-i registriväärtusi file. Selleks klõpsake nuppu Impordi konfiguratsioon ja navigeerige tekstini file sisaldab DDR-registri nimesid ja väärtusi. Joonis 2-5 näitab impordi konfiguratsiooni süntaksit.

Märkus. Kui valite registriväärtuste importimise, mitte GUI abil sisestamise, peate määrama kõik vajalikud registriväärtused. Lisateavet leiate SmartFusion2 SoC FPGA kiirete DDR-liideste kasutusjuhendist.

DDR-i konfiguratsiooni eksportimine Files
Samuti saate eksportida praegused registri konfiguratsiooniandmed tekstina file. See file sisaldab nii teie imporditud registriväärtusi (kui neid on) kui ka neid, mis arvutati sellesse dialoogi sisestatud GUI parameetrite põhjal.
Kui soovite DDR-registri konfiguratsioonis tehtud muudatusi tagasi võtta, saate seda teha käsuga Restore Default. Pange tähele, et see kustutab kõik registri konfiguratsiooniandmed ja peate need andmed uuesti importima või uuesti sisestama. Andmed lähtestatakse riistvara lähtestamise väärtustele.
Loodud andmed
Konfiguratsiooni loomiseks klõpsake nuppu OK. MDDR-i konfiguraator arvutab kõigi DDR-i konfiguratsiooniregistrite väärtused ja ekspordib need väärtused teie püsivara projekti ja simulatsiooni vastavalt teie sisestatud andmetele vahekaartidel Üldine, Mälu ajastus ja Mälu initsialiseerimine. files. Eksporditud file süntaks on näidatud joonisel 2-6.

Püsivara

SmartDesigni loomisel toimige järgmiselt files genereeritakse /püsivara/ drivers_config/sys_config kataloog. Need fileNeed on vajalikud selleks, et CMSIS-i püsivara tuum saaks korralikult kompileerida ja sisaldaks teavet teie praeguse kujunduse kohta, sealhulgas välisseadmete konfiguratsiooniandmeid ja MSS-i kella konfiguratsiooniteavet. Ärge muutke neid files käsitsi, kuna need luuakse uuesti iga kord, kui teie juurkujundus uuesti genereeritakse.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR-i konfiguratsiooniandmed.
• Sys_config_fddr_define.h – FDDR-i konfiguratsiooniandmed.
•  sys_config_mss_clocks.h – MSS-kellade konfiguratsioon

Simulatsioon
Kui loote oma MSS-iga seotud SmartDesigni, siis järgmine simulatsioon files genereeritakse /simulatsiooni kataloog:

•  test.bfm – tipptasemel BFM file mis esmakordselt "käitatakse" mis tahes simulatsiooni ajal, mis kasutab SmartFusion2 MSS-i Cortex-M3 protsessorit. See käivitab faili peripheral_init.bfm ja user.bfm selles järjekorras.
•  peripheral_init.bfm – sisaldab BFM-protseduuri, mis emuleerib funktsiooni CMSIS::SystemInit(), mis käitatakse Cortex-M3-s enne protseduuri main() sisenemist. Põhimõtteliselt kopeerib see disainis kasutatud välisseadmete konfiguratsiooniandmed õigetesse välisseadmete konfiguratsiooniregistritesse ja ootab seejärel, kuni kõik välisseadmed on valmis, enne kui kinnitab, et kasutaja saab neid välisseadmeid kasutada.
• MDDR_init.bfm – sisaldab BFM-i kirjutuskäske, mis simuleerivad teie sisestatud MSS-i DDR-i konfiguratsiooniregistri andmete kirjutamist (kasutades ülaltoodud dialoogiboksi registrite redigeerimine) DDR-kontrolleri registritesse.
• user.bfm – mõeldud kasutaja käskude jaoks. Saate simuleerida andmeteed, lisades sellesse oma BFM-käsud file. Käsud selles file "käitatakse" pärast faili peripheral_init.bfm lõpetamist.

Kasutades files ülal, simuleeritakse konfiguratsiooniteed automaatselt. Peate redigeerima ainult faili user.bfm file andmetee simuleerimiseks. Ärge muutke faile test.bfm, peripheral_init.bfm või MDDR_init.bfm files nagu need files luuakse uuesti iga kord, kui teie juurkujundus uuesti genereeritakse.

MSS DDR-i konfiguratsioonitee
Välisseadmete initsialiseerimise lahendus nõuab, et lisaks MSS-i DDR-i konfiguratsiooniregistri väärtuste määramisele konfigureeriksite MSS-is (FIC_2) APB konfiguratsiooniandmete tee. Funktsioon SystemInit() kirjutab andmed MDDR-i konfiguratsiooniregistritesse FIC_2 APB liidese kaudu.
Märkus. Kui kasutate System Builderit, määratakse konfiguratsioonitee ja ühendatakse see automaatselt.

FIC_2 liidese konfigureerimiseks tehke järgmist.

1. Avage MSS-i konfiguraatorist FIC_2 konfiguraatori dialoog (Joonis 2-7).
2. Valige suvand Initsialiseeri välisseadmed Cortex-M3 abil.
3. Veenduge, et MSS DDR on märgitud, nagu ka Fabric DDR/SERDES plokid, kui neid kasutate.
4.  Seadete salvestamiseks klõpsake nuppu OK. See paljastab FIC_2 konfiguratsioonipordid (kell, lähtestamine ja APB siini liidesed), nagu on näidatud joonisel 2-8.
5.  Loo MSS. FIC_2 pordid (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ja FIC_2_APB_M_RESET_N) on nüüd MSS-liideses avatud ja neid saab ühendada CoreConfigP ja CoreResetP-ga vastavalt perifeerse initsialiseerimise lahenduse spetsifikatsioonile.

Täielikud üksikasjad CoreConfigP ja CoreResetP tuumade konfigureerimise ja ühendamise kohta leiate välisseadmete lähtestamise kasutusjuhendist.

Pordi kirjeldus

DDR PHY liides
Tabel 3-1 • DDR PHY liides

Pordi nimi	Suund	Kirjeldus
MDDR_CAS_N	VÄLJAS	DRAM CASN
MDDR_CKE	VÄLJAS	DRAM CKE
MDDR_CLK	VÄLJAS	Kell, P pool
MDDR_CLK_N	VÄLJAS	Kell, N pool
MDDR_CS_N	VÄLJAS	DRAM CSN
MDDR_ODT	VÄLJAS	DRAM ODT
MDDR_RAS_N	VÄLJAS	DRAM RASN
MDDR_RESET_N	VÄLJAS	DRAM-i lähtestamine DDR3 jaoks. Ignoreerige seda signaali LPDDR- ja DDR2-liideste puhul. Märkige see LPDDR- ja DDR2-liideste jaoks kasutamata.
MDDR_WE_N	VÄLJAS	DRAM WEN
MDDR_ADDR[15:0]	VÄLJAS	Dram Aadressi bitid
MDDR_BA[2:0]	VÄLJAS	Dram panga aadress
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	SEES VÄLJAS	Dram Data Mask
MDDR_DQS ([3:0]/[1:0]/[0])	SEES VÄLJAS	Dram Data Strobe sisend/väljund – P pool
MDDR_DQS_N ([3:0]/[1:0]/[0])	SEES VÄLJAS	Dram Data Strobe sisend/väljund – N pool
MDDR_DQ ([31:0]/[15:0]/[7:0])	SEES VÄLJAS	DRAM-i andmete sisend/väljund
MDDR_DQS_TMATCH_0_IN	IN	FIFO signaalis
MDDR_DQS_TMATCH_0_OUT	VÄLJAS	FIFO väljundsignaal
MDDR_DQS_TMATCH_1_IN	IN	FIFO signaalis (ainult 32-bitine)
MDDR_DQS_TMATCH_1_OUT	VÄLJAS	FIFO väljundsignaal (ainult 32-bitine)
MDDR_DM_RDQS_ECC	SEES VÄLJAS	Dram ECC andmemask
MDDR_DQS_ECC	SEES VÄLJAS	Dram ECC Data Strobe sisend/väljund – P pool
MDDR_DQS_ECC_N	SEES VÄLJAS	Dram ECC Data Strobe sisend/väljund – N pool
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	SEES VÄLJAS	DRAM ECC andmete sisend/väljund
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO signaalis
MDDR_DQS_TMATCH_ECC_OUT	VÄLJAS	ECC FIFO väljundsignaal (ainult 32-bitine)

Märkus. Mõne pordi pordi laiused muutuvad sõltuvalt PHY laiuse valikust. Selliste portide tähistamiseks kasutatakse tähist “[a:0]/ [b:0]/[c:0]”, kus “[a:0]” viitab pordi laiusele, kui on valitud 32-bitine PHY laius. , “[b:0]” vastab 16-bitisele PHY laiusele ja “[c:0]” 8-bitisele PHY laiusele.

Fabric Master AXI siini liides
Tabel 3-2 • Fabric Master AXI siiniliides

Pordi nimi	Suund	Kirjeldus
DDR_AXI_S_AWREADY	VÄLJAS	Kirjutage aadress valmis
DDR_AXI_S_WREADY	VÄLJAS	Kirjutage aadress valmis
DDR_AXI_S_BID[3:0]	VÄLJAS	Vastuse ID
DDR_AXI_S_BRESP[1:0]	VÄLJAS	Kirjuta vastus
DDR_AXI_S_BVALID	VÄLJAS	Kirjutage õige vastus
DDR_AXI_S_ARREADY	VÄLJAS	Aadressi lugemine on valmis
DDR_AXI_S_RID[3:0]	VÄLJAS	Loe ID Tag
DDR_AXI_S_RRESP[1:0]	VÄLJAS	Lugege vastust
DDR_AXI_S_RDATA[63:0]	VÄLJAS	Lugege andmeid
DDR_AXI_S_RLAST	VÄLJAS	Read Last See signaal näitab viimast edastust lugemissari
DDR_AXI_S_RVALID	VÄLJAS	Lugemisaadress on kehtiv
DDR_AXI_S_AWID[3:0]	IN	Kirjutage aadressi ID
DDR_AXI_S_AWADDR[31:0]	IN	Kirjutage aadress
DDR_AXI_S_AWLEN[3:0]	IN	Purske pikkus
DDR_AXI_S_AWSIZE[1:0]	IN	Purske suurus
DDR_AXI_S_AWBURST[1:0]	IN	Purske tüüp
DDR_AXI_S_AWLOCK[1:0]	IN	Luku tüüp See signaal annab lisateavet ülekande aatomiomaduste kohta
DDR_AXI_S_AWVALID	IN	Kirjuta õige aadress
DDR_AXI_S_WID[3:0]	IN	Kirjutage andmete ID tag
DDR_AXI_S_WDATA[63:0]	IN	Kirjuta andmed
DDR_AXI_S_WSTRB[7:0]	IN	Kirjutage strobe
DDR_AXI_S_WLAST	IN	Kirjuta viimasena
DDR_AXI_S_WVALID	IN	Kirjutage kehtiv
DDR_AXI_S_LEIB	IN	Kirjutage valmis
DDR_AXI_S_ARID[3:0]	IN	Lugege aadressi ID-d
DDR_AXI_S_ARADDR[31:0]	IN	Lugege aadressi
DDR_AXI_S_ARLEN[3:0]	IN	Purske pikkus
DDR_AXI_S_ARSIZE[1:0]	IN	Purske suurus
DDR_AXI_S_ARBURST[1:0]	IN	Purske tüüp
DDR_AXI_S_ARLOCK[1:0]	IN	Luku tüüp
DDR_AXI_S_ARVALID	IN	Lugemisaadress on kehtiv
DDR_AXI_S_RREADY	IN	Aadressi lugemine on valmis

Tabel 3-2 • Fabric Master AXI siiniliides (jätkub)

Pordi nimi	Suund	Kirjeldus
DDR_AXI_S_CORE_RESET_N	IN	MDDR globaalne lähtestamine
DDR_AXI_S_RMW	IN	Näitab, kas 64-bitise raja kõik baidid kehtivad AXI ülekande kõigi löökide jaoks. 0: näitab, et sarivõttes kehtivad kõik baidid kõigis taktides ja kontroller peaks vaikimisi kirjutama käske 1: näitab, et mõned baidid on kehtetud ja kontroller peaks vaikimisi kasutama RMW-käske See on klassifitseeritud AXI kirjutusaadressi kanali külgriba signaaliks ja kehtib signaaliga AWVALID. Kasutatakse ainult siis, kui ECC on lubatud.

Fabric Master AHB0 bussiliides
Tabel 3-3 • Fabric Master AHB0 siiniliides

Pordi nimi	Suund	Kirjeldus
DDR_AHB0_SHREADYOUT	VÄLJAS	AHBL-i alluv valmis – kui kõrge kirjutamise jaoks näitab, et MDDR on valmis andmeid vastu võtma ja kui kõrge lugemiseks, näitab, et andmed on kehtivad
DDR_AHB0_SHRESP	VÄLJAS	AHBL-i vastuse olek – tehingu lõpus kõrgeks sõitmine näitab, et tehing on lõpule viidud vigadega. Tehingu lõpus madalaks langemine näitab, et tehing on edukalt lõpule viidud.
DDR_AHB0_SHRDATA[31:0]	VÄLJAS	AHBL-i lugemisandmed – MDDR-i alamseadme andmete lugemine kanga ülemseadmele
DDR_AHB0_SHSEL	IN	AHBL alluva valimine – kinnitamise korral on MDDR kanga AHB siinil praegu valitud AHBL alam
DDR_AHB0_SHADDR[31:0]	IN	AHBL-aadress – bait-aadress AHBL-i liidesel
DDR_AHB0_SHBURST[2:0]	IN	AHBL-i sarivõtte pikkus
DDR_AHB0_SHSIZE[1:0]	IN	AHBL-i ülekande suurus – näitab jooksva ülekande suurust (ainult 8/16/32-baidised tehingud)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL ülekande tüüp – näitab jooksva tehingu ülekande tüüpi
DDR_AHB0_SHMASTLOCK	IN	AHBL-lukk – kui see on kinnitatud, on jooksev ülekanne osa lukustatud tehingust
DDR_AHB0_SHWRITE	IN	AHBL-i kirjutamine – kui kõrge, näitab, et praegune tehing on kirjutamine. Kui madal näitab, et praegune tehing on lugemine
DDR_AHB0_S_HREADY	IN	AHBL valmis – kui kõrge, näitab, et MDDR on valmis uue tehingu vastuvõtmiseks
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL-i kirjutamisandmed – kangajuhi andmete kirjutamine MDDR-i

Fabric Master AHB1 bussiliides
Tabel 3-4 • Fabric Master AHB1 siiniliides

Pordi nimi	Suund	Kirjeldus
DDR_AHB1_SHREADYOUT	VÄLJAS	AHBL-i alluv valmis – kui kõrge kirjutamise jaoks näitab, et MDDR on valmis andmeid vastu võtma ja kui kõrge lugemiseks, näitab, et andmed on kehtivad
DDR_AHB1_SHRESP	VÄLJAS	AHBL-i vastuse olek – tehingu lõpus kõrgeks sõitmine näitab, et tehing on lõpule viidud vigadega. Tehingu lõpus madalaks langemine näitab, et tehing on edukalt lõpule viidud.
DDR_AHB1_SHRDATA[31:0]	VÄLJAS	AHBL-i lugemisandmed – MDDR-i alamseadme andmete lugemine kanga ülemseadmele
DDR_AHB1_SHSEL	IN	AHBL alluva valimine – kinnitamise korral on MDDR kanga AHB siinil praegu valitud AHBL alam
DDR_AHB1_SHADDR[31:0]	IN	AHBL-aadress – bait-aadress AHBL-i liidesel
DDR_AHB1_SHBURST[2:0]	IN	AHBL-i sarivõtte pikkus
DDR_AHB1_SHSIZE[1:0]	IN	AHBL-i ülekande suurus – näitab jooksva ülekande suurust (ainult 8/16/32-baidised tehingud)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL ülekande tüüp – näitab jooksva tehingu ülekande tüüpi
DDR_AHB1_SHMASTLOCK	IN	AHBL-lukk – kui see on kinnitatud, on jooksev ülekanne osa lukustatud tehingust
DDR_AHB1_SHWRITE	IN	AHBL-i kirjutamine – kui kõrge, näitab, et praegune tehing on kirjutamine. Kui madal näitab, et praegune tehing on lugemine.
DDR_AHB1_SHREADY	IN	AHBL valmis – kui kõrge, näitab, et MDDR on valmis uue tehingu vastuvõtmiseks
DDR_AHB1_SHWDATA[31:0]	IN	AHBL-i kirjutamisandmed – kangajuhi andmete kirjutamine MDDR-i

Pehme mälukontrolleri režiimi AXI siini liides
Tabel 3-5 • Pehme mälu kontrolleri režiimi AXI siiniliides

Pordi nimi	Suund	Kirjeldus
SMC_AXI_M_WLAST	VÄLJAS	Kirjuta viimasena
SMC_AXI_M_WVALID	VÄLJAS	Kirjutage kehtiv
SMC_AXI_M_AWLEN[3:0]	VÄLJAS	Purske pikkus
SMC_AXI_M_AWBURST[1:0]	VÄLJAS	Purske tüüp
SMC_AXI_M_LEIB	VÄLJAS	Vastus valmis
SMC_AXI_M_AWVALID	VÄLJAS	Kirjutage kehtiv aadress
SMC_AXI_M_AWID[3:0]	VÄLJAS	Kirjutage aadressi ID
SMC_AXI_M_WDATA[63:0]	VÄLJAS	Kirjuta andmed
SMC_AXI_M_ARVALID	VÄLJAS	Lugemisaadress on kehtiv
SMC_AXI_M_WID[3:0]	VÄLJAS	Kirjutage andmete ID tag
SMC_AXI_M_WSTRB[7:0]	VÄLJAS	Kirjutage strobe
SMC_AXI_M_ARID[3:0]	VÄLJAS	Lugege aadressi ID-d
SMC_AXI_M_ARADDR[31:0]	VÄLJAS	Lugege aadressi
SMC_AXI_M_ARLEN[3:0]	VÄLJAS	Purske pikkus
SMC_AXI_M_ARSIZE[1:0]	VÄLJAS	Purske suurus
SMC_AXI_M_ARBURST[1:0]	VÄLJAS	Purske tüüp
SMC_AXI_M_AWADDR[31:0]	VÄLJAS	Kirjutage aadress
SMC_AXI_M_RREADY	VÄLJAS	Aadressi lugemine on valmis
SMC_AXI_M_AWSIZE[1:0]	VÄLJAS	Purske suurus
SMC_AXI_M_AWLOCK[1:0]	VÄLJAS	Luku tüüp See signaal annab lisateavet ülekande aatomiomaduste kohta
SMC_AXI_M_ARLOCK[1:0]	VÄLJAS	Luku tüüp
SMC_AXI_M_BID[3:0]	IN	Vastuse ID
SMC_AXI_M_RID[3:0]	IN	Loe ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Lugege vastust
SMC_AXI_M_BRESP[1:0]	IN	Kirjuta vastus
SMC_AXI_M_AWREADY	IN	Kirjutage aadress valmis
SMC_AXI_M_RDATA[63:0]	IN	Lugege andmeid
SMC_AXI_M_WREADY	IN	Kirjutage valmis
SMC_AXI_M_BVALID	IN	Kirjutage õige vastus
SMC_AXI_M_ARREADY	IN	Aadressi lugemine on valmis
SMC_AXI_M_RLAST	IN	Read Last See signaal näitab viimast edastust lugemissari
SMC_AXI_M_RVALID	IN	Loe Kehtiv

Pehme mälu kontrolleri režiim AHB0 siiniliides
Tabel 3-6 • Pehme mälu kontrolleri režiim AHB0 siiniliides

Pordi nimi	Suund	Kirjeldus
SMC_AHB_M_HBURST[1:0]	VÄLJAS	AHBL-i sarivõtte pikkus
SMC_AHB_M_HTRANS[1:0]	VÄLJAS	AHBL ülekande tüüp – näitab jooksva tehingu ülekande tüüpi.
SMC_AHB_M_HMASTLOCK	VÄLJAS	AHBL-lukk – kui see on kinnitatud, on jooksev ülekanne osa lukustatud tehingust
SMC_AHB_M_HWRITE	VÄLJAS	AHBL-i kirjutamine – kui kõrge, näitab, et praegune tehing on kirjutamine. Kui madal näitab, et praegune tehing on lugemine
SMC_AHB_M_HSIZE[1:0]	VÄLJAS	AHBL-i ülekande suurus – näitab jooksva ülekande suurust (ainult 8/16/32-baidised tehingud)
SMC_AHB_M_HWDATA[31:0]	VÄLJAS	AHBL-i kirjutamisandmed – kirjutage andmed MSS-i juhtseadmest kanga pehmesse mälukontrollerisse
SMC_AHB_M_HADDR[31:0]	VÄLJAS	AHBL-aadress – bait-aadress AHBL-i liidesel
SMC_AHB_M_HRESP	IN	AHBL-i vastuse olek – tehingu lõpus kõrgeks sõitmine näitab, et tehing on lõpule viidud vigadega. Tehingu lõpus madalaks langemine näitab, et tehing on edukalt lõpule viidud
SMC_AHB_M_HRDATA[31:0]	IN	AHBL-i lugemisandmed – kanga pehme mälukontrolleri andmete lugemine MSS-i juhtseadmesse
SMC_AHB_M_HREADY	IN	AHBL valmis – kõrge näitab, et AHBL siini on uue tehingu vastuvõtmiseks valmis

Tootetugi

Microsemi SoC Products Group toetab oma tooteid erinevate tugiteenustega, sealhulgas klienditeenindusega, kliendi tehnilise toe keskusega jne websait, e-post ja ülemaailmsed müügiesindused. See lisa sisaldab teavet Microsemi SoC Products Groupiga ühenduse võtmise ja nende tugiteenuste kasutamise kohta.
Klienditeenindus
Võtke ühendust klienditeenindusega mittetehnilise tootetoe saamiseks, nagu toote hind, tooteuuendused, värskendusteave, tellimuse olek ja autoriseerimine.
Põhja-Ameerikast helistage numbril 800.262.1060 XNUMX XNUMX
Ülejäänud maailmast helistage numbril 650.318.4460 XNUMX XNUMX
Faks kõikjalt maailmast, 650.318.8044 XNUMX XNUMX
Kliendi tehnilise toe keskus
Microsemi SoC Products Group töötab kliendi tehnilise toe keskuses kõrgelt kvalifitseeritud inseneridega, kes aitavad vastata teie riistvara-, tarkvara- ja disainiküsimustele Microsemi SoC toodete kohta. Kliendi tehniline tugikeskus kulutab palju aega rakenduste märkuste, vastuste leidmisele projekteerimistsükli levinud küsimustele, teadaolevate probleemide dokumenteerimisele ja erinevatele KKK-dele. Seega, enne kui võtate meiega ühendust, külastage meie veebiressursse. Tõenäoliselt oleme teie küsimustele juba vastanud.
Tehniline tugi
Microsemi SoC toodete toe saamiseks külastage http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Websaidile
Microsemi SoC Products Groupi kodulehel saate sirvida mitmesuguseid tehnilisi ja mittetehnilisi andmeid. www.microsemi.com/soc.
Võtke ühendust kliendi tehnilise toe keskusega
Tehnilise toe keskuses töötavad kõrgelt kvalifitseeritud insenerid. Tehnilise toe keskusega saab ühendust võtta e-posti teel või Microsemi SoC tooterühma kaudu websaidile.
Meil
Saate edastada oma tehnilised küsimused meie e-posti aadressile ja saada vastused e-posti, faksi või telefoni teel. Samuti, kui teil on disainiprobleeme, saate oma kujunduse meili teel saata files abi saada. Jälgime e-posti kontot pidevalt kogu päeva jooksul. Kui saadate meile päringu, lisage kindlasti oma täisnimi, ettevõtte nimi ja kontaktandmed, et teie taotlust tõhusalt menetleda.
Tehnilise toe e-posti aadress on soc_tech@microsemi.com.
Minu juhtumid
Microsemi SoC Products Groupi kliendid saavad tehnilisi juhtumeid veebis esitada ja jälgida, minnes jaotisesse Minu juhtumid.
Väljaspool USA-d
Kliendid, kes vajavad abi väljaspool USA ajavööndeid, võivad võtta ühendust tehnilise toega e-posti teel (soc_tech@microsemi.com) või võtke ühendust kohaliku müügiesindusega.
Müügikontorite nimekirjade ja ettevõtte kontaktide saamiseks külastage lehte Teave meie kohta.
Müügibüroode nimekirjad leiate aadressilt www.microsemi.com/soc/company/contact/default.aspx.
ITARi tehniline tugi
Tehnilise toe saamiseks RH ja RT FPGA-de kohta, mida reguleerivad rahvusvahelised relvaliikluse eeskirjad (ITAR), võtke meiega ühendust aadressil soc_tech_itar@microsemi.com. Teise võimalusena valige jaotises Minu juhtumid ITAR-i ripploendist Jah. ITAR-i reguleeritud Microsemi FPGA-de täieliku loendi saamiseks külastage ITAR-i web lehel.

Microsemi kohta
Microsemi Corporation (Nasdaq: MSCC) pakub laiaulatuslikku pooljuht- ja süsteemilahenduste portfelli side-, kaitse- ja julgeoleku-, lennundus- ja tööstusturgude jaoks. Toodete hulka kuuluvad suure jõudlusega ja kiirguskindlad analoog-segasignaaliga integraallülitused, FPGA-d, SoC-d ja ASIC-id; toitehaldustooted; ajastus- ja sünkroniseerimisseadmed ning täpsed ajalahendused, mis seavad maailma ajastandardi; hääletöötlusseadmed; RF-lahendused; diskreetsed komponendid; Ettevõtete salvestus- ja sidelahendused, turvatehnoloogiad ja skaleeritav anti-tamper tooted; Etherneti lahendused; Power-over-Ethernet IC-d ja keskmised vahemikud; samuti kohandatud disainivõimalused ja -teenused. Microsemi peakontor asub Californias Aliso Viejos ja sellel on üle maailma umbes 4,800 töötajat. Lisateavet leiate aadressilt www.microsemi.com.
Microsemi ei anna garantiid, esindusi ega garantiisid seoses siin sisalduva teabega ega oma toodete ja teenuste sobivusega mingil konkreetsel eesmärgil, samuti ei võta Microsemi endale mingit vastutust, mis tuleneb mis tahes toote või vooluringi rakendusest või kasutamisest. Siin müüdavaid tooteid ja kõiki teisi Microsemi müüdavaid tooteid on testitud piiratud määral ja neid ei tohiks kasutada koos missioonikriitiliste seadmete või rakendustega. Kõiki toimivusspetsifikatsioone peetakse usaldusväärseteks, kuid neid ei kontrollita, ning ostja peab läbi viima ja lõpetama kõik toodete toimivus- ja muud testid üksi ja koos lõpptoodetega või nendesse installitud. Ostja ei tohi tugineda Microsemi esitatud andmetele ja jõudlusspetsifikatsioonidele või parameetritele. Ostja kohustus on iseseisvalt kindlaks teha mis tahes toodete sobivus ning seda testida ja kontrollida. Alljärgnevalt Microsemi esitatud teave esitatakse "nagu on, kus on" ja kõigi vigadega ning kogu sellise teabega seotud risk on täielikult ostja kanda. Microsemi ei anna otseselt ega kaudselt ühelegi osapoolele patendiõigusi, litsentse ega muid intellektuaalomandi õigusi, olenemata sellest, kas see puudutab sellist teavet ega midagi, mida selles teabes kirjeldatakse. Selles dokumendis esitatud teave kuulub ettevõttele Microsemi ja Microsemi jätab endale õiguse teha mis tahes muudatusi selles dokumendis sisalduvas teabes või mis tahes toodetes ja teenustes igal ajal ilma ette teatamata.

Microsemi ettevõtte peakorter
One Enterprise, Aliso Viejo,
CA 92656 USA
USA piires: +1 800-713-4113
Väljaspool USA-d: +1 949-380-6100
Müük: +1 949-380-6136
Faks: +1 949-215-4996
E-post: sales.support@microsemi.com

©2016 Microsemi Corporation. Kõik õigused kaitstud. Microsemi ja Microsemi logo on Microsemi Corporationi kaubamärgid. Kõik muud kaubamärgid ja teenindusmärgid on nende vastavate omanike omand.

5-02-00377-5/11.16

Dokumendid / Ressursid

Microsemi SmartFusion2 MSS DDR-kontrolleri konfiguratsioon [pdfKasutusjuhend SmartFusion2 MSS DDR-kontrolleri konfiguratsioon, SmartFusion2 MSS, DDR-kontrolleri konfiguratsioon, kontrolleri konfiguratsioon

Viited

• Kasutusjuhend