SmartFusion2 MSS
Διαμόρφωση ελεγκτή DDR
Libero SoC έκδοση 11.6 και νεότερη έκδοση
Εισαγωγή
Το SmartFusion2 MSS διαθέτει ενσωματωμένο ελεγκτή DDR. Αυτός ο ελεγκτής DDR προορίζεται για τον έλεγχο μιας μνήμης DDR εκτός τσιπ. Ο ελεγκτής MDDR είναι προσβάσιμος από το MSS καθώς και από το ύφασμα FPGA. Επιπλέον, ο ελεγκτής DDR μπορεί επίσης να παρακαμφθεί, παρέχοντας μια πρόσθετη διεπαφή στο ύφασμα FPGA (Λειτουργία Soft Controller (SMC)).
Για να διαμορφώσετε πλήρως τον ελεγκτή MSS DDR, πρέπει:
- Επιλέξτε τη διαδρομή δεδομένων χρησιμοποιώντας το MDDR Configurator.
- Ορίστε τις τιμές καταχωρητή για τους καταχωρητές ελεγκτή DDR.
- Επιλέξτε τις συχνότητες ρολογιού μνήμης DDR και την αναλογία ρολογιού υφάσματος FPGA προς MDDR (εάν χρειάζεται) χρησιμοποιώντας το MSS CCC Configurator.
- Συνδέστε τη διεπαφή διαμόρφωσης APB του ελεγκτή όπως ορίζεται από τη λύση Peripheral Initialization. Για το κύκλωμα εκκίνησης MDDR που έχει κατασκευαστεί από το System Builder, ανατρέξτε στη «Διαδρομή διαμόρφωσης MSS DDR» στη σελίδα 13 και στην Εικόνα 2-7.
Μπορείτε επίσης να δημιουργήσετε το δικό σας κύκλωμα προετοιμασίας χρησιμοποιώντας αυτόνομη (όχι από το System Builder) Περιφερειακή Εκκίνηση. Ανατρέξτε στον Οδηγό Χρήστη SmartFusion2 Standalone Peripheral Initialization.
Διαμορφωτής MDDR
Το MDDR Configurator χρησιμοποιείται για τη διαμόρφωση της συνολικής διαδρομής δεδομένων και των παραμέτρων εξωτερικής μνήμης DDR για τον ελεγκτή MSS DDR.
Η καρτέλα Γενικά ορίζει τις ρυθμίσεις μνήμης και Fabric Interface (Εικόνα 1-1).
Ρυθμίσεις μνήμης
Εισαγάγετε τον χρόνο ρύθμισης μνήμης DDR. Αυτός είναι ο χρόνος που χρειάζεται η μνήμη DDR για να αρχικοποιηθεί. Η προεπιλεγμένη τιμή είναι 200 us. Ανατρέξτε στο φύλλο δεδομένων μνήμης DDR για να εισαγάγετε τη σωστή τιμή.
Χρησιμοποιήστε τις ρυθμίσεις μνήμης για να διαμορφώσετε τις επιλογές μνήμης στο MDDR.
- Τύπος μνήμης – LPDDR, DDR2 ή DDR3
- Πλάτος δεδομένων – 32-bit, 16-bit ή 8-bit
- SECDED Ενεργοποιημένο ECC – ON ή OFF
- Σχέδιο Διαιτησίας – Τύπος-0, Τύπος -1, Τύπος-2, Τύπος-3
- Αναγνωριστικό υψηλότερης προτεραιότητας – Οι έγκυρες τιμές είναι από 0 έως 15
- Πλάτος διεύθυνσης (bits) – Ανατρέξτε στο φύλλο δεδομένων της μνήμης DDR για τον αριθμό των bit διεύθυνσης γραμμής, τράπεζας και στήλης για τη μνήμη LPDDR/DDR2/DDR3 που χρησιμοποιείτε. επιλέξτε το αναπτυσσόμενο μενού για να επιλέξετε τη σωστή τιμή για σειρές/τράπεζες/στήλες σύμφωνα με το φύλλο δεδομένων της μνήμης LPDDR/DDR2/DDR3.
Σημείωμα: Ο αριθμός στην αναπτυσσόμενη λίστα αναφέρεται στον αριθμό των bit διεύθυνσης και όχι στον απόλυτο αριθμό σειρών/τράπεζων/στηλών. Για π.χample, εάν η μνήμη DDR σας έχει 4 τράπεζες, επιλέξτε 2 (2 ²=4) για τράπεζες. Εάν η μνήμη DDR έχει 8 τράπεζες, επιλέξτε 3 (2³ =8) για τράπεζες.
Ρυθμίσεις διασύνδεσης υφάσματος
Από προεπιλογή, ο σκληρός επεξεργαστής Cortex-M3 έχει ρυθμιστεί για πρόσβαση στον ελεγκτή DDR. Μπορείτε επίσης να επιτρέψετε σε ένα Fabric Master να έχει πρόσβαση στον ελεγκτή DDR ενεργοποιώντας το πλαίσιο ελέγχου Fabric Interface Setting. Σε αυτήν την περίπτωση, μπορείτε να επιλέξετε μία από τις ακόλουθες επιλογές:
- Χρησιμοποιήστε μια διεπαφή AXI – Το υφασμάτινο Master έχει πρόσβαση στον ελεγκτή DDR μέσω μιας διεπαφής AXI 64-bit.
- Χρησιμοποιήστε μια ενιαία διασύνδεση AHBLite – Το υφασμάτινο Master έχει πρόσβαση στον ελεγκτή DDR μέσω μιας ενιαίας διεπαφής AHB 32 bit.
- Χρησιμοποιήστε δύο διεπαφές AHBLite – Δύο υφασμάτινα Masters έχουν πρόσβαση στον ελεγκτή DDR χρησιμοποιώντας δύο διεπαφές AHB 32-bit.
Η διαμόρφωση view (Εικόνα 1-1) ενημερώνεται σύμφωνα με την επιλογή Fabric Interface.
I/O Drive Strength (μόνο DDR2 και DDR3)
Επιλέξτε ένα από τα ακόλουθα πλεονεκτήματα μονάδας δίσκου για τα I/O DDR:
- Μισή δύναμη κίνησης
- Πλήρης ισχύς μετάδοσης κίνησης
Το Libero SoC ορίζει το πρότυπο DDR I/O για το σύστημά σας MDDR με βάση τον τύπο της μνήμης DDR και την ισχύ της μονάδας I/O (όπως φαίνεται στον Πίνακας 1-1).
Πίνακας 1-1 • Ισχύς μονάδας I/O και τύπος μνήμης DDR
| Τύπος μνήμης DDR | Οδήγηση μισής δύναμης | Οδήγηση πλήρους ισχύος |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
Πρότυπο IO (μόνο LPDDR)
Επιλέξτε μία από τις παρακάτω επιλογές:
- LVCMOS18 (Χαμηλότερη ισχύς) για LVCMOS 1.8V πρότυπο IO. Χρησιμοποιείται σε τυπικές εφαρμογές LPDDR1.
- LPDDRI Σημείωση: Προτού επιλέξετε αυτό το πρότυπο, βεβαιωθείτε ότι η πλακέτα σας υποστηρίζει αυτό το πρότυπο. Πρέπει να χρησιμοποιήσετε αυτήν την επιλογή όταν στοχεύετε τις πλακέτες M2S-EVAL-KIT ή SF2-STARTER-KIT. Τα πρότυπα LPDDRI IO απαιτούν την εγκατάσταση μιας αντίστασης IMP_CALIB στην πλακέτα.
Βαθμονόμηση IO (μόνο LPDDR)
Επιλέξτε μία από τις ακόλουθες επιλογές όταν χρησιμοποιείτε το πρότυπο LVCMOS18 IO:
- On
- Ανενεργό (Τυπικό)
Το Calibration ON and OFF ελέγχει προαιρετικά τη χρήση ενός μπλοκ βαθμονόμησης IO που βαθμονομεί τα προγράμματα οδήγησης IO σε μια εξωτερική αντίσταση. Όταν είναι OFF, η συσκευή χρησιμοποιεί μια προκαθορισμένη ρύθμιση προγράμματος οδήγησης IO.
Όταν είναι ενεργοποιημένο, αυτό απαιτεί την εγκατάσταση μιας αντίστασης IMP_CALIB 150 ohm στο PCB.
Αυτό χρησιμοποιείται για τη βαθμονόμηση του IO στα χαρακτηριστικά PCB. Ωστόσο, όταν έχει οριστεί σε ON, πρέπει να εγκατασταθεί μια αντίσταση διαφορετικά ο ελεγκτής μνήμης δεν θα αρχικοποιηθεί.
Για περισσότερες πληροφορίες, ανατρέξτε στην Εφαρμογή Οδηγιών σχεδίασης πλακέτας AC393-SmartFusion2 και IGLOO2
Σημείωμα και τον Οδηγό χρήστη SmartFusion2 SoC FPGA High Speed DDR Interfaces.
Διαμόρφωση ελεγκτή MDDR
Όταν χρησιμοποιείτε τον ελεγκτή DDR MSS για πρόσβαση σε μια εξωτερική μνήμη DDR, ο ελεγκτής DDR πρέπει να ρυθμιστεί κατά τη διάρκεια της εκτέλεσης. Αυτό γίνεται με την εγγραφή δεδομένων διαμόρφωσης σε αποκλειστικούς καταχωρητές διαμόρφωσης ελεγκτή DDR. Αυτά τα δεδομένα διαμόρφωσης εξαρτώνται από τα χαρακτηριστικά της εξωτερικής μνήμης DDR και της εφαρμογής σας. Αυτή η ενότητα περιγράφει τον τρόπο εισαγωγής αυτών των παραμέτρων διαμόρφωσης στον διαμορφωτή ελεγκτή MSS DDR και τον τρόπο διαχείρισης των δεδομένων διαμόρφωσης ως μέρος της συνολικής λύσης περιφερειακής εκκίνησης.
Μητρώοι ελέγχου MSS DDR
Ο ελεγκτής MSS DDR έχει ένα σύνολο καταχωρητών που πρέπει να ρυθμιστούν κατά το χρόνο εκτέλεσης. Οι τιμές διαμόρφωσης για αυτούς τους καταχωρητές αντιπροσωπεύουν διαφορετικές παραμέτρους, όπως τη λειτουργία DDR, το πλάτος PHY, τη λειτουργία ριπής και το ECC. Για πλήρεις λεπτομέρειες σχετικά με τους καταχωρητές διαμόρφωσης ελεγκτή DDR, ανατρέξτε στον Οδηγό χρήστη SmartFusion2 SoC FPGA High Speed DDR Interfaces.
Διαμόρφωση καταχωρητών MDDR
Χρησιμοποιήστε τις καρτέλες Αρχικοποίηση μνήμης (Εικόνα 2-1, Εικόνα 2-2 και Εικόνα 2-3) και Χρονισμός μνήμης (Εικόνα 2-4) για να εισαγάγετε παραμέτρους που αντιστοιχούν στη Μνήμη DDR και την εφαρμογή σας. Οι τιμές που εισάγετε σε αυτές τις καρτέλες μεταφράζονται αυτόματα στις κατάλληλες τιμές καταχωρητή. Όταν κάνετε κλικ σε μια συγκεκριμένη παράμετρο, ο αντίστοιχος καταχωρητής περιγράφεται στο παράθυρο Περιγραφή μητρώου (κάτω τμήμα στην Εικόνα 1-1 στη σελίδα 4).
Αρχικοποίηση μνήμης
Η καρτέλα Memory Initialization σάς επιτρέπει να διαμορφώσετε τους τρόπους με τους οποίους θέλετε να αρχικοποιούνται οι μνήμες LPDDR/DDR2/DDR3. Το μενού και οι επιλογές που είναι διαθέσιμες στην καρτέλα Memory Initialization ποικίλλουν ανάλογα με τον τύπο της μνήμης DDR (LPDDR/DDR2/DDR3) που χρησιμοποιείτε. Ανατρέξτε στο φύλλο δεδομένων μνήμης DDR όταν διαμορφώνετε τις επιλογές. Όταν αλλάζετε ή εισαγάγετε μια τιμή, το παράθυρο Περιγραφή Εγγραφή σάς δίνει το όνομα μητρώου και την τιμή μητρώου που ενημερώνεται. Οι μη έγκυρες τιμές επισημαίνονται ως προειδοποιήσεις. Το σχήμα 2-1, το σχήμα 2-2 και το σχήμα 2-3 δείχνουν την καρτέλα Initialization για LPDDR, DDR2 και DDR3, αντίστοιχα.
- Λειτουργία χρονισμού – Επιλέξτε λειτουργία χρονισμού 1T ή 2T. Σε 1T (η προεπιλεγμένη λειτουργία), ο ελεγκτής DDR μπορεί να εκδώσει μια νέα εντολή σε κάθε κύκλο ρολογιού. Στη λειτουργία χρονισμού 2T, ο ελεγκτής DDR διατηρεί τη διεύθυνση και το δίαυλο εντολών έγκυρα για δύο κύκλους ρολογιού. Αυτό μειώνει την απόδοση του διαύλου σε μία εντολή ανά δύο ρολόγια, αλλά διπλασιάζει το χρόνο εγκατάστασης και διατήρησης.
- Μερική αυτοανανέωση συστοιχίας (μόνο LPDDR). Αυτή η δυνατότητα είναι για εξοικονόμηση ενέργειας για το LPDDR.
Επιλέξτε ένα από τα ακόλουθα για τον ελεγκτή για ανανέωση της ποσότητας της μνήμης κατά τη διάρκεια μιας αυτόματης ανανέωσης:
– Πλήρης συστοιχία: Τράπεζες 0, 1,2, 3 και XNUMX
– Μισή συστοιχία: Τράπεζες 0 και 1
– Συστοιχία τριμήνου: Τράπεζα 0
– Πίνακας ενός όγδοου: Τράπεζα 0 με διεύθυνση σειράς MSB=0
– Πίνακας ενός δέκατου έκτου: Τράπεζα 0 με διεύθυνση σειράς MSB και MSB-1 και τα δύο ίσα με 0.
Για όλες τις άλλες επιλογές, ανατρέξτε στο φύλλο δεδομένων μνήμης DDR όταν διαμορφώνετε τις επιλογές.
Χρονισμός μνήμης
Αυτή η καρτέλα σάς επιτρέπει να διαμορφώσετε τις παραμέτρους Χρονισμού μνήμης. Ανατρέξτε στο φύλλο δεδομένων της μνήμης LPDDR/DDR2/DDR3 όταν διαμορφώνετε τις παραμέτρους Χρονισμού μνήμης.
Όταν αλλάζετε ή εισαγάγετε μια τιμή, το παράθυρο Περιγραφή μητρώου σάς δίνει το όνομα μητρώου και την τιμή μητρώου που ενημερώνεται. Οι μη έγκυρες τιμές επισημαίνονται ως προειδοποιήσεις.
Εισαγωγή διαμόρφωσης DDR Files
Εκτός από την εισαγωγή παραμέτρων μνήμης DDR χρησιμοποιώντας τις καρτέλες Αρχικοποίηση μνήμης και Χρονισμός, μπορείτε να εισαγάγετε τιμές καταχωρητή DDR από file. Για να το κάνετε αυτό, κάντε κλικ στο κουμπί Εισαγωγή διαμόρφωσης και μεταβείτε στο κείμενο file που περιέχει ονόματα και τιμές καταχωρητών DDR. Το σχήμα 2-5 δείχνει τη σύνταξη διαμόρφωσης εισαγωγής.
Σημείωμα: Εάν επιλέξετε να εισαγάγετε τιμές καταχωρητή αντί να τις εισαγάγετε χρησιμοποιώντας το GUI, πρέπει να καθορίσετε όλες τις απαραίτητες τιμές καταχωρητή. Ανατρέξτε στον Οδηγό χρήστη SmartFusion2 SoC FPGA High Speed DDR Interfaces για λεπτομέρειες.
Εξαγωγή διαμόρφωσης DDR Files
Μπορείτε επίσης να εξαγάγετε τα τρέχοντα δεδομένα διαμόρφωσης μητρώου σε ένα κείμενο file. Αυτό file θα περιέχει τιμές μητρώου που εισαγάγατε (εάν υπάρχουν) καθώς και αυτές που υπολογίστηκαν από τις παραμέτρους GUI που εισαγάγατε σε αυτό το παράθυρο διαλόγου.
Εάν θέλετε να αναιρέσετε τις αλλαγές που έχετε κάνει στη διαμόρφωση του μητρώου DDR, μπορείτε να το κάνετε με την Επαναφορά προεπιλογής. Λάβετε υπόψη ότι αυτό διαγράφει όλα τα δεδομένα διαμόρφωσης μητρώου και πρέπει είτε να τα εισαγάγετε ξανά είτε να εισαγάγετε ξανά αυτά τα δεδομένα. Τα δεδομένα επαναφέρονται στις τιμές επαναφοράς υλικού.
Δημιουργημένα δεδομένα
Κάντε κλικ στο OK για να δημιουργήσετε τη διαμόρφωση. Με βάση την εισαγωγή σας στις καρτέλες General, Memory Timing και Memory Initialization, το MDDR Configurator υπολογίζει τιμές για όλους τους καταχωρητές διαμόρφωσης DDR και εξάγει αυτές τις τιμές στο έργο υλικολογισμικού και στην προσομοίωση fileμικρό. Το εξαγόμενο file η σύνταξη φαίνεται στο Σχήμα 2-6.
Υλικολογισμικό
Όταν δημιουργείτε το SmartDesign, τα ακόλουθα files δημιουργούνται στο Κατάλογος /firmware/ drivers_config/sys_config. Αυτοί fileΑπαιτούνται για τη σωστή μεταγλώττιση του πυρήνα υλικολογισμικού CMSIS και περιέχουν πληροφορίες σχετικά με την τρέχουσα σχεδίασή σας, συμπεριλαμβανομένων των περιφερειακών δεδομένων διαμόρφωσης και των πληροφοριών ρύθμισης παραμέτρων ρολογιού για το MSS. Μην τα επεξεργαστείτε αυτά fileείναι χειροκίνητα, καθώς δημιουργούνται εκ νέου κάθε φορά που δημιουργείται εκ νέου το ριζικό σας σχέδιο.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – Δεδομένα διαμόρφωσης MDDR.
- Sys_config_fddr_define.h – Δεδομένα διαμόρφωσης FDDR.
- sys_config_mss_clocks.h – Διαμόρφωση ρολογιών MSS
Προσομοίωση
Όταν δημιουργείτε το SmartDesign που σχετίζεται με το MSS σας, η ακόλουθη προσομοίωση files δημιουργούνται στο /κατάλογος προσομοίωσης:
- test.bfm – BFM ανώτατου επιπέδου file που «εκτελείται» για πρώτη φορά κατά τη διάρκεια οποιασδήποτε προσομοίωσης που ασκεί τον επεξεργαστή Cortex-M2 του SmartFusion3 MSS. Εκτελεί τα peripheral_init.bfm και user.bfm, με αυτή τη σειρά.
- peripheral_init.bfm – Περιέχει τη διαδικασία BFM που εξομοιώνει τη συνάρτηση CMSIS::SystemInit() που εκτελείται στο Cortex-M3 πριν εισέλθετε στη διαδικασία main(). Ουσιαστικά αντιγράφει τα δεδομένα διαμόρφωσης για οποιοδήποτε περιφερειακό που χρησιμοποιείται στη σχεδίαση στους σωστούς καταχωρητές διαμόρφωσης περιφερειακών και, στη συνέχεια, περιμένει να είναι έτοιμα όλα τα περιφερειακά προτού βεβαιωθεί ότι ο χρήστης μπορεί να χρησιμοποιήσει αυτά τα περιφερειακά.
- MDDR_init.bfm – Περιέχει εντολές εγγραφής BFM που προσομοιώνουν την εγγραφή των δεδομένων του μητρώου διαμόρφωσης MSS DDR που καταχωρίσατε (χρησιμοποιώντας το παράθυρο διαλόγου Επεξεργασία καταχωρητών παραπάνω) στους καταχωρητές του ελεγκτή DDR.
- user.bfm – Προορίζεται για εντολές χρήστη. Μπορείτε να προσομοιώσετε τη διαδρομή δεδομένων προσθέτοντας τις δικές σας εντολές BFM σε αυτό file. Εντολές σε αυτό file θα "εκτελεστεί" αφού ολοκληρωθεί το peripheral_init.bfm.
Χρησιμοποιώντας το files παραπάνω, η διαδρομή διαμόρφωσης προσομοιώνεται αυτόματα. Χρειάζεται μόνο να επεξεργαστείτε το user.bfm file για προσομοίωση της διαδρομής δεδομένων. Μην επεξεργαστείτε τα test.bfm, peripheral_init.bfm ή MDDR_init.bfm fileόπως αυτά files δημιουργούνται ξανά κάθε φορά που δημιουργείται εκ νέου το ριζικό σας σχέδιο.
Διαδρομή διαμόρφωσης MSS DDR
Η λύση Peripheral Initialization απαιτεί, εκτός από τον καθορισμό των τιμών του μητρώου διαμόρφωσης MSS DDR, να ρυθμίσετε τις παραμέτρους της διαδρομής δεδομένων διαμόρφωσης APB στο MSS (FIC_2). Η συνάρτηση SystemInit() εγγράφει τα δεδομένα στους καταχωρητές διαμόρφωσης MDDR μέσω της διεπαφής APB FIC_2.
Σημείωμα: Εάν χρησιμοποιείτε το System Builder, η διαδρομή διαμόρφωσης ορίζεται και συνδέεται αυτόματα.
Για να διαμορφώσετε τη διεπαφή FIC_2:
- Ανοίξτε το παράθυρο διαλόγου διαμορφωτή FIC_2 (Εικόνα 2-7) από το πρόγραμμα διαμόρφωσης MSS.
- Επιλέξτε την επιλογή Initialize peripherals using Cortex-M3.
- Βεβαιωθείτε ότι είναι επιλεγμένο το MSS DDR, όπως και τα μπλοκ Fabric DDR/SERDES εάν τα χρησιμοποιείτε.
- Κάντε κλικ στο OK για να αποθηκεύσετε τις ρυθμίσεις σας. Αυτό θα εκθέσει τις θύρες διαμόρφωσης FIC_2 (διεπαφές Clock, Reset και APB bus), όπως φαίνεται στην Εικόνα 2-8.
- Δημιουργήστε το MSS. Οι θύρες FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK και FIC_2_APB_M_RESET_N) είναι πλέον εκτεθειμένες στη διεπαφή MSS και μπορούν να συνδεθούν με το CoreConfigP και το CoreResetP σύμφωνα με την προδιαγραφή λύσης Περιφερειακής εκκίνησης.
Για πλήρεις λεπτομέρειες σχετικά με τη διαμόρφωση και τη σύνδεση των πυρήνων CoreConfigP και CoreResetP, ανατρέξτε στον Οδηγό χρήσης Peripheral Initialization.
Περιγραφή λιμένα
Διεπαφή DDR PHY
Πίνακας 3-1 • Διεπαφή DDR PHY
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| MDDR_CAS_N | ΕΞΩ | DRAM CASN |
| MDDR_CKE | ΕΞΩ | DRAM CKE |
| MDDR_CLK | ΕΞΩ | Ρολόι, πλευρά P |
| MDDR_CLK_N | ΕΞΩ | Ρολόι, Ν πλευρά |
| MDDR_CS_N | ΕΞΩ | DRAM CSN |
| MDDR_ODT | ΕΞΩ | DRAM ODT |
| MDDR_RAS_N | ΕΞΩ | DRAM RASN |
| MDDR_RESET_N | ΕΞΩ | Επαναφορά DRAM για DDR3. Αγνοήστε αυτό το σήμα για τις διεπαφές LPDDR και DDR2. Σημειώστε το ότι δεν χρησιμοποιείται για διεπαφές LPDDR και DDR2. |
| MDDR_WE_N | ΕΞΩ | DRAM WEN |
| MDDR_ADDR[15:0] | ΕΞΩ | Dram bits διεύθυνσης |
| MDDR_BA[2:0] | ΕΞΩ | Διεύθυνση Dram Bank |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Dram Data Mask |
| MDDR_DQS ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe Data Dram – Πλευρά P |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe Data Dram – Πλευρά N |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Δεδομένων DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO σε σήμα |
| MDDR_DQS_TMATCH_0_OUT | ΕΞΩ | Σήμα εξόδου FIFO |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO σε σήμα (μόνο 32 bit) |
| MDDR_DQS_TMATCH_1_OUT | ΕΞΩ | Σήμα εξόδου FIFO (μόνο 32 bit) |
| MDDR_DM_RDQS_ECC | ΜΕΣΑ ΕΞΩ | Dram ECC Data Mask |
| MDDR_DQS_ECC | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Strobe δεδομένων Dram ECC – Πλευρά P |
| MDDR_DQS_ECC_N | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος Στροβοσκοπίου Δεδομένων Dram ECC – Πλευρά N |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | ΜΕΣΑ ΕΞΩ | Είσοδος/Έξοδος δεδομένων DRAM ECC |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO σε σήμα |
| MDDR_DQS_TMATCH_ECC_OUT | ΕΞΩ | Σήμα εξόδου ECC FIFO (μόνο 32 bit) |
Σημείωμα: Τα πλάτη των θυρών για ορισμένες θύρες αλλάζουν ανάλογα με την επιλογή του πλάτους PHY. Ο συμβολισμός "[a:0]/ [b:0]/[c:0]" χρησιμοποιείται για να δηλώσει τέτοιες θύρες, όπου το "[a:0]" αναφέρεται στο πλάτος της θύρας όταν επιλέγεται ένα πλάτος PHY 32 bit , το "[b:0]" αντιστοιχεί σε ένα πλάτος PHY 16-bit και το "[c:0]" αντιστοιχεί σε ένα πλάτος PHY 8-bit.
Fabric Master AXI Bus Interface
Πίνακας 3-2 • Fabric Master AXI Bus Interface
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| DDR_AXI_S_AWREADY | ΕΞΩ | Γράψτε τη διεύθυνση έτοιμη |
| DDR_AXI_S_WREADY | ΕΞΩ | Γράψτε τη διεύθυνση έτοιμη |
| DDR_AXI_S_BID[3:0] | ΕΞΩ | Αναγνωριστικό απόκρισης |
| DDR_AXI_S_BRESP[1:0] | ΕΞΩ | Γράψτε απάντηση |
| DDR_AXI_S_BVALID | ΕΞΩ | Γράψτε την απάντηση έγκυρη |
| DDR_AXI_S_ARREADY | ΕΞΩ | Έτοιμη η ανάγνωση της διεύθυνσης |
| DDR_AXI_S_RID[3:0] | ΕΞΩ | Διαβάστε ID Tag |
| DDR_AXI_S_RRESP[1:0] | ΕΞΩ | Διαβάστε την απάντηση |
| DDR_AXI_S_RDATA[63:0] | ΕΞΩ | Διαβάστε δεδομένα |
| DDR_AXI_S_RLAST | ΕΞΩ | Read Last Αυτό το σήμα υποδεικνύει την τελευταία μεταφορά σε μια ριπή ανάγνωσης |
| DDR_AXI_S_RVALID | ΕΞΩ | Η διεύθυνση ανάγνωσης είναι έγκυρη |
| DDR_AXI_S_AWID[3:0] | IN | Γράψτε ID διεύθυνσης |
| DDR_AXI_S_AWADDR[31:0] | IN | Γράψε διεύθυνση |
| DDR_AXI_S_AWLEN[3:0] | IN | Μήκος ριπής |
| DDR_AXI_S_AWSIZE[1:0] | IN | Μέγεθος ριπής |
| DDR_AXI_S_AWBURST[1:0] | IN | Τύπος ριπής |
| DDR_AXI_S_AWLOCK[1:0] | IN | Τύπος κλειδώματος Αυτό το σήμα παρέχει πρόσθετες πληροφορίες σχετικά με τα ατομικά χαρακτηριστικά της μεταφοράς |
| DDR_AXI_S_AWVALID | IN | Γράψτε τη διεύθυνση έγκυρη |
| DDR_AXI_S_WID[3:0] | IN | Γράψτε το αναγνωριστικό δεδομένων tag |
| DDR_AXI_S_WDATA[63:0] | IN | Γράψτε δεδομένα |
| DDR_AXI_S_WSTRB[7:0] | IN | Γράψτε στροβοσκοπικά |
| DDR_AXI_S_WLAST | IN | Γράψε τελευταίο |
| DDR_AXI_S_WVALID | IN | Γράψτε έγκυρο |
| DDR_AXI_S_BREADY | IN | Γράψε έτοιμο |
| DDR_AXI_S_ARID[3:0] | IN | Διαβάστε το αναγνωριστικό διεύθυνσης |
| DDR_AXI_S_ARADDR[31:0] | IN | Διαβάστε τη διεύθυνση |
| DDR_AXI_S_ARLEN[3:0] | IN | Μήκος ριπής |
| DDR_AXI_S_ARSIZE[1:0] | IN | Μέγεθος ριπής |
| DDR_AXI_S_ARBURST[1:0] | IN | Τύπος ριπής |
| DDR_AXI_S_ARLOCK[1:0] | IN | Τύπος κλειδώματος |
| DDR_AXI_S_ARVALID | IN | Η διεύθυνση ανάγνωσης είναι έγκυρη |
| DDR_AXI_S_RREADY | IN | Έτοιμη η ανάγνωση της διεύθυνσης |
Πίνακας 3-2 • Fabric Master AXI Bus Interface (συνέχεια)
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| DDR_AXI_S_CORE_RESET_N | IN | Παγκόσμια επαναφορά MDDR |
| DDR_AXI_S_RMW | IN | Υποδεικνύει εάν όλα τα byte μιας λωρίδας 64 bit είναι έγκυρα για όλους τους ρυθμούς μιας μεταφοράς AXI. 0: Υποδεικνύει ότι όλα τα byte σε όλους τους ρυθμούς είναι έγκυρα στη ριπή και ο ελεγκτής θα πρέπει από προεπιλογή να γράφει εντολές 1: Υποδεικνύει ότι ορισμένα byte δεν είναι έγκυρα και ότι ο ελεγκτής θα πρέπει να έχει προεπιλογή τις εντολές RMW Αυτό ταξινομείται ως σήμα πλευρικής ζώνης καναλιού διεύθυνσης εγγραφής AXI και ισχύει με το σήμα AWVALID. Χρησιμοποιείται μόνο όταν το ECC είναι ενεργοποιημένο. |
Διεπαφή λεωφορείου Fabric Master AHB0
Πίνακας 3-3 • Διεπαφή διαύλου Fabric Master AHB0
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| DDR_AHB0_SHREADYOUT | ΕΞΩ | AHBL slave έτοιμο – Όταν το υψηλό για μια εγγραφή υποδεικνύει ότι το MDDR είναι έτοιμο να δεχτεί δεδομένα και όταν το υψηλό για μια ανάγνωση σημαίνει ότι τα δεδομένα είναι έγκυρα |
| DDR_AHB0_SHRESP | ΕΞΩ | Κατάσταση απόκρισης AHBL – Όταν οδηγείτε ψηλά στο τέλος μιας συναλλαγής, υποδηλώνει ότι η συναλλαγή ολοκληρώθηκε με σφάλματα. Όταν οδηγείται χαμηλά στο τέλος μιας συναλλαγής, σημαίνει ότι η συναλλαγή ολοκληρώθηκε με επιτυχία. |
| DDR_AHB0_SHRDATA[31:0] | ΕΞΩ | Δεδομένα ανάγνωσης AHBL – Διαβάστε δεδομένα από τη βοηθητική μονάδα MDDR στην κύρια μονάδα υφασμάτων |
| DDR_AHB0_SHSEL | IN | Επιλογή υποτελούς AHBL – Όταν δηλώνεται, το MDDR είναι η τρέχουσα επιλεγμένη υποτελής μονάδα AHBL στον υφασμάτινο δίαυλο AHB |
| DDR_AHB0_SHADDR[31:0] | IN | Διεύθυνση AHBL – διεύθυνση byte στη διεπαφή AHBL |
| DDR_AHB0_SHBURST[2:0] | IN | Μήκος ριπής AHBL |
| DDR_AHB0_SHSIZE[1:0] | IN | Μέγεθος μεταφοράς AHBL – Υποδεικνύει το μέγεθος της τρέχουσας μεταφοράς (μόνο συναλλαγές 8/16/32 byte) |
| DDR_AHB0_SHTRANS[1:0] | IN | Τύπος μεταφοράς AHBL – Υποδεικνύει τον τύπο μεταφοράς της τρέχουσας συναλλαγής |
| DDR_AHB0_SHMASTLOCK | IN | Κλείδωμα AHBL – Όταν επιβεβαιώνεται η τρέχουσα μεταφορά αποτελεί μέρος μιας κλειδωμένης συναλλαγής |
| DDR_AHB0_SHWRITE | IN | Εγγραφή AHBL – Όταν το υψηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι εγγραφή. Όταν το χαμηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι ανάγνωση |
| DDR_AHB0_S_HREADY | IN | AHBL έτοιμο – Όταν είναι υψηλό, υποδεικνύει ότι το MDDR είναι έτοιμο να δεχτεί μια νέα συναλλαγή |
| DDR_AHB0_S_HWDATA[31:0] | IN | Δεδομένα εγγραφής AHBL – Γράψτε δεδομένα από την κύρια μονάδα υφασμάτων στο MDDR |
Διεπαφή λεωφορείου Fabric Master AHB1
Πίνακας 3-4 • Διεπαφή διαύλου Fabric Master AHB1
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| DDR_AHB1_SHREADYOUT | ΕΞΩ | AHBL slave έτοιμο – Όταν το υψηλό για μια εγγραφή υποδεικνύει ότι το MDDR είναι έτοιμο να δεχτεί δεδομένα και όταν το υψηλό για μια ανάγνωση σημαίνει ότι τα δεδομένα είναι έγκυρα |
| DDR_AHB1_SHRESP | ΕΞΩ | Κατάσταση απόκρισης AHBL – Όταν οδηγείτε ψηλά στο τέλος μιας συναλλαγής, υποδηλώνει ότι η συναλλαγή ολοκληρώθηκε με σφάλματα. Όταν οδηγείται χαμηλά στο τέλος μιας συναλλαγής, σημαίνει ότι η συναλλαγή ολοκληρώθηκε με επιτυχία. |
| DDR_AHB1_SHRDATA[31:0] | ΕΞΩ | Δεδομένα ανάγνωσης AHBL – Διαβάστε δεδομένα από τη βοηθητική μονάδα MDDR στην κύρια μονάδα υφασμάτων |
| DDR_AHB1_SHSEL | IN | Επιλογή υποτελούς AHBL – Όταν δηλώνεται, το MDDR είναι η τρέχουσα επιλεγμένη υποτελής μονάδα AHBL στον υφασμάτινο δίαυλο AHB |
| DDR_AHB1_SHADDR[31:0] | IN | Διεύθυνση AHBL – διεύθυνση byte στη διεπαφή AHBL |
| DDR_AHB1_SHBURST[2:0] | IN | Μήκος ριπής AHBL |
| DDR_AHB1_SHSIZE[1:0] | IN | Μέγεθος μεταφοράς AHBL – Υποδεικνύει το μέγεθος της τρέχουσας μεταφοράς (μόνο συναλλαγές 8/16/32 byte) |
| DDR_AHB1_SHTRANS[1:0] | IN | Τύπος μεταφοράς AHBL – Υποδεικνύει τον τύπο μεταφοράς της τρέχουσας συναλλαγής |
| DDR_AHB1_SHMASTLOCK | IN | Κλείδωμα AHBL – Όταν επιβεβαιώνεται η τρέχουσα μεταφορά αποτελεί μέρος μιας κλειδωμένης συναλλαγής |
| DDR_AHB1_SHWRITE | IN | Εγγραφή AHBL – Όταν το υψηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι εγγραφή. Όταν το χαμηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι ανάγνωση. |
| DDR_AHB1_SHREADY | IN | AHBL έτοιμο – Όταν είναι υψηλό, υποδεικνύει ότι το MDDR είναι έτοιμο να δεχτεί μια νέα συναλλαγή |
| DDR_AHB1_SHWDATA[31:0] | IN | Δεδομένα εγγραφής AHBL – Γράψτε δεδομένα από την κύρια μονάδα υφασμάτων στο MDDR |
Διεπαφή διαύλου AXI Λειτουργία ελεγκτή μνήμης μαλακής μνήμης
Πίνακας 3-5 • Διασύνδεση διαύλου AXI Λειτουργία ελεγκτή μνήμης
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| SMC_AXI_M_WLAST | ΕΞΩ | Γράψε τελευταίο |
| SMC_AXI_M_WVALID | ΕΞΩ | Γράψτε έγκυρο |
| SMC_AXI_M_AWLEN[3:0] | ΕΞΩ | Μήκος ριπής |
| SMC_AXI_M_AWBURST[1:0] | ΕΞΩ | Τύπος ριπής |
| SMC_AXI_M_BREADY | ΕΞΩ | Έτοιμη η απάντηση |
| SMC_AXI_M_AWVALID | ΕΞΩ | Εγγραφή Διεύθυνση Έγκυρη |
| SMC_AXI_M_AWID[3:0] | ΕΞΩ | Γράψτε ID διεύθυνσης |
| SMC_AXI_M_WDATA[63:0] | ΕΞΩ | Γράψτε δεδομένα |
| SMC_AXI_M_ARVALID | ΕΞΩ | Η διεύθυνση ανάγνωσης είναι έγκυρη |
| SMC_AXI_M_WID[3:0] | ΕΞΩ | Γράψτε το αναγνωριστικό δεδομένων tag |
| SMC_AXI_M_WSTRB[7:0] | ΕΞΩ | Γράψτε στροβοσκοπικά |
| SMC_AXI_M_ARID[3:0] | ΕΞΩ | Διαβάστε το αναγνωριστικό διεύθυνσης |
| SMC_AXI_M_ARADDR[31:0] | ΕΞΩ | Διαβάστε τη διεύθυνση |
| SMC_AXI_M_ARLEN[3:0] | ΕΞΩ | Μήκος ριπής |
| SMC_AXI_M_ARSIZE[1:0] | ΕΞΩ | Μέγεθος ριπής |
| SMC_AXI_M_ARBURST[1:0] | ΕΞΩ | Τύπος ριπής |
| SMC_AXI_M_AWADDR[31:0] | ΕΞΩ | Γράψτε Διεύθυνση |
| SMC_AXI_M_RREADY | ΕΞΩ | Έτοιμη η ανάγνωση της διεύθυνσης |
| SMC_AXI_M_AWSIZE[1:0] | ΕΞΩ | Μέγεθος ριπής |
| SMC_AXI_M_AWLOCK[1:0] | ΕΞΩ | Τύπος κλειδώματος Αυτό το σήμα παρέχει πρόσθετες πληροφορίες σχετικά με τα ατομικά χαρακτηριστικά της μεταφοράς |
| SMC_AXI_M_ARLOCK[1:0] | ΕΞΩ | Τύπος κλειδώματος |
| SMC_AXI_M_BID[3:0] | IN | Αναγνωριστικό απόκρισης |
| SMC_AXI_M_RID[3:0] | IN | Διαβάστε ID Tag |
| SMC_AXI_M_RRESP[1:0] | IN | Διαβάστε την απάντηση |
| SMC_AXI_M_BRESP[1:0] | IN | Γράψτε απάντηση |
| SMC_AXI_M_AWREADY | IN | Γράψτε τη διεύθυνση έτοιμη |
| SMC_AXI_M_RDATA[63:0] | IN | Διαβάστε δεδομένα |
| SMC_AXI_M_WREADY | IN | Γράψε έτοιμο |
| SMC_AXI_M_BVALID | IN | Γράψτε την απάντηση έγκυρη |
| SMC_AXI_M_ARREADY | IN | Έτοιμη η ανάγνωση της διεύθυνσης |
| SMC_AXI_M_RLAST | IN | Read Last Αυτό το σήμα υποδεικνύει την τελευταία μεταφορά σε μια ριπή ανάγνωσης |
| SMC_AXI_M_RVALID | IN | Διαβάστε Έγκυρο |
Διασύνδεση διαύλου AHB0 Λειτουργία ελεγκτή μνήμης μαλακής μνήμης
Πίνακας 3-6 • Διασύνδεση διαύλου AHB0 Λειτουργία ελεγκτή μνήμης
| Όνομα λιμένα | Κατεύθυνση | Περιγραφή |
| SMC_AHB_M_HBURST[1:0] | ΕΞΩ | Μήκος ριπής AHBL |
| SMC_AHB_M_HTRANS[1:0] | ΕΞΩ | Τύπος μεταφοράς AHBL – Υποδεικνύει τον τύπο μεταφοράς της τρέχουσας συναλλαγής. |
| SMC_AHB_M_HMASTLOCK | ΕΞΩ | Κλείδωμα AHBL – Όταν επιβεβαιώνεται η τρέχουσα μεταφορά αποτελεί μέρος μιας κλειδωμένης συναλλαγής |
| SMC_AHB_M_HWRITE | ΕΞΩ | AHBL εγγραφή — Όταν το υψηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι εγγραφή. Όταν το χαμηλό υποδηλώνει ότι η τρέχουσα συναλλαγή είναι ανάγνωση |
| SMC_AHB_M_HSIZE[1:0] | ΕΞΩ | Μέγεθος μεταφοράς AHBL – Υποδεικνύει το μέγεθος της τρέχουσας μεταφοράς (μόνο συναλλαγές 8/16/32 byte) |
| SMC_AHB_M_HWDATA[31:0] | ΕΞΩ | Δεδομένα εγγραφής AHBL – Γράψτε δεδομένα από την κύρια μονάδα MSS στον υφασμάτινο ελεγκτή Soft Memory |
| SMC_AHB_M_HADDR[31:0] | ΕΞΩ | Διεύθυνση AHBL – διεύθυνση byte στη διεπαφή AHBL |
| SMC_AHB_M_HRESP | IN | Κατάσταση απόκρισης AHBL – Όταν οδηγείτε ψηλά στο τέλος μιας συναλλαγής, υποδηλώνει ότι η συναλλαγή ολοκληρώθηκε με σφάλματα. Όταν οδηγείται χαμηλά στο τέλος μιας συναλλαγής, σημαίνει ότι η συναλλαγή ολοκληρώθηκε με επιτυχία |
| SMC_AHB_M_HRDATA[31:0] | IN | Δεδομένα ανάγνωσης AHBL – Διαβάστε δεδομένα από τον υφασμάτινο ελεγκτή Soft Memory στην κύρια μονάδα MSS |
| SMC_AHB_M_HREADY | IN | AHBL έτοιμο – Υψηλό υποδεικνύει ότι ο δίαυλος AHBL είναι έτοιμος να δεχτεί μια νέα συναλλαγή |
Υποστήριξη προϊόντων
Η Microsemi SoC Products Group υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webτοποθεσία, ηλεκτρονικό ταχυδρομείο και γραφεία πωλήσεων σε όλο τον κόσμο. Αυτό το παράρτημα περιέχει πληροφορίες σχετικά με την επικοινωνία με την ομάδα προϊόντων Microsemi SoC και τη χρήση αυτών των υπηρεσιών υποστήριξης.
Εξυπηρέτηση πελατών
Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, πληροφορίες ενημέρωσης, κατάσταση παραγγελίας και εξουσιοδότηση.
Από τη Βόρεια Αμερική, καλέστε το 800.262.1060
Από τον υπόλοιπο κόσμο, καλέστε στο 650.318.4460
Φαξ, από οπουδήποτε στον κόσμο, 650.318.8044
Κέντρο Τεχνικής Υποστήριξης Πελατών
Ο Όμιλος Microsemi SoC Products στελεχώνει το Κέντρο Τεχνικής Υποστήριξης Πελατών με άριστα καταρτισμένους μηχανικούς που μπορούν να σας βοηθήσουν να απαντήσουν σε ερωτήσεις υλικού, λογισμικού και σχεδίασης σχετικά με τα προϊόντα Microsemi SoC. Το Κέντρο Τεχνικής Υποστήριξης Πελατών αφιερώνει πολύ χρόνο δημιουργώντας σημειώσεις εφαρμογών, απαντήσεις σε συνήθεις ερωτήσεις κύκλου σχεδιασμού, τεκμηρίωση γνωστών ζητημάτων και διάφορες συχνές ερωτήσεις. Επομένως, προτού επικοινωνήσετε μαζί μας, επισκεφτείτε τους διαδικτυακούς μας πόρους. Είναι πολύ πιθανό να έχουμε ήδη απαντήσει στις ερωτήσεις σας.
Τεχνική Υποστήριξη
Για υποστήριξη προϊόντων Microsemi SoC, επισκεφθείτε http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webτοποθεσία
Μπορείτε να περιηγηθείτε σε μια ποικιλία τεχνικών και μη τεχνικών πληροφοριών στην αρχική σελίδα του Microsemi SoC Products Group, στη διεύθυνση www.microsemi.com/soc.
Επικοινωνία με το Κέντρο Τεχνικής Υποστήριξης Πελατών
Υψηλά καταρτισμένοι μηχανικοί στελεχώνουν το Κέντρο Τεχνικής Υποστήριξης. Μπορείτε να επικοινωνήσετε με το Κέντρο Τεχνικής Υποστήριξης μέσω email ή μέσω της Ομάδας προϊόντων Microsemi SoC webτοποθεσία.
E-mail
Μπορείτε να επικοινωνήσετε τις τεχνικές ερωτήσεις σας στη διεύθυνση email μας και να λάβετε απαντήσεις μέσω email, φαξ ή τηλεφώνου. Επίσης, εάν αντιμετωπίζετε προβλήματα σχεδιασμού, μπορείτε να στείλετε email στο σχέδιό σας fileνα λάβει βοήθεια. Παρακολουθούμε συνεχώς τον λογαριασμό email καθ' όλη τη διάρκεια της ημέρας. Κατά την αποστολή του αιτήματός σας σε εμάς, φροντίστε να συμπεριλάβετε το πλήρες όνομά σας, την επωνυμία της εταιρείας σας και τα στοιχεία επικοινωνίας σας για αποτελεσματική επεξεργασία του αιτήματός σας.
Η διεύθυνση email τεχνικής υποστήριξης είναι soc_tech@microsemi.com.
Οι υποθέσεις μου
Οι πελάτες του Microsemi SoC Products Group μπορούν να υποβάλλουν και να παρακολουθούν τεχνικές υποθέσεις στο διαδίκτυο μεταβαίνοντας στο My Cases.
Εκτός ΗΠΑ
Οι πελάτες που χρειάζονται βοήθεια εκτός των ζωνών ώρας των ΗΠΑ μπορούν είτε να επικοινωνήσουν με την τεχνική υποστήριξη μέσω email (soc_tech@microsemi.com) ή επικοινωνήστε με ένα τοπικό γραφείο πωλήσεων.
Επισκεφτείτε το Σχετικά με εμάς για καταχωρίσεις γραφείων πωλήσεων και εταιρικές επαφές.
Οι καταχωρήσεις γραφείων πωλήσεων βρίσκονται στη διεύθυνση www.microsemi.com/soc/company/contact/default.aspx.
Τεχνική Υποστήριξη ITAR
Για τεχνική υποστήριξη σε RH και RT FPGA που ρυθμίζονται από τους Κανονισμούς Διεθνούς Κυκλοφορίας Όπλων (ITAR), επικοινωνήστε μαζί μας μέσω soc_tech_itar@microsemi.com. Εναλλακτικά, στο My Cases, επιλέξτε Yes στην αναπτυσσόμενη λίστα ITAR. Για μια πλήρη λίστα των ρυθμιζόμενων από το ITAR Microsemi FPGA, επισκεφτείτε το ITAR web σελίδα.
Σχετικά με τη Microsemi
Η Microsemi Corporation (Nasdaq: MSCC) προσφέρει ένα ολοκληρωμένο χαρτοφυλάκιο λύσεων ημιαγωγών και συστημάτων για επικοινωνίες, άμυνα και ασφάλεια, αεροδιαστημική και βιομηχανική αγορά. Τα προϊόντα περιλαμβάνουν υψηλής απόδοσης και σκληρυμένα με ακτινοβολία αναλογικά ολοκληρωμένα κυκλώματα μικτού σήματος, FPGA, SoC και ASIC. προϊόντα διαχείρισης ενέργειας? συσκευές χρονισμού και συγχρονισμού και ακριβείς λύσεις χρόνου, που θέτουν τα παγκόσμια πρότυπα για το χρόνο. συσκευές επεξεργασίας φωνής? Λύσεις RF; διακριτά εξαρτήματα. Εταιρικές λύσεις αποθήκευσης και επικοινωνίας, τεχνολογίες ασφαλείας και επεκτάσιμο anti-tampε προϊόντα? Λύσεις Ethernet; Power-over-Ethernet IC και μεσαία ανοίγματα. καθώς και προσαρμοσμένες δυνατότητες και υπηρεσίες σχεδιασμού. Η Microsemi έχει την έδρα της στο Aliso Viejo της Καλιφόρνια και έχει περίπου 4,800 υπαλλήλους παγκοσμίως. Μάθετε περισσότερα στο www.microsemi.com.
Η Microsemi δεν παρέχει καμία εγγύηση, αντιπροσώπευση ή εγγύηση σχετικά με τις πληροφορίες που περιέχονται στο παρόν ή την καταλληλότητα των προϊόντων και των υπηρεσιών της για οποιονδήποτε συγκεκριμένο σκοπό, ούτε η Microsemi αναλαμβάνει οποιαδήποτε ευθύνη που προκύπτει από την εφαρμογή ή τη χρήση οποιουδήποτε προϊόντος ή κυκλώματος. Τα προϊόντα που πωλούνται σύμφωνα με το παρόν και οποιαδήποτε άλλα προϊόντα που πωλούνται από τη Microsemi έχουν υποβληθεί σε περιορισμένες δοκιμές και δεν πρέπει να χρησιμοποιούνται σε συνδυασμό με κρίσιμους για την αποστολή εξοπλισμό ή εφαρμογές. Οποιεσδήποτε προδιαγραφές απόδοσης πιστεύεται ότι είναι αξιόπιστες, αλλά δεν επαληθεύονται και ο Αγοραστής πρέπει να διεξάγει και να ολοκληρώσει όλες τις επιδόσεις και άλλες δοκιμές των προϊόντων, μόνος και μαζί με ή εγκατεστημένα σε οποιαδήποτε τελικά προϊόντα. Ο αγοραστής δεν θα βασίζεται σε δεδομένα και προδιαγραφές ή παραμέτρους απόδοσης που παρέχονται από τη Microsemi. Είναι ευθύνη του Αγοραστή να προσδιορίσει ανεξάρτητα την καταλληλότητα οποιωνδήποτε προϊόντων και να ελέγξει και να επαληθεύσει την ίδια. Οι πληροφορίες που παρέχονται από τη Microsemi παρακάτω παρέχονται «ως έχουν, όπου υπάρχει» και με όλα τα σφάλματα, και ολόκληρος ο κίνδυνος που σχετίζεται με αυτές τις πληροφορίες ανήκει εξ ολοκλήρου στον Αγοραστή. Η Microsemi δεν εκχωρεί, ρητά ή σιωπηρά, σε κανένα συμβαλλόμενο μέρος δικαιώματα ευρεσιτεχνίας, άδειες ή άλλα δικαιώματα πνευματικής ιδιοκτησίας, είτε όσον αφορά αυτές τις πληροφορίες καθεαυτές είτε οτιδήποτε περιγράφεται από αυτές τις πληροφορίες. Οι πληροφορίες που παρέχονται σε αυτό το έγγραφο είναι ιδιοκτησία της Microsemi και η Microsemi διατηρεί το δικαίωμα να κάνει οποιεσδήποτε αλλαγές στις πληροφορίες σε αυτό το έγγραφο ή σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση.
Τα κεντρικά γραφεία της Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ΗΠΑ
Εντός ΗΠΑ: +1 800-713-4113
Εκτός ΗΠΑ: +1 949-380-6100
Πωλήσεις: +1 949-380-6136
Φαξ: +1 949-215-4996
E-mail: sales.support@microsemi.com
©2016 Microsemi Corporation. Με την επιφύλαξη παντός δικαιώματος. Η ονομασία Microsemi και το λογότυπο Microsemi είναι εμπορικά σήματα της Microsemi Corporation. Όλα τα άλλα εμπορικά σήματα και σήματα υπηρεσιών είναι ιδιοκτησία των αντίστοιχων κατόχων τους.
5-02-00377-5/11.16
Έγγραφα / Πόροι
 |
Διαμόρφωση ελεγκτή Microsemi SmartFusion2 MSS DDR [pdf] Οδηγός χρήστη SmartFusion2 MSS DDR Controller Configuration, SmartFusion2 MSS, DDR Controller Configuration, Controller Configuration |
