سمارت فيوجن 2 إم إس إس
تكوين تحكم DDR
Libero SoC v11.6 والإصدارات الأحدث
مقدمة
يحتوي SmartFusion2 MSS على وحدة تحكم DDR مضمنة. تهدف وحدة التحكم DDR هذه إلى التحكم في ذاكرة DDR خارج الشريحة. يمكن الوصول إلى وحدة التحكم MDDR من MSS وكذلك من نسيج FPGA. بالإضافة إلى ذلك ، يمكن أيضًا تجاوز وحدة التحكم DDR ، مما يوفر واجهة إضافية لنسيج FPGA (وضع التحكم الناعم (SMC)).
لتكوين وحدة تحكم MSS DDR بالكامل ، يجب عليك:
- حدد مسار البيانات باستخدام مكون MDDR.
- قم بتعيين قيم التسجيل لسجلات وحدة التحكم DDR.
- حدد ترددات ساعة ذاكرة DDR ونسيج FPGA إلى نسبة ساعة MDDR (إذا لزم الأمر) باستخدام MSS CCC Configurator.
- قم بتوصيل واجهة تكوين APB لوحدة التحكم على النحو المحدد بواسطة حل تهيئة الأجهزة الطرفية. بالنسبة لدائرة تهيئة MDDR التي تم إنشاؤها بواسطة System Builder ، ارجع إلى "مسار تكوين MSS DDR" في الصفحة 13 والشكل 2-7.
يمكنك أيضًا إنشاء دائرة التهيئة الخاصة بك باستخدام التهيئة الطرفية المستقلة (وليس بواسطة منشئ النظام). راجع دليل مستخدم SmartFusion2 المستقل لتهيئة الأجهزة الطرفية.
مكون MDDR
يُستخدم مُكوِّن MDDR لتكوين مسار البيانات الإجمالي ومعلمات ذاكرة DDR الخارجية لوحدة التحكم MSS DDR.
تحدد علامة التبويب "عام" إعدادات الذاكرة وواجهة النسيج (الشكل 1-1).
إعدادات الذاكرة
أدخل وقت ضبط ذاكرة DDR. هذا هو الوقت الذي تتطلبه ذاكرة DDR للتهيئة. القيمة الافتراضية هي 200 دولار أمريكي. ارجع إلى ورقة بيانات ذاكرة DDR لمعرفة القيمة الصحيحة لإدخالها.
استخدم إعدادات الذاكرة لتهيئة خيارات الذاكرة في MDDR.
- نوع الذاكرة - LPDDR أو DDR2 أو DDR3
- عرض البيانات - 32 بت أو 16 بت أو 8 بت
- SECDED تمكين ECC - تشغيل أو إيقاف
- مخطط التحكيم - النوع 0 ، النوع -1 ، النوع -2 ، النوع -3
- معرف الأولوية الأعلى - القيم الصالحة من 0 إلى 15
- عرض العنوان (بت) - ارجع إلى صحيفة بيانات ذاكرة DDR لمعرفة عدد بتات عناوين الصفوف والبنك والعمود لذاكرة LPDDR / DDR2 / DDR3 التي تستخدمها. حدد القائمة المنسدلة لاختيار القيمة الصحيحة للصفوف / البنوك / الأعمدة وفقًا لورقة البيانات الخاصة بذاكرة LPDDR / DDR2 / DDR3.
ملحوظة: يشير الرقم الموجود في القائمة المنسدلة إلى عدد بتات العنوان ، وليس العدد المطلق للصفوف / البنوك / الأعمدة. على سبيل المثالample ، إذا كانت ذاكرة DDR بها 4 بنوك ، فحدد 2 (2 ² = 4) للبنوك. إذا كانت ذاكرة DDR بها 8 بنوك ، فحدد 3 (2³ = 8) للبنوك.
إعدادات واجهة النسيج
بشكل افتراضي ، يتم إعداد معالج Cortex-M3 الصلب للوصول إلى وحدة التحكم DDR. يمكنك أيضًا السماح لـ Fabric Master بالوصول إلى DDR Controller عن طريق تمكين خانة الاختيار Fabric Interface Setting. في هذه الحالة ، يمكنك اختيار أحد الخيارات التالية:
- استخدم واجهة AXI - يصل Fabric Master إلى DDR Controller من خلال واجهة AXI 64 بت.
- استخدم واجهة AHBLite الفردية - يصل Fabric Master إلى وحدة التحكم DDR من خلال واجهة AHB مفردة 32 بت.
- استخدم واجهتين AHBLite - اثنان من الأقمشة الرئيسية يصلان إلى وحدة التحكم DDR باستخدام واجهتين AHB 32 بت.
التكوين view (الشكل 1-1) وفقًا لتحديد واجهة Fabric.
قوة محرك الإدخال / الإخراج (DDR2 و DDR3 فقط)
حدد إحدى نقاط القوة التالية لمحرك الأقراص DDR I / Os:
- قوة نصف محرك
- قوة القيادة الكاملة
تحدد Libero SoC معيار DDR I / O لنظام MDDR بناءً على نوع ذاكرة DDR وقوة محرك الإدخال / الإخراج (كما هو موضح في Tab le 1-1).
الجدول 1-1 • قوة محرك الإدخال / الإخراج ونوع ذاكرة DDR
| نوع ذاكرة DDR | محرك نصف القوة | محرك كامل القوة |
| دي دي ار 3 | SSTL15I | SSTL15II |
| دي دي ار 2 | SSTL18I | SSTL18II |
| ل ب د د | LPDRI | LPDRII |
معيار IO (LPDDR فقط)
حدد أحد الخيارات التالية:
- LVCMOS18 (أقل طاقة) لمعيار LVCMOS 1.8V IO. تستخدم في تطبيقات LPDDR1 النموذجية.
- ملاحظة LPDDRI: قبل اختيار هذا المعيار ، تأكد من أن اللوحة الخاصة بك تدعم هذا المعيار. يجب عليك استخدام هذا الخيار عند استهداف M2S-EVAL-KIT أو لوحات SF2-STARTER-KIT. تتطلب معايير LPDDRI IO تثبيت مقاوم IMP_CALIB على اللوحة.
معايرة الإدخال والإخراج (LPDDR فقط)
اختر أحد الخيارات التالية عند استخدام معيار LVCMOS18 IO:
- On
- متوقف (نموذجي)
تتحكم المعايرة في وضع التشغيل والإيقاف اختياريًا في استخدام كتلة معايرة الإدخال والإخراج التي تقوم بمعايرة محركات الإدخال والإخراج بمقاوم خارجي. عند إيقاف التشغيل ، يستخدم الجهاز ضبط مسبق لبرنامج تشغيل الإدخال / الإخراج.
عند التشغيل ، يتطلب ذلك تثبيت مقاوم IMP_CALIB بقوة 150 أوم على لوحة الدوائر المطبوعة.
يستخدم هذا لمعايرة IO لخصائص ثنائي الفينيل متعدد الكلور. ومع ذلك ، عند الضبط على ON ، يجب تثبيت المقاوم وإلا فلن تتم تهيئة وحدة التحكم في الذاكرة.
لمزيد من المعلومات ، راجع تطبيق إرشادات تصميم لوحة AC393-SmartFusion2 و IGLOO2
ملحوظة ودليل مستخدم SmartFusion2 SoC FPGA High Speed DDR Interfaces.
تكوين تحكم MDDR
عند استخدام وحدة تحكم MSS DDR للوصول إلى ذاكرة DDR خارجية ، يجب تكوين وحدة التحكم DDR في وقت التشغيل. يتم ذلك عن طريق كتابة بيانات التكوين في سجلات تكوين وحدة تحكم DDR المخصصة. تعتمد بيانات التكوين هذه على خصائص ذاكرة DDR الخارجية والتطبيق الخاص بك. يصف هذا القسم كيفية إدخال معلمات التكوين هذه في مكون وحدة تحكم MSS DDR وكيفية إدارة بيانات التكوين كجزء من حل تهيئة الأجهزة الطرفية الشامل.
سجلات التحكم MSS DDR
تحتوي وحدة التحكم MSS DDR على مجموعة من السجلات التي يجب تكوينها في وقت التشغيل. تمثل قيم التكوين لهذه السجلات معلمات مختلفة ، مثل وضع DDR ، وعرض PHY ، ووضع الاندفاع ، و ECC. للحصول على تفاصيل كاملة حول سجلات تكوين وحدة التحكم DDR ، راجع دليل مستخدم SmartFusion2 SoC FPGA High Speed DDR Interfaces.
تكوين سجلات MDDR
استخدم علامتي التبويب تهيئة الذاكرة (الشكل 2-1 ، الشكل 2-2 ، والشكل 2-3) وتوقيت الذاكرة (الشكل 2-4) لإدخال المعلمات التي تتوافق مع ذاكرة DDR والتطبيق. القيم التي تدخلها في علامات التبويب هذه يتم ترجمتها تلقائيًا إلى قيم التسجيل المناسبة. عند النقر فوق معلمة معينة ، يتم وصف السجل المطابق لها في جزء وصف التسجيل (الجزء السفلي في الشكل 1-1 في الصفحة 4).
تهيئة الذاكرة
تتيح لك علامة التبويب Memory Initialization (تهيئة الذاكرة) تكوين الطرق التي تريد أن تهيئ بها ذكريات LPDDR / DDR2 / DDR3. تختلف القائمة والخيارات المتوفرة في علامة التبويب Memory Initialization حسب نوع ذاكرة DDR (LPDDR / DDR2 / DDR3) التي تستخدمها. ارجع إلى صحيفة بيانات ذاكرة DDR عند تكوين الخيارات. عندما تقوم بتغيير قيمة أو إدخالها ، يمنحك جزء "وصف التسجيل" اسم السجل وقيمة التسجيل التي يتم تحديثها. يتم وضع علامة على القيم غير الصالحة كتحذيرات. يوضح الشكل 2-1 والشكل 2-2 والشكل 2-3 علامة تبويب التهيئة لـ LPDDR و DDR2 و DDR3 ، على التوالي.
- وضع التوقيت - حدد وضع التوقيت 1T أو 2T. في 1T (الوضع الافتراضي) ، يمكن لوحدة التحكم DDR إصدار أمر جديد في كل دورة ساعة. في وضع التوقيت 2T ، تحتفظ وحدة التحكم DDR بالعنوان وناقل الأوامر صالحًا لدورتي ساعة. هذا يقلل من كفاءة الحافلة إلى أمر واحد لكل ساعتين ، لكنه يضاعف مقدار الإعداد ووقت الانتظار.
- التحديث الذاتي للصفيف الجزئي (LPDDR فقط). هذه الميزة لتوفير الطاقة لـ LPDDR.
حدد أحد الخيارات التالية لوحدة التحكم لتحديث حجم الذاكرة أثناء التحديث الذاتي:
- مجموعة كاملة: البنوك 0 و 1,2 و 3 و XNUMX
- نصف مجموعة: البنوك 0 و 1
- مجموعة الربع: البنك 0
- صفيف من ثمانية: البنك 0 بعنوان الصف MSB = 0
- صفيف واحد على ستة عشر: البنك 0 بعنوان الصف MSB و MSB-1 كلاهما يساوي 0.
لجميع الخيارات الأخرى ، ارجع إلى ورقة بيانات ذاكرة DDR عند تكوين الخيارات.
توقيت الذاكرة
تتيح لك علامة التبويب هذه تكوين معلمات "توقيت الذاكرة". راجع ورقة البيانات الخاصة بذاكرة LPDDR / DDR2 / DDR3 عند تكوين معلمات توقيت الذاكرة.
عندما تقوم بتغيير قيمة أو إدخالها ، يمنحك جزء "وصف التسجيل" اسم السجل وقيمة التسجيل التي يتم تحديثها. يتم وضع علامة على القيم غير الصالحة كتحذيرات.
استيراد تكوين DDR Files
بالإضافة إلى إدخال معلمات ذاكرة DDR باستخدام علامتي التبويب "تهيئة الذاكرة" و "التوقيت" ، يمكنك استيراد قيم سجل DDR من file. للقيام بذلك ، انقر فوق الزر Import Configuration وانتقل إلى النص file تحتوي على أسماء وقيم تسجيل DDR. يوضح الشكل 2-5 بناء جملة تكوين الاستيراد.
ملحوظة: إذا اخترت استيراد قيم السجل بدلاً من إدخالها باستخدام واجهة المستخدم الرسومية ، فيجب عليك تحديد جميع قيم التسجيل الضرورية. راجع دليل مستخدم SmartFusion2 SoC FPGA High Speed DDR Interfaces للحصول على التفاصيل.
تصدير تكوين DDR Files
يمكنك أيضًا تصدير بيانات تكوين السجل الحالية إلى نص file. هذا file ستحتوي على قيم التسجيل التي قمت باستيرادها (إن وجدت) بالإضافة إلى تلك التي تم حسابها من معلمات واجهة المستخدم الرسومية التي أدخلتها في مربع الحوار هذا.
إذا كنت تريد التراجع عن التغييرات التي أجريتها على تكوين سجل DDR ، فيمكنك القيام بذلك باستخدام Restore Default. لاحظ أن هذا يؤدي إلى حذف جميع بيانات تكوين السجل ويجب عليك إما إعادة استيراد هذه البيانات أو إعادة إدخالها. يتم إعادة تعيين البيانات إلى قيم إعادة تعيين الأجهزة.
البيانات المولدة
انقر فوق "موافق" لإنشاء التكوين. استنادًا إلى إدخالك في علامات التبويب عام وتوقيت الذاكرة وتهيئة الذاكرة ، يحسب مُكوِّن MDDR القيم لجميع سجلات تكوين DDR ويصدر هذه القيم إلى مشروع البرنامج الثابت والمحاكاة. fileس. المصدر file يظهر بناء الجملة في الشكل 2-6.
البرامج الثابتة
عندما تقوم بإنشاء SmartDesign ، فإن ما يلي fileتم إنشاء s في / firmware / drivers_config / sys_config directory. هؤلاء files مطلوبة لنواة البرامج الثابتة CMSIS من أجل الترجمة بشكل صحيح وتحتوي على معلومات تتعلق بتصميمك الحالي بما في ذلك بيانات التكوين الطرفية ومعلومات تكوين الساعة لـ MSS. لا تقم بتحرير هذه fileيدويًا حيث يتم إعادة إنشائها في كل مرة يتم فيها إعادة إنشاء تصميم الجذر.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h - بيانات تكوين MDDR.
- Sys_config_fddr_define.h - بيانات تكوين FDDR.
- sys_config_mss_clocks.h - تكوين ساعات MSS
محاكاة
عندما تقوم بإنشاء SmartDesign المرتبط بـ MSS الخاص بك ، فإن المحاكاة التالية fileتم إنشاء s في / دليل المحاكاة:
- test.bfm - أعلى مستوى من BFM file يتم "تنفيذها" أولاً أثناء أي محاكاة تستخدم معالج Cortex-M2 الخاص بـ SmartFusion3 MSS. يقوم بتنفيذ peripheral_init.bfm و user.bfm ، بهذا الترتيب.
- peripheral_init.bfm - يحتوي على إجراء BFM الذي يحاكي وظيفة CMSIS :: SystemInit () التي تعمل على Cortex-M3 قبل إدخال الإجراء الرئيسي (). يقوم بشكل أساسي بنسخ بيانات التكوين لأي جهاز طرفي مستخدم في التصميم إلى سجلات التكوين المحيطي الصحيحة ثم ينتظر حتى تكون جميع الأجهزة الطرفية جاهزة قبل التأكيد على أن المستخدم يمكنه استخدام هذه الأجهزة الطرفية.
- MDDR_init.bfm - يحتوي على أوامر الكتابة BFM التي تحاكي عمليات الكتابة من بيانات تسجيل تكوين MSS DDR التي أدخلتها (باستخدام مربع الحوار تحرير السجلات أعلاه) في سجلات وحدة التحكم DDR.
- user.bfm - مخصص لأوامر المستخدم. يمكنك محاكاة مسار البيانات عن طريق إضافة أوامر BFM الخاصة بك في هذا file. أوامر في هذا file سيتم "التنفيذ" بعد اكتمال peripheral_init.bfm.
استخدام files أعلاه ، يتم محاكاة مسار التكوين تلقائيًا. ما عليك سوى تحرير ملف user.bfm file لمحاكاة مسار البيانات. لا تقم بتحرير test.bfm أو peripheral_init.bfm أو MDDR_init.bfm fileق مثل هذه fileيتم إعادة إنشاء s في كل مرة يتم فيها إعادة إنشاء تصميم الجذر الخاص بك.
مسار تكوين MSS DDR
يتطلب حل التهيئة الطرفية ، بالإضافة إلى تحديد قيم تسجيل تكوين MSS DDR ، أن تقوم بتكوين مسار بيانات تكوين APB في MSS (FIC_2). تقوم وظيفة SystemInit () بكتابة البيانات إلى سجلات تكوين MDDR عبر واجهة FIC_2 APB.
ملحوظة: إذا كنت تستخدم System Builder ، فسيتم تعيين مسار التكوين وتوصيله تلقائيًا.
لتكوين واجهة FIC_2:
- افتح مربع حوار مُكوِّن FIC_2 (الشكل 2-7) من مُكوِّن MSS.
- حدد خيار تهيئة الأجهزة الطرفية باستخدام Cortex-M3.
- تأكد من فحص MSS DDR ، وكذلك كتل Fabric DDR / SERDES إذا كنت تستخدمها.
- انقر فوق "موافق" لحفظ الإعدادات الخاصة بك. سيعرض هذا منافذ تكوين FIC_2 (واجهات ناقل الساعة وإعادة التعيين و APB) ، كما هو موضح في الشكل 2-8.
- توليد MSS. يتم الآن عرض منافذ FIC_2 (FIC_2_APB_MASTER و FIC_2_APB_M_PCLK و FIC_2_APB_M_RESET_N) في واجهة MSS ويمكن توصيلها بـ CoreConfigP و CoreResetP وفقًا لمواصفات حل التهيئة الطرفية.
للحصول على تفاصيل كاملة حول تكوين وتوصيل نوى CoreConfigP و CoreResetP ، راجع دليل مستخدم تهيئة الأجهزة الطرفية.
وصف الميناء
واجهة DDR PHY
الجدول 3-1 • واجهة DDR PHY
| اسم المنفذ | اتجاه | وصف |
| MDDR_CAS_N | خارج | علبة الذاكرة الديناميكية |
| MDDR_CKE | خارج | درام كيك |
| MDDR_CLK | خارج | الساعة ، الجانب P |
| MDDR_CLK_N | خارج | الساعة ، الجانب N |
| MDDR_CS_N | خارج | درام سي إس إن |
| MDDR_ODT | خارج | درام ODT |
| MDDR_RAS_N | خارج | درام راسن |
| MDDR_RESET_N | خارج | إعادة تعيين DRAM لـ DDR3. تجاهل هذه الإشارة لواجهات LPDDR و DDR2. ضع علامة على أنها غير مستخدمة لواجهات LPDDR و DDR2. |
| MDDR_WE_N | خارج | درام ون |
| MDDR_ADDR [15: 0] | خارج | بت عنوان درام |
| MDDR_BA [2: 0] | خارج | عنوان بنك درام |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | في خارج | قناع بيانات الدراما |
| MDDR_DQS ([3:0]/[1:0]/[0]) | في خارج | إدخال / إخراج بيانات درام ستروب - جانب P |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | في خارج | إدخال / إخراج ستروب لبيانات الدراما - جانب N |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | في خارج | إدخال / إخراج بيانات DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO في الإشارة |
| MDDR_DQS_TMATCH_0_OUT | خارج | إشارة خروج FIFO |
| MDDR_DQS_TMATCH_1_IN | IN | إشارة دخل FIFO (32 بت فقط) |
| MDDR_DQS_TMATCH_1_OUT | خارج | إشارة خرج FIFO (32 بت فقط) |
| MDDR_DM_RDQS_ECC | في خارج | قناع بيانات Dram ECC |
| MDDR_DQS_ECC | في خارج | Dram ECC Data Strobe Input / Output - جانب P |
| MDDR_DQS_ECC_N | في خارج | Dram ECC Data Strobe Input / Output - جانب N |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | في خارج | إدخال / إخراج بيانات DRAM ECC |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO في الإشارة |
| MDDR_DQS_TMATCH_ECC_OUT | خارج | إشارة خرج ECC FIFO (32 بت فقط) |
ملحوظة: تتغير عروض المنافذ لبعض المنافذ اعتمادًا على اختيار عرض الطبقة المادية. يتم استخدام الترميز "[a: 0] / [b: 0] / [c: 0]" للإشارة إلى هذه المنافذ ، حيث يشير "[a: 0]" إلى عرض المنفذ عند تحديد عرض PHY 32 بت ، "[b: 0]" يتوافق مع عرض PHY 16 بت ، و "[c: 0]" يتوافق مع عرض PHY 8 بت.
واجهة ناقل النسيج AXI
الجدول 3-2 • واجهة ناقل Fabric Master AXI
| اسم المنفذ | اتجاه | وصف |
| DDR_AXI_S_AWREADY | خارج | اكتب العنوان جاهزًا |
| DDR_AXI_S_WREADY | خارج | اكتب العنوان جاهزًا |
| DDR_AXI_S_BID [3: 0] | خارج | معرف الاستجابة |
| DDR_AXI_S_BRESP [1: 0] | خارج | اكتب ردًا |
| DDR_AXI_S_BVALID | خارج | كتابة إجابة صالحة |
| DDR_AXI_S_ARREADY | خارج | قراءة العنوان جاهز |
| DDR_AXI_S_RID [3: 0] | خارج | معرف القراءة Tag |
| DDR_AXI_S_RRESP [1: 0] | خارج | قراءة الرد |
| DDR_AXI_S_RDATA [63: 0] | خارج | إقرأ البيانات |
| DDR_AXI_S_RLAST | خارج | قراءة الأخير تشير هذه الإشارة إلى النقل الأخير في سلسلة قراءة |
| DDR_AXI_S_RVALID | خارج | قراءة العنوان صحيح |
| DDR_AXI_S_AWID [3: 0] | IN | اكتب معرف العنوان |
| DDR_AXI_S_AWADDR [31: 0] | IN | اكتب العنوان |
| DDR_AXI_S_AWLEN [3: 0] | IN | طول الانفجار |
| DDR_AXI_S_AWSIZE [1: 0] | IN | حجم الاندفاع |
| DDR_AXI_S_AWBURST [1: 0] | IN | نوع الانفجار |
| DDR_AXI_S_AWLOCK [1: 0] | IN | نوع القفل توفر هذه الإشارة معلومات إضافية حول الخصائص الذرية لعملية النقل |
| DDR_AXI_S_AWVALID | IN | اكتب عنوان صالح |
| DDR_AXI_S_WID [3: 0] | IN | اكتب معرف البيانات tag |
| DDR_AXI_S_WDATA [63: 0] | IN | اكتب البيانات |
| DDR_AXI_S_WSTRB [7: 0] | IN | اكتب الومضات |
| DDR_AXI_S_WLAST | IN | اكتب أخيرًا |
| DDR_AXI_S_WVALID | IN | أكتب صالحة |
| DDR_AXI_S_BREADY | IN | اكتب جاهزًا |
| DDR_AXI_S_ARID [3: 0] | IN | قراءة معرف العنوان |
| DDR_AXI_S_ARADDR [31: 0] | IN | اقرأ العنوان |
| DDR_AXI_S_ARLEN [3: 0] | IN | طول الانفجار |
| DDR_AXI_S_ARSIZE [1: 0] | IN | حجم الاندفاع |
| DDR_AXI_S_ARBURST [1: 0] | IN | نوع الانفجار |
| DDR_AXI_S_ARLOCK [1: 0] | IN | نوع القفل |
| DDR_AXI_S_ARVALID | IN | قراءة العنوان صحيح |
| DDR_AXI_S_RREADY | IN | قراءة العنوان جاهز |
الجدول 3-2 • واجهة ناقل Fabric Master AXI (تابع)
| اسم المنفذ | اتجاه | وصف |
| DDR_AXI_S_CORE_RESET_N | IN | إعادة تعيين MDDR العالمية |
| DDR_AXI_S_RMW | IN | يشير إلى ما إذا كانت جميع وحدات البايت في حارة 64 بت صالحة لجميع إيقاعات نقل AXI. 0: يشير إلى أن جميع البايتات في جميع النبضات صالحة في الاندفاع ويجب أن تقوم وحدة التحكم افتراضيًا بكتابة الأوامر 1: يشير إلى أن بعض البايتات غير صالحة وأن وحدة التحكم يجب أن تكون افتراضيًا لأوامر RMW يتم تصنيف هذا كإشارة نطاق جانبي لقناة عنوان الكتابة AXI وهو صالح مع إشارة AWVALID. تستخدم فقط عند تمكين ECC. |
واجهة ناقل النسيج الرئيسية AHB0
الجدول 3-3 • واجهة ناقل Fabric Master AHB0
| اسم المنفذ | اتجاه | وصف |
| DDR_AHB0_SHREADYOUT | خارج | AHBL slave ready - عند ارتفاع الكتابة يشير إلى أن MDDR جاهز لقبول البيانات وعندما يشير ارتفاع القراءة إلى أن البيانات صالحة |
| DDR_AHB0_SHRESP | خارج | حالة استجابة AHBL - عند ارتفاعها في نهاية المعاملة ، تشير إلى أن المعاملة قد اكتملت مع وجود أخطاء. عند الانخفاض في نهاية المعاملة ، يشير ذلك إلى أن المعاملة قد اكتملت بنجاح. |
| DDR_AHB0_SHRDATA [31: 0] | خارج | AHBL قراءة البيانات - قراءة البيانات من MDDR التابع إلى سيد النسيج |
| DDR_AHB0_SHSEL | IN | تحديد تابع لـ AHBL - عند التأكيد ، يكون MDDR هو عبد AHBL المحدد حاليًا على ناقل AHB القماش |
| DDR_AHB0_SHADDR [31: 0] | IN | عنوان AHBL - عنوان البايت على واجهة AHBL |
| DDR_AHB0_SHBURST [2: 0] | IN | طول انفجار AHBL |
| DDR_AHB0_SHSIZE [1: 0] | IN | حجم نقل AHBL - يشير إلى حجم التحويل الحالي (8/16/32 بايت المعاملات فقط) |
| DDR_AHB0_SHTRANS [1: 0] | IN | نوع التحويل AHBL - يشير إلى نوع التحويل للمعاملة الحالية |
| DDR_AHB0_SHMASTLOCK | IN | قفل AHBL - عند التأكيد على أن التحويل الحالي جزء من معاملة مقفلة |
| DDR_AHB0_SHWRITE | IN | AHBL write - عندما يشير الارتفاع إلى أن المعاملة الحالية هي كتابة. عندما تشير القيمة المنخفضة إلى أن المعاملة الحالية تمت قراءتها |
| DDR_AHB0_S_HREADY | IN | AHBL جاهز - عندما يكون مرتفعًا ، يشير إلى أن MDDR جاهز لقبول معاملة جديدة |
| DDR_AHB0_S_HWDATA [31: 0] | IN | بيانات الكتابة AHBL - اكتب البيانات من مدير النسيج إلى MDDR |
واجهة ناقل النسيج الرئيسية AHB1
الجدول 3-4 • واجهة ناقل Fabric Master AHB1
| اسم المنفذ | اتجاه | وصف |
| DDR_AHB1_SHREADYOUT | خارج | AHBL slave ready - عند ارتفاع الكتابة يشير إلى أن MDDR جاهز لقبول البيانات وعندما يشير ارتفاع القراءة إلى أن البيانات صالحة |
| DDR_AHB1_SHRESP | خارج | حالة استجابة AHBL - عند ارتفاعها في نهاية المعاملة ، تشير إلى أن المعاملة قد اكتملت مع وجود أخطاء. عند الانخفاض في نهاية المعاملة ، يشير ذلك إلى أن المعاملة قد اكتملت بنجاح. |
| DDR_AHB1_SHRDATA [31: 0] | خارج | AHBL قراءة البيانات - قراءة البيانات من MDDR التابع إلى سيد النسيج |
| DDR_AHB1_SHSEL | IN | تحديد تابع لـ AHBL - عند التأكيد ، يكون MDDR هو عبد AHBL المحدد حاليًا على ناقل AHB القماش |
| DDR_AHB1_SHADDR [31: 0] | IN | عنوان AHBL - عنوان البايت على واجهة AHBL |
| DDR_AHB1_SHBURST [2: 0] | IN | طول انفجار AHBL |
| DDR_AHB1_SHSIZE [1: 0] | IN | حجم نقل AHBL - يشير إلى حجم التحويل الحالي (8/16/32 بايت المعاملات فقط) |
| DDR_AHB1_SHTRANS [1: 0] | IN | نوع التحويل AHBL - يشير إلى نوع التحويل للمعاملة الحالية |
| DDR_AHB1_SHMASTLOCK | IN | قفل AHBL - عند التأكيد على أن التحويل الحالي جزء من معاملة مقفلة |
| DDR_AHB1_SHWRITE | IN | AHBL write - عندما يشير الارتفاع إلى أن المعاملة الحالية هي كتابة. عندما تشير القيمة المنخفضة إلى أن المعاملة الحالية تمت قراءتها. |
| DDR_AHB1_SHREADY | IN | AHBL جاهز - عندما يكون مرتفعًا ، يشير إلى أن MDDR جاهز لقبول معاملة جديدة |
| DDR_AHB1_SHWDATA [31: 0] | IN | بيانات الكتابة AHBL - اكتب البيانات من مدير النسيج إلى MDDR |
وضع وحدة التحكم بالذاكرة الناعمة واجهة ناقل AXI
الجدول 3-5 • واجهة ناقل AXI لوضع وحدة التحكم في الذاكرة الناعمة
| اسم المنفذ | اتجاه | وصف |
| SMC_AXI_M_WLAST | خارج | اكتب أخيرًا |
| SMC_AXI_M_WVALID | خارج | أكتب صالحة |
| SMC_AXI_M_AWLEN [3: 0] | خارج | طول الانفجار |
| SMC_AXI_M_AWBURST [1: 0] | خارج | نوع الانفجار |
| SMC_AXI_M_BREADY | خارج | الاستجابة جاهزة |
| SMC_AXI_M_AWVALID | خارج | اكتب العنوان صالح |
| SMC_AXI_M_AWID [3: 0] | خارج | اكتب معرف العنوان |
| SMC_AXI_M_WDATA [63: 0] | خارج | كتابة البيانات |
| SMC_AXI_M_ARVALID | خارج | قراءة العنوان صحيح |
| SMC_AXI_M_WID [3: 0] | خارج | اكتب معرف البيانات tag |
| SMC_AXI_M_WSTRB [7: 0] | خارج | اكتب الومضات |
| SMC_AXI_M_ARID [3: 0] | خارج | قراءة معرف العنوان |
| SMC_AXI_M_ARADDR [31: 0] | خارج | اقرأ العنوان |
| SMC_AXI_M_ARLEN [3: 0] | خارج | طول الانفجار |
| SMC_AXI_M_ARSIZE [1: 0] | خارج | حجم الاندفاع |
| SMC_AXI_M_ARBURST [1: 0] | خارج | نوع الانفجار |
| SMC_AXI_M_AWADDR [31: 0] | خارج | اكتب العنوان |
| SMC_AXI_M_RREADY | خارج | قراءة العنوان جاهز |
| SMC_AXI_M_AWSIZE [1: 0] | خارج | حجم الاندفاع |
| SMC_AXI_M_AWLOCK [1: 0] | خارج | نوع القفل توفر هذه الإشارة معلومات إضافية حول الخصائص الذرية لعملية النقل |
| SMC_AXI_M_ARLOCK [1: 0] | خارج | نوع القفل |
| SMC_AXI_M_BID [3: 0] | IN | معرف الاستجابة |
| SMC_AXI_M_RID [3: 0] | IN | معرف القراءة Tag |
| SMC_AXI_M_RRESP [1: 0] | IN | قراءة الرد |
| SMC_AXI_M_BRESP [1: 0] | IN | اكتب ردًا |
| SMC_AXI_M_AWREADY | IN | اكتب العنوان جاهزًا |
| SMC_AXI_M_RDATA [63: 0] | IN | قراءة البيانات |
| SMC_AXI_M_WREADY | IN | اكتب جاهزًا |
| SMC_AXI_M_BVALID | IN | كتابة إجابة صالحة |
| SMC_AXI_M_ARREADY | IN | قراءة العنوان جاهز |
| SMC_AXI_M_RLAST | IN | قراءة الأخير تشير هذه الإشارة إلى النقل الأخير في سلسلة قراءة |
| SMC_AXI_M_RVALID | IN | قراءة صالحة |
Soft Memory Controller Mode واجهة ناقل AHB0
الجدول 3-6 • واجهة ناقل وضع وحدة التحكم في الذاكرة الناعمة AHB0
| اسم المنفذ | اتجاه | وصف |
| SMC_AHB_M_HBURST [1: 0] | خارج | طول انفجار AHBL |
| SMC_AHB_M_HTRANS [1: 0] | خارج | نوع التحويل AHBL - يشير إلى نوع التحويل للمعاملة الحالية. |
| SMC_AHB_M_HMASTLOCK | خارج | قفل AHBL - عند التأكيد على أن التحويل الحالي جزء من معاملة مقفلة |
| SMC_AHB_M_HWRITE | خارج | AHBL write - عندما يشير الارتفاع إلى أن المعاملة الحالية هي كتابة. عندما تشير القيمة المنخفضة إلى أن المعاملة الحالية تمت قراءتها |
| SMC_AHB_M_HSIZE [1: 0] | خارج | حجم نقل AHBL - يشير إلى حجم التحويل الحالي (8/16/32 بايت المعاملات فقط) |
| SMC_AHB_M_HWDATA [31: 0] | خارج | بيانات الكتابة AHBL - كتابة البيانات من MSS الرئيسي إلى وحدة التحكم في الذاكرة الناعمة النسيجية |
| SMC_AHB_M_HADDR [31: 0] | خارج | عنوان AHBL - عنوان البايت على واجهة AHBL |
| SMC_AHB_M_HRESP | IN | حالة استجابة AHBL - عند ارتفاعها في نهاية المعاملة ، تشير إلى أن المعاملة قد اكتملت مع وجود أخطاء. عند الانخفاض في نهاية المعاملة ، يشير ذلك إلى أن المعاملة قد اكتملت بنجاح |
| SMC_AHB_M_HRDATA [31: 0] | IN | قراءة البيانات AHBL - اقرأ البيانات من وحدة التحكم في الذاكرة الناعمة النسيجية إلى مدير MSS الرئيسي |
| SMC_AHB_M_HREADY | IN | AHBL جاهز - يشير مرتفع إلى أن ناقل AHBL جاهز لقبول معاملة جديدة |
دعم المنتج
تدعم مجموعة منتجات Microsemi SoC منتجاتها بخدمات دعم متنوعة ، بما في ذلك خدمة العملاء ، ومركز الدعم الفني للعملاء ، أ webالموقع والبريد الإلكتروني ومكاتب المبيعات في جميع أنحاء العالم. يحتوي هذا الملحق على معلومات حول الاتصال بـ Microsemi SoC Products Group واستخدام خدمات الدعم هذه.
خدمة العملاء
اتصل بخدمة العملاء للحصول على دعم غير تقني للمنتجات ، مثل تسعير المنتج وترقيات المنتج ومعلومات التحديث وحالة الطلب والتفويض.
من أمريكا الشمالية، اتصل على 800.262.1060
من بقية العالم، اتصل على 650.318.4460
فاكس من أي مكان في العالم 650.318.8044
مركز الدعم الفني للعملاء
تعمل مجموعة منتجات Microsemi SoC على تزويد مركز الدعم الفني للعملاء بمهندسين ذوي مهارات عالية يمكنهم المساعدة في الإجابة على أسئلة الأجهزة والبرامج والتصميمات الخاصة بمنتجات Microsemi SoC. يقضي مركز الدعم الفني للعملاء قدرًا كبيرًا من الوقت في إنشاء ملاحظات التطبيق ، والإجابات على أسئلة دورة التصميم الشائعة ، وتوثيق المشكلات المعروفة ، والأسئلة الشائعة المتنوعة. لذا ، قبل الاتصال بنا ، يرجى زيارة مواردنا عبر الإنترنت. من المحتمل جدًا أننا قد أجبنا بالفعل على أسئلتك.
الدعم الفني
للحصول على دعم منتجات Microsemi SoC ، تفضل بزيارة http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webموقع
يمكنك تصفح مجموعة متنوعة من المعلومات الفنية وغير الفنية على الصفحة الرئيسية لمجموعة منتجات Microsemi SoC ، على www.microsemi.com/soc.
الاتصال بمركز الدعم الفني للعملاء
يعمل في مركز الدعم الفني مهندسون ذوو مهارات عالية. يمكن الاتصال بمركز الدعم الفني عن طريق البريد الإلكتروني أو من خلال Microsemi SoC Products Group webموقع.
بريد إلكتروني
يمكنك توصيل أسئلتك الفنية إلى عنوان البريد الإلكتروني الخاص بنا وتلقي الإجابات عن طريق البريد الإلكتروني أو الفاكس أو الهاتف. أيضًا ، إذا كانت لديك مشكلات في التصميم ، يمكنك إرسال تصميمك بالبريد الإلكتروني fileلتلقي المساعدة. نحن نراقب حساب البريد الإلكتروني باستمرار على مدار اليوم. عند إرسال طلبك إلينا ، يرجى التأكد من تضمين اسمك الكامل واسم الشركة ومعلومات الاتصال الخاصة بك لمعالجة طلبك بكفاءة.
عنوان البريد الإلكتروني للدعم الفني هو soc_tech@microsemi.com.
حالاتي
يمكن لعملاء Microsemi SoC Products Group إرسال الحالات الفنية وتتبعها عبر الإنترنت من خلال الانتقال إلى My Cases.
خارج الولايات المتحدة
يمكن للعملاء الذين يحتاجون إلى مساعدة خارج المناطق الزمنية للولايات المتحدة إما الاتصال بالدعم الفني عبر البريد الإلكتروني (soc_tech@microsemi.com) أو اتصل بمكتب مبيعات محلي.
قم بزيارة "نبذة عنا" للحصول على قوائم مكاتب المبيعات وجهات الاتصال بالشركة.
يمكن العثور على قوائم مكتب المبيعات في www.microsemi.com/soc/company/contact/default.aspx.
ITAR الدعم الفني
للحصول على الدعم الفني بشأن RH و RT FPGAs التي تنظمها لوائح التجارة الدولية في الأسلحة (ITAR) ، اتصل بنا عبر soc_tech_itar@microsemi.com. بدلاً من ذلك ، ضمن حالاتي ، حدد نعم في القائمة المنسدلة إيتار. للحصول على قائمة كاملة من Microsemi FPGAs الخاضعة لتنظيم ITAR ، قم بزيارة ITAR web صفحة.
حول Microsemi
تقدم شركة Microsemi Corporation (Nasdaq: MSCC) مجموعة شاملة من أشباه الموصلات وحلول الأنظمة للاتصالات والدفاع والأمن والأسواق الفضائية والصناعية. تشتمل المنتجات على دوائر متكاملة للإشارات المختلطة التناظرية عالية الأداء وذات صلابة إشعاعية ، و FPGAs ، و SoCs ، و ASICs ؛ منتجات إدارة الطاقة؛ أجهزة التوقيت والمزامنة وحلول الوقت الدقيقة ، التي تحدد المعيار العالمي للوقت ؛ أجهزة معالجة الصوت حلول الترددات اللاسلكية مكونات منفصلة حلول تخزين واتصالات مؤسسية وتقنيات أمنية ومقاومة قابلة للتطويرampمنتجات إيه ؛ حلول إيثرنت دوائر متكاملة للطاقة عبر إيثرنت و midspans ؛ بالإضافة إلى إمكانات وخدمات التصميم المخصصة. يقع المقر الرئيسي لشركة Microsemi في أليسو فيجو بولاية كاليفورنيا ولديها ما يقرب من 4,800 موظف على مستوى العالم. تعلم اكثر من خلال www.microsemi.com.
لا تقدم Microsemi أي ضمان أو إقرار أو ضمان فيما يتعلق بالمعلومات الواردة هنا أو ملاءمة منتجاتها وخدماتها لأي غرض معين ، ولا تتحمل Microsemi أي مسؤولية من أي نوع تنشأ عن تطبيق أو استخدام أي منتج أو دائرة. تخضع المنتجات المباعة أدناه وأي منتجات أخرى تبيعها Microsemi لاختبارات محدودة ولا ينبغي استخدامها مع المعدات أو التطبيقات ذات المهام الحرجة. يُعتقد أن أي مواصفات أداء موثوقة ولكن لم يتم التحقق منها ، ويجب على المشتري إجراء وإكمال جميع اختبارات الأداء وغيرها من الاختبارات للمنتجات ، بمفردها أو جنبًا إلى جنب مع أو مثبتة في أي منتجات نهائية. يجب ألا يعتمد المشتري على أي بيانات أو مواصفات أداء أو معلمات مقدمة من Microsemi. يتحمل المشتري مسؤولية تحديد مدى ملاءمة أي منتجات بشكل مستقل واختبارها والتحقق منها. يتم توفير المعلومات المقدمة من Microsemi أدناه "كما هي وأين هي" ومع جميع الأخطاء ، والمخاطر الكاملة المرتبطة بهذه المعلومات تقع بالكامل على عاتق المشتري. لا تمنح Microsemi ، بشكل صريح أو ضمني ، لأي طرف أي حقوق براءة اختراع أو تراخيص أو أي حقوق ملكية فكرية أخرى ، سواء فيما يتعلق بهذه المعلومات نفسها أو أي شيء موصوف في هذه المعلومات. المعلومات الواردة في هذا المستند مملوكة لشركة Microsemi ، وتحتفظ Microsemi بالحق في إجراء أي تغييرات على المعلومات الواردة في هذا المستند أو على أي منتجات وخدمات في أي وقت دون إشعار.
المقر الرئيسي لشركة Microsemi
مشروع واحد ، أليسو فيجو ،
CA 92656 الولايات المتحدة الأمريكية
داخل الولايات المتحدة الأمريكية: +1 800-713-4113
خارج الولايات المتحدة الأمريكية: +1 949-380-6100
المبيعات: +1 949-380-6136
الفاكس: +1 949-215-4996
بريد إلكتروني: sales.support@microsemi.com
© 2016 شركة Microsemi. كل الحقوق محفوظة. Microsemi وشعار Microsemi هما علامتان تجاريتان لشركة Microsemi Corporation. جميع العلامات التجارية وعلامات الخدمة الأخرى مملوكة لأصحابها المعنيين.
5-02-00377-5/11.16
المستندات / الموارد
 |
تكوين وحدة تحكم Microsemi SmartFusion2 MSS DDR [بي دي اف] دليل المستخدم تكوين وحدة تحكم SmartFusion2 MSS DDR ، SmartFusion2 MSS ، تكوين تحكم DDR ، تكوين وحدة التحكم |
