SmartFusion2 MSS
DDR-beheerderkonfigurasie
Libero SoC v11.6 en later 

Inleiding

Die SmartFusion2 MSS het 'n ingeboude DDR-beheerder. Hierdie DDR-beheerder is bedoel om 'n off-chip DDR-geheue te beheer. Die MDDR-beheerder kan verkry word vanaf die MSS sowel as vanaf die FPGA-stof. Boonop kan die DDR-beheerder ook omseil word, wat 'n bykomende koppelvlak tot die FPGA-stof verskaf (Soft Controller Mode (SMC)).
Om die MSS DDR-beheerder volledig op te stel, moet jy:

1. Kies die datapad met behulp van die MDDR Configurator.
2. Stel die registerwaardes vir die DDR-beheerderregisters in.
3. Kies die DDR-geheue-klokfrekwensies en FPGA-stof tot MDDR-klokverhouding (indien nodig) met behulp van die MSS CCC Configurator.
4. Koppel die beheerder se APB-konfigurasie-koppelvlak soos gedefinieer deur die Perifere Inisialisering-oplossing. Vir die MDDR-initialiseringskringe wat deur System Builder gebou is, verwys na die "MSS DDR-konfigurasiepad" op bladsy 13 en Figuur 2-7.
   Jy kan ook jou eie inisialiseringkringe bou deur selfstandige (nie deur System Builder) Perifere initialisering te gebruik. Verwys na die SmartFusion2 Standalone Perifere Inisialisering Gebruikersgids.

MDDR-konfigureerder

Die MDDR-konfigurator word gebruik om die algehele datapad en die eksterne DDR-geheueparameters vir die MSS DDR-beheerder op te stel.

Die Algemeen-oortjie stel jou geheue- en stofkoppelvlakinstellings (Figuur 1-1).
Geheue instellings
Voer die DDR-geheue-instellingstyd in. Dit is die tyd wat die DDR-geheue benodig om te inisialiseer. Die verstekwaarde is 200 ons. Verwys na jou DDR-geheuedatablad vir die korrekte waarde om in te voer.
Gebruik Geheue-instellings om jou geheue-opsies in die MDDR op te stel.

• Geheuetipe - LPDDR, DDR2 of DDR3
• Databreedte - 32-bis, 16-bis of 8-bis
• SECDED Geaktiveer ECC – AAN of AF
• Arbitrasieskema – Tipe-0, Tipe -1, Tipe-2, Tipe-3
• Hoogste prioriteit ID – Geldige waardes is van 0 tot 15
• Adreswydte (bissies) – Verwys na jou DDR-geheuedatablad vir die aantal ry-, bank- en kolomadresbisse vir die LPDDR/DDR2/DDR3-geheue wat jy gebruik. kies die aftrekkieslys om die korrekte waarde vir rye/banke/kolomme te kies volgens die datablad van die LPDDR/DDR2/DDR3-geheue.

Let wel: Die nommer in die aftreklys verwys na die aantal adresstukke, nie die absolute aantal rye/banke/kolomme nie. Byvoorbeeldample, as jou DDR-geheue 4 banke het, kies 2 (2 ²=4) vir banke. As jou DDR-geheue 8 banke het, kies 3 (2³ =8) vir banke.

Stof-koppelvlak-instellings
By verstek is die harde Cortex-M3-verwerker opgestel om toegang tot die DDR-beheerder te kry. Jy kan ook 'n stofmeester toelaat om toegang tot die DDR-beheerder te kry deur die Stofkoppelvlakinstelling-merkblokkie te aktiveer. In hierdie geval kan u een van die volgende opsies kies:

• Gebruik 'n AXI-koppelvlak - Die stofmeester kry toegang tot die DDR-beheerder deur 'n 64-bis AXI-koppelvlak.
• Gebruik 'n enkele AHBLite-koppelvlak - Die stofmeester kry toegang tot die DDR-beheerder deur 'n enkele 32-bis AHB-koppelvlak.
• Gebruik twee AHBLite-koppelvlakke – Twee stofmeesters kry toegang tot die DDR-beheerder met behulp van twee 32-bis AHB-koppelvlakke.
  Die konfigurasie view (Figuur 1-1) dateer volgens jou stofkoppelvlakkeuse.

I/O-aandrywingsterkte (slegs DDR2 en DDR3)
Kies een van die volgende dryfsterktes vir jou DDR I/O's:

• Halwe dryfkrag
•  Volle dryfkrag

Libero SoC stel die DDR I/O-standaard vir jou MDDR-stelsel op grond van jou DDR-geheuetipe en I/O-aandrywingsterkte (soos getoon in Tabel 1-1).
Tabel 1-1 • I/O-aandrywingsterkte en DDR-geheuetipe

DDR geheue tipe	Half Strength Drive	Volsterkte dryfkrag
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO Standaard (slegs LPDDR)
Kies een van die volgende opsies:

• LVCMOS18 (laagste krag) vir LVCMOS 1.8V IO standaard. Word gebruik in tipiese LPDDR1 toepassings.
• LPDDRI Let wel: Voordat jy hierdie standaard kies, maak seker dat jou bord hierdie standaard ondersteun. Jy moet hierdie opsie gebruik wanneer jy die M2S-EVAL-KIT- of die SF2-STARTER-KIT-borde teiken. LPDDRI IO-standaarde vereis dat 'n IMP_CALIB-weerstand op die bord geïnstalleer is.

IO-kalibrasie (slegs LPDDR)
Kies een van die volgende opsies wanneer jy LVCMOS18 IO-standaard gebruik:

• On
• Af (tipies)

Kalibrasie AAN en AF beheer opsioneel die gebruik van 'n IO-kalibrasieblok wat die IO-drywers na 'n eksterne weerstand kalibreer. As dit AF is, gebruik die toestel 'n voorafbepaalde IO-bestuurderverstelling.
Wanneer AAN, vereis dit dat 'n 150-ohm IMP_CALIB-weerstand op die PCB geïnstalleer moet word.
Dit word gebruik om die IO na die PCB-eienskappe te kalibreer. Wanneer dit egter op AAN gestel is, moet 'n weerstand geïnstalleer word of die geheuebeheerder sal nie inisialiseer nie.
Vir meer inligting, verwys na AC393-SmartFusion2 en IGLOO2 Board Design Guidelines Application
Let wel en die SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces Gebruikersgids.

MDDR-beheerderkonfigurasie

Wanneer jy die MSS DDR-beheerder gebruik om toegang tot 'n eksterne DDR-geheue te verkry, moet die DDR-beheerder tydens looptyd gekonfigureer word. Dit word gedoen deur konfigurasiedata na toegewyde DDR-beheerderkonfigurasieregisters te skryf. Hierdie konfigurasiedata is afhanklik van die kenmerke van die eksterne DDR-geheue en jou toepassing. Hierdie afdeling beskryf hoe om hierdie konfigurasieparameters in die MSS DDR-beheerderkonfigureerder in te voer en hoe die konfigurasiedata bestuur word as deel van die algehele Perifere Inisialiseringsoplossing.

MSS DDR Beheerregisters
Die MSS DDR-beheerder het 'n stel registers wat tydens looptyd gekonfigureer moet word. Die konfigurasiewaardes vir hierdie registers verteenwoordig verskillende parameters, soos DDR-modus, PHY-wydte, burst-modus en ECC. Vir volledige besonderhede oor die DDR-beheerderkonfigurasieregisters, verwys na die SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces Gebruikersgids.
MDDR-registers konfigurasie
Gebruik die Geheue Inisialisering (Figuur 2-1, Figuur 2-2 en Figuur 2-3) en Geheue Tydsberekening (Figuur 2-4) oortjies om parameters in te voer wat ooreenstem met jou DDR Geheue en toepassing. Waardes wat u in hierdie oortjies invoer, word outomaties na die toepaslike registerwaardes vertaal. Wanneer jy op 'n spesifieke parameter klik, word die ooreenstemmende register in die Registerbeskrywing-paneel beskryf (onderste gedeelte in Figuur 1-1 op bladsy 4).
Geheue inisialisering
Die Memory Initialization-oortjie laat jou toe om die maniere op te stel waarop jy jou LPDDR/DDR2/DDR3-geheue geïnisialiseer wil hê. Die spyskaart en opsies beskikbaar in die Memory Initialization-oortjie verskil met die tipe DDR-geheue (LPDDR/DDR2/DDR3) wat jy gebruik. Verwys na jou DDR-geheuedatablad wanneer jy die opsies instel. Wanneer jy 'n waarde verander of invoer, gee die Registerbeskrywing-paneel jou die registernaam en registerwaarde wat opgedateer word. Ongeldige waardes word as waarskuwings gemerk. Figuur 2-1, Figuur 2-2 en Figuur 2-3 wys die Inisialisering-oortjie vir onderskeidelik LPDDR, DDR2 en DDR3.

• Tydmodus – Kies 1T of 2T Tydsberekeningmodus. In 1T (die verstekmodus) kan die DDR-beheerder 'n nuwe opdrag op elke kloksiklus uitreik. In 2T-tydreëlmodus hou die DDR-beheerder die adres- en opdragbus geldig vir twee kloksiklusse. Dit verminder die doeltreffendheid van die bus tot een opdrag per twee horlosies, maar dit verdubbel die hoeveelheid opstel- en houtyd.
• Selfverfrissing met gedeeltelike skikking (slegs LPDDR). Hierdie kenmerk is vir kragbesparing vir die LPDDR.
  Kies een van die volgende vir die beheerder om die hoeveelheid geheue tydens 'n selfverversing te verfris:
  – Volle skikking: Banke 0, 1,2 en 3
  – Halwe skikking: Banke 0 en 1
  – Kwartaalskikking: Bank 0
  – Een-agtste-skikking: Bank 0 met ry-adres MSB=0
  – Een-sestiende skikking: Bank 0 met ry-adres MSB en MSB-1 albei gelyk aan 0.
  Vir alle ander opsies, verwys na jou DDR Memory Data Sheet wanneer jy die opsies instel.
  

Geheue Tydsberekening
Hierdie oortjie laat jou toe om die Memory Tyd-parameters op te stel. Verwys na die datablad van u LPDDR/DDR2/DDR3-geheue wanneer u die geheuetydparameters opstel.
Wanneer jy 'n waarde verander of invoer, gee die Registerbeskrywing-paneel jou die registernaam en registerwaarde wat opgedateer word. Ongeldige waardes word as waarskuwings gemerk.

Voer tans DDR-konfigurasie in Files
Benewens die invoer van DDR-geheue-parameters deur gebruik te maak van die Memory Initialization- en Tydsberekening-oortjies, kan jy DDR-registerwaardes invoer vanaf 'n file. Om dit te doen, klik die Invoer konfigurasie-knoppie en navigeer na die teks file wat DDR-registername en -waardes bevat. Figuur 2-5 toon die invoerkonfigurasiesintaksis.

Let wel: As jy kies om registerwaardes in te voer eerder as om dit met die GUI in te voer, moet jy alle nodige registerwaardes spesifiseer. Verwys na die SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces Gebruikersgids vir besonderhede.

Voer tans DDR-konfigurasie uit Files
U kan ook die huidige registerkonfigurasiedata na 'n teks uitvoer file. Hierdie file sal registerwaardes bevat wat jy ingevoer het (indien enige) sowel as dié wat uit GUI-parameters wat jy in hierdie dialoog ingevoer het, bereken is.
As jy veranderinge wat jy aan die DDR-registerkonfigurasie gemaak het wil ongedaan maak, kan jy dit doen met Herstel verstek. Let daarop dat dit alle registerkonfigurasiedata uitvee en jy moet hierdie data óf herinvoer óf weer invoer. Die data word teruggestel na die hardeware-terugstellingwaardes.
Gegenereerde data
Klik OK om die konfigurasie te genereer. Op grond van jou invoer in die Algemene, Geheue Tydsberekening en Geheue Inisialisasie-oortjies, bereken die MDDR-konfigurator waardes vir alle DDR-konfigurasieregisters en voer hierdie waardes uit na jou firmwareprojek en simulasie files. Die uitgevoer file sintaksis word in Figuur 2-6 getoon.

Firmware

Wanneer jy die SmartDesign genereer, die volgende files word gegenereer in die /firmware/ drivers_config/sys_config gids. Hierdie files word vereis vir die CMSIS-firmwarekern om behoorlik saam te stel en inligting te bevat rakende jou huidige ontwerp, insluitend perifere konfigurasiedata en klokkonfigurasie-inligting vir die MSS. Moenie hierdie wysig nie files handmatig soos hulle herskep word elke keer as jou wortelontwerp weer gegenereer word.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR-konfigurasiedata.
• Sys_config_fddr_define.h – FDDR-konfigurasiedata.
•  sys_config_mss_clocks.h – MSS-horlosie-konfigurasie

Simulasie
Wanneer jy die SmartDesign geassosieer met jou MSS genereer, die volgende simulasie files word gegenereer in die /simulasiegids:

•  test.bfm – Topvlak BFM file wat eers "uitgevoer" word tydens enige simulasie wat die SmartFusion2 MSS se Cortex-M3 verwerker oefen. Dit voer peripheral_init.bfm en user.bfm uit, in daardie volgorde.
•  peripheral_init.bfm – Bevat die BFM-prosedure wat die CMSIS::SystemInit()-funksie naboots wat op die Cortex-M3 uitgevoer word voordat jy die hoof()-prosedure ingaan. Dit kopieer in wese die konfigurasiedata vir enige randapparatuur wat in die ontwerp gebruik word na die korrekte perifere konfigurasieregisters en wag dan vir al die randapparatuur om gereed te wees voordat dit beweer dat die gebruiker hierdie randapparatuur kan gebruik.
• MDDR_init.bfm – Bevat BFM-skryfopdragte wat skryfwerk simuleer van die MSS DDR-konfigurasieregisterdata wat jy ingevoer het (met die Edit Registers-dialoog hierbo) in die DDR-beheerderregisters.
• user.bfm – Bedoel vir gebruikersopdragte. Jy kan die datapad simuleer deur jou eie BFM-opdragte hierin by te voeg file. Opdragte hierin file sal "uitvoer" word nadat peripheral_init.bfm voltooi is.

Die gebruik van die files hierbo, word die konfigurasiepad outomaties gesimuleer. Jy hoef net die user.bfm te wysig file om die datapad te simuleer. Moenie die test.bfm, peripheral_init.bfm of MDDR_init.bfm wysig nie files soos hierdie files word herskep elke keer as jou wortelontwerp weer gegenereer word.

MSS DDR-konfigurasiepad
Die Perifere Inisialisering-oplossing vereis dat jy, benewens die spesifikasie van MSS DDR-konfigurasieregisterwaardes, die APB-konfigurasiedatapad in die MSS (FIC_2) konfigureer. Die SystemInit()-funksie skryf die data na die MDDR-konfigurasieregisters via die FIC_2 APB-koppelvlak.
Let wel: As jy System Builder gebruik, word die konfigurasiepad outomaties gestel en gekoppel.

Om die FIC_2-koppelvlak op te stel:

1. Maak die FIC_2-konfigureerder-dialoog oop (Figuur 2-7) vanaf die MSS-konfigureerder.
2. Kies die Inisialiseer randapparatuur met Cortex-M3 opsie.
3. Maak seker dat die MSS DDR gemerk is, asook die Fabric DDR/SERDES-blokke as jy dit gebruik.
4.  Klik OK om jou instellings te stoor. Dit sal die FIC_2-konfigurasiepoorte (Klok-, Herstel- en APB-buskoppelvlakke) blootstel, soos in Figuur 2-8 getoon.
5.  Genereer die MSS. Die FIC_2-poorte (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK en FIC_2_APB_M_RESET_N) is nou blootgestel aan die MSS-koppelvlak en kan gekoppel word aan die CoreConfigP en CoreResetP volgens die Periferale Inisialisering-oplossingspesifikasie.

Vir volledige besonderhede oor die konfigurasie en koppeling van die CoreConfigP- en CoreResetP-kerne, verwys na die Perifere Inisialisering Gebruikersgids.

Port Beskrywing

DDR PHY-koppelvlak
Tabel 3-1 • DDR PHY-koppelvlak

Port Naam	Rigting	Beskrywing
MDDR_CAS_N	UIT	DRAM CASN
MDDR_CKE	UIT	DRAM CKE
MDDR_CLK	UIT	Horlosie, P-kant
MDDR_CLK_N	UIT	Horlosie, N kant
MDDR_CS_N	UIT	DRAM CSN
MDDR_ODT	UIT	DRAM ODT
MDDR_RAS_N	UIT	DRAM RASN
MDDR_RESET_N	UIT	DRAM-terugstelling vir DDR3. Ignoreer hierdie sein vir LPDDR- en DDR2-koppelvlakke. Merk dit ongebruik vir LPDDR- en DDR2-koppelvlakke.
MDDR_WE_N	UIT	DRAM WEN
MDDR_ADDR[15:0]	UIT	Dram Adres stukkies
MDDR_BA[2:0]	UIT	Dram Bank Adres
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	IN UIT	Dram Data Mask
MDDR_DQS ([3:0]/[1:0]/[0])	IN UIT	Dram Data Strobe Invoer/Uitvoer – P-kant
MDDR_DQS_N ([3:0]/[1:0]/[0])	IN UIT	Dram Data Strobe Invoer/Uitvoer – N Kant
MDDR_DQ ([31:0]/[15:0]/[7:0])	IN UIT	DRAM-data-invoer/-uitvoer
MDDR_DQS_TMATCH_0_IN	IN	EIEU in sein
MDDR_DQS_TMATCH_0_OUT	UIT	EIEU uit sein
MDDR_DQS_TMATCH_1_IN	IN	EIEU in sein (slegs 32-bis)
MDDR_DQS_TMATCH_1_OUT	UIT	EIEU uitsein (slegs 32-bis)
MDDR_DM_RDQS_ECC	IN UIT	Dram ECC Data Mask
MDDR_DQS_ECC	IN UIT	Dram ECC Data Strobe Invoer/Uitvoer – P-kant
MDDR_DQS_ECC_N	IN UIT	Dram ECC Data Strobe Invoer/Uitvoer – N Kant
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	IN UIT	DRAM ECC Data Invoer/ Uitset
MDDR_DQS_TMATCH_ECC_IN	IN	ECC EIEU in sein
MDDR_DQS_TMATCH_ECC_OUT	UIT	ECC EIEU uitsein (slegs 32-bis)

Let wel: Poortwydtes vir sommige poorte verander na gelang van die keuse van die PHY-breedte. Die notasie "[a:0]/ [b:0]/[c:0]" word gebruik om sulke poorte aan te dui, waar "[a:0]" verwys na die poortwydte wanneer 'n 32-bis PHY-wydte gekies word , "[b:0]" stem ooreen met 'n 16-bis PHY breedte, en "[c:0]" stem ooreen met 'n 8-bis PHY breedte.

Fabric Master AXI Bus Interface
Tabel 3-2 • Fabric Master AXI Bus Interface

Port Naam	Rigting	Beskrywing
DDR_AXI_S_AWREADY	UIT	Skryf adres gereed
DDR_AXI_S_WREADY	UIT	Skryf adres gereed
DDR_AXI_S_BID[3:0]	UIT	Antwoord ID
DDR_AXI_S_BRESP[1:0]	UIT	Skryf antwoord
DDR_AXI_S_BVALID	UIT	Skryf antwoord geldig
DDR_AXI_S_ARREADY	UIT	Lees adres gereed
DDR_AXI_S_RID[3:0]	UIT	Lees ID Tag
DDR_AXI_S_RRESP[1:0]	UIT	Lees Antwoord
DDR_AXI_S_RDATA[63:0]	UIT	Lees data
DDR_AXI_S_RLAST	UIT	Lees Laaste Hierdie sein dui die laaste oordrag in 'n leesbars aan
DDR_AXI_S_RVALID	UIT	Lees adres geldig
DDR_AXI_S_AWID[3:0]	IN	Skryf adres ID
DDR_AXI_S_AWADDR[31:0]	IN	Skryf adres
DDR_AXI_S_AWLEN[3:0]	IN	Barslengte
DDR_AXI_S_AWSIZE[1:0]	IN	Burst grootte
DDR_AXI_S_AWBURST[1:0]	IN	Burst tipe
DDR_AXI_S_AWLOCK[1:0]	IN	Slottipe Hierdie sein verskaf bykomende inligting oor die atoomkenmerke van die oordrag
DDR_AXI_S_AWVALID	IN	Skryf adres geldig
DDR_AXI_S_WID[3:0]	IN	Skryf Data ID tag
DDR_AXI_S_WDATA[63:0]	IN	Skryf data
DDR_AXI_S_WSTRB[7:0]	IN	Skryf strobes
DDR_AXI_S_WLAST	IN	Skryf laaste
DDR_AXI_S_WVALID	IN	Skryf geldig
DDR_AXI_S_BREADY	IN	Skryf gereed
DDR_AXI_S_ARID[3:0]	IN	Lees Adres ID
DDR_AXI_S_ARADDR[31:0]	IN	Lees adres
DDR_AXI_S_ARLEN[3:0]	IN	Barslengte
DDR_AXI_S_ARSIZE[1:0]	IN	Burst grootte
DDR_AXI_S_ARBURST[1:0]	IN	Burst tipe
DDR_AXI_S_ARLOCK[1:0]	IN	Tipe slot
DDR_AXI_S_ARVALID	IN	Lees adres geldig
DDR_AXI_S_READY	IN	Lees adres gereed

Tabel 3-2 • Fabric Master AXI Bus Interface (vervolg)

Port Naam	Rigting	Beskrywing
DDR_AXI_S_CORE_RESET_N	IN	MDDR Global Reset
DDR_AXI_S_RMW	IN	Dui aan of alle grepe van 'n 64-bis-baan geldig is vir alle maatslae van 'n AXI-oordrag. 0: Dui aan dat alle grepe in alle maatslae geldig is in die sarsie en die kontroleerder moet verstek om opdragte te skryf 1: Dui aan dat sommige grepe ongeldig is en die beheerder moet verstek op RMW-opdragte Dit word geklassifiseer as 'n AXI-skryfadreskanaal-sybandsein en is geldig met die AWVALID-sein. Slegs gebruik wanneer ECC geaktiveer is.

Fabric Master AHB0 Bus Interface
Tabel 3-3 • Fabric Master AHB0 Bus Interface

Port Naam	Rigting	Beskrywing
DDR_AHB0_SHREADYOUT	UIT	AHBL slaaf gereed - Wanneer hoog vir 'n skryf aandui dat die MDDR gereed is om data te aanvaar en wanneer hoog vir 'n lees dui aan dat data geldig is
DDR_AHB0_SHRESP	UIT	AHBL-reaksiestatus – Wanneer hoog aan die einde van 'n transaksie gedryf word, dui dit aan dat die transaksie met foute voltooi is. Wanneer dit aan die einde van 'n transaksie laag gedryf word, dui dit aan dat die transaksie suksesvol voltooi is.
DDR_AHB0_SHRDATA[31:0]	UIT	AHBL lees data - Lees data van die MDDR slaaf na die stof meester
DDR_AHB0_SHSEL	IN	AHBL slaaf seleksie - Wanneer dit beweer word, is die MDDR die tans geselekteerde AHBL slaaf op die stof AHB bus
DDR_AHB0_SHADDR[31:0]	IN	AHBL-adres – greepadres op die AHBL-koppelvlak
DDR_AHB0_SHBURST[2:0]	IN	AHBL barslengte
DDR_AHB0_SHSIZE[1:0]	IN	AHBL-oordraggrootte - Dui die grootte van die huidige oordrag aan (slegs 8/16/32 grepe-transaksies)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL-oordragtipe – Dui die oordragtipe van die huidige transaksie aan
DDR_AHB0_SHMASTLOCK	IN	AHBL-slot – Wanneer dit beweer word, is die huidige oordrag deel van 'n geslote transaksie
DDR_AHB0_SHWRITE	IN	AHBL skryf - Wanneer hoog dui aan dat die huidige transaksie 'n skryf is. Wanneer laag dui aan dat die huidige transaksie 'n lees is
DDR_AHB0_S_HREADY	IN	AHBL gereed – Wanneer hoog, dui dit aan dat die MDDR gereed is om 'n nuwe transaksie te aanvaar
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL skryf data – Skryf data van die stofmeester na die MDDR

Fabric Master AHB1 Bus Interface
Tabel 3-4 • Fabric Master AHB1 Bus Interface

Port Naam	Rigting	Beskrywing
DDR_AHB1_SHREADYOUT	UIT	AHBL slaaf gereed - Wanneer hoog vir 'n skryf aandui dat die MDDR gereed is om data te aanvaar en wanneer hoog vir 'n lees dui aan dat data geldig is
DDR_AHB1_SHRESP	UIT	AHBL-reaksiestatus – Wanneer hoog aan die einde van 'n transaksie gedryf word, dui dit aan dat die transaksie met foute voltooi is. Wanneer dit aan die einde van 'n transaksie laag gedryf word, dui dit aan dat die transaksie suksesvol voltooi is.
DDR_AHB1_SHRDATA[31:0]	UIT	AHBL lees data - Lees data van die MDDR slaaf na die stof meester
DDR_AHB1_SHSEL	IN	AHBL slaaf seleksie - Wanneer dit beweer word, is die MDDR die tans geselekteerde AHBL slaaf op die stof AHB bus
DDR_AHB1_SHADDR[31:0]	IN	AHBL-adres – greepadres op die AHBL-koppelvlak
DDR_AHB1_SHBURST[2:0]	IN	AHBL barslengte
DDR_AHB1_SHSIZE[1:0]	IN	AHBL-oordraggrootte - Dui die grootte van die huidige oordrag aan (slegs 8/16/32 grepe-transaksies)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL-oordragtipe – Dui die oordragtipe van die huidige transaksie aan
DDR_AHB1_SHMASTLOCK	IN	AHBL-slot – Wanneer dit beweer word, is die huidige oordrag deel van 'n geslote transaksie
DDR_AHB1_SHWRITE	IN	AHBL skryf - Wanneer hoog dui aan dat die huidige transaksie 'n skryf is. Wanneer laag dui aan dat die huidige transaksie 'n lees is.
DDR_AHB1_SHREADY	IN	AHBL gereed – Wanneer hoog, dui dit aan dat die MDDR gereed is om 'n nuwe transaksie te aanvaar
DDR_AHB1_SHWDATA[31:0]	IN	AHBL skryf data – Skryf data van die stofmeester na die MDDR

Sagte geheuebeheerdermodus AXI Bus-koppelvlak
Tabel 3-5 • Sagte geheuebeheerdermodus AXI-buskoppelvlak

Port Naam	Rigting	Beskrywing
SMC_AXI_M_WLAST	UIT	Skryf laaste
SMC_AXI_M_WVALID	UIT	Skryf geldig
SMC_AXI_M_AWLEN[3:0]	UIT	Barslengte
SMC_AXI_M_AWBURST[1:0]	UIT	Burst tipe
SMC_AXI_M_BREADY	UIT	Reaksie gereed
SMC_AXI_M_AWVALID	UIT	Skryf adres Geldig
SMC_AXI_M_AWID[3:0]	UIT	Skryf adres ID
SMC_AXI_M_WDATA[63:0]	UIT	Skryf data
SMC_AXI_M_ARVALID	UIT	Lees adres geldig
SMC_AXI_M_WID[3:0]	UIT	Skryf Data ID tag
SMC_AXI_M_WSTRB[7:0]	UIT	Skryf strobes
SMC_AXI_M_ARID[3:0]	UIT	Lees Adres ID
SMC_AXI_M_ARADDR[31:0]	UIT	Lees adres
SMC_AXI_M_ARLEN[3:0]	UIT	Barslengte
SMC_AXI_M_ARSIZE[1:0]	UIT	Burst grootte
SMC_AXI_M_ARBURST[1:0]	UIT	Burst tipe
SMC_AXI_M_AWADDR[31:0]	UIT	Skryf adres
SMC_AXI_M_READY	UIT	Lees adres gereed
SMC_AXI_M_AWSIZE[1:0]	UIT	Burst grootte
SMC_AXI_M_AWLOCK[1:0]	UIT	Slottipe Hierdie sein verskaf bykomende inligting oor die atoomkenmerke van die oordrag
SMC_AXI_M_ARLOCK[1:0]	UIT	Tipe slot
SMC_AXI_M_BID[3:0]	IN	Antwoord ID
SMC_AXI_M_RID[3:0]	IN	Lees ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Lees Antwoord
SMC_AXI_M_BRESP[1:0]	IN	Skryf antwoord
SMC_AXI_M_AWREADY	IN	Skryf adres gereed
SMC_AXI_M_RDATA[63:0]	IN	Lees Data
SMC_AXI_M_WREADY	IN	Skryf gereed
SMC_AXI_M_BVALID	IN	Skryf antwoord geldig
SMC_AXI_M_ARREADY	IN	Lees adres gereed
SMC_AXI_M_RLAST	IN	Lees Laaste Hierdie sein dui die laaste oordrag in 'n leesbars aan
SMC_AXI_M_RVALID	IN	Lees Geldig

Sagte geheuebeheerdermodus AHB0-buskoppelvlak
Tabel 3-6 • Sagte geheuebeheerdermodus AHB0-buskoppelvlak

Port Naam	Rigting	Beskrywing
SMC_AHB_M_HBURST[1:0]	UIT	AHBL barslengte
SMC_AHB_M_HTRANS[1:0]	UIT	AHBL-oordragtipe – Dui die oordragtipe van die huidige transaksie aan.
SMC_AHB_M_HMASTLOCK	UIT	AHBL-slot – Wanneer dit beweer word, is die huidige oordrag deel van 'n geslote transaksie
SMC_AHB_M_HWRITE	UIT	AHBL skryf - Wanneer hoog dui aan dat die huidige transaksie 'n skryf is. Wanneer laag dui aan dat die huidige transaksie 'n lees is
SMC_AHB_M_HSIZE[1:0]	UIT	AHBL-oordraggrootte - Dui die grootte van die huidige oordrag aan (slegs 8/16/32 grepe-transaksies)
SMC_AHB_M_HWDATA[31:0]	UIT	AHBL skryf data – Skryf data van die MSS-meester na die stof Sagte Geheuebeheerder
SMC_AHB_M_HADDR[31:0]	UIT	AHBL-adres – greepadres op die AHBL-koppelvlak
SMC_AHB_M_HRESP	IN	AHBL-reaksiestatus – Wanneer hoog aan die einde van 'n transaksie gedryf word, dui dit aan dat die transaksie met foute voltooi is. Wanneer dit aan die einde van 'n transaksie laag gedryf word, dui dit aan dat die transaksie suksesvol voltooi is
SMC_AHB_M_HRDATA[31:0]	IN	AHBL lees data – Lees data van die stof Sagte Geheuebeheerder na die MSS-meester
SMC_AHB_M_HREADY	IN	AHBL gereed – Hoog dui aan dat die AHBL-bus gereed is om 'n nuwe transaksie te aanvaar

Produk Ondersteuning

Microsemi SoC Products Group ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, elektroniese pos en wêreldwye verkoopskantore. Hierdie bylaag bevat inligting oor kontak met Microsemi SoC Products Group en die gebruik van hierdie ondersteuningsdienste.
Kliëntediens
Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, opdateringsinligting, bestellingstatus en magtiging.
Van Noord-Amerika, skakel 800.262.1060
Van die res van die wêreld, skakel 650.318.4460
Faks, van enige plek in die wêreld, 650.318.8044
Kliënte Tegniese Ondersteuningsentrum
Microsemi SoC Products Group beman sy kliënte-tegniese ondersteuningsentrum met hoogs bekwame ingenieurs wat kan help om jou hardeware, sagteware en ontwerpvrae oor Microsemi SoC-produkte te beantwoord. Die Kliënte Tegniese Ondersteuningsentrum spandeer baie tyd om toepassingsnotas te skep, antwoorde op algemene ontwerpsiklusvrae, dokumentasie van bekende kwessies en verskeie algemene vrae. Dus, voordat jy ons kontak, besoek asseblief ons aanlyn hulpbronne. Dit is baie waarskynlik dat ons reeds jou vrae beantwoord het.
Tegniese Ondersteuning
Vir Microsemi SoC Products Support, besoek http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webwebwerf
Jy kan deur 'n verskeidenheid tegniese en nie-tegniese inligting blaai op die Microsemi SoC Products Group tuisblad, by www.microsemi.com/soc.
Kontak die Kliënte Tegniese Ondersteuningsentrum
Hoogs geskoolde ingenieurs beman die Tegniese Ondersteuningsentrum. Die Tegniese Ondersteuningsentrum kan per e-pos of deur die Microsemi SoC Products Group gekontak word webwebwerf.
E-pos
Jy kan jou tegniese vrae na ons e-posadres kommunikeer en antwoorde per e-pos, faks of telefoon terug ontvang. Ook, as jy ontwerpprobleme het, kan jy jou ontwerp e-pos files om bystand te ontvang. Ons monitor die e-posrekening voortdurend deur die dag. Wanneer jy jou versoek aan ons stuur, maak asseblief seker dat jy jou volle naam, maatskappynaam en jou kontakinligting insluit vir doeltreffende verwerking van jou versoek.
Die e-posadres vir tegniese ondersteuning is soc_tech@microsemi.com.
My gevalle
Microsemi SoC Products Group-kliënte kan tegniese sake aanlyn indien en opspoor deur na My Cases te gaan.
Buite die VSA
Kliënte wat hulp nodig het buite die Amerikaanse tydsones kan tegniese ondersteuning per e-pos kontak (soc_tech@microsemi.com) of kontak 'n plaaslike verkoopskantoor.
Besoek About Us vir verkoopskantoorlys en korporatiewe kontakte.
Verkoopskantoorlyste kan gevind word by www.microsemi.com/soc/company/contact/default.aspx.
ITAR Tegniese Ondersteuning
Vir tegniese ondersteuning oor RH en RT FPGA's wat gereguleer word deur International Traffic in Arms Regulations (ITAR), kontak ons ​​via soc_tech_itar@microsemi.com. Alternatiewelik, binne My Cases, kies Ja in die ITAR-aftreklys. Vir 'n volledige lys van ITAR-gereguleerde Microsemi FPGA's, besoek die ITAR web bladsy.

Oor Microsemi
Microsemi Corporation (Nasdaq: MSCC) bied 'n omvattende portefeulje van halfgeleier- en stelseloplossings vir kommunikasie, verdediging en sekuriteit, lugvaart en industriële markte. Produkte sluit in hoëwerkverrigting en straling-geharde analoog gemengde-sein geïntegreerde stroombane, FPGA's, SoC's en ASIC's; kragbestuurprodukte; tydsberekening en sinchronisasie toestelle en presiese tyd oplossings, stel die wêreld se standaard vir tyd; stemverwerkingstoestelle; RF oplossings; diskrete komponente; Onderneming berging en kommunikasie oplossings, sekuriteit tegnologie en skaalbare anti-tamper produkte; Ethernet-oplossings; Power-over-Ethernet IC's en midspans; sowel as persoonlike ontwerp vermoëns en dienste. Microsemi het sy hoofkwartier in Aliso Viejo, Kalifornië en het ongeveer 4,800 XNUMX werknemers wêreldwyd. Kom meer te wete by www.microsemi.com.
Microsemi gee geen waarborg, voorstelling of waarborg aangaande die inligting hierin vervat of die geskiktheid van sy produkte en dienste vir enige spesifieke doel nie, en Microsemi aanvaar ook geen aanspreeklikheid hoegenaamd wat voortspruit uit die toepassing of gebruik van enige produk of stroombaan nie. Die produkte wat hieronder verkoop word en enige ander produkte wat deur Microsemi verkoop word, is onderhewig aan beperkte toetsing en moet nie saam met missiekritieke toerusting of toepassings gebruik word nie. Enige prestasiespesifikasies word geglo betroubaar te wees, maar word nie geverifieer nie, en Koper moet alle prestasie- en ander toetse van die produkte uitvoer en voltooi, alleen en saam met, of geïnstalleer in, enige eindprodukte. Koper sal nie staatmaak op enige data en prestasiespesifikasies of parameters wat deur Microsemi verskaf word nie. Dit is die Koper se verantwoordelikheid om onafhanklik die geskiktheid van enige produkte te bepaal en om dieselfde te toets en te verifieer. Die inligting wat hieronder deur Microsemi verskaf word, word verskaf "soos dit is, waar is" en met alle foute, en die hele risiko verbonde aan sodanige inligting is geheel en al by die Koper. Microsemi verleen nie, uitdruklik of implisiet, aan enige party enige patentregte, lisensies of enige ander IP-regte nie, hetsy met betrekking tot sodanige inligting self of enigiets wat deur sodanige inligting beskryf word. Inligting wat in hierdie dokument verskaf word, is die eiendom van Microsemi, en Microsemi behou die reg voor om enige veranderinge aan die inligting in hierdie dokument of aan enige produkte en dienste te eniger tyd sonder kennisgewing aan te bring.

Mikrosemi Korporatiewe Hoofkwartier
One Enterprise, Aliso Viejo,
CA 92656 VSA
Binne die VSA: +1 800-713-4113
Buite die VSA: +1 949-380-6100
Verkope: +1 949-380-6136
Faks: +1 949-215-4996
E-pos: sales.support@microsemi.com

©2016 Microsemi Corporation. Alle regte voorbehou. Microsemi en die Microsemi-logo is handelsmerke van Microsemi Corporation. Alle ander handelsmerke en diensmerke is die eiendom van hul onderskeie eienaars.

5-02-00377-5/11.16

Dokumente / Hulpbronne

Microsemi SmartFusion2 MSS DDR-beheerderkonfigurasie [pdf] Gebruikersgids SmartFusion2 MSS DDR-beheerderkonfigurasie, SmartFusion2 MSS, DDR-beheerderkonfigurasie, beheerderkonfigurasie

Verwysings

• Gebruikershandleiding