Fronthaul komprési FPGA IP
Guide pamaké
Fronthaul komprési FPGA IP
Fronthaul komprési Intel® FPGA IP Guide pamaké
Diropéa pikeun Intel® Quartus® Prime
Desain Suite: 21.4 IP
Vérsi: 1.0.1
Ngeunaan Fronthaul Compression Intel® FPGA IP
IP Compression Fronthaul diwangun ku komprési sareng decompression pikeun data IQ pesawat U. Mesin komprési ngitung µ-law atawa blok komprési floating-point dumasar kana lulugu komprési data pamaké (udCompHdr). IP ieu ngagunakeun panganteur streaming Avalon pikeun data IQ, sinyal conduit, sarta pikeun metadata jeung sinyal sideband, sarta Avalon panganteur-dipetakeun memori pikeun kontrol jeung registers status (CSRs).
Peta IP dikomprés IQ sareng parameter komprési data pangguna (udCompParam) saluyu sareng format pigura payload bagian anu dijelaskeun dina spésifikasi O-RAN O-RAN Fronthaul Control, User and Sinkronisasi Plane Version 3.0 April 2020 (O-RAN-WG4.CUS .0-v03.00). Avalon streaming tilelep tur lebar data panganteur sumber nyaéta 128-bit pikeun panganteur aplikasi tur 64-bit pikeun panganteur angkutan ngarojong ratio compressoin maksimum 2:1.
Émbaran patali
O-RAN websitus
1.1. Pitur komprési Fronthaul Intel® FPGA IP
- -hukum jeung blok floating-titik komprési jeung decompression
- IQ lebar 8-bit nepi ka 16-bit
- Konfigurasi statik sareng dinamis tina format U-pesawat IQ sareng lulugu komprési
- Paket Multisections (upami O-RAN Compliant dihurungkeun)
1.2. Fronthaul komprési Intel® FPGA IP Alat kulawarga Rojongan
Intel nawiskeun tingkat dukungan alat di handap ieu pikeun Intel FPGA IP:
- Pangrojong sateuacanna-IP sayogi pikeun simulasi sareng kompilasi pikeun kulawarga alat ieu. programming FPGA file (.pof) rojongan teu sadia pikeun Quartus Prime Pro Stratix 10 software Edition Béta sarta sakumaha panutupanana IP timing misalna teu bisa dijamin. Modél waktos kalebet perkiraan rékayasa awal ngeunaan telat dumasar kana inpormasi post-layout awal. Modél waktos tiasa robih nalika tés silikon ningkatkeun korelasi antara silikon anu saleresna sareng modél waktos. Anjeun tiasa make inti IP ieu pikeun arsitéktur sistem jeung studi utilization sumberdaya, simulasi, pinout, assessments latency sistem, assessments timing dasar (pipeline budgeting), sarta strategi mindahkeun I / O (lebar data-jalur, burst jero, I / O tradeoffs standar. ).
- Rojongan awal-Intel pariksa inti IP kalayan modél waktos awal pikeun kulawarga alat ieu. Inti IP nyumponan sadaya sarat fungsional, tapi masih tiasa ngalaman analisa waktos kanggo kulawarga alat. Anjeun tiasa nganggo éta dina desain produksi kalayan ati-ati.
- Pangrojong ahir-Intel pariksa IP sareng modél waktos akhir pikeun kulawarga alat ieu. IP nyumponan sadaya sarat fungsional sareng waktos kanggo kulawarga alat. Anjeun tiasa dianggo dina desain produksi.
meja 1. Fronthaul komprési IP Alat Rojongan kulawarga
| Kulawarga Alat | Ngarojong |
| Intel® Agilex™ (E-tile) | Pendahuluan |
| Intel Agilex (ubin F) | Maju |
| Intel Arria® 10 | Pamungkas |
| Intel Stratix® 10 (H-, sareng alat E-ubin wungkul) | Pamungkas |
| Kulawarga alat séjén | Taya rojongan |
meja 2. Alat dirojong Speed sasmita
| Kulawarga Alat | FPGA lawon Speed Kelas |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Inpormasi Release pikeun Fronthaul Compression Intel FPGA IP
Versi Intel FPGA IP cocog sareng versi software Intel Quartus® Prime Design Suite dugi ka v19.1. Dimimitian dina versi software Intel Quartus Prime Design Suite 19.2, Intel FPGA IP gaduh skéma vérsi énggal.
Nomer versi Intel FPGA IP (XYZ) tiasa robih sareng unggal versi software Intel Quartus Prime. Parobahan dina:
- X nunjukkeun révisi utama IP. Lamun anjeun ngamutahirkeun software Intel Quartus Prime, anjeun kudu regenerate IP.
- Y nunjukkeun IP ngawengku fitur anyar. Regenerate IP anjeun pikeun ngalebetkeun fitur-fitur anyar ieu.
- Z nunjukkeun IP ngawengku parobahan minor. Regenerate IP anjeun pikeun ngawengku parobahan ieu.
meja 3. Émbaran Release IP komprési Fronthaul
| Barang | Katerangan |
| Vérsi | 1.0.1 |
| Tanggal paleupasan | Pébruari 2022 |
| Kode pesenan | IP-FH-COMP |
1.4. Performance komprési Fronthaul sarta pamakéan Resource
Sumber daya IP nargétkeun alat Intel Agilex, alat Intel Arria 10, sareng alat Intel Stratix 10
meja 4. Performance komprési Fronthaul sarta pamakéan Resource
Sadaya éntri kanggo komprési sareng decompression arah data IP
| Paranti | IP | ALM | Logika ngadaptar | M20K | |
| primér | Sekunder | ||||
| Intel Agilex | Blok-ngambang titik | 14,969 | 25,689 | 6,093 | 0 |
| µ-hukum | 22,704 | 39,078 | 7,896 | 0 | |
| Block-floating point jeung µ-law | 23,739 | 41,447 | 8,722 | 0 | |
| Block-floating point, µ-law, sareng lebar IQ anu diperpanjang | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Blok-ngambang titik | 12,403 | 16,156 | 5,228 | 0 |
| µ-hukum | 18,606 | 23,617 | 5,886 | 0 | |
| Block-floating point jeung µ-law | 19,538 | 24,650 | 6,140 | 0 | |
| Block-floating point, µ-law, sareng lebar IQ anu diperpanjang | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Blok-ngambang titik | 16,852 | 30,548 | 7,265 | 0 |
| µ-hukum | 24,528 | 44,325 | 8,080 | 0 | |
| Block-floating point jeung µ-law | 25,690 | 47,357 | 8,858 | 0 | |
| Block-floating point, µ-law, sareng lebar IQ anu diperpanjang | 25,897 | 47,289 | 8,559 | 0 | |
Ngamimitian ku Fronthaul Compression Intel FPGA IP
Ngajelaskeun masang, parameterizing, simulating, sarta initializing IP komprési Fronthaul.
2.1. Kéngingkeun, Masang, sareng Ngalisensikeun IP Compression Fronthaul
IP Compression Fronthaul mangrupikeun IP FPGA Intel anu diperpanjang anu henteu kalebet dina sékrési Intel Quartus Prime.
- Jieun akun Intel abdi upami anjeun teu gaduh.
- Asup pikeun ngakses Self-Service Licensing Center (SSLC).
- Mésér IP komprési Fronthaul.
- Dina kaca SSLC, klik Jalankeun pikeun IP. SSLC nyayogikeun kotak dialog pamasangan pikeun nungtun pamasangan IP anjeun.
- Pasang ka lokasi anu sami sareng polder Intel Quartus Prime.
meja 5. Lokasi Instalasi komprési Fronthaul
| Lokasi | Parangkat lunak | Platform |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro Edition | Windows * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro Edition | Linux * |
Gambar 1. Struktur Diréktori Pamasangan IP Komprési Fronthaul Diréktori pamasangan Intel Quartus Prime
The Fronthaul Compression Intel FPGA IP ayeuna muncul dina Katalog IP.
Émbaran patali
- Intel FPGA websitus
- Puseur Lisénsi Layanan Mandiri (SSLC)
2.2. Parameterizing IP komprési Fronthaul
Gancang ngonpigurasikeun variasi IP custom anjeun dina IP Parameter Editor.
- Jieun proyék Intel Quartus Prime Pro Edition pikeun ngahijikeun inti IP anjeun.
a. Dina Intel Quartus Prime Pro Edition, klik File Wizard Proyék Anyar pikeun nyiptakeun proyék Intel Quartus Perdana énggal, atanapi File Buka Proyék pikeun muka proyék Quartus Prime anu tos aya. Wizard nyarankeun anjeun nangtukeun alat.
b. Sebutkeun kulawarga alat nu minuhan sarat kelas speed pikeun IP.
c. Klik Rengse. - Dina Katalog IP, pilih Fronthaul Compression Intel FPGA IP. Jandéla Variasi IP Anyar nembongan.
- Sebutkeun nami tingkat luhur pikeun variasi IP khusus anjeun. Editor parameter nyimpen setelan variasi IP dina a file ngaranna .ip.
- Pencét OK. Editor parameter nembongan.
angka 2. Fronthaul komprési IP Parameter Editor - Sebutkeun parameter pikeun variasi IP anjeun. Tingali kana Parameter kanggo inpormasi ngeunaan parameter IP khusus.
- Klik Desain Example tab tur nangtukeun parameter pikeun ex design Anjeunample.
Gambar 3. Desain Example Parameter Editor - Klik Generate HDL. Kotak dialog Generasi nembongan.
- Sebutkeun kaluaran file pilihan generasi, teras klik Generate. Variasi IP files ngahasilkeun nurutkeun spésifikasi Anjeun.
- Klik Rengse. Editor parameter nambihan .ip tingkat luhur file ka proyék ayeuna sacara otomatis. Upami anjeun dipenta pikeun nambahkeun .ip sacara manual file kana proyék, klik Project Tambah / Cabut Files dina Project pikeun nambahkeun éta file.
- Sanggeus ngahasilkeun sarta instantiating variasi IP Anjeun, nyieun assignments pin luyu pikeun nyambungkeun palabuhan tur nyetel sagala parameter RTL per-instance luyu.
2.2.1. Parameter IP komprési Fronthaul
meja 6. Parameter IP komprési Fronthaul
| Ngaran | Nilai Sah |
Katerangan |
| Arah data | TX jeung RX, TX wungkul, RX wungkul | Pilih TX pikeun komprési; RX pikeun decompression. |
| Métode komprési | BFP, mu-Law, atawa BFP jeung mu-Law | Pilih blok floating-point, µ-law, atawa duanana. |
| Lebar métadata | 0 (Pareuman Pelabuhan Metadata), 32, 64, 96, 128 (bit) | Sebutkeun lebar bit tina beus metadata (data teu dikomprés). |
| Aktipkeun lebar IQ nambahan | Hurung atawa pareum | Hurungkeun pikeun IqWidth anu didukung tina 8-bit dugi ka 16-bit. Pareuman pikeun IqWidth anu dirojong tina 9, 12, 14 sareng 16-bit. |
| O-RAN patuh | Hurung atawa pareum | Hurungkeun pikeun nuturkeun pemetaan IP ORAN pikeun port metadata sareng negeskeun sinyal metadata anu valid pikeun tiap lulugu bagian. IP ngadukung métadata lebar 128-bit wungkul. IP ngadukung bagian tunggal sareng sababaraha bagian per pakét. Metadata valid dina unggal bagian kalayan metadata negeskeun valid. Pareuman jadi IP ngagunakeun metadata salaku sinyal conduit passthrough tanpa sarat pemetaan (misalna: U-pesawat numPrb dianggap 0). IP ngadukung lebar metadata 0 (Pareuman Pelabuhan Metadata), 32, 64, 96, 128 bit. IP ngadukung bagian tunggal per pakét. Metadata valid ngan sakali dina pernyataan valid metadata pikeun tiap pakét. |
2.3. Dihasilkeun IP File Struktur
Parangkat lunak Intel Quartus Prime Pro Edition ngahasilkeun kaluaran inti IP di handap ieu file struktur.
meja 7. dihasilkeun IP Files
| File Ngaran |
Katerangan |
| <your_ip>.ip | Sistem Desainer Platform atanapi variasi IP tingkat luhur file.your_ip> nyaeta nami anu anjeun masihan variasi IP anjeun. |
| <your_ip>.cmp | Déklarasi komponén VHDL (.cmp) file mangrupa téks file nu ngandung harti generik lokal sarta port nu bisa Anjeun pake dina desain VHDL files. |
| <your_ip>.html | A laporan nu ngandung émbaran sambungan, peta memori némbongkeun alamat unggal budak nu aya kaitannana ka unggal master nu disambungkeun, sarta assignments parameter. |
| <your_ip> _generation.rpt | IP atanapi Log generasi Desainer Platform file. Ringkesan seratan salami generasi IP. |
| <your_ip>.qgsimc | Daptar parameter simulasi pikeun ngarojong regenerasi Incremental. |
| <your_ip>.qgsynthc | Daptar parameter sintésis pikeun ngarojong régenerasi incremental. |
| <your_ip>.qip | Ngandung sagala informasi diperlukeun ngeunaan komponén IP pikeun ngahijikeun jeung compile komponén IP dina software Intel Quartus Prime. |
| <your_ip>.sopcinfo | Ngajelaskeun sambungan sareng parameterisasi komponén IP dina sistem Desainer Platform anjeun. Anjeun tiasa nga-parse eusina pikeun meunangkeun sarat nalika anjeun ngembangkeun drivers software pikeun komponén IP. Parabot hilir sapertos ranté alat Nios® II nganggo ieu file. The .sopcinfo file jeung sistem.h file dihasilkeun pikeun ranté alat Nios II ngawengku informasi peta alamat pikeun tiap budak relatif ka unggal master nu ngakses budak. Master anu béda tiasa gaduh peta alamat anu béda pikeun ngaksés komponén budak anu tangtu. |
| <your_ip>.csv | Ngandung inpormasi ngeunaan status pamutahiran komponén IP. |
| <your_ip>.bsf | Hiji Simbol Blok File (.bsf) ngagambarkeun variasi IP pikeun pamakéan dina Intel Quartus Perdana Blok Diagram Files (.bdf). |
| <your_ip>.spd | Input diperlukeun file pikeun ip-make-simscript ngahasilkeun skrip simulasi pikeun simulator anu dirojong. The .spd file ngandung daptar files dihasilkeun pikeun simulasi, babarengan jeung informasi ngeunaan kenangan nu bisa Anjeun initialize. |
| <your_ip> .ppf | Nu Ngarencana Pin File (.ppf) nyimpen port na titik assignments pikeun komponén IP dijieun pikeun pamakéan ku Pin Nu Ngarencana. |
| <your_ip> _bb.v | Anjeun tiasa nganggo kotak hideung Verilog (_bb.v) file salaku deklarasi modul kosong pikeun pamakéan salaku kotak hideung. |
| <your_ip> _inst.v atanapi _inst.vhd | HDL example template instantiation. Anjeun tiasa nyalin sareng nempelkeun eusi ieu file kana HDL Anjeun file pikeun instantiate variasi IP. |
| <your_ip>.v atawayour_ip>.vhd | HDL files nu instantiate unggal submodule atawa anak IP inti pikeun sintésis atawa simulasi. |
| pembimbing/ | Ngandung ModelSim * Aksara msim_setup.tcl pikeun nyetél tur ngajalankeun simulasi a. |
| synopsys/vcs/ synopsys/vcsmx/ | Ngandung skrip cangkang vcs_setup.sh pikeun nyetél tur ngajalankeun simulasi VCS*. Ngandung Aksara cangkang vcsmx_setup.sh na synopsys_ sim.setup file pikeun nyetél tur ngajalankeun hiji VCS MX * simulasi. |
| irama/ | Ngandung skrip cangkang ncsim_setup.sh sareng setelan anu sanés files pikeun nyetél tur ngajalankeun hiji NCSIM * simulasi. |
| aldec/ | Ngandung naskah cangkang rivierapro_setup.sh pikeun setelan tur ngajalankeun hiji Aldec * simulasi. |
| xcelium/ | Ngandung skrip cangkang xcelium_setup.sh sareng setelan anu sanés files pikeun nyetél tur ngajalankeun hiji Xcelium * simulasi. |
| submodul/ | Ngandung HDL files pikeun submodul inti IP. |
| <anak IP cores>/ | Pikeun unggal diréktori inti IP anak anu dihasilkeun, Desainer Platform ngahasilkeun synth/ jeung sim/ sub-diréktori. |
Fronthaul komprési IP Pedaran Fungsional
Gambar 4. IP Compression Fronthaul ngandung komprési sareng decompression. Fronthaul komprési IP Blok Diagram
Komprési jeung Decompression
Blok shift bit dumasar-block preprocessing ngahasilkeun bit-shifts optimum pikeun blok sumberdaya 12 elemen sumberdaya (RE). Blok ngurangan bising kuantisasi, utamana pikeun low-amplitu samples. Lantaran kitu, éta ngirangan gedéna vektor kasalahan (EVM) anu diwanohkeun ku komprési. Algoritma komprési ampir bebas tina nilai kakuatan. Anggap input kompléks samples nyaéta x = x1 + jxQ, nilai mutlak maksimum komponén nyata jeung imajinér pikeun blok sumberdaya nyaéta:
Ngabogaan nilai mutlak maksimum pikeun blok sumberdaya, persamaan di handap nangtukeun nilai shift kénca ditugaskeun ka blok sumberdaya:
Dimana bitWidth nyaéta lebar bit input.
IP ngadukung rasio komprési 8, 9, 10, 11, 12, 13, 14, 15, 16.
Komprési Mu-Hukum jeung Decompression
Algoritma ngagunakeun téhnik companding Mu-hukum, nu komprési ucapan loba ngagunakeun. Téhnik ieu ngalirkeun sinyal input uncompressed, x, ngaliwatan compressor jeung fungsi, f(x), saméméh rounding jeung bit-truncation. Téhnik ngirim data dikomprés, y, ngaliwatan panganteur. Data anu ditampi ngalangkungan fungsi ngalegaan (anu kabalikan tina compressor, F-1 (y). Téhnik ngahasilkeun deui data anu henteu dikomprés kalayan kasalahan kuantisasi minimal.
Persamaan 1. Compressor na decompressor fungsi
Algoritma komprési IQ Mu-hukum nuturkeun spésifikasi O-RAN.
Émbaran patali
O-RAN websitus
3.1. Sinyal IP komprési Fronthaul
Sambungkeun jeung kontrol IP.
Jam sareng Reset Sinyal Interface=
meja 8. Jam na Reset Sinyal Interface
| Ngaran Sinyal | Bitwidth | Arah |
Katerangan |
| tx_clk | 1 | Input | Jam pamancar. Frékuénsi jam nyaéta 390.625 MHz pikeun 25 Gbps sareng 156.25MHz pikeun 10 Gbps. Sadaya sinyal antarmuka pamancar sinkron sareng jam ieu. |
| rx_clk | 1 | Input | Jam panarima. Frékuénsi jam nyaéta 390.625 MHz pikeun 25 Gbps sareng 156.25MHz pikeun 10 Gbps. Kabéh sinyal panganteur panarima sinkron jeung jam ieu. |
| csr_clk | 1 | Input | Jam pikeun panganteur CSR. Frékuénsi jam nyaéta 100 MHz. |
| tx_rst_n | 1 | Input | Aktif reset low pikeun panganteur pamancar sinkron jeung tx_clk. |
| rx_rst_n | 1 | Input | Aktif reset low pikeun panganteur panarima sinkron pikeun rx_clk. |
| csr_rst_n | 1 | Input | Aktif reset low pikeun panganteur CSR sinkron jeung csr_clk. |
Kirimkeun Sinyal Antarmuka Angkutan
meja 9. ngirimkeun Angkutan Interface sinyal
Sadaya jinis sinyal mangrupikeun integer anu teu ditandaan.
|
Ngaran Sinyal |
Bitwidth | Arah |
Katerangan |
| tx_avst_source_valid | 1 | Kaluaran | Lamun negeskeun, nunjukkeun data valid sadia on avst_source_data. |
| tx_avst_source_data | 64 | Kaluaran | Widang PRB kaasup udCompParam, iSample jeung qSample. Widang PRB bagian salajengna dihijikeun sareng widang PRB bagian sateuacana. |
| tx_avst_source_startofpacket | 1 | Kaluaran | Nunjukkeun bait mimiti pigura. |
| tx_avst_source_endofpacket | 1 | Kaluaran | Nunjukkeun bait panungtungan pigura. |
| tx_avst_source_ready | 1 | Input | Nalika negeskeun, nunjukkeun lapisan angkutan siap nampi data. readyLatency = 0 pikeun panganteur ieu. |
| tx_avst_source_empty | 3 | Kaluaran | Nangtukeun jumlah bait kosong dina avst_source_data nalika avst_source_endofpacket ditegeskeun. |
| tx_udcomphdr_o | 8 | Kaluaran | Widang lulugu komprési data pamaké. Sinkron sareng tx_avst_source_valid. Nangtukeun métode komprési jeung lebar bit IQ pikeun data pamaké dina bagian data. • [7:4]: udIqWidth • 16 pikeun udIqWidth = 0, disebutkeun sarua udIqWidth e, g,: — 0000b hartina I jeung Q masing-masing 16 bit lega; - 0001b hartina I jeung Q masing-masing 1 bit lega; — 1111b hartina I jeung Q masing-masing 15 bit lega • [3:0]: udCompMeth - 0000b - euweuh komprési - 0001b - titik ngambang blok — 0011b – µ-hukum - batur - ditangtayungan pikeun métode hareup. |
| tx_metadata_o | METADATA_WIDTH | Kaluaran | Conduit sinyal passthrough na teu dikomprés. Sinkron sareng tx_avst_source_valid. Configurable bitwidth METADATA_WIDTH. Nalika anjeun hurungkeun O-RAN patuh, rujuk kana Tabél 13 dina kaca 17. Lamun mareuman O-RAN patuh, sinyal ieu ngan valid lamun tx_avst_source_startofpacket nyaeta 1. tx_metadata_o teu boga sinyal valid tur ngagunakeun tx_avst_source_valid pikeun nunjukkeun siklus valid. Teu sadia sawaktos Anjeun milih 0 Nonaktipkeun Palabuhan Metadata pikeun Lebar métadata. |
Nampi Sinyal Antarmuka Angkutan
meja 10. Nampi Sinyal Antarmuka Angkutan
Taya backpressure dina panganteur ieu. Avalon ngalirkeun sinyal kosong teu perlu dina panganteur ieu sabab salawasna enol.
| Ngaran Sinyal | Bitwidth | Arah |
Katerangan |
| rx_avst_sink_valid | 1 | Input | Nalika negeskeun, nunjukkeun data valid sadia on avst_sink_data. Taya sinyal avst_sink_ready dina panganteur ieu. |
| rx_avst_sink_data | 64 | Input | Widang PRB kaasup udCompParam, iSample jeung qSample. Widang PRB bagian salajengna dihijikeun sareng widang PRB bagian sateuacana. |
| rx_avst_sink_startofpacket | 1 | Input | Nunjukkeun bait mimiti pigura. |
| rx_avst_sink_endofpacket | 1 | Input | Nunjukkeun bait panungtungan pigura. |
| rx_avst_sink_error | 1 | Input | Nalika negeskeun dina siklus anu sami sareng avst_sink_endofpacket, nunjukkeun pakét ayeuna mangrupikeun pakét kasalahan |
| rx_udcomphdr_i | 8 | Input | Widang lulugu komprési data pamaké. Sinkron sareng rx_metadata_valid_i. Nangtukeun metode komprési sareng lebar bit IQ pikeun data pangguna dina bagian data. • [7:4]: udIqWidth • 16 pikeun udIqWidth = 0, disebutkeun sarua udIqWidth. misalna — 0000b hartina I jeung Q masing-masing 16 bit lega; - 0001b hartina I jeung Q masing-masing 1 bit lega; — 1111b hartina I jeung Q masing-masing 15 bit lega • [3:0]: udCompMeth - 0000b - euweuh komprési - 0001b - titik ngambang blok — 0011b – µ-hukum - batur - ditangtayungan pikeun métode hareup. |
| rx_metadata_i | METADATA_WIDTH | Input | Uncompressed conduit sinyal passthrough. sinyal rx_metadata_i valid nalika rx_metadata_valid_i negeskeun, sinkron jeung rx_avst_sink_valid. Configurable bitwidth METADATA_WIDTH. Nalika anjeun hurungkeun O-RAN patuh, rujuk kana Méja 15 dina kaca 18. Nalika anjeun mareuman O-RAN patuh, sinyal rx_metadata_i ieu ngan valid lamun duanana rx_metadata_valid_i jeung rx_avst_sink_startofpacket sarua jeung 1. Teu sadia mun anjeun milih 0 Nonaktipkeun Palabuhan Metadata pikeun Lebar métadata. |
| rx_metadata_valid_i | 1 | Input | Nunjukkeun yén headers (rx_udcomphdr_i na rx_metadata_i) sah. Sinkron sareng rx_avst_sink_valid. Sinyal wajib. Pikeun O-RAN kasaluyuan mundur, negeskeun rx_metadata_valid_i lamun IP boga IEs lulugu umum valid tur ulang bagian IEs. Dina nyadiakeun widang anyar blok sumberdaya fisik (PRB) dina rx_avst_sink_data, nyadiakeun IEs bagian anyar dina input rx_metadata_i bareng jeung rx_metadata_valid_i. |
Kirimkeun Sinyal Antarmuka Aplikasi
meja 11. ngirimkeun sinyal Interface Aplikasi
|
Ngaran Sinyal |
Bitwidth | Arah |
Katerangan |
| tx_avst_sink_valid | 1 | Input | Lamun negeskeun, nunjukkeun widang PRB valid sadia dina panganteur ieu. Nalika operasi dina modeu streaming, pastikeun euweuh deassertion sinyal valid antara mimiti pakét jeung tungtung pakét. |
| tx_avst_sink_data | 128 | Input | Data tina lapisan aplikasi dina urutan bait jaringan. |
| tx_avst_sink_startofpacket | 1 | Input | Nunjukkeun bait PRB munggaran pakét |
| tx_avst_sink_endofpacket | 1 | Input | Nunjukkeun bait PRB panungtungan pakét a |
| tx_avst_sink_ready | 1 | Kaluaran | Nalika negeskeun, nunjukkeun IP O-RAN siap nampi data tina antarmuka aplikasi. readyLatency = 0 pikeun panganteur ieu |
| tx_udcomphdr_i | 8 | Input | Widang lulugu komprési data pamaké. Sinkron sareng tx_avst_sink_valid. Nangtukeun metode komprési sareng lebar bit IQ pikeun data pangguna dina bagian data. • [7:4]: udIqWidth • 16 pikeun udIqWidth = 0, disebutkeun sarua udIqWidth. misalna — 0000b hartina I jeung Q masing-masing 16 bit lega; - 0001b hartina I jeung Q masing-masing 1 bit lega; — 1111b hartina I jeung Q masing-masing 15 bit lega • [3:0]: udCompMeth - 0000b - euweuh komprési - 0001b - titik ngambang blok — 0011b – µ-hukum - batur - ditangtayungan pikeun métode hareup. |
| tx_metadata_i | METADATA_WIDTH | Input | Conduit sinyal passthrough na teu dikomprés. Sinkron sareng tx_avst_sink_valid. Configurable bitwidth METADATA_WIDTH. Nalika anjeun hurungkeun O-RAN patuh, rujuk kana Méja 13 dina kaca 17. Nalika anjeun mareuman O-RAN patuh, sinyal ieu ngan valid lamun tx_avst_sink_startofpacket sarua jeung 1. tx_metadata_i teu boga sinyal valid tur kagunaan tx_avst_sink_valid pikeun nunjukkeun siklus valid. Teu sadia sawaktos Anjeun milih 0 Nonaktipkeun Palabuhan Metadata pikeun Lebar métadata. |
Nampi Sinyal Antarmuka Aplikasi
meja 12. Nampi Sinyal Interface Aplikasi
|
Ngaran Sinyal |
Bitwidth | Arah |
Katerangan |
| rx_avst_source_valid | 1 | Kaluaran | Lamun negeskeun, nunjukkeun widang PRB valid sadia dina panganteur ieu. Taya sinyal avst_source_ready dina panganteur ieu. |
| rx_avst_source_data | 128 | Kaluaran | Data kana lapisan aplikasi dina urutan bait jaringan. |
| rx_avst_source_startofpacket | 1 | Kaluaran | Nunjukkeun bait PRB munggaran pakét |
| rx_avst_source_endofpacket | 1 | Kaluaran | Nunjukkeun bait PRB panungtungan pakét a |
| rx_avst_source_error | 1 | Kaluaran | Nunjukkeun pakét ngandung kasalahan |
| rx_udcomphdr_o | 8 | Kaluaran | Widang lulugu komprési data pamaké. Sinkron sareng rx_avst_source_valid. Nangtukeun metode komprési sareng lebar bit IQ pikeun data pangguna dina bagian data. • [7:4]: udIqWidth • 16 pikeun udIqWidth = 0, disebutkeun sarua udIqWidth. misalna — 0000b hartina I jeung Q masing-masing 16 bit lega; - 0001b hartina I jeung Q masing-masing 1 bit lega; — 1111b hartina I jeung Q masing-masing 15 bit lega • [3:0]: udCompMeth - 0000b - euweuh komprési — 0001b – blok floating point (BFP) — 0011b – µ-hukum - batur - ditangtayungan pikeun métode hareup. |
| rx_metadata_o | METADATA_WIDTH | Kaluaran | Uncompressed conduit sinyal passthrough. sinyal rx_metadata_o valid lamun rx_metadata_valid_o negeskeun, sinkron jeung rx_avst_source_valid. Configurable bitwidth METADATA_WIDTH. Nalika anjeun hurungkeun O-RAN patuh, rujuk kana Tabél 14 dina kaca 18. Nalika anjeun mareuman O-RAN patuh, rx_metadata_o ngan valid lamun rx_metadata_valid_o sarua jeung 1. Teu sadia sawaktos Anjeun milih 0 Nonaktipkeun Palabuhan Metadata pikeun Lebar métadata. |
| rx_metadata_valid_o | 1 | Kaluaran | Nunjukkeun yén headers (rx_udcomphdr_o and rx_metadata_o) sah. rx_metadata_valid_o ditegeskeun nalika rx_metadata_o sah, sinkron sareng rx_avst_source_valid. |
Pemetaan Metadata pikeun kasaluyuan Mundur O-RAN
meja 13. tx_metadata_i input 128-bit
|
Ngaran Sinyal |
Bitwidth | Arah | Katerangan |
Métadata Mapping |
| Ditangtayungan | 16 | Input | Ditangtayungan. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Input | U-pesawat ukuran pakét dina bait pikeun mode streaming. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Input | SeqID tina pakét, anu sasari tina lulugu angkutan eCPRI. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Input | PCID pikeun angkutan eCPRI sareng RoEflowId pikeun angkutan radio leuwih Ethernet (RoE). |
tx_metadata_i[79:64] |
| Ditangtayungan | 4 | Input | Ditangtayungan. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Input | arah data gNB. Rentang nilai: {0b=Rx (nyaéta unggah), 1b=Tx (nyaéta undeuran)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Input | Nangtukeun indéks kana saringan saluran anu bakal dianggo antara data IQ sareng antarmuka hawa. Rentang nilai: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Input | A counter pikeun 10 ms pigura (periode wrapping 2.56 detik), husus frameId= angka pigura modulo 256. Rentang nilai: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Input | A counter pikeun 1 ms subframes dina 10 ms pigura. Rentang nilai: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Input | Parameter ieu mangrupikeun nomer slot dina subframe 1 ms. Sadaya liang dina hiji subframe diitung ku parameter ieu. Rentang nilai: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Ditangtayungan} |
tx_metadata_i[42:37] |
| tx_u_symbolid | 6 | Input | Nangtukeun angka simbol dina hiji slot . Rentang nilai: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Input | SectionID peta bagian data U-pesawat ka pesen C-pesawat pakait (jeung Tipe Bagian) pakait sareng data. Rentang nilai: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Input | Indikator blok sumberdaya. Nunjukkeun lamun unggal blok sumberdaya dipaké atawa unggal blok sumberdaya séjén dipaké. Rentang nilai: {0b=unggal blok sumberdaya dipaké; 1b = unggal blok sumberdaya séjén dipaké} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Input | PRB dimimitian tina bagian data pesawat pamaké. Rentang nilai: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Input | Nangtukeun PRBs mana bagian data pesawat pamaké valid. | tx_metadata_i[7:0] |
| Rentang nilai: {0000 0001b-1111 1111b, 0000 0000b = sadayana PRB dina jarak subcarrier (SCS) sareng rubakpita operator anu ditangtukeun } | ||||
| tx_u_udCompHdr | 8 | Input | Nangtukeun metodeu komprési sareng lebar bit IQ tina data pangguna dina bagian data. Rentang nilai: {0000 0000b-1111 1111b} | N/A (tx_udcomphdr_i) |
Méja 14. rx_metadata_valid_i/o
|
Ngaran Sinyal |
Bitwidth | Arah | Katerangan |
Métadata Mapping |
| rx_sec_hdr_valid | 1 | Kaluaran | Nalika rx_sec_hdr_valid nyaeta 1, widang data bagian U-pesawat valid. IEs lulugu umum sah nalika rx_sec_hdr_valid ditegeskeun, sinkron sareng avst_sink_u_startofpacket sareng avst_sink_u_valid. Bagian ulang IEs valid lamun rx_sec_hdr_valid negeskeun, sinkron jeung avst_sink_u_valid. Dina nyadiakeun widang PRB bagian anyar dina avst_sink_u_data, nyadiakeun IEs bagian anyar kalawan rx_sec_hdr_valid negeskeun. |
rx_metadata_valid_o |
meja 15. rx_metadata_o kaluaran 128-bit
| Ngaran Sinyal | Bitwidth | Arah | Katerangan |
Métadata Mapping |
| Ditangtayungan | 32 | Kaluaran | Ditangtayungan. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Kaluaran | SeqID tina pakét, anu sasari tina lulugu angkutan eCPRI. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Kaluaran | PCID pikeun angkutan eCPRI sareng RoEflowId pikeun angkutan RoE | rx_metadata_o[79:64] |
| ditangtayungan | 4 | Kaluaran | Ditangtayungan. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Kaluaran | arah data gNB. Rentang nilai: {0b=Rx (nyaéta unggah), 1b=Tx (nyaéta undeuran)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Kaluaran | Nangtukeun indéks kana saringan saluran pikeun dianggo antara data IQ sareng antarmuka hawa. Rentang nilai: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Kaluaran | A counter pikeun 10 ms pigura (periode wrapping 2.56 detik), husus frameId= angka pigura modulo 256. rentang nilai: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Kaluaran | A counter pikeun 1ms subframes dina 10 ms pigura. Rentang nilai: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Kaluaran | Jumlah slot dina subframe 1ms. Sadaya liang dina hiji subframe diitung ku parameter ieu. Rentang nilai: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Ditangtayungan} | rx_metadata_o[42:37] |
| rx_u_symbolid | 6 | Kaluaran | Nangtukeun angka simbol dina hiji slot . Rentang nilai: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Kaluaran | SectionID peta bagian data U-pesawat ka pesen C-pesawat pakait (jeung Tipe Bagian) pakait sareng data. Rentang nilai: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Kaluaran | Indikator blok sumberdaya. Nunjukkeun lamun unggal blok sumberdaya dipaké atawa unggal sumberdaya séjén dipaké. Rentang nilai: {0b=unggal blok sumberdaya dipaké; 1b = unggal blok sumberdaya séjén dipaké} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Kaluaran | PRB dimimitian tina bagian data pesawat pamaké. Rentang nilai: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Kaluaran | Nangtukeun PRBs mana bagian data pesawat pamaké valid. Rentang nilai: {0000 0001b-1111 1111b, 0000 0000b = sadaya PRB dina SCS sareng rubakpita operator anu ditangtukeun } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Kaluaran | Nangtukeun metode komprési sareng lebar bit IQ tina data pangguna dina bagian data. Rentang nilai: {0000 0000b-1111 1111b} |
N/A (rx_udcomphdr_o) |
Sinyal Interface CSR
meja 16. Sinyal Interface CSR
| Ngaran Sinyal | Lebar bit | Arah |
Katerangan |
| csr_address | 16 | Input | Konfigurasi ngadaptar alamat. |
| csr_write | 1 | Input | Konfigurasi register nulis ngaktifkeun. |
| csr_writedata | 32 | Input | Konfigurasi ngadaptar nulis data. |
| csr_readdata | 32 | Kaluaran | Konfigurasi register maca data. |
| csr_read | 1 | Input | Konfigurasi register baca Aktipkeun. |
| csr_readdatavalid | 1 | Kaluaran | Konfigurasi register baca data valid. |
| csr_waitrequest | 1 | Kaluaran | Konfigurasi ngadaptar pamundut ngantosan. |
Fronthaul komprési IP ngadaptar
Kontrol sareng ngawas fungsionalitas komprési fronthaul ngalangkungan kontrol sareng antarmuka status.
meja 17. ngadaptar Peta
| CSR_ADDRESS (Word Offset) | Ngadaptar Ngaran |
| 0x0 | compression_mode |
| 0x1 | tx_error |
| 0x2 | rx_error |
meja 18. compression_mode ngadaptar
| Lebar bit | Katerangan | Aksés |
HW Reset Niley |
| 31:9 | Ditangtayungan | RO | 0x0 |
| 8:8 | Modeu Fungsional: • 1'b0 nyaeta mode komprési statik • 1'b1 nyaeta mode komprési dinamis |
RW | 0x0 |
| 7:0 | lulugu komprési data pamaké statik: • 7:4 nyaeta udIqWidth - 4'b0000 nyaéta 16 bit - 4'b1111 nyaéta 15 bit -: — 4'b0001 nyaéta 1 bit • 3: 0 nyaeta udCompMeth - 4'b0000 euweuh komprési - 4'b0001 mangrupikeun titik ngambang blok — 4'b0011 nyaéta µ-hukum • Batur anu ditangtayungan |
RW | 0x0 |
meja 19. tx Kasalahan ngadaptar
| Lebar bit | Katerangan | Aksés |
HW Reset Niley |
| 31:2 | Ditangtayungan | RO | 0x0 |
| 1:1 | IqWidth teu valid. IP netepkeun Iqwidth ka 0 (16-bit Iqwidth) upami ngadeteksi Iqwidth anu teu sah atanapi henteu didukung. | RW1C | 0x0 |
| 0:0 | Métode komprési teu valid. IP ngalungkeun pakét. | RW1C | 0x0 |
meja 20. rx Kasalahan ngadaptar
| Lebar bit | Katerangan | Aksés |
HW Reset Niley |
| 31:8 | Ditangtayungan | RO | 0x0 |
| 1:1 | IqWidth teu valid. IP ngalungkeun pakét. | RW1C | 0x0 |
| 0:0 | Métode komprési teu valid. IP netepkeun metode komprési kana metode komprési anu dirojong standar ieu: • Diaktipkeun titik block-floating wungkul: standar pikeun block-floating point. • Diaktipkeun μ-law wungkul: standar pikeun μ-law. • Diaktipkeun duanana titik block-ngambang jeung μ-hukum: standar pikeun titik block-ngambang. |
RW1C | 0x0 |
Fronthaul komprési Intel FPGA IPs Guide Arsip pamaké
Pikeun versi panganyarna jeung saméméhna tina dokumén ieu, tingal: Fronthaul Compression Intel FPGA IP Guide Guide. Upami IP atanapi vérsi parangkat lunak teu didaptarkeun, pituduh pangguna pikeun IP atanapi vérsi parangkat lunak saacanna lumaku.
Sajarah Révisi Dokumén pikeun Pituduh Pamaké IP FPGA Fronthaul Compression
|
Vérsi Dokumén |
Intel Quartus Prime Vérsi | Vérsi IP |
Parobahan |
| 2022.08.08 | 21.4 | 1.0.1 | Lebar metadata dilereskeun 0 dugi ka 0 (Pareuman Pelabuhan Metadata). |
| 2022.03.22 | 21.4 | 1.0.1 | • Katerangan sinyal anu diganti: — tx_avst_sink_data sareng tx_avst_source_data - rx_avst_sink_data sareng rx_avst_source_data • ditambahkeun Alat Dirojong Speed Sasmita méja • ditambahkeun Performance sarta pamakéan Resource |
| 2021.12.07 | 21.3 | 1.0.0 | Kode pesenan diropéa. |
| 2021.11.23 | 21.3 | 1.0.0 | Pelepasan awal. |
Intel Corporation. Sadaya hak disimpen. Intel, logo Intel, sareng merek Intel sanés mangrupikeun mérek dagang Intel Corporation atanapi anak perusahaanna. Intel ngajamin kinerja produk FPGA sareng semikonduktor na kana spésifikasi ayeuna saluyu sareng garansi standar Intel, tapi ngagaduhan hak pikeun ngarobih naon waé produk sareng jasa iraha waé tanpa aya bewara. Intel henteu nanggung tanggung jawab atanapi tanggung jawab anu timbul tina aplikasi atanapi pamakean inpormasi, produk, atanapi jasa anu dijelaskeun di dieu iwal ti dinyatakeun sapuk sacara tinulis ku Intel. Konsumén Intel disarankan pikeun ménta versi panganyarna tina spésifikasi alat sateuacan ngandelkeun inpormasi anu diterbitkeun sareng sateuacan nempatkeun pesenan produk atanapi jasa. *Ngaran sareng merek sanésna tiasa diklaim salaku hak milik batur.
Vérsi online
Kirim Eupan Balik
ID: 709301
UG-20346
Vérsi: 2022.08.08
ISO 9001: 2015 didaptarkeun
Dokumén / Sumberdaya
 |
intel Fronthaul komprési FPGA IP [pdf] Pituduh pamaké Fronthaul komprési FPGA IP, Fronthaul, komprési FPGA IP, FPGA IP |
 |
intel Fronthaul komprési FPGA IP [pdf] Pituduh pamaké UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP |
