Fronthaul Compression FPGA IP
Хэрэглэгчийн гарын авлага
Fronthaul Compression FPGA IP
Fronthaul Compression Intel® FPGA IP хэрэглэгчийн гарын авлага
Intel® Quartus® Prime-д шинэчлэгдсэн
Дизайн багц: 21.4 IP
Хувилбар: 1.0.1
Fronthaul Compression Intel® FPGA IP-ийн тухай
Fronthaul Compression IP нь U-plane IQ өгөгдлийн шахалт болон задралаас бүрдэнэ. Шахалтын хөдөлгүүр нь хэрэглэгчийн өгөгдлийн шахалтын толгой хэсэгт (udCompHdr) үндэслэн μ-хууль эсвэл блокийн хөвөгч цэгийн шахалтыг тооцоолдог. Энэхүү IP нь IQ өгөгдөл, дамжуулагч дохио, мета өгөгдөл болон хажуугийн зурваст зориулсан Avalon стриминг интерфэйсийг, хяналтын болон төлөвийн бүртгэлд (CSR) зориулсан Avalon санах ойн зураглал бүхий интерфейсийг ашигладаг.
IP нь шахсан IQ болон хэрэглэгчийн өгөгдлийг шахах параметрийг (udCompParam) O-RAN техникийн O-RAN Fronthaul Control, User and Synchronization Plane хувилбарын 3.0 оны 2020-р сарын 4 (O-RAN-WG0.CUS)-д заасан ачааллын хүрээний форматын дагуу зурдаг. .03.00-v128). Avalon урсгал шингээгч болон эх интерфэйсийн өгөгдлийн өргөн нь програмын интерфейсийн хувьд 64 бит, тээврийн интерфейсийн хувьд 2 битийн хамгийн их компрессоины харьцаа 1: XNUMX байна.
Холбогдох мэдээлэл
О-РАН webсайт
1.1. Fronthaul шахалтын Intel® FPGA IP онцлогууд
- -хууль ба блок хөвөгч цэгийн шахалт ба задрал
- IQ өргөн 8-16 бит
- U-plane IQ формат болон шахалтын толгойн статик ба динамик тохиргоо
- Олон хэсэгтэй багц (O-RAN нийцтэй бол)
1.2. Fronthaul Compression Intel® FPGA IP төхөөрөмжийн гэр бүлийн дэмжлэг
Intel нь Intel FPGA IP-д зориулсан дараах төхөөрөмжийн дэмжлэгийн түвшинг санал болгодог:
- Урьдчилсан дэмжлэг – IP-г энэ төхөөрөмжийн гэр бүлийн загварчлал, эмхэтгэлд ашиглах боломжтой. FPGA програмчлал file (.pof) дэмжлэг Quartus Prime Pro Stratix 10 Edition Бета програм хангамжид байхгүй тул IP цагийг хаах баталгаа байхгүй. Хугацааны загварууд нь төлөвлөлтийн дараах эрт үеийн мэдээлэлд үндэслэн саатлын анхны инженерийн тооцоог агуулдаг. Цахиурын туршилт нь бодит цахиур болон цаг хугацааны загваруудын хоорондын хамаарлыг сайжруулдаг тул цаг хугацааны загварууд өөрчлөгдөж болно. Та энэ IP цөмийг системийн архитектур, нөөц ашиглалтын судалгаа, симуляци, pinout, системийн хоцрогдлын үнэлгээ, үндсэн цаг хугацааны үнэлгээ (дамжуулах хоолойн төсөв) болон оролт/гаралтын дамжуулалтын стратеги (өгөгдлийн замын өргөн, тэсрэлтийн гүн, оролт/гаралтын стандартын зөрүү) зэрэгт ашиглаж болно. ).
- Урьдчилсан дэмжлэг – Intel нь энэ төхөөрөмжийн гэр бүлийн цаг хугацааны урьдчилсан загвараар IP цөмийг шалгадаг. IP цөм нь бүх функциональ шаардлагыг хангасан боловч төхөөрөмжийн гэр бүлийн цаг хугацааны шинжилгээнд хамрагдсан хэвээр байж магадгүй юм. Та үүнийг үйлдвэрлэлийн загварт болгоомжтой ашиглаж болно.
- Эцсийн дэмжлэг – Intel нь энэ төхөөрөмжийн гэр бүлийн эцсийн хугацааны загвараар IP-г баталгаажуулдаг. IP нь төхөөрөмжийн гэр бүлийн функциональ болон цаг хугацааны бүх шаардлагыг хангадаг. Та үүнийг үйлдвэрлэлийн загварт ашиглаж болно.
Хүснэгт 1. Fronthaul Compression IP Device Family Support
| Төхөөрөмжийн гэр бүл | Дэмжлэг |
| Intel® Agilex™ (Цахим хавтан) | Урьдчилсан |
| Intel Agilex (F-хавтанцар) | Урьдчилгаа |
| Intel Arria® 10 | Финал |
| Intel Stratix® 10 (зөвхөн H- болон E-хавтантай төхөөрөмжүүд) | Финал |
| Бусад төхөөрөмжийн гэр бүл | Дэмжлэг байхгүй |
Хүснэгт 2. Төхөөрөмжийн дэмждэг хурдны зэрэг
| Төхөөрөмжийн гэр бүл | FPGA даавууны хурдны зэрэг |
| Intel Agilex | 3 |
| Intel Arria 10 | 2 |
| Intel Stratix 10 | 2 |
1.3. Fronthaul Compression Intel FPGA IP-д зориулсан мэдээлэл
Intel FPGA IP хувилбарууд нь v19.1 хүртэлх Intel Quartus® Prime Design Suite програм хангамжийн хувилбаруудтай таарч байна. Intel Quartus Prime Design Suite програм хангамжийн 19.2 хувилбараас эхлэн Intel FPGA IP нь шинэ хувилбарын схемтэй болсон.
Intel FPGA IP хувилбарын (XYZ) дугаар нь Intel Quartus Prime програм хангамжийн хувилбар бүрээр өөрчлөгдөж болно. Өөрчлөлт:
- X нь IP-ийн томоохон засварыг харуулж байна. Хэрэв та Intel Quartus Prime программ хангамжийг шинэчлэх юм бол IP-г дахин үүсгэх ёстой.
- Y нь IP нь шинэ боломжуудыг агуулж байгааг харуулж байна. Эдгээр шинэ боломжуудыг оруулахын тулд өөрийн IP-г сэргээнэ үү.
- Z нь IP-д бага зэргийн өөрчлөлт орсон байгааг харуулж байна. Эдгээр өөрчлөлтүүдийг оруулахын тулд өөрийн IP-г сэргээнэ үү.
Хүснэгт 3. Fronthaul Compression IP Release Information
| Зүйл | Тодорхойлолт |
| Хувилбар | 1.0.1 |
| Гарсан огноо | 2022 оны хоёрдугаар сар |
| Захиалгын код | IP-FH-COMP |
1.4. Fronthaul шахалтын гүйцэтгэл ба нөөцийн ашиглалт
Intel Agilex төхөөрөмж, Intel Arria 10 төхөөрөмж, Intel Stratix 10 төхөөрөмжид чиглэсэн IP-ийн нөөц
Хүснэгт 4. Fronthaul шахалтын гүйцэтгэл ба нөөцийн ашиглалт
Бүх оруулгууд нь шахалт ба задлах мэдээллийн чиглэлийн IP-д зориулагдсан
| Төхөөрөмж | IP | ALMs | Логик бүртгэлүүд | М20К | |
| Үндсэн | Хоёрдогч | ||||
| Intel Agilex | Блок-хөвөгч цэг | 14,969 | 25,689 | 6,093 | 0 |
| м-хууль | 22,704 | 39,078 | 7,896 | 0 | |
| Блок-хөвөгч цэг ба μ-хууль | 23,739 | 41,447 | 8,722 | 0 | |
| Блок-хөвөгч цэг, µ-хууль, өргөтгөсөн IQ өргөн | 23,928 | 41,438 | 8,633 | 0 | |
| Intel Arria 10 | Блок-хөвөгч цэг | 12,403 | 16,156 | 5,228 | 0 |
| м-хууль | 18,606 | 23,617 | 5,886 | 0 | |
| Блок-хөвөгч цэг ба μ-хууль | 19,538 | 24,650 | 6,140 | 0 | |
| Блок-хөвөгч цэг, µ-хууль, өргөтгөсөн IQ өргөн | 19,675 | 24,668 | 6,141 | 0 | |
| Intel Stratix 10 | Блок-хөвөгч цэг | 16,852 | 30,548 | 7,265 | 0 |
| м-хууль | 24,528 | 44,325 | 8,080 | 0 | |
| Блок-хөвөгч цэг ба μ-хууль | 25,690 | 47,357 | 8,858 | 0 | |
| Блок-хөвөгч цэг, µ-хууль, өргөтгөсөн IQ өргөн | 25,897 | 47,289 | 8,559 | 0 | |
Fronthaul Compression Intel FPGA IP-г ашиглаж эхлэх
Fronthaul Compression IP-г суулгах, параметржүүлэх, загварчлах, эхлүүлэх талаар тайлбарласан.
2.1. Fronthaul Compression IP-г олж авах, суулгах, лицензжүүлэх
Fronthaul Compression IP нь Intel Quartus Prime хувилбарт ороогүй өргөтгөсөн Intel FPGA IP юм.
- Хэрэв танд байхгүй бол My Intel данс үүсгэнэ үү.
- Өөртөө үйлчлэх лицензийн төвд (SSLC) нэвтрэхийн тулд нэвтэрнэ үү.
- Fronthaul Compression IP худалдаж аваарай.
- SSLC хуудсан дээрх IP-г ажиллуулахын тулд Run дээр дарна уу. SSLC нь IP-г суулгахад тань туслах суулгах харилцах цонхыг өгдөг.
- Intel Quartus Prime хавтастай ижил байршилд суулгана уу.
Хүснэгт 5. Урд талын шахалтыг суурилуулах байршил
| Байршил | Програм хангамж | Платформ |
| :\intelFPGA_pro\\quartus\ip \altera_cloud | Intel Quartus Prime Pro хувилбар | Windows * |
| :/intelFPGA_pro// quartus/ip/altera_cloud | Intel Quartus Prime Pro хувилбар | Linux * |
Зураг 1. Fronthaul Compression IP суулгацын лавлах бүтэц Intel Quartus Prime суулгацын лавлах
Fronthaul Compression Intel FPGA IP одоо IP каталогид гарч ирнэ.
Холбогдох мэдээлэл
- Intel FPGA webсайт
- Өөртөө үйлчлэх лицензийн төв (SSLC)
2.2. Fronthaul Compression IP-г параметржүүлэх
IP параметрийн засварлагч дээр өөрийн хувийн IP хувилбарыг хурдан тохируулаарай.
- Өөрийн IP цөмийг нэгтгэх Intel Quartus Prime Pro Edition төслийг үүсгээрэй.
а. Intel Quartus Prime Pro хувилбар дээр дарна уу File Шинэ Төслийн Wizard шинэ Intel Quartus Prime төслийг бий болгох, эсвэл File Одоо байгаа Quartus Prime төслийг нээх Төслийг нээнэ үү. Шидтэн таныг төхөөрөмжийг зааж өгөхийг хүсэх болно.
б. IP-ийн хурдны зэрэглэлийн шаардлагыг хангасан төхөөрөмжийн бүлгийг зааж өгнө үү.
в. Finish дээр дарна уу. - IP каталогоос Fronthaul Compression Intel FPGA IP-г сонгоно уу. Шинэ IP өөрчлөлтийн цонх гарч ирнэ.
- Өөрийн шинэ захиалгат IP хувилбарт дээд түвшний нэрийг зааж өгнө үү. Параметр засварлагч нь IP хувилбарын тохиргоог a-д хадгалдаг file нэрлэсэн .ip.
- OK дарна уу. Параметр засварлагч гарч ирнэ.
Зураг 2. Fronthaul Compression IP Parameter Editor - Өөрийн IP өөрчлөлтийн параметрүүдийг зааж өгнө үү. Тодорхой IP параметрүүдийн талаарх мэдээллийг Параметрүүдээс үзнэ үү.
- Design Ex дээр дарна ууample tab дээр очиж загварынхаа параметрүүдийг зааж өгнө үүample.
Зураг 3. Дизайн ExampПараметр засварлагч - HDL үүсгэх дээр дарна уу. Generation харилцах цонх гарч ирнэ.
- Гаралтыг зааж өгнө үү file үүсгэх сонголтуудыг сонгоод дараа нь Үүсгэх товчийг дарна уу. IP хувилбар files таны техникийн дагуу үүсгэнэ.
- Finish дээр дарна уу. Параметр засварлагч нь дээд түвшний .ip-г нэмдэг file одоогийн төсөл рүү автоматаар. Хэрэв та .ip-г гараар нэмэхийг сануулбал file төсөл рүү, Төсөл нэмэх/ Устгах дээр дарна уу Files нэмэхийн тулд Төсөлд file.
- Өөрийн IP хувилбарыг үүсгэж, үүсгэсний дараа портуудыг холбохын тулд тохирох пин оноолтыг хийж, RTL-ийн тохирох параметрүүдийг тохируулна уу.
2.2.1. Fronthaul шахалтын IP параметрүүд
Хүснэгт 6. Fronthaul Compression IP параметрүүд
| Нэр | Хүчинтэй утгууд |
Тодорхойлолт |
| Өгөгдлийн чиглэл | TX ба RX, зөвхөн TX, зөвхөн RX | Шахахын тулд TX сонгох; Даралтыг задлахад зориулсан RX. |
| Шахах арга | BFP, mu-Law, эсвэл BFP болон mu-Law | Хөвөгч цэг, µ-хууль эсвэл хоёуланг нь сонгоно уу. |
| Мета өгөгдлийн өргөн | 0 (Мета өгөгдлийн портуудыг идэвхгүй болгох), 32, 64, 96, 128 (бит) | Мета өгөгдлийн автобусны битийн өргөнийг (шахаагүй өгөгдөл) зааж өгнө үү. |
| Өргөтгөсөн IQ өргөнийг идэвхжүүлнэ | Асаах эсвэл унтраах | 8-16 битийн дэмжигдсэн IqWidth-ийг асаана уу. 9, 12, 14, 16 битийн дэмжигдсэн IqWidth-ийг унтраа. |
| O-RAN-тай нийцдэг | Асаах эсвэл унтраах | Мета өгөгдлийн портын ORAN IP зураглалыг дагаж, хэсгийн толгой тус бүрийн мета өгөгдлийн хүчинтэй дохиог баталгаажуулахын тулд асаана уу. IP нь зөвхөн 128 бит өргөн мета өгөгдлийг дэмждэг. IP нь нэг багц болон олон хэсгийг дэмждэг. Мета өгөгдөл нь мета өгөгдөл хүчинтэй баталгаатай хэсэг бүрт хүчинтэй байна. IP нь мета өгөгдлийг зураглалын шаардлагагүйгээр дамжуулагч дохио болгон ашиглахын тулд үүнийг унтраана уу (жишээ нь: U-plane numPrb-ийг 0 гэж үзнэ). IP нь 0 (Мета өгөгдлийн портуудыг идэвхгүй болгох), 32, 64, 96, 128 битийн мета өгөгдлийн өргөнийг дэмждэг. IP нь нэг багцын нэг хэсгийг дэмждэг. Мета өгөгдөл нь пакет тус бүрийн мета өгөгдлийн хүчинтэй баталгаанд зөвхөн нэг удаа хүчинтэй байна. |
2.3. Үүсгэсэн IP File Бүтэц
Intel Quartus Prime Pro Edition програм хангамж нь дараах IP үндсэн гаралтыг үүсгэдэг file бүтэц.
Хүснэгт 7. Үүсгэсэн IP Files
| File Нэр |
Тодорхойлолт |
| <таны_ip>.ip | Платформ дизайнерын систем эсвэл дээд түвшний IP хувилбар file.таны_ip> нь таны IP хувилбарыг өгөх нэр юм. |
| <таны_ip>.cmp | VHDL бүрэлдэхүүн хэсгийн мэдэгдэл (.cmp) file текст юм file VHDL дизайнд ашиглах боломжтой локал ерөнхий болон портын тодорхойлолтуудыг агуулсан files. |
| <таны_ip>.html | Холболтын мэдээллийг агуулсан тайлан, холбогдсон мастер тус бүрийн боол бүрийн хаягийг харуулсан санах ойн зураг, параметрийн хуваарилалт. |
| <таны_ip>_generation.rpt | IP эсвэл Platform Designer үүсгэх бүртгэл file. IP үүсгэх үеийн мессежүүдийн хураангуй. |
| <таны_ip>.qgsimc | Өсөн нэмэгдэж буй нөхөн сэргэлтийг дэмжих симуляцийн параметрүүдийг жагсаав. |
| <таны_ip>.qgsynthc | Өсөн нэмэгдэж буй нөхөн төлжилтийг дэмжих синтезийн параметрүүдийг жагсаав. |
| <таны_ip>.qip | Intel Quartus Prime програм хангамжид IP бүрэлдэхүүнийг нэгтгэх, эмхэтгэхийн тулд IP бүрэлдэхүүн хэсгийн талаарх шаардлагатай бүх мэдээллийг агуулна. |
| <таны_ip>.sopcinfo | Таны Platform Designer систем дэх холболтууд болон IP бүрэлдэхүүн хэсгийн параметрүүдийг тайлбарладаг. Та IP бүрэлдэхүүн хэсгүүдийн програм хангамжийн драйверуудыг боловсруулахдаа шаардлагуудыг авахын тулд агуулгыг задлан шинжилж болно. Nios® II хэрэгслийн гинж зэрэг доод талын хэрэгслүүд үүнийг ашигладаг file. .sopcinfo file болон систем.h file Nios II хэрэгслийн гинжин хэлхээнд зориулж үүсгэсэн боолд ханддаг мастер бүртэй холбоотой боол бүрийн хаягийн газрын зургийн мэдээллийг багтаасан болно. Өөр өөр мастерууд нь тухайн боол бүрэлдэхүүнд хандахын тулд өөр хаягийн зурагтай байж болно. |
| <таны_ip>.csv | IP бүрэлдэхүүн хэсгийн шинэчлэлтийн байдлын талаарх мэдээллийг агуулна. |
| <таны_ip>.bsf | Блокны тэмдэг File (.bsf) Intel Quartus Prime блок диаграммд ашиглах IP хувилбарын дүрслэл Files (.bdf). |
| <таны_ip>.spd | Шаардлагатай оролт file IP-make-simscript нь дэмжигдсэн симуляторуудад зориулсан симуляцийн скриптүүдийг үүсгэх. .spd file жагсаалтыг агуулсан files нь таны эхлүүлж болох санах ойн талаарх мэдээлэлтэй хамт симуляцид зориулагдсан. |
| <таны_ip>.ppf | Pin төлөвлөгч File (.ppf) нь Pin Planner-д ашиглахаар үүсгэсэн IP бүрэлдэхүүн хэсгүүдийн порт болон зангилааны хуваарилалтыг хадгалдаг. |
| <таны_ip>_bb.v | Та Verilog хар хайрцгийг ашиглаж болно (_bb.v) file хар хайрцаг болгон ашиглах хоосон модулийн мэдэгдэл болгон. |
| <таны_ip>_inst.v эсвэл _inst.vhd | HDL жишээ ньample instantiation загвар. Та үүний агуулгыг хуулж, буулгаж болно file таны HDL руу file IP-ийн өөрчлөлтийг эхлүүлэх. |
| <таны_ip>.v эсвэлтаны_ip>.vhd | HDL fileСинтез эсвэл симуляцид зориулж дэд модуль эсвэл хүүхэд IP цөм бүрийг үүсгэсэн с. |
| зөвлөгч/ | Загварчлалыг тохируулах, ажиллуулах ModelSim* скрипт msim_setup.tcl агуулна. |
| synopsys/vcs/ synopsys/vcsmx/ | VCS* симуляцийг тохируулах, ажиллуулах vcs_setup.sh бүрхүүлийн скриптийг агуулна. vcsmx_setup.sh болон synopsys_ sim.setup бүрхүүлийн скрипт агуулсан file VCS MX* симуляцийг тохируулах, ажиллуулах. |
| хэмнэл/ | Бүрхүүлийн скрипт ncsim_setup.sh болон бусад тохиргоог агуулна files NCSIM* симуляцийг тохируулах, ажиллуулах. |
| aldec/ | Aldec* симуляцийг тохируулах, ажиллуулах rivierapro_setup.sh бүрхүүлийн скриптийг агуулна. |
| xcelium/ | Xcelium_setup.sh бүрхүүлийн скрипт болон бусад тохиргоог агуулна fileXcelium* симуляцийг тохируулж, ажиллуулахын тулд s. |
| дэд модулиуд/ | HDL агуулсан files IP үндсэн дэд модулиудын хувьд. |
| <хүүхдийн IP цөм>/ | Үүсгэсэн хүүхдийн IP үндсэн лавлах бүрт Platform Designer synth/ болон sim/ дэд сангуудыг үүсгэдэг. |
Fronthaul Compression IP функциональ тодорхойлолт
Зураг 4. Fronthaul Compression IP нь шахалт ба задралаас бүрдэнэ. Fronthaul шахалтын IP блок диаграмм
Шахах ба задлах
Урьдчилан боловсруулах блок дээр суурилсан битийн шилжилтийн блок нь 12 нөөцийн элементийн (RE) нөөцийн блокийн оновчтой битийн шилжилтийг үүсгэдэг. Блок нь тоон тогтоох дуу чимээг бууруулдаг, ялангуяа багаamplitude samples. Тиймээс энэ нь шахалтаас үүсэх алдааны векторын хэмжээг (EVM) бууруулдаг. Шахалтын алгоритм нь чадлын утгаас бараг хамааралгүй юм. Нарийн төвөгтэй оролтыг s гэж үзвэлamples нь x = x1 + jxQ, нөөцийн блокийн бодит ба төсөөллийн бүрэлдэхүүн хэсгүүдийн хамгийн их үнэмлэхүй утга нь:
Нөөцийн блокийн хамгийн их үнэмлэхүй утгыг дараах тэгшитгэл нь тухайн нөөцийн блокт оноосон зүүн шилжилтийн утгыг тодорхойлно.
Энд bitWidth нь оролтын битийн өргөн юм.
IP нь 8, 9, 10, 11, 12, 13, 14, 15, 16 шахалтын харьцааг дэмждэг.
Му-хуулийн шахалт ба задрал
Алгоритм нь ярианы шахалтыг өргөн ашигладаг Mu-law companding техникийг ашигладаг. Энэ техник нь оролтын шахагдаагүй дохио болох x-ийг f(x) функцтэй компрессороор бөөрөнхийлж, бит таслахаас өмнө дамжуулдаг. Техник нь шахсан өгөгдлийг интерфэйс дээр y илгээдэг. Хүлээн авсан өгөгдөл нь өргөтгөх функцээр дамждаг (энэ нь компрессорын урвуу F-1(y). Энэхүү техник нь шахагдаагүй өгөгдлийг хамгийн бага тоон тооцооны алдаагаар хуулбарладаг.
Тэгшитгэл 1. Компрессор ба задлагч функц
Mu-law IQ шахалтын алгоритм нь O-RAN тодорхойлолтыг дагаж мөрддөг.
Холбогдох мэдээлэл
О-РАН webсайт
3.1. Fronthaul шахалтын IP дохио
IP-г холбож, удирдана.
Цаг болон дахин тохируулах интерфэйсийн дохио=
Хүснэгт 8. Цаг болон дахин тохируулах интерфэйсийн дохио
| Дохионы нэр | Битийн өргөн | Чиглэл |
Тодорхойлолт |
| tx_clk | 1 | Оруулах | Дамжуулагчийн цаг. Цагийн давтамж нь 390.625 Gbps-ийн хувьд 25 MHz, 156.25 Gbps-ийн хувьд 10 MHz байна. Бүх дамжуулагчийн интерфэйсийн дохио нь энэ цагтай синхрон байдаг. |
| rx_clk | 1 | Оруулах | Хүлээн авагчийн цаг. Цагийн давтамж нь 390.625 Gbps-ийн хувьд 25 MHz, 156.25 Gbps-ийн хувьд 10 MHz байна. Бүх хүлээн авагчийн интерфэйсийн дохио нь энэ цагтай синхрон байдаг. |
| csr_clk | 1 | Оруулах | CSR интерфейсийн цаг. Цагийн давтамж нь 100 МГц. |
| tx_rst_n | 1 | Оруулах | tx_clk-тэй синхрон дамжуулагчийн интерфэйсийг идэвхтэй бага дахин тохируулах. |
| rx_rst_n | 1 | Оруулах | Rx_clk-тэй синхрон хүлээн авагчийн интерфэйсийг идэвхтэй бага дахин тохируулах. |
| csr_rst_n | 1 | Оруулах | csr_clk-тэй синхрон CSR интерфэйсийг идэвхтэй бага дахин тохируулах. |
Тээврийн интерфейсийн дохиог дамжуулах
Хүснэгт 9. Тээврийн интерфейсийн дохиог дамжуулах
Бүх дохионы төрлүүд тэмдэггүй бүхэл тоо юм.
|
Дохионы нэр |
Битийн өргөн | Чиглэл |
Тодорхойлолт |
| tx_avst_source_хүчинтэй | 1 | Гаралт | Баталгаажсан тохиолдолд avst_source_data дээр хүчинтэй өгөгдөл байгааг илтгэнэ. |
| tx_avst_source_data | 64 | Гаралт | udCompParam, iS зэрэг PRB талбаруудample ба qSample. Дараагийн хэсгийн PRB талбаруудыг өмнөх хэсгийн PRB талбартай холбоно. |
| tx_avst_source_startofpacket | 1 | Гаралт | Фреймийн эхний байтыг заана. |
| tx_avst_source_endofpacket | 1 | Гаралт | Фреймийн сүүлийн байтыг заана. |
| tx_avst_source_бэлэн | 1 | Оруулах | Баталгаажуулах үед тээвэрлэлтийн давхарга өгөгдөл хүлээн авахад бэлэн байгааг илтгэнэ. Энэ интерфэйсийн хувьд readyLatency = 0. |
| tx_avst_source_empty | 3 | Гаралт | avst_source_endofpacket-г баталгаажуулах үед avst_source_data дээрх хоосон байтуудын тоог заана. |
| tx_udcomphdr_o | 8 | Гаралт | Хэрэглэгчийн өгөгдлийг шахах толгой талбар. tx_avst_source_valid-тэй синхрончлогдсон. Шахалтын арга болон IQ битийн өргөнийг тодорхойлдог өгөгдлийн хэсэг дэх хэрэглэгчийн мэдээллийн хувьд. • [7:4] : udIqWidth • udIqWidth=16-ийн хувьд 0, эс бөгөөс udIqWidth e,g,-тэй тэнцүү байна: — 0000b нь I ба Q тус бүр 16 бит өргөнтэй гэсэн үг; — 0001b нь I ба Q нь тус бүр 1 бит өргөн гэсэн үг; — 1111b нь I ба Q тус бүр 15 бит өргөнтэй гэсэн үг • [3:0] : udCompMeth — 0000b – шахалт байхгүй — 0001b – блок-хөвөгч цэг - 0011b - μ-хууль - бусад - ирээдүйн аргуудад зориулагдсан. |
| tx_metadata_o | METADATA_WIDTH | Гаралт | Дамжуулах хоолой нь дамждаг бөгөөд шахагддаггүй. tx_avst_source_valid-тэй синхрончлогдсон. METADATA_WIDTH битийн өргөнийг тохируулах боломжтой. Таныг асаах үед O-RAN-тай нийцдэг, лавлана уу Хүснэгт 13 хуудсан дээр 17.Та унтраах үед O-RAN-тай нийцдэг, энэ дохио нь зөвхөн tx_avst_source_startofpacket 1 үед хүчинтэй байна. tx_metadata_o-д хүчинтэй дохио байхгүй бөгөөд хүчинтэй мөчлөгийг заахдаа tx_avst_source_valid ашигладаг. Таныг сонгох үед боломжгүй 0 Мета өгөгдлийн портуудыг идэвхгүй болгох төлөө Мета өгөгдлийн өргөн. |
Тээврийн интерфейсийн дохиог хүлээн авах
Хүснэгт 10. Тээврийн интерфейсийн дохиог хүлээн авах
Энэ интерфэйс дээр арын даралт байхгүй. Энэ интерфэйсэд Avalon урсгалын хоосон дохио шаардлагагүй, учир нь энэ нь үргэлж тэг байдаг.
| Дохионы нэр | Битийн өргөн | Чиглэл |
Тодорхойлолт |
| rx_avst_sink_хүчинтэй | 1 | Оруулах | Баталгаажсан тохиолдолд avst_sink_data дээр хүчинтэй өгөгдөл байгааг илтгэнэ. Энэ интерфейс дээр avst_sink_ready дохио байхгүй. |
| rx_avst_sink_data | 64 | Оруулах | udCompParam, iS зэрэг PRB талбаруудample ба qSample. Дараагийн хэсгийн PRB талбаруудыг өмнөх хэсгийн PRB талбартай холбоно. |
| rx_avst_sink_startofpacket | 1 | Оруулах | Фреймийн эхний байтыг заана. |
| rx_avst_sink_endofpacket | 1 | Оруулах | Фреймийн сүүлийн байтыг заана. |
| rx_avst_sink_error | 1 | Оруулах | avst_sink_endofpacket-тай ижил мөчлөгт батлагдвал одоогийн пакет алдааны пакет болохыг илтгэнэ. |
| rx_udcomphdr_i | 8 | Оруулах | Хэрэглэгчийн өгөгдлийг шахах толгой талбар. rx_metadata_valid_i-тэй синхрончлогдсон. Өгөгдлийн хэсэг дэх хэрэглэгчийн өгөгдлийн шахалтын арга болон IQ битийн өргөнийг тодорхойлдог. • [7:4] : udIqWidth • udIqWidth=16-ийн хувьд 0, үгүй бол udIqWidth-тэй тэнцүү. жишээ нь — 0000b нь I ба Q тус бүр 16 бит өргөнтэй гэсэн үг; — 0001b нь I ба Q нь тус бүр 1 бит өргөн гэсэн үг; — 1111b нь I ба Q тус бүр 15 бит өргөнтэй гэсэн үг • [3:0] : udCompMeth — 0000b – шахалт байхгүй — 0001b – блок хөвөх цэг - 0011b - μ-хууль - бусад - ирээдүйн аргуудад зориулагдсан. |
| rx_метадта_i | METADATA_WIDTH | Оруулах | Шахагдаагүй суваг дохио дамжуулдаг. rx_metadata_i дохио нь rx_metadata_valid_i баталгаажсан үед хүчинтэй, rx_avst_sink_valid-тэй синхрон байна. METADATA_WIDTH битийн өргөнийг тохируулах боломжтой. Таныг асаах үед O-RAN-тай нийцдэг, лавлана уу Хүснэгт 15 18-р хуудсанд. Унтраах үед O-RAN-тай нийцдэг, энэ rx_metadata_i дохио нь зөвхөн rx_metadata_valid_i болон rx_avst_sink_startofpacket хоёулаа 1-тэй тэнцүү үед хүчинтэй байна. Сонгох үед боломжгүй. 0 Мета өгөгдлийн портуудыг идэвхгүй болгох төлөө Мета өгөгдлийн өргөн. |
| rx_metadata_valid_i | 1 | Оруулах | Гарчиг (rx_udcomphdr_i ба rx_metadata_i) хүчинтэй байгааг харуулж байна. Rx_avst_sink_valid-тэй синхрончлогдсон. Заавал дохио. O-RAN-ыг буцаах нийцтэй байдлын хувьд IP нь хүчинтэй нийтлэг толгой IE болон давтагдсан хэсгийн IE-тэй бол rx_metadata_valid_i-г баталгаажуулна уу. Rx_avst_sink_data-д шинэ хэсгийн физик нөөцийн блок (PRB) талбаруудыг өгөхдөө rx_metadata_i оролтод rx_metadata_valid_i-ийн хамт шинэ хэсгийн IE-г оруулна уу. |
Хэрэглээний интерфейсийн дохиог дамжуулах
Хүснэгт 11. Хэрэглээний интерфейсийн дохиог дамжуулах
|
Дохионы нэр |
Битийн өргөн | Чиглэл |
Тодорхойлолт |
| tx_avst_sink_хүчинтэй | 1 | Оруулах | Баталгаажсан үед энэ интерфэйс дээр хүчинтэй PRB талбарууд байгааг харуулж байна. Дамжуулах горимд ажиллахдаа багцын эхлэл болон төгсгөлийн хооронд дохио хүчинтэй байхгүй эсэхийг шалгаарай. |
| tx_avst_sink_data | 128 | Оруулах | Сүлжээний байт дарааллаар програмын давхаргын өгөгдөл. |
| tx_avst_sink_startofpacket | 1 | Оруулах | Пакетийн эхний PRB байтыг заана уу |
| tx_avst_sink_endofpacket | 1 | Оруулах | Пакетийн сүүлийн PRB байтыг заана уу |
| tx_avst_sink_бэлэн | 1 | Гаралт | Баталгаажсан үед O-RAN IP нь програмын интерфейсээс өгөгдлийг хүлээн авахад бэлэн байгааг илтгэнэ. Энэ интерфэйсийн хувьд readyLatency = 0 |
| tx_udcomphdr_i | 8 | Оруулах | Хэрэглэгчийн өгөгдлийг шахах толгой талбар. tx_avst_sink_valid-тэй синхрончлогдсон. Өгөгдлийн хэсэг дэх хэрэглэгчийн өгөгдлийн шахалтын арга болон IQ битийн өргөнийг тодорхойлдог. • [7:4] : udIqWidth • udIqWidth=16-ийн хувьд 0, үгүй бол udIqWidth-тэй тэнцүү. жишээ нь — 0000b нь I ба Q тус бүр 16 бит өргөнтэй гэсэн үг; — 0001b нь I ба Q нь тус бүр 1 бит өргөн гэсэн үг; — 1111b нь I ба Q тус бүр 15 бит өргөнтэй гэсэн үг • [3:0] : udCompMeth — 0000b – шахалт байхгүй — 0001b – блок-хөвөгч цэг - 0011b - μ-хууль - бусад - ирээдүйн аргуудад зориулагдсан. |
| tx_metadata_i | METADATA_WIDTH | Оруулах | Дамжуулах хоолой нь дамждаг бөгөөд шахагддаггүй. tx_avst_sink_valid-тэй синхрончлогдсон. METADATA_WIDTH битийн өргөнийг тохируулах боломжтой. Таныг асаах үед O-RAN-тай нийцдэг, лавлана уу Хүснэгт 13 17-р хуудсанд. Унтраах үед O-RAN-тай нийцдэг, энэ дохио нь зөвхөн tx_avst_sink_startofpacket 1-тэй тэнцэх үед хүчинтэй. tx_metadata_i-д хүчинтэй дохио байхгүй бөгөөд ашигладаг tx_avst_sink_valid хүчинтэй мөчлөгийг заана. Таныг сонгох үед боломжгүй 0 Мета өгөгдлийн портуудыг идэвхгүй болгох төлөө Мета өгөгдлийн өргөн. |
Хэрэглээний интерфейсийн дохиог хүлээн авах
Хүснэгт 12. Хэрэглээний интерфейсийн дохиог хүлээн авах
|
Дохионы нэр |
Битийн өргөн | Чиглэл |
Тодорхойлолт |
| rx_avst_source_хүчинтэй | 1 | Гаралт | Баталгаажсан үед энэ интерфэйс дээр хүчинтэй PRB талбарууд байгааг харуулж байна. Энэ интерфейс дээр avst_source_ready дохио байхгүй. |
| rx_avst_source_data | 128 | Гаралт | Сүлжээний байт дарааллаар програмын давхарга руу өгөгдөл. |
| rx_avst_source_startofpacket | 1 | Гаралт | Пакетийн эхний PRB байтыг заана |
| rx_avst_source_endofpacket | 1 | Гаралт | Пакетийн сүүлийн PRB байтыг заана |
| rx_avst_source_error | 1 | Гаралт | Пакетуудад алдаа байгааг илтгэнэ |
| rx_udcomphdr_o | 8 | Гаралт | Хэрэглэгчийн өгөгдлийг шахах толгой талбар. Rx_avst_source_valid-тэй синхрончлогдсон. Өгөгдлийн хэсэг дэх хэрэглэгчийн өгөгдлийн шахалтын арга болон IQ битийн өргөнийг тодорхойлдог. • [7:4] : udIqWidth • udIqWidth=16-ийн хувьд 0, үгүй бол udIqWidth-тэй тэнцүү. жишээ нь — 0000b нь I ба Q тус бүр 16 бит өргөнтэй гэсэн үг; — 0001b нь I ба Q нь тус бүр 1 бит өргөн гэсэн үг; — 1111b нь I ба Q тус бүр 15 бит өргөнтэй гэсэн үг • [3:0] : udCompMeth — 0000b – шахалт байхгүй — 0001b – блок хөвөх цэг (BFP) - 0011b - μ-хууль - бусад - ирээдүйн аргуудад зориулагдсан. |
| rx_metadata_o | METADATA_WIDTH | Гаралт | Шахагдаагүй суваг дохио дамжуулдаг. rx_metadata_o дохио нь rx_metadata_valid_o баталгаажсан үед хүчинтэй, rx_avst_source_valid-тэй синхрон байна. METADATA_WIDTH битийн өргөнийг тохируулах боломжтой. Таныг асаах үед O-RAN-тай нийцдэг, лавлана уу Хүснэгт 14 18-р хуудсанд. Унтраах үед O-RAN-тай нийцдэг, rx_metadata_o нь зөвхөн rx_metadata_valid_o нь 1-тэй тэнцэх үед хүчинтэй байна. Таныг сонгох үед боломжгүй 0 Мета өгөгдлийн портуудыг идэвхгүй болгох төлөө Мета өгөгдлийн өргөн. |
| rx_metadata_valid_o | 1 | Гаралт | Гарчиг (rx_udcomphdr_o болон rx_metadata_o) хүчинтэй байна. rx_metadata_valid_o нь rx_metadata_o хүчинтэй, rx_avst_source_valid-тэй синхрон байх үед батлагдана. |
O-RAN-ын арагш нийцтэй байдлын мета өгөгдлийн зураглал
Хүснэгт 13. tx_metadata_i 128 битийн оролт
|
Дохионы нэр |
Битийн өргөн | Чиглэл | Тодорхойлолт |
Мета өгөгдлийн зураглал |
| Захиалагдсан | 16 | Оруулах | Захиалагдсан. | tx_metadata_i[127:112] |
| tx_u_size | 16 | Оруулах | Урсгалын горимд зориулсан U-plane пакетийн хэмжээ. | tx_metadata_i[111:96] |
| tx_u_seq_id | 16 | Оруулах | eCPRI тээврийн толгой хэсгээс гаргаж авсан багцын SeqID. | tx_metadata_i[95:80] |
| tx_u_pc_id | 16 | Оруулах | eCPRI тээвэрлэлт болон RoEflowId-д зориулсан PCID радиогоор ethernet (RoE) тээвэрлэхэд зориулагдсан. |
tx_metadata_i[79:64] |
| Захиалагдсан | 4 | Оруулах | Захиалагдсан. | tx_metadata_i[63:60] |
| tx_u_dataDirection | 1 | Оруулах | gNB өгөгдлийн чиглэл. Утгын муж: {0b=Rx (жишээ нь байршуулах), 1b=Tx (жишээ нь татаж авах)} |
tx_metadata_i[59] |
| tx_u_filterIndex | 4 | Оруулах | IQ өгөгдөл болон агаарын интерфейсийн хооронд ашиглах сувгийн шүүлтүүрийн индексийг тодорхойлдог. Утгын муж: {0000b-1111b} |
tx_metadata_i[58:55] |
| tx_u_frameId | 8 | Оруулах | 10 мс фреймийн тоолуур (боох хугацаа 2.56 секунд), ялангуяа frameId= 256 хүрээний дугаар модуль. Утгын хүрээ: {0000 0000b-1111 1111b} |
tx_metadata_i[54:47] |
| tx_u_subframeId | 4 | Оруулах | 1 мс фреймийн доторх 10 мс дэд фрэймийн тоолуур. Утгын муж: {0000b-1111b} | tx_metadata_i[46:43] |
| tx_u_slotID | 6 | Оруулах | Энэ параметр нь 1 мс дэд хүрээ доторх үүрний дугаар юм. Нэг дэд фрэймийн бүх слотыг энэ параметрээр тооцно. Утгын муж: {00 0000b-00 1111b=slotID, 01 0000b-11 1111b=Нөөцлөгдсөн} |
tx_metadata_i[42:37] |
| tx_u_тэмдэг | 6 | Оруулах | Слот доторх тэмдгийн дугаарыг тодорхойлно. Утгын хүрээ: {00 0000b-11 1111b} | tx_metadata_i[36:31] |
| tx_u_sectionId | 12 | Оруулах | SectionID нь U-хавтгай өгөгдлийн хэсгүүдийг өгөгдөлтэй холбоотой харгалзах C-хавтгай мессеж (болон Хэсгийн төрөл)-д буулгадаг. Утгын хүрээ: {0000 0000 0000b-11111111 1111b} |
tx_metadata_i[30:19] |
| tx_u_rb | 1 | Оруулах | Нөөцийн блокийн үзүүлэлт. Нөөцийн блок бүрийг ашиглаж байгаа эсвэл бусад нөөцийн блок бүрийг ашиглаж байгаа эсэхийг заана уу. Утгын хүрээ: {0b=ашигласан нөөцийн блок бүр; 1b=ашигласан бусад нөөцийн блок бүр} |
tx_metadata_i[18] |
| tx_u_startPrb | 10 | Оруулах | Хэрэглэгчийн хавтгай өгөгдлийн хэсгийн эхлэлийн PRB. Утгын хүрээ: {00 0000 0000b-11 1111 1111b} |
tx_metadata_i[17:8] |
| tx_u_numPrb | 8 | Оруулах | Хэрэглэгчийн хавтгайн өгөгдлийн хэсэг хүчинтэй байгаа PRB-уудыг тодорхойлно уу. | tx_metadata_i[7:0] |
| Утгын хүрээ: {0000 0001b-1111 1111b, 0000 0000b = заасан дэд зөөвөрлөгчийн зай (SCS) болон зөөгч зурвасын өргөн дэх бүх PRBs } | ||||
| tx_u_udCompHdr | 8 | Оруулах | Өгөгдлийн хэсэгт хэрэглэгчийн өгөгдлийн шахалтын арга болон IQ битийн өргөнийг тодорхойлно. Утгын хүрээ: {0000 0000b-1111 1111b} | Үгүй (tx_udcomphdr_i) |
Хүснэгт 14. rx_metadata_valid_i/o
|
Дохионы нэр |
Битийн өргөн | Чиглэл | Тодорхойлолт |
Мета өгөгдлийн зураглал |
| rx_sec_hdr_хүчинтэй | 1 | Гаралт | rx_sec_hdr_valid 1 бол U-plane хэсгийн өгөгдлийн талбарууд хүчинтэй байна. Нийтлэг толгойн IE нь rx_sec_hdr_valid баталгаажсан үед хүчинтэй, avst_sink_u_startofpacket болон avst_sink_u_valid-тэй синхрон байна. Давтагдсан хэсгийн IE нь rx_sec_hdr_valid баталгаажсан үед хүчинтэй бөгөөд avst_sink_u_valid-тэй синхрон байна. avst_sink_u_data-д шинэ хэсгийн PRB талбаруудыг оруулахдаа rx_sec_hdr_valid баталгаажуулсан шинэ хэсгийн IE-г оруулна уу. |
rx_metadata_valid_o |
Хүснэгт 15. rx_metadata_o 128 битийн гаралт
| Дохионы нэр | Битийн өргөн | Чиглэл | Тодорхойлолт |
Мета өгөгдлийн зураглал |
| Захиалагдсан | 32 | Гаралт | Захиалагдсан. | rx_metadata_o[127:96] |
| rx_u_seq_id | 16 | Гаралт | eCPRI тээврийн толгой хэсгээс гаргаж авсан багцын SeqID. | rx_metadata_o[95:80] |
| rx_u_pc_id | 16 | Гаралт | eCPRI тээвэрлэлтийн PCID ба RoE тээвэрлэлтийн RoEflowId | rx_metadata_o[79:64] |
| нөөцөлсөн | 4 | Гаралт | Захиалагдсан. | rx_metadata_o[63:60] |
| rx_u_dataDirection | 1 | Гаралт | gNB өгөгдлийн чиглэл. Утгын муж: {0b=Rx (жишээ нь байршуулах), 1b=Tx (жишээ нь татаж авах)} | rx_metadata_o[59] |
| rx_u_filterIndex | 4 | Гаралт | IQ өгөгдөл болон агаарын интерфейсийн хооронд ашиглах сувгийн шүүлтүүрийн индексийг тодорхойлдог. Утгын муж: {0000b-1111b} |
rx_metadata_o[58:55] |
| rx_u_frameId | 8 | Гаралт | 10 мс фреймийн тоолуур (боох хугацаа 2.56 секунд), ялангуяа frameId= хүрээний дугаар модуль 256. Утгын хүрээ: {0000 0000b-1111 1111b} | rx_metadata_o[54:47] |
| rx_u_subframeId | 4 | Гаралт | 1 мс фреймийн доторх 10мс дэд фрэймийн тоолуур. Утгын муж: {0000b-1111b} | rx_metadata_o[46:43] |
| rx_u_slotID | 6 | Гаралт | 1 мс дэд хүрээ доторх үүрний дугаар. Нэг дэд фрэймийн бүх слотыг энэ параметрээр тооцно. Утгын муж: {00 0000b-00 1111b=slotID, 01 0000b-111111b=Нөөцлөгдсөн} | rx_metadata_o[42:37] |
| rx_u_тэмдэг | 6 | Гаралт | Слот доторх тэмдгийн дугаарыг тодорхойлно. Утгын хүрээ: {00 0000b-11 1111b} |
rx_metadata_o[36:31] |
| rx_u_sectionId | 12 | Гаралт | SectionID нь U-хавтгай өгөгдлийн хэсгүүдийг өгөгдөлтэй холбоотой харгалзах C-хавтгай мессеж (болон Хэсгийн төрөл)-д буулгадаг. Утгын хүрээ: {0000 0000 0000b-1111 1111 1111b} |
rx_metadata_o[30:19] |
| rx_u_rb | 1 | Гаралт | Нөөцийн блокийн үзүүлэлт. Нөөцийн блок бүрийг ашиглаж байгаа эсвэл бусад нөөцийг ашиглаж байгаа эсэхийг заана. Утгын хүрээ: {0b=ашигласан нөөцийн блок бүр; 1b=ашигласан бусад нөөцийн блок бүр} |
rx_metadata_o[18] |
| rx_u_startPrb | 10 | Гаралт | Хэрэглэгчийн хавтгай өгөгдлийн хэсгийн эхлэлийн PRB. Утгын хүрээ: {00 0000 0000b-11 1111 1111b} |
rx_metadata_o[17:8] |
| rx_u_numPrb | 8 | Гаралт | Хэрэглэгчийн хавтгай өгөгдлийн хэсэг хүчинтэй байх PRB-ийг тодорхойлно. Утгын хүрээ: {0000 0001b-1111 1111b, 0000 0000b = заасан SCS болон операторын зурвасын өргөн дэх бүх PRBs } |
rx_metadata_o[7:0] |
| rx_u_udCompHdr | 8 | Гаралт | Өгөгдлийн хэсэг дэх хэрэглэгчийн өгөгдлийн шахалтын арга болон IQ битийн өргөнийг тодорхойлдог. Утгын хүрээ: {0000 0000b-1111 1111b} |
Үгүй (rx_udcomphdr_o) |
CSR интерфэйсийн дохио
Хүснэгт 16. CSR интерфэйсийн дохио
| Дохионы нэр | Битийн өргөн | Чиглэл |
Тодорхойлолт |
| csr_хаяг | 16 | Оруулах | Тохируулгын бүртгэлийн хаяг. |
| csr_write | 1 | Оруулах | Тохиргооны бүртгэл бичихийг идэвхжүүлэх. |
| csr_writedata | 32 | Оруулах | Тохиргооны бүртгэл бичих өгөгдөл. |
| csr_readdata | 32 | Гаралт | Тохируулгын бүртгэлийн уншсан өгөгдөл. |
| csr_унших | 1 | Оруулах | Тохиргооны бүртгэлийг уншихыг идэвхжүүлнэ. |
| csr_readdatavalid | 1 | Гаралт | Тохиргооны бүртгэлийн уншсан өгөгдөл хүчинтэй. |
| csr_waitrequest | 1 | Гаралт | Тохируулгын бүртгэлийн хүлээх хүсэлт. |
Fronthaul Compression IP Registers
Удирдлагын болон төлөвийн интерфейсээр дамжуулан урд талын шахалтын функцийг хянах, хянах.
Хүснэгт 17. Бүртгэлийн газрын зураг
| CSR_ADDRESS (Үгийн зөрүү) | Бүртгэлийн нэр |
| 0х0 | шахалтын_горим |
| 0х1 | tx_error |
| 0х2 | rx_error |
Хүснэгт 18. шахалтын_горим Бүртгэл
| Битийн өргөн | Тодорхойлолт | Хандалт |
HW дахин тохируулах утга |
| 31:9 | Захиалагдсан | RO | 0х0 |
| 8:8 | Функциональ горим: • 1'b0 нь статик шахалтын горим юм • 1'b1 нь динамик шахалтын горим юм |
RW | 0х0 |
| 7:0 | Статик хэрэглэгчийн өгөгдлийг шахах толгой хэсэг: • 7:4 нь udIqWidth — 4'b0000 нь 16 бит — 4'b1111 нь 15 бит -: - 4'b0001 нь 1 бит юм • 3:0 бол udCompMeth - 4'b0000 нь шахалт биш юм — 4'b0001 нь блокийн хөвөгч цэг юм — 4'b0011 нь μ-хууль юм • Бусад нь нөөцөлсөн |
RW | 0х0 |
Хүснэгт 19. tx Error Register
| Битийн өргөн | Тодорхойлолт | Хандалт |
HW дахин тохируулах утга |
| 31:2 | Захиалагдсан | RO | 0х0 |
| 1:1 | IqWidth буруу байна. Хэрэв хүчингүй эсвэл дэмжигдээгүй Iqwidth илрүүлсэн бол IP нь Iqwidth-ийг 0 (16-бит Iqwidth) болгож тохируулна. | RW1C | 0х0 |
| 0:0 | Буруу шахах арга. IP нь пакетыг унагадаг. | RW1C | 0х0 |
Хүснэгт 20. rx Error Register
| Битийн өргөн | Тодорхойлолт | Хандалт |
HW дахин тохируулах утга |
| 31:8 | Захиалагдсан | RO | 0х0 |
| 1:1 | IqWidth буруу байна. IP нь пакетыг унагадаг. | RW1C | 0х0 |
| 0:0 | Буруу шахах арга. IP нь шахалтын аргыг дараах өгөгдмөл дэмжигдсэн шахалтын аргаар тохируулдаг: • Зөвхөн блок-хөвөгч цэгийг идэвхжүүлсэн: өгөгдмөл блок-хөвөгч цэг. • Зөвхөн μ-хуулийг идэвхжүүлсэн: анхдагчаар μ-хууль. • Блок-хөвөгч цэг болон μ-хууль хоёуланг нь идэвхжүүлсэн: анхдагчаар блок-хөвөгч цэг. |
RW1C | 0х0 |
Fronthaul Compression Intel FPGA IP хэрэглэгчийн гарын авлагын архив
Энэ баримт бичгийн хамгийн сүүлийн болон өмнөх хувилбаруудыг дараахаас үзнэ үү: Fronthaul Compression Intel FPGA IP хэрэглэгчийн гарын авлага. Хэрэв IP эсвэл програм хангамжийн хувилбар жагсаалтад ороогүй бол өмнөх IP эсвэл програм хангамжийн хувилбарт зориулсан хэрэглэгчийн гарын авлага хамаарна.
Fronthaul Compression Intel FPGA IP хэрэглэгчийн гарын авлагад зориулсан баримт бичгийн засварын түүх
|
Баримт бичгийн хувилбар |
Intel Quartus Prime хувилбар | IP хувилбар |
Өөрчлөлтүүд |
| 2022.08.08 | 21.4 | 1.0.1 | 0-ээс 0 хүртэлх мета өгөгдлийн өргөнийг зассан (Мета өгөгдлийн портуудыг идэвхгүй болгох). |
| 2022.03.22 | 21.4 | 1.0.1 | • Солигдсон дохионы тайлбар: — tx_avst_sink_data болон tx_avst_source_data — rx_avst_sink_data болон rx_avst_source_data • Нэмэгдсэн Төхөөрөмжийн дэмждэг хурдны зэрэг ширээ • Нэмэгдсэн Гүйцэтгэл ба нөөцийн ашиглалт |
| 2021.12.07 | 21.3 | 1.0.0 | Захиалгын кодыг шинэчилсэн. |
| 2021.11.23 | 21.3 | 1.0.0 | Анхны хувилбар. |
Intel корпораци. Бүх эрх хуулиар хамгаалагдсан. Intel, Intel лого болон бусад Intel тэмдэг нь Intel корпораци эсвэл түүний охин компаниудын худалдааны тэмдэг юм. Intel нь өөрийн FPGA болон хагас дамжуулагч бүтээгдэхүүнүүдээ Intel-ийн стандарт баталгааны дагуу одоогийн техникийн үзүүлэлтүүдэд нийцүүлэн ажиллуулах баталгаа өгдөг ч аливаа бүтээгдэхүүн, үйлчилгээнд ямар ч үед мэдэгдэлгүйгээр өөрчлөлт оруулах эрхтэй. Intel нь бичгээр тохиролцсоноос бусад тохиолдолд энд дурдсан аливаа мэдээлэл, бүтээгдэхүүн, үйлчилгээг ашиглах, ашиглахаас үүдэн гарах хариуцлага, хариуцлага хүлээхгүй. Intel-ийн хэрэглэгчид нийтлэгдсэн мэдээлэлд найдах, бүтээгдэхүүн, үйлчилгээний захиалга өгөхөөс өмнө төхөөрөмжийн техникийн үзүүлэлтүүдийн хамгийн сүүлийн хувилбарыг авахыг зөвлөж байна. *Бусад нэр, брэндийг бусдын өмч гэж үзэж болно.
Онлайн хувилбар
Санал хүсэлт илгээх
ID: 709301
УГ-20346
Хувилбар: 2022.08.08
ISO 9001:2015 Бүртгэгдсэн
Баримт бичиг / нөөц
 |
intel Fronthaul Compression FPGA IP [pdf] Хэрэглэгчийн гарын авлага Fronthaul Compression FPGA IP, Fronthaul, Compression FPGA IP, FPGA IP |
 |
intel Fronthaul Compression FPGA IP [pdf] Хэрэглэгчийн гарын авлага UG-20346, 709301, Fronthaul Compression FPGA IP, Fronthaul FPGA IP, Compression FPGA IP, FPGA IP |
